JP2009080367A - 表示装置及びその駆動方法と電子機器 - Google Patents
表示装置及びその駆動方法と電子機器 Download PDFInfo
- Publication number
- JP2009080367A JP2009080367A JP2007250574A JP2007250574A JP2009080367A JP 2009080367 A JP2009080367 A JP 2009080367A JP 2007250574 A JP2007250574 A JP 2007250574A JP 2007250574 A JP2007250574 A JP 2007250574A JP 2009080367 A JP2009080367 A JP 2009080367A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- potential
- transistor
- drive transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000007704 transition Effects 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims description 66
- 238000005070 sampling Methods 0.000 claims description 62
- 230000004044 response Effects 0.000 claims description 11
- 239000000284 extract Substances 0.000 claims description 8
- 230000037230 mobility Effects 0.000 description 88
- 238000010586 diagram Methods 0.000 description 22
- 239000008186 active pharmaceutical agent Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 101150010989 VCATH gene Proteins 0.000 description 2
- 101150082606 VSIG1 gene Proteins 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Abstract
【課題】ドライブトランジスタに対する移動度補正時間を規定する制御信号のばらつきを抑制する。
【解決手段】ライトスキャナ4は、パルス電源と、シフトレジスタS/Rと、出力バッファとを有する。シフトレジスタS/Rは、線順次走査に同期してシフトレジスタの各段毎に高電位Vccと低電位Vssの間で遷移する入力信号を順次生成する。パルス電源は、線順次走査に同期して高電位Vccと低電位Vsspの間で遷移する電源パルスを逐次生成する。出力バッファは、シフトレジスタS/Rの各段と各走査線WSとの間に接続し、入力信号に応じて電源パルスを取り出し制御信号として各走査線WSに出力する。ライトスキャナ4は、電源パルスの低電位Vsspよりも入力信号の低電位Vssが低くなるように電位設定されている。
【選択図】図9
【解決手段】ライトスキャナ4は、パルス電源と、シフトレジスタS/Rと、出力バッファとを有する。シフトレジスタS/Rは、線順次走査に同期してシフトレジスタの各段毎に高電位Vccと低電位Vssの間で遷移する入力信号を順次生成する。パルス電源は、線順次走査に同期して高電位Vccと低電位Vsspの間で遷移する電源パルスを逐次生成する。出力バッファは、シフトレジスタS/Rの各段と各走査線WSとの間に接続し、入力信号に応じて電源パルスを取り出し制御信号として各走査線WSに出力する。ライトスキャナ4は、電源パルスの低電位Vsspよりも入力信号の低電位Vssが低くなるように電位設定されている。
【選択図】図9
Description
本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置及びその駆動方法に関する。またかかる表示装置を用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ELなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置の駆動方式に関する。
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856
特開2003−271095
特開2004−133240
特開2004−029791
特開2004−093682
特開2006−215213
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
ドライブトランジスタは、保持容量に保持された入力電圧を制御端であるゲートに受けて一対の電流端であるソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。
しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Vthだけではない。上記のトランジスタ特性式1から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Idsが変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献6に開示がある。
従来の移動度補正機能を備えた画素回路は、信号電位に応じてドライブトランジスタに流れる駆動電流を、所定の補正期間中に保持容量に負帰還して、保持容量に保持されている信号電位を調整する。ドライブトランジスタの移動度が大きいと負帰還量がその分大きくなり、信号電位の減少分が増え、結果として駆動電流を抑制することができる。一方ドライブトランジスタの移動度が小さいときは保持容量に対する負帰還量が小さくなるので、保持された信号電位の減少幅は少ない。従って駆動電流は余り減少しない。この様に個々の画素のドライブトランジスタの移動度の大小に応じこれをキャンセルする方向に信号電位を調整している。よって個々の画素のドライブトランジスタの移動度がばらつくにもかかわらず、同一の信号電位に対して個々の画素はほぼ同レベルの発光輝度を呈する。
上述した移動度補正動作は、所定の移動度補正期間に行われる。この移動度補正期間は、サンプリングトランジスタがオンして映像信号のサンプリングを開始した以降、ドライブトランジスタに電流が流れ始めた後サンプリングトランジスタがオフするまでの間である。従って移動度補正期間は、サンプリングトランジスタのオフタイミングで規定されている。このオフタイミングはサンプリングトランジスタの制御端(ゲート)に印加される制御信号(ゲートパルス)によって決まる。しかしながら従来の表示装置は制御信号の波形にばらつきがあるため、移動度補正時間も走査線(ライン)ごとにばらついていた。これにより移動度補正のかかり方にむらが生じ、これがラインごとの輝度むらとなって現れ、画面のユニフォーミティを損なっているという課題がある。
上述した従来の技術の課題に鑑み、本発明は移動度補正時間のばらつきを抑制し、以って画面のユニフォーミティを高めることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は少なくとも、サンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを備え、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、前記保持容量は、該ドライブトランジスタの制御端と電流端との間に接続し、前記駆動部は少なくとも、各走査線に順次制御信号を供給して線順次走査を行うライトスキャナと、各信号線に映像信号を供給する信号セレクタとを有し、前記サンプリングトランジスタは、該走査線に供給された制御信号に応じてオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、その間該ドライブトランジスタに流れる電流を該保持容量に負帰還して、該ドライブトランジスタの移動度に対する補正を該保持容量に書き込まれた映像信号にかけ、前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた電流を該発光素子に供給して発光させる表示装置であって、前記ライトスキャナは、パルス電源と、シフトレジスタと、出力バッファとを有し、前記シフトレジスタは、線順次走査に同期してシフトレジスタの各段毎に高電位と低電位の間で遷移する入力信号を順次生成し、前記パルス電源は、線順次走査に同期して高電位と低電位の間で遷移する電源パルスを逐次生成し、前記出力バッファは、該シフトレジスタの各段と各走査線との間に接続し、該入力信号に応じて該電源パルスを取り出し制御信号として各走査線に出力し、前記ライトスキャナは、該電源パルスの低電位よりも該入力信号の低電位が低くなるように電位設定されていることを特徴とする。
好ましくは前記出力バッファは、該電源パルスが供給される電源ラインと所定の接地ラインとの間に直列接続されたPチャネルトランジスタとNチャネルトランジスタからなるインバータで構成されており、該電源パルスの低電位と該入力信号の低電位との差が、該Pチャネルトランジスタの閾電圧を越えるように電位設定する。又前記パルス電源は、立下り波形に傾斜が付いた電源パルスを生成し、前記出力バッファは、該傾斜の付いた立下り波形を抜き取って、該サンプリングトランジスタがオフするタイミングを規定する該制御信号の立下り波形とし、前記サンプリングトランジスタは、映像信号のレベルに応じ該制御信号の立下り波形の傾斜に従ってオフするタイミングが変化する。
本発明によれば、ライトスキャナはパルス電源とシフトレジスタと出力バッファとで構成されている。シフトレジスタは線順次走査に同期して各段ごとに高電位と低電位の間で遷移する入力信号を生成する。パルス電源は線順次走査に同期して高電位と低電位の間で遷移する電源パルスを逐次生成する。出力バッファは、シフトレジスタからの入力信号に応じて電源パルスをそのまま取り出し制御信号として各走査線に出力している。この様にライトスキャナは電源パルスをそのまま出力バッファで抜き取り制御信号としてサンプリングトランジスタの制御端(ゲート)に印加している。電源パルスは外部モジュールで精密にその波形を生成することができる。ライトバッファは精度の高い電源パルスを取り出しそのままサンプリングトランジスタのゲートに印加するので、そのオンオフ動作を精密に制御できる。従って走査線ごとの移動度補正時間のばらつきがなくなり、ラインに沿った筋むらを除いて画面のユニフォーミティを改善することができる。
特に本発明によるとライトスキャナは電源パルスの低電位よりも入力信号の低電位が低くなるように電位設定されている。かかる電位設定により出力バッファはほとんど波形歪を生じることなく電源パルスをそのまま抜き取って走査線に出力することができる。これにより一層移動度補正時間の精度を高めることが可能となり、画面のユニフォーミティを顕著に改善することができる。特に移動度補正時間は映像信号のレベルに応じて最適に制御することが必要である。この場合サンプリングトランジスタのゲートに印加する制御信号の立下り波形を所定の減衰形状に維持する必要がある。本発明では外部のモジュールで形成した電源パルスの立下り波形をそのまま歪ませることなく抜き取って走査線に出力することができるため、映像信号の電位レベル(階調)に応じて移動度補正時間を適応的に可変制御することができる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2と、列状に配された信号線SLと、これらの走査線WS,DS,AZ1,AZ2及び信号線SLに接続した行列状の画素回路2と、各画素回路2の動作に必要な第1電位Vss1,第2電位Vss2及び第3電位VDDを供給する複数の電源線とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ第1走査線WS、第2走査線DS、第3走査線AZ1及び第4走査線AZ2に制御信号を供給して順次行毎に画素回路2を走査する。
図2は、図1に示した画像表示装置に組み込まれる画素の構成を示す回路図である。図示する様に画素回路2は、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、第1スイッチングトランジスタTr2と、第2スイッチングトランジスタTr3と、第3スイッチングトランジスタTr4と、保持容量Csと、発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位を保持容量Csにサンプリングする。保持容量Csは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中ドライブトランジスタTrdから供給される出力電流Idsにより映像信号の信号電位に応じた輝度で発光する。
第1スイッチングトランジスタTr2は、サンプリング期間(映像信号書込期間)に先立ち走査線AZ1から供給される制御信号に応じ導通してドライブトランジスタTrdの制御端であるゲートGを第1電位Vss1に設定する。第2スイッチングトランジスタTr3は、サンプリング期間に先立ち走査線AZ2から供給される制御信号に応じ導通してドライブトランジスタTrdの一方の電流端であるソースSを第2電位Vss2に設定する。第3スイッチングトランジスタTr4は、サンプリング期間に先立ち走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdの他方の電流端であるドレインを第3電位VDDに接続し、以ってドライブトランジスタTrdの閾電圧Vthに相当する電圧を保持容量Csに保持させて閾電圧Vthの影響を補正する。さらにこの第3スイッチングトランジスタTr4は、発光期間に再び走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdを第3電位VDDに接続して出力電流Idsを発光素子ELに流す。
以上の説明から明らかな様に、本画素回路2は、5個のトランジスタTr1ないしTr4及びTrdと1個の保持容量Csと1個の発光素子ELとで構成されている。トランジスタTr1〜Tr3とTrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機ELデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
図3は、図2に示した画像表示装置から画素回路2の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタTr1によってサンプリングされる映像信号の信号電位Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。以下図3に基づいて、本発明にかかる画素回路2の動作を説明する。
図4は、図3に示した画素回路のタイミングチャートである。図4のタイミングチャートを参照しながら、図1及び図2に示した本発明にかかる表示装置の動作を具体的に説明する。図4は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。
図4のタイミングチャートではタイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。
当該フィールドが始まる前のタイミングT0で、全ての制御線号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源VDDに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。
当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタTr4がオフし、ドライブトランジスタTrdは電源VDDから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。
続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここでVss1−Vss2>Vthを満たしており、Vss1−Vss2=Vgs>Vthとする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Vss2に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。
タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが保持容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位(S)はVss1−Vthとなる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、保持容量CsにVthが保持固定される。この様にタイミングT3‐T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3‐T4をVth補正期間と呼んでいる。
この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを保持容量Csに書き込む。発光素子ELの等価容量Coledに比べて保持容量Csは充分に小さい。この結果、映像信号Vsigのほとんど大部分が保持容量Csに書き込まれる。正確には、Vss1に対するVsigの差分Vsig−Vss1が保持容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig−Vss1を加えたレベル(Vsig−Vss1+Vth)となる。以降説明簡易化の為Vss1=0Vとすると、ゲート/ソース間電圧Vgsは図4のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5‐T7がサンプリング期間(映像信号書込期間)に相当する。
サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源VDDに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本発明では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Csと発光素子ELの等価容量Coledの両者を結合した容量C=Cs+Coledに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図4のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局保持容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間保持容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式2のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは負帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは負帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。
図5は、移動度補正期間T6‐T7における画素回路2の状態を示す回路図である。図示するように、移動度補正期間T6‐T7では、サンプリングトランジスタTr1及びスイッチングトランジスタTr4がオンしている一方、残りのスイッチングトランジスタTr2及びTr3がオフしている。この状態でドライブトランジスタTr4のソース電位(S)はVss1−Vthである。このソース電位(S)は発光素子ELのアノード電位でもある。前述したようにVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Csと発光素子ELの等価容量Coledとの合成容量C=Cs+Coledに流れ込む事になる。換言すると、ドレイン電流Idsの一部が保持容量Csに負帰還され、移動度の補正が行われる。
図6は上述したトランジスタ特性式2をグラフ化したものであり、縦軸にIdsを取り横軸にVsigを取ってある。このグラフの下方に特性式2も合わせて示してある。図6のグラフは、画素1と画素2を比較した状態で特性カーブを描いてある。画素1のドライブトランジスタの移動度μは相対的に大きい。逆に画素2に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素1,2に同レベルの映像信号の信号電位Vsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1´は、移動度μの小さい画素2に流れる出力電流Ids2´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式1から明らかなように、移動度が大きいとドレイン電流Idsが大きくなる。したがって負帰還量ΔVは移動度が大きいほど大きくなる。図6のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度の小さな画素2の負帰還量ΔV2に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1´からIds1まで大きく下降する。一方移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2´はIds2までそれ程大きく下降しない。結果的に、Ids1とIds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでVsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素1と2があった場合、移動度の大きい画素1の補正量ΔV1は移動度の小さい画素2の補正量ΔV2に対して小さくなる。つまり移動度が大きいほどΔVが大きくIdsの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
以下参考の為、上述した移動度補正の数値解析を行う。図5に示したように、トランジスタTr1及びTr4がオンした状態で、ドライブトランジスタTrdのソース電位を変数Vに取って解析を行う。ドライブトランジスタTrdのソース電位(S)をVとすると、ドライブトランジスタTrdを流れるドレイン電流Idsは以下の式3に示す通りである。
式4に式3を代入して両辺積分する。ここで、ソース電圧V初期状態は−Vthであり、移動度ばらつき補正時間(T6‐T7)をtとする。この微分方程式を解くと、移動度補正時間tに対する画素電流が以下の数式5のように与えられる。
ところで最適な移動度補正時間は必ずしも一定ではなく、信号電圧に応じて最適移動度補正時間は変化する。図7は、この最適移動度補正時間と信号電圧との関係を示すグラフである。図から明らかなように、信号電圧が白レベルで高い時、最適移動度補正時間は比較的短い。信号電圧がグレーレベルでは最適移動度補正時間も長くなり、さらにブラックレベルでは最適移動度補正時間が一層延長する傾向にある。前述したように、移動度補正期間中、保持容量に負帰還する補正量ΔVは信号電圧Vsigに比例している。信号電圧が高いとその分負帰還量も大きくなるので、最適移動度補正時間は短くなる傾向にある。逆に信号電圧が下がるとドライブトランジスタの電流供給能力が下がるため、十分な補正に必要な最適移動度補正時間は延びる傾向にある。
そこで本発明は、信号線SLに供給される映像信号の信号電位Vsigが高い時補正期間tが短くなる一方、信号線SLに供給される映像信号の信号電位Vsigが低い時補正期間tが長くなるように、自動的にサンプリングトランジスタWSのオフタイミングを調整している。この原理を図8に示す。
図8の波形図は、移動度補正期間tを規定するスイッチングトランジスタTr4のオンタイミング及びサンプリングトランジスタTr1のオフタイミングを律する、制御信号DSの立下がり波形及び制御信号WSの立下り波形を表している。前述したように、スイッチングトランジスタTr4のゲートに印加される制御信号DSがVDD−|Vtp|を下回った時点で、スイッチングトランジスタTr4はオンし、移動度補正時間が開始する。
一方サンプリングトランジスタTr1のゲートには制御信号WSが印加されている。その立下り波形は図示する様に、始め電源電位Vccから急峻に下がり、その後接地電位Vssに向かって緩やかに低下していく。ここでサンプリングトランジスタTr1のソースに印加される信号電位Vsig1が白レベルで高い時サンプリングトランジスタTr1のゲート電位はVsig1+Vtnまで速やかに降下するので、最適移動度補正時間t1は短くなる。信号電位がグレーレベルのVsig2になると、ゲート電位がVsig2+VtnまでVccから下がった時点でサンプリングトランジスタTr1がオフする。その結果グレーレベルのVsig2に対応した最適補正時間t2は、t1に比べて長くなる。さらに信号電位がブラックレベルに近いVsig3になると、最適移動度補正時間t3は、グレーレベルの時の最適移動度補正時間t2に比べ一層長くなる。
各階調毎に最適な移動度補正時間を自動的に設定するためには、走査線WSに印加される制御信号パルスの立下りを最適な形状に波形整形する必要がある。このために本発明は電源パルスを抜き取る方式のライトスキャナを採用しており、図9を参照してこれを説明する。図9は、ライトスキャナ4の出力部三段分と、これに接続される画素アレイ部1の三行分(3ライン分)を模式的に表している。
ライトスキャナ4はシフトレジスタS/Rで構成されており、外部から入力されるクロック信号に応じて動作し、同じく外部から入力されるスタート信号を順次転走することで、各段毎に順次信号を出力している。シフトレジスタS/Rの各段にはNAND素子が接続されており、隣り合う段のS/Rから出力された順次信号をNAND処理して、制御信号WSの元になる矩形波形を生成している。この矩形波形はインバータを介して出力バッファに入力される。この出力バッファはシフトレジスタ側から供給される入力信号に応じて動作し、最終的な制御信号WSを対応する画素アレイ部1の走査線WSに供給している。なお本明細書では、NAND素子とインバータもシフトレジスタの一部を構成する要素として記述している。
出力バッファは電源電位Vccと接地電位Vssとの間に直列接続された一対のスイッチング素子からなる。本発明はこの出力バッファがインバータ構成となっており、一方のスイッチング素子がPチャネル型トランジスタPch(典型的にはPMOSトランジスタ)で、他方がNチャネル型トランジスタNch(典型的にはNMOSトランジスタ)からなる。なお各出力バッファに接続される画素アレイ部1側の各ラインは、等価回路的に抵抗成分Rと容量成分Cで表してある。
本発明は、出力バッファが外部のパルス電源から電源ラインに供給される電源パルスを抜き取って制御信号の決定波形を作る構成となっている。前述した様にこの出力バッファはインバータ構成で、電源ラインと接地電位Vssとの間にPチャネルトランジスタPchとNチャネルトランジスタNchが直列に接続されている。シフトレジスタS/R側からの入力信号に応じて出力バッファのPチャネルトランジスタPchがオンしたとき、電源ラインに供給されていた電源パルスの立下り波形を取り出し、これを制御信号WSの決定波形として、画素アレイ部1側に供給している。この様に出力バッファとは別に決定波形を含むパルスを作り、これを出力バッファの電源ラインに供給することで、所望の決定波形の制御信号WSを作り出すことが可能である。この場合出力バッファは、優勢スイッチング素子側となるPチャネルトランジスタPchがオンして劣勢スイッチング素子側となるNチャネルトランジスタNchがオフした時、外部から供給された電源パルスの立下り波形を取り出し、制御信号WSの決定波形として出力している。
ここで抜き取られる電源パルスのレベルが立下りに沿って小さくなるに従い、出力バッファのPチャネルトランジスタPchの動作Vgsが小さくなっていく。動作Vgsが小さくなるにつれ抜き取られた電源パルスの立下り波形(パルストランジェント)はPチャネルトランジスタPchの特性ばらつきの影響を受けやすくなる。特にPチャネルトランジスタPchの閾電圧Vtpのばらつきの影響を受け、この結果移動度補正時間にばらつきが生じてしまう。特に映像信号のレベルが高い白階調では補正時間tが短いため、このばらつきが顕著に現れて筋が発生してしまう。
そこで本発明は、ライトスキャナの出力バッファのトランジェントばらつきを抑制するため、出力バッファのPチャネルトランジスタPchに印加する入力信号のローレベルVssを電源パルスのローレベルVsspよりも低い値に設定している。
図10は、図9に示したライトスキャナの動作説明に供するタイミングチャートである。図示するように1H周期で変動する電源パルスの列が外部のパルス電源からライトスキャナの出力バッファの電源ラインに入力されてくる。この電源パルスは高電位Vccと低電位Vsspとの間で電位が変化している。これに合わせて出力バッファを構成するインバータにシフトレジスタの出力部を構成するNAND素子及びインバータから入力パルスが印加される。タイミングチャートは、N−1段目及びN段目のインバータに供給される入力パルスを表している。図示するようにこの入力パルスは高電位Vccと低電位Vssとの間でレベルが切換っている。これと時系列を合わせて、N−1段目及びN段目から供給される出力パルスを表してある。この出力パルスは対応するラインの走査線WSに印加される制御信号である。
タイミングチャートから明らかなように、シフトレジスタの各段に対応した出力バッファは、入力パルスに応じて電源パルスを抜き取り、そのまま出力パルスとして対応する走査線WSに供給している。電源パルスは外部のパルス電源から供給されており、その立下り波形は予め最適に設定可能である。ライトスキャナはこの立下り波形をそのまま抜き取って制御信号パルスとしている。
本発明の特徴として、ライトスキャナは、電源パルスの低電位Vsspよりも入力信号の低電位Vssが低くなるように電位設定している。より好ましくは、電源パルスの低電位Vsspと入力信号の低電位Vssとの差がPチャネルトランジスタPchの閾電圧Vtpの絶対値を超えるように電位設定する。即ちVss<Vssp−|Vtp|の条件を満たす。ここで、VssはPチャネルトランジスタPchのゲート側に印加され、VsspはPチャネルトランジスタPchのソース側に印加されている。さらに好ましくは可能な限りVssの値を低く設定することが良い。かかる電位設定により、出力バッファのPチャネルトランジスタPchで電源パルスを抜き取ったとき、PチャネルトランジスタPchのゲート/ソース間電圧Vgsは大きくなり、抜き取るべき電源パルスのローレベルがVsspであってもPチャネルトランジスタPchのVgsを大きく維持することができ、その分Vtpばらつきを抑制することが可能である。以上により電源パルス抜き取り方式のライトスキャナにおいて、移動度補正時間のばらつきを抑制することが可能となり、全階調でユニフォーミティの高い画面を得ることができる。
図11は、図9に示したライトスキャナから出力される制御信号WSの立下り波形を示した波形図である。但し電源パルスのローレベル(低電位)と出力バッファに供給する入力信号のローレベル(低電位)が等しい場合(Vss=Vssp)を示す参考図である。この参考図は時間軸を合わせてドライブスキャナ5から出力される制御信号DSの立下り波形も表してある。
図9に示したライトスキャナは電源パルス抜き取り方式を採用しており、基本的には電源パルスの立下り波形をそのまま抜き取って制御信号WSの立下り波形にすることができる。しかしながら電位設定をVss=Vsspとしてしまうと、出力バッファを構成するインバータのトランジスタの動作特性の影響を受けて歪が生じてしまう。図11の制御信号WSの波形図は、標準位相を(1)で表し、特に歪が大きい場合の波形をばらつきワースト位相(2)で表してある。
図9に示したように出力バッファに対する入力がローレベルになったとき、出力バッファを構成するインバータのPチャネルトランジスタが導通して、電源パルスを抜き取っている。ここで抜き取られた電源パルスのレベルが小さくなるにつれ、Pチャネルトランジスタの動作中にゲート/ソース間に加わる電圧Vgsが小さくなってしまう。この動作Vgsが小さくなるにつれ抜き取られた電源パルスのトランジェントは、Pチャネルトランジスタの特性ばらつきの影響を受けやすくなり、補正時間にばらつきが生じてしまう。図示の例では、標準位相(1)の場合に比べ、バラツキワースト位相(2)のとき制御信号WSの立下りに応じてサンプリングトランジスタTr1がオフするタイミングが後方にシフトするため、移動度補正時間はその分長くなってしまう。特に白階調では最適な補正時間が短いため、このばらつきが顕著に現れこのままでは筋ムラが発生してしまう。
図12は、本発明にかかる表示装置の第2実施形態の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線(信号ライン)SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線(電源ライン)VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタ)3とを備えている。
図13は、図12に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、保持容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が対応する走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続する。ドライブトランジスタTrdは、一対の電流端(ソースS及びドレイン)の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。保持容量CsはドライブトランジスタTrdのソースSとゲートGの間に接続している。
かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして保持容量Csに保持する。ドライブトランジスタTrdは、第1電位(高電位Vdd)にある給電線VLから電流の供給を受け保持容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って保持容量Csに信号電位を保持すると同時にドライブトランジスタTrdの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタTrdは保持容量Csに書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給し、発光動作に入る。
本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線VLを第1電位(高電位Vdd)から第2電位(低電位Vss)に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位VrefをドライブトランジスタTrdのゲートGに印加すると共にドライブトランジスタTrdのソースSを第2電位(Vss)にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを第2電位Vssから第1電位Vddに切換えて、ドライブトランジスタTrdの閾電圧Vthに相当する電圧を保持容量Csに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタTrdの閾電圧Vthの影響をキャンセルすることができる。
本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は保持容量Csに信号電位Vsigが保持された段階で走査線WSに対する制御信号の印加を解除し、サンプリングトランジスタTr1を非道通状態にしてドライブトランジスタTrdのゲートGを信号線SLから電気的に切り離し、以ってドライブトランジスタTrdのソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧Vgsを一定に維持することができる。
図14は、図13に示した画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。
前述したように走査線WSには、サンプリングトランジスタTr1をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フィールド(1f)周期で走査線WSに印加される。電源線VLは同じように1フィールド周期で高電位Vddと低電位Vssとの間で切換る。信号線SLには1水平周期(1H)内で信号電位Vsigと基準電位Vrefが切換る映像信号を供給している。
図14のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書き込み動作、移動度補正動作などを行う。
前フィールドの発光期間では、給電線VLが高電位Vddにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vddにある給電線VLからドライブトランジスタTrdを介して発光素子ELを通り、カソードラインに流れ込んでいる。
続いて当該フィールドの非発光期間に入るとまずタイミングT1で給電線VLを高電位Vddから低電位Vssに切換える。これにより給電線VLはVssまで放電され、さらにドライブトランジスタTrdのソースSの電位はVssまで下降する。これにより発光素子ELのアノード電位(即ちドライブトランジスタTrdのソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。
続いてタイミングT2になると、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。この時信号線SLは基準電位Vrefにある。よってドライブトランジスタTrdのゲートGの電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vrefとなる。この時ドライブトランジスタTrdのソースSの電位はVrefよりも十分低い電位Vssにある。この様にしてドライブトランジスタTrdのゲートGとソースSとの間の電圧VgsがドライブトランジスタTrdの閾電圧Vthより大きくなるように、初期化される。タイミングT1からタイミングT3までの期間T1‐T3はドライブトランジスタTrdのゲートG/ソースS間電圧Vgsを予めVth以上に設定する準備期間である。
この後タイミングT3になると、給電線VLが低電位Vssから高電位Vddに遷移し、ドライブトランジスタTrdのソースSの電位が上昇を開始する。やがてドリライブトランジスタTrdのゲートG/ソースS間電圧Vgsが閾電圧Vthとなった所で電流がカットオフする。この様にしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が保持容量Csに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Cs側に流れ、発光素子ELには流れないようにするため、発光素子ELがカットオフとなるようにカソード電位Vcathを設定しておく。この閾電圧補正動作はタイミングT4で信号線SLの電位がVrefからVsigに切換るまでの間に完了する。タイミングT3からタイミングT4までの期間T3‐T4が移動度補正期間となる。
タイミングT4では信号線SLが基準電位Vrefから信号電位Vsigに切換る。この時サンプリングトランジスタTr1は引き続き導通状態にある。よってドライブトランジスタTrdのゲートGの電位は信号電位Vsigになる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるためドライブトランジスタTrdのドレインとソースの間に流れる電流はもっぱら保持容量Csと発光素子ELの等価容量に流れ込み、充電を開始する。この後サンプリングトランジスタTr1がオフするタイミングT5までに、ドライブトランジスタTrdのソースSの電位はΔVだけ上昇する。この様にして映像信号の信号電位VsigがVthに足し込まれる形で保持容量Csに書き込まれると共に移動度補正用の電圧ΔVが保持容量Csに保持された電圧から差し引かれる。よってタイミングT4からタイミングT5までの期間T4‐T5が信号書き込み期間/移動度補正期間となる。この様に信号書き込み期間T4‐T5では信号電位Vsigの書き込みと補正量ΔVの調整が同時に行われる。Vsigが高いほどドライブトランジスタTrdが供給する電流Idsは大きくなり、ΔVの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Csに対する負帰還量ΔVが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
最後にタイミングT5になると、前述したように走査線WSが低レベル側に遷移し、サンプリングトランジスタTr1はオフ状態となる。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。同時にドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソースSの電位上昇に他ならない。ドライブトランジスタTrdのソースSの電位が上昇すると、保持容量Csのブートストラップ動作によりドライブトランジスタTrdのゲートGの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタTrdのゲートG/ソースS間電圧Vgsは一定に保持される。このVgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。
この第2実施形態においても、移動度補正時間は信号線SLの電位がVrefからVsigに切換る第1タイミングから、制御信号WSが立下がってサンプリングトランジスタTr1がオフする第2タイミングまでの期間となっている。信号電位Vsigのレベルに応じて移動度補正時間を適応制御するため、本実施形態においても制御信号WSの立下り波形を適切に整形することが好ましく、図9に示したライトスキャナを採用している。ここでも電源パルスの低電位Vsspよりも出力バッファに印加する入力信号の低電位Vssが低くなるように電位設定することで、制御信号WSの立下り波形の歪を抑制している。
本発明にかかる表示装置は、図15に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図16に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図17は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図18は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図19は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図20は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図21は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
0・・・パネル、1・・・画素アレイ部、2・・・画素回路、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、71・・・第一補正用スキャナ、72・・・第二補正用スキャナ、Tr1・・・サンプリングトランジスタ、Tr2・・・第1スイッチングトランジスタ、Tr3・・・第2スイッチングトランジスタ、Tr4・・・第3スイッチングトランジスタ、Trd・・・ドライブトランジスタ、Cs・・・保持容量、EL・・・発光素子、Vss1・・・第1電源電位、Vss2・・・第2電源電位、VDD・・・第3電源電位、WS・・・第1走査線、DS・・・第2走査線、AZ1・・・第3走査線、AZ2・・・第4走査線
Claims (5)
- 画素アレイ部と駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は少なくとも、サンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、
前記保持容量は、該ドライブトランジスタの制御端と電流端との間に接続し、
前記駆動部は少なくとも、各走査線に順次制御信号を供給して線順次走査を行うライトスキャナと、各信号線に映像信号を供給する信号セレクタとを有し、
前記サンプリングトランジスタは、該走査線に供給された制御信号に応じてオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、その間該ドライブトランジスタに流れる電流を該保持容量に負帰還して、該ドライブトランジスタの移動度に対する補正を該保持容量に書き込まれた映像信号にかけ、
前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた電流を該発光素子に供給して発光させる表示装置であって、
前記ライトスキャナは、パルス電源と、シフトレジスタと、出力バッファとを有し、
前記シフトレジスタは、線順次走査に同期してシフトレジスタの各段毎に高電位と低電位の間で遷移する入力信号を順次生成し、
前記パルス電源は、線順次走査に同期して高電位と低電位の間で遷移する電源パルスを逐次生成し、
前記出力バッファは、該シフトレジスタの各段と各走査線との間に接続し、該入力信号に応じて該電源パルスを取り出し制御信号として各走査線に出力し、
前記ライトスキャナは、該電源パルスの低電位よりも該入力信号の低電位が低くなるように電位設定されていることを特徴とする表示装置。 - 前記出力バッファは、該電源パルスが供給される電源ラインと所定の接地ラインとの間に直列接続されたPチャネルトランジスタとNチャネルトランジスタからなるインバータで構成されており、
該電源パルスの低電位と該入力信号の低電位との差が、該Pチャネルトランジスタの閾電圧を越えるように電位設定することを特徴とする請求項1記載の表示装置。 - 前記パルス電源は、立下り波形に傾斜が付いた電源パルスを生成し、
前記出力バッファは、該傾斜の付いた立下り波形を抜き取って、該サンプリングトランジスタがオフするタイミングを規定する該制御信号の立下り波形とし、
前記サンプリングトランジスタは、映像信号のレベルに応じ該制御信号の立下り波形の傾斜に従ってオフするタイミングが変化することを特徴とする請求項1記載の表示装置。 - 画素アレイ部と駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は少なくとも、サンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が電源に接続し、
前記保持容量は、該ドライブトランジスタの制御端と電流端との間に接続し、
前記駆動部は少なくとも、各走査線に順次制御信号を供給して線順次走査を行うライトスキャナと、各信号線に映像信号を供給する信号セレクタとを有し、
前記サンプリングトランジスタは、該走査線に供給された制御信号に応じてオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、その間該ドライブトランジスタに流れる電流を該保持容量に負帰還して、該ドライブトランジスタの移動度に対する補正を該保持容量に書き込まれた映像信号にかけ、
前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた電流を該発光素子に供給して発光させる表示装置の駆動方法であって、
前記ライトスキャナは、パルス電源と、シフトレジスタと、出力バッファとを有し、
線順次走査に同期して該シフトレジスタの各段毎に高電位と低電位の間で遷移する入力信号を順次生成し、
線順次走査に同期して高電位と低電位の間で遷移する電源パルスを該パルス電源から逐次生成し、
該シフトレジスタの各段と各走査線との間に接続した該出力バッファにより、該入力信号に応じて該電源パルスを取り出し制御信号として各走査線に出力し、
該電源パルスの低電位よりも該入力信号の低電位が低くなるように電位設定することを特徴とする表示装置の駆動方法。 - 請求項1に記載の表示装置を備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007250574A JP2009080367A (ja) | 2007-09-27 | 2007-09-27 | 表示装置及びその駆動方法と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007250574A JP2009080367A (ja) | 2007-09-27 | 2007-09-27 | 表示装置及びその駆動方法と電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009080367A true JP2009080367A (ja) | 2009-04-16 |
Family
ID=40655142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007250574A Withdrawn JP2009080367A (ja) | 2007-09-27 | 2007-09-27 | 表示装置及びその駆動方法と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009080367A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010276903A (ja) * | 2009-05-29 | 2010-12-09 | Seiko Epson Corp | 発光装置、発光装置の駆動方法および電子機器 |
CN103456662A (zh) * | 2012-06-01 | 2013-12-18 | 亚威科股份有限公司 | 基板分离装置以及使用该装置的基板分离方法 |
KR101521706B1 (ko) * | 2012-09-20 | 2015-05-19 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 게이트 구동 회로, 어레이 기판 및 디스플레이 장치 |
US10319303B2 (en) | 2016-03-30 | 2019-06-11 | Joled Inc. | Display device for decreasing capacitance voltage dependence |
US10395595B2 (en) | 2016-06-02 | 2019-08-27 | Joled Inc. | Display device |
WO2020148604A1 (ja) * | 2019-01-18 | 2020-07-23 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
-
2007
- 2007-09-27 JP JP2007250574A patent/JP2009080367A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010276903A (ja) * | 2009-05-29 | 2010-12-09 | Seiko Epson Corp | 発光装置、発光装置の駆動方法および電子機器 |
CN103456662A (zh) * | 2012-06-01 | 2013-12-18 | 亚威科股份有限公司 | 基板分离装置以及使用该装置的基板分离方法 |
KR101521706B1 (ko) * | 2012-09-20 | 2015-05-19 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 게이트 구동 회로, 어레이 기판 및 디스플레이 장치 |
US9218780B2 (en) | 2012-09-20 | 2015-12-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Gate driving circuit, array substrate, and display apparatus |
US10319303B2 (en) | 2016-03-30 | 2019-06-11 | Joled Inc. | Display device for decreasing capacitance voltage dependence |
US10395595B2 (en) | 2016-06-02 | 2019-08-27 | Joled Inc. | Display device |
WO2020148604A1 (ja) * | 2019-01-18 | 2020-07-23 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
JPWO2020148604A1 (ja) * | 2019-01-18 | 2020-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4715850B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4300490B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4297169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
KR101414127B1 (ko) | 표시장치 및 그 구동방법과 전자기기 | |
US8988320B2 (en) | Display device, driving method thereof, and electronic device | |
JP4433039B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008287139A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5194781B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4534169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008233651A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5082532B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4591511B2 (ja) | 表示装置及び電子機器 | |
JP2007156460A (ja) | 表示装置及びその駆動方法 | |
JP2008287196A (ja) | 表示装置及びその駆動方法と電子機器 | |
US8319706B2 (en) | Display apparatus and driving method with first and second time correction of pixel drive transistor | |
JP2008241780A (ja) | 表示装置及び電子機器 | |
JP4534170B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009080367A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008197607A (ja) | 画素回路、画像表示装置及びその駆動方法 | |
JP2008203661A (ja) | 表示装置及びその駆動方法 | |
JP2009098430A (ja) | 表示装置と電子機器 | |
JP2009098429A (ja) | 表示装置と電子機器 | |
JP2008287140A (ja) | 表示装置及び電子機器 | |
JP2010122604A (ja) | 表示装置及び電子機器 | |
JP2009098431A (ja) | 表示装置と電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101207 |