KR101414127B1 - 표시장치 및 그 구동방법과 전자기기 - Google Patents

표시장치 및 그 구동방법과 전자기기 Download PDF

Info

Publication number
KR101414127B1
KR101414127B1 KR1020080010484A KR20080010484A KR101414127B1 KR 101414127 B1 KR101414127 B1 KR 101414127B1 KR 1020080010484 A KR1020080010484 A KR 1020080010484A KR 20080010484 A KR20080010484 A KR 20080010484A KR 101414127 B1 KR101414127 B1 KR 101414127B1
Authority
KR
South Korea
Prior art keywords
drive transistor
potential
line
signal
pixel
Prior art date
Application number
KR1020080010484A
Other languages
English (en)
Other versions
KR20080077906A (ko
Inventor
준이치 야마시타
카쓰히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20080077906A publication Critical patent/KR20080077906A/ko
Application granted granted Critical
Publication of KR101414127B1 publication Critical patent/KR101414127B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전원 라인이나 신호 라인의 전위를 복잡하게 조작하지 않고, 각 화소의 보정동작을 실행가능한 표시장치를 제공한다. 라이트 스캐너(4)는, 주사선ＷＳ에 순차 제어신호를 공급하는 동시에, 수평 셀렉터(3)는, 각 신호 선ＳＬ에 영상신호를 공급하고, 이로써 드라이브 트랜지스터Ｔｒｄ의 임계 전압Ｖｔｈ에 해당하는 전압을 저장 용량Ｃｓ에 유지하는 보정동작을 행하며, 계속해서 영상신호를 저장 용량Ｃｓ에 기록한다. 화소 어레이부(1)의 각 화소(2)는, 드라이브 트랜지스터Ｔｒｄ의 소스 S와 바이어스 선ＢＳ사이에 접속한 보조 용량Ｃｓｕｂ를 포함한다. 바이어스 스캐너(8)는, 보정동작 전에 바이어스 선ＢＳ의 전위를 전환하여 보조 용량Ｃｓｕｂ를 통해 커플링 전압을 드라이브 트랜지스터Ｔｒｄ의 소스 S에 인가하고, 이로써 드라이브 트랜지스터Ｔｒｄ의 게이트 G와 소스 S의 전위차를 임계 전압Ｖｔｈ보다 커지도록 초기화한다.
Figure R1020080010484
표시장치, 라이트 스캐너, 수평 셀릭터, 화소 어레이부

Description

표시장치 및 그 구동방법과 전자기기{DISPLAY APPARATUS AND DRIVE METHOD THEREFOR, AND ELECTRONIC EQUIPMENT}
본 발명은 발광소자를 화소에 사용한 액티브 매트릭스형 표시장치 및 그 구동방법에 관한 것이다. 또 이 종류의 표시장치를 구비한 전자기기에 관한 것이다.
발광소자로서 유기ＥＬ디바이스를 사용한 평면 자발광형의 표시장치의 개발이 최근 한창 진행되고 있다. 유기ＥＬ디바이스는 유기박막에 전계를 인가하면 발광하는 현상을 이용한 디바이스이다. 유기ＥＬ디바이스는 인가전압이 10V이하에서 구동하므로 저소비 전력이다. 또 유기ＥＬ디바이스는 스스로 빛을 발하는 자발광 소자이므로, 조명 부재를 필요로 하지 않아 경량화 및 박형화가 용이하다. 또한 유기ＥＬ디바이스의 응답 속도는 수μｓ정도로 매우 고속이므로, 동영상 표시시의 잔상이 발생하지 않는다.
유기ＥＬ디바이스를 화소에 사용한 평면 자발광형의 표시장치 중에서도, 특히 구동소자로서 박막트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형의 표시장치의 개발이 한창이다. 액티브 매트릭스형 평면 자발광 표시장치는, 예를 들면 이하의 특허문헌 1 내지 5에 기재되어 있다.
[특허문헌 1] 일본국 공개특허공보 특개 2003-255856
[특허문헌 2] 일본국 공개특허공보 특개 2003-271095
[특허문헌 3] 일본국 공개특허공보 특개 2004-133240
[특허문헌 4] 일본국 공개특허공보 특개 2004-029791
[특허문헌 5] 일본국 공개특허공보 특개 2004-093682
그러나, 종래의 액티브 매트릭스형 평면 자발광 표시장치는, 프로세스 변동에 의해 발광소자를 구동하는 트랜지스터(드라이브 트랜지스터)의 임계 전압이나 이동도가 변동된다. 또 유기ＥＬ디바이스의 전류/전압특성도 경시적으로 변화된다. 이러한 드라이브 트랜지스터의 특성 편차나 유기ＥＬ디바이스의 특성변동은 발광 휘도에 영향을 주게 된다. 표시장치의 화면 전체에 걸쳐 발광 휘도를 균일하게 제어하기 위해, 각 화소 회로 내에서 전술한 드라이브 트랜지스터나 유기ＥＬ디바이스의 특성변동을 보정 할 필요가 있다. 종래부터 이러한 보정기능을 화소마다 구비한 표시장치가 제안되고 있다. 그러나, 종래의 보정 기능을 구비한 표시장치는, 각 화소에 보정동작을 실행시키기 위해, 신호 라인이나 전원 라인의 전위를 복잡하게 조작할 필요가 있어, 표시장치의 회로 구성이 복잡하게 되는 동시에 부품 비용이 높아지게 되는 과제가 있었다. 또한 전원 라인이나 신호 라인 위에 나타내는 전위파형의 왜곡을 적게 하기 위해, 전원 라인이나 신호 라인의 배선 저항이나 배선 용량을 낮출 필요가 있어, 배선 배치의 제약이 생긴다는 과제가 있었다.
전술한 종래의 기술의 과제를 감안하여, 본 발명은 전원 라인이나 신호 라인의 전위를 복잡하게 조작하지 않고, 각 화소의 보정동작을 실행가능한 표시장치를 제공하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 이하의 수단을 강구했다. 즉 본 발명은, 화소 어레이부와 구동부로 이루어지고, 상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고, 각 화소는, 적어도 샘플링 트랜지스터와, 드라이브 트랜지스터와, 발광소자와, 저장 용량을 구비하고, 상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하여, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고, 상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원 라인에 접속하고, 상기 저장 용량은 상기 드라이브 트랜지스터의 제어단과 한쪽의 전류단 사이에 접속하고, 상기 구동부는, 각 주사선에 순차 제어신호를 공급하는 동시에, 각 신호선에 영상신호를 공급하고, 이로써 상기 드라이브 트랜지스터의 임계 전압에 해당하는 전압을 상기 저장 용량에 유지하는 보정동작을 행하며, 계속해서 상기 영상신호를 상기 저장 용량에 기록하는 기록 동작을 행하는 표시장치이며, 상기 화소 어레이부는, 각 주사선과 평행하게 배치된 바이어스 선을 가지고, 각 화소는, 상기 드라이브 트랜지스터의 한쪽의 전류단과 상기 바이어스 선 사이에 접속한 보조 용량을 포함하고, 상기 구동부는, 상기 보정동작 전에 상기 바이어스 선의 전위를 바꾸어 상기 보조 용량을 통해 커플링 전압을 상기 드라이브 트랜지스터의 한쪽의 전류단에 인가하여, 이로써 상기 드라이브 트랜지스터의 제어단과 한쪽의 전류단 사이의 전위차를 상기 임계 전압보다 커지도록 초기화하는 준비 동작을 행하는 것을 특징으로 한다.
바람직하게는, 상기 구동부는, 상기 준비 동작을 행할 때, 상기 신호선을 기준전위로 유지하는 한편 상기 샘플링 트랜지스터를 온하여 상기 드라이브 트랜지스 터의 제어단에 상기 기준전위를 기록한다. 또 상기 화소는 상기 기록 동작 중에 상기 드라이브 트랜지스터의 한 쌍의 전류단 사이에 흐르는 전류를 상기 저장 용량으로 부귀환하고, 이로써 상기 저장 용량에 기록되는 영상신호에 대하여 상기 드라이브 트랜지스터의 이동도에 따른 보정을 행한다. 또한 상기 화소는, 상기 기록 동작 후, 상기 저장 용량에 유지된 영상신호에 따라 상기 드라이브 트랜지스터의 상기 한쪽의 전류단에서 상기 발광소자에 구동전류를 공급하고, 상기 구동부는 상기 기록 동작 후 상기 샘플링 트랜지스터를 오프하여 상기 드라이브 트랜지스터의 제어단을 상기 신호선으로부터 분리하여, 이로써 상기 드라이브 트랜지스터의 한쪽의 전류단의 전위변동에 대하여 상기 드라이브 트랜지스터의 제어단의 전위가 따르는 부트 스트랩 동작을 한다.
본 발명에 의하면, 각 화소에 필요한 보정동작을 실행시키기 위해, 보조 트랜지스터를 추가하고 있다. 이 보조 트랜지스터는 드라이브 트랜지스터의 출력이 되는 전류단과 소정의 바이어스 선 사이에 접속되어 있다. 바이어스 선의 전압을 주사하고, 보조 트랜지스터를 통해 커플링 전압을 드라이브 트랜지스터의 전류단에 입력하는 것으로 화소에 필요한 보정동작을 가능하게 하고 있다. 이에 따라 전원 라인이나 신호 선의 복잡한 전위조작이 불필요하고, 구동부의 회로 구성이 단순화하여 비용의 삭감에 연결된다. 또 신호 라인이나 전원 라인의 배선 저항이나 배선 용량을 특히 낮출 필요가 없어지고, 배선 배치의 제약조건이 적어진다. 이상에 의해 비용을 높이지 않고 패널의 고화질화가 가능하게 된다. 또 구동부에 내장되는 드라이버 IC를 저비용화하여 패널의 저소비 전력화가 가능하게 된다.
이하 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 우선 본 발명의 배경을 명확하게 하기 위해, 본 발명에 관련된 선행 개발에 따른 표시장치를 본 발명의 일부로서 설명한다. 도 1은, 선행 개발에 따르는 표시장치의 전체구성을 나타내는 블럭도이다. 도시하는 바와 같이, 본 표시장치는, 화소 어레이부(1)와 이것을 구동하는 구동부로 이루어진다. 화소 어레이부(1)는, 행 모양의 주사선ＷＳ와, 열 모양의 신호 선(신호 라인)ＳＬ과, 양자가 교차하는 부분에 배치된 행렬 모양의 화소(2)와, 각 화소(2)의 각 행에 대응하여 배치된 급전 선(전원 라인) VL을 구비하고 있다. 또한 본 예는, 각 화소(2)에 ＲＧＢ삼원색 중 어느 하나가 할당되어, 컬러 표시가 가능하다. 단 이것에 한정되는 것은 아니고, 단색표시의 디바이스도 포함한다. 구동부는, 각 주사선ＷＳ에 순차 제어신호를 공급하여 화소(2)를 행단위로 선 순차 주사하는 라이트 스캐너(4)와, 이 선 순차 주사에 맞추어 각 급전 선ＶＬ에 제1전위와 제2전위로 변환하는 전원전압을 공급하는 전원 스캐너(6)와, 이 선 순차 주사에 맞추어 열 모양의 신호 선 SL에 영상신호가 되는 신호 전위와 기준전위를 공급하는 신호 셀렉터(수평 셀렉터)(3)를 구비하고 있다.
도 2는, 도 1에 나타낸 표시장치에 포함되는 화소(2)의 구체적인 구성 및 결선관계를 나타내는 회로도이다. 도시하는 바와 같이, 이 화소(2)는 유기ＥＬ디바이스 등으로 대표되는 발광소자ＥＬ과, 샘플링 트랜지스터Ｔｒ1과, 드라이브 트랜지스터Ｔｒｄ와, 저장 용량 Ｃｓ를 포함한다. 샘플링 트랜지스터Ｔｒ1은, 그 제어단 (게이트)이 대응하는 주사선ＷＳ에 접속하고, 한 쌍의 전류단(소스 및 드레인)의 한쪽이 대응하는 신호 선ＳＬ에 접속하고, 다른 쪽이 드라이브 트랜지스터Ｔｒｄ의 제어단(게이트 G)에 접속한다. 드라이브 트랜지스터Ｔｒｄ는, 한 쌍의 전류단(소스 S 및 드레인)의 한쪽이 발광소자ＥＬ에 접속하고, 다른 쪽이 대응하는 급전 선ＶＬ에 접속하고 있다. 본 예에서는, 드라이브 트랜지스터Ｔｒｄ가 N채널형이며, 그 드레인이 급전 선ＶＬ에 접속하는 한편, 소스 S가 출력 노드로서 발광소자ＥＬ의 애노드에 접속하고 있다. 발광소자ＥＬ의 캐소드는 소정의 캐소드 전위Ｖｃａｔｈ에 접속하고 있다. 저장 용량Ｃｓ는 드라이브 트랜지스터Ｔｒｄ의 소스 S와 게이트 G 사이에 접속하고 있다.
상기 구성에 있어서, 샘플링 트랜지스터Ｔｒ1은 주사선ＷＳ로부터 공급된 제어신호에 따라 전도하고, 신호 선ＳＬ로부터 공급된 신호 전위를 샘플링하여 저장 용량Ｃｓ에 유지한다. 드라이브 트랜지스터Ｔｒｄ는, 제1전위(고전위Ｖｄｄ)에 있는 급전 선ＶＬ로부터 전류의 공급을 받아 저장 용량Ｃｓ에 유지된 신호 전위에 따라 구동전류를 발광소자ＥＬ에 흘려보낸다. 라이트 스캐너(4)는, 신호 선ＳＬ이 신호 전위에 있는 시간대에 샘플링 트랜지스터Ｔｒ1을 전도상태로 하기 위해, 소정의 펄스폭의 제어신호를 제어 선ＷＳ에 출력하고, 이로써 저장 용량Ｃｓ에 신호 전위를 유지함과 동시에 드라이브 트랜지스터Ｔｒｄ의 이동도μ에 대한 보정을 신호 전위에 추가한다. 이 후 드라이브 트랜지스터Ｔｒｄ는 저장 용량Ｃｓ에 기록된 신호 전위Ｖｓｉｇ에 따른 구동전류를 발광소자ＥＬ에 공급하고, 발광 동작으로 들어간다.
본 화소 회로(2)는, 전술한 이동도 보정기능에 더하여 임계전압 보정기능도 구비하고 있다. 즉 전원 스캐너(6)는, 샘플링 트랜지스터Ｔｒ1이 신호 전위Ｖｓｉｇ를 샘플링하기 전에, 제1타이밍에서 급전 선ＶＬ을 제1전위(고전위Ｖｄｄ)에서 제2전위(저전위 Ｖｓｓ)로 전환한다. 또 라이트 스캐너(4)는 마찬가지로 샘플링 트랜지스터Ｔｒ1이 신호 전위Ｖｓｉｇ을 샘플링하기 전에, 제2타이밍에서 샘플링 트랜지스터 Ｔｒ1을 전도시켜서 신호 선ＳＬ로부터 기준전위Ｖｒｅｆ를 드라이브 트랜지스터Ｔｒｄ의 게이트 G에 인가하는 동시에 드라이브 트랜지스터Ｔｒｄ의 소스 S를 제2전위(Ｖｓｓ)에 세트한다. 전원 스캐너(6)는 제2타이밍의 후의 제3타이밍에서 급전 선ＶＬ을 제2전위Ｖｓｓ에서 제1전위Ｖｄｄ로 전환하여, 드라이브 트랜지스터Ｔｒｄ의 임계 전압Ｖｔｈ에 해당하는 전압을 저장 용량Ｃｓ에 유지한다. 이러한 임계전압 보정기능에 의해, 본 표시장치는 화소마다 변동하는 드라이브 트랜지스터Ｔｒｄ의 임계 전압Ｖｔｈ의 영향을 캔슬할 수 있다.
본 화소 회로(2)는, 또한 부트 스트랩 기능도 구비하고 있다. 즉 라이트 스캐너(4)는 저장 용량Ｃｓ에 신호 전위Ｖｓｉｇ가 유지된 단계에서 주사선ＷＳ에 대한 제어신호의 인가를 해제하고, 샘플링 트랜지스터Ｔｒ1을 비전도 상태로 하여 드라이브 트랜지스터Ｔｒｄ의 게이트 G를 신호 선ＳＬ로부터 전기적으로 분리하고, 이로써 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위변동에 게이트 G의 전위가 연동하여, 게이트 G와 소스Ｓ간의 전압Ｖｇｓ를 일정하게 유지할 수 있다.
도 3은, 도 2에 나타낸 화소 회로(2)의 동작 설명에 제공하는 타이밍 차트이다. 시간축을 공통으로 하여, 주사선ＷＳ의 전위변화, 급전 선ＶＬ의 전위변화 및 신호 선ＳＬ의 전위변화를 나타내고 있다. 또한 이들의 전위변화와 평행하게, 드라이브 트랜지스터의 게이트 G 및 소스 S의 전위변화도 나타내고 있다.
전술한 바와 같이 주사선ＷＳ에는, 샘플링 트랜지스터Ｔｒ1을 온 하기 위한 제어신호 펄스가 인가된다. 이 제어신호 펄스는 화소 어레이부의 선 순차 주사에 맞추어 1필드(1f)주기로 주사선ＷＳ에 인가된다. 전원선ＶＬ은 마찬가지로 1필드 주기로 고전위Ｖｄｄ와 저전위Ｖｓｓ 사이에서 전환한다. 신호 선ＳＬ에는 1수평주기(1Ｈ)내에서 신호 전위Ｖｓｉｇ와 기준전위Ｖｒｅｆ가 전환하는 영상신호를 공급하고 있다.
도 3의 타이밍 차트에 나타내는 바와 같이, 화소는 앞의 필드의 발광 기간에서 이 필드의 비발광 기간으로 들어가고, 그 후 이 필드의 발광 기간이 된다. 이 비발광 기간에서 준비 동작, 임계전압 보정동작, 신호 기록 동작, 이동도 보정 동작 등을 행한다.
앞 필드의 발광 기간에서는, 급전 선ＶＬ이 고전위Ｖｄｄ에 있고, 드라이브 트랜지스터Ｔｒｄ가 구동전류Ｉｄｓ를 발광소자ＥＬ에 공급하고 있다. 구동전류Ｉｄｓ는 고전위Ｖｄd에 있는 급전 선ＶＬ로부터 드라이브 트랜지스터Ｔｒｄ를 통해 발광소자ＥＬ를 거쳐, 캐소드 라인으로 흘러들어온다.
계속해서 이 필드의 비발광 기간으로 들어가면 우선 타이밍 T1에서 급전 선ＶＬ을 고전위 Ｖｄｄ에서 저전위Ｖｓｓ로 전환한다. 이에 따라 급전 선ＶＬ은 Ｖｓｓ까지 방전되고, 또한 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위는 Ｖｓｓ까지 하강한다. 이에 따라 발광소자ＥＬ의 애노드 전위(즉 드라이브 트랜지스터Ｔｒ ｄ의 소스 전위)는 역 바이어스 상태가 되므로, 구동전류가 흐르지 않게 되어 소등한다. 또 드라이브 트랜지스터의 소스 S의 전위강하에 연동하여 게이트 G의 전위도 강하한다.
계속해서 타이밍 T2가 되면, 주사선ＷＳ를 저레벨에서 고레벨로 전환하는 것으로 샘플링 트랜지스터Ｔｒ1이 전도상태가 된다. 이때 신호 선ＳＬ은 기준전위Ｖｒｅｆ에 있다. 따라서 드라이브 트랜지스터Ｔｒｄ의 게이트 G의 전위는 전도한 샘플링 트랜지스터Ｔｒ1을 통해 신호 선ＳＬ의 기준전위Ｖｒｅｆ가 된다. 이 때 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위는 Ｖｒｅｆ보다도 충분히 낮은 전위Ｖｓｓ에 있다. 이와 같이 하여 드라이브 트랜지스터Ｔｒｄ의 게이트 G와 소스 S 사이의 전압Ｖｇｓ가 드라이브 트랜지스터Ｔｒｄ의 임계 전압Ｖｔｈ보다 커지도록 초기화된다. 타이밍 T1부터 타이밍 T3까지의 기간 T1-T3은 드라이브 트랜지스터Ｔｒｄ의 게이트 G/소스Ｓ간 전압Ｖｇｓ를 미리 Ｖｔｈ이상으로 설정하는 준비기간이다.
이 후 타이밍 T3이 되면, 급전 선ＶＬ이 저전위Ｖｓｓ에서 고전위Ｖｄｄ로 이동하여, 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위가 상승을 개시한다. 그 때 드라이브 트랜지스터Ｔｒｄ의 게이트 G/소스Ｓ간 전압Ｖｇｓ가 임계 전압Ｖｔｈ가 된 곳에서 전류가 컷오프한다. 이와 같이 하여 드라이브 트랜지스터Ｔｒｄ의 임계 전압Ｖｔｈ에 해당하는 전압이 저장 용량Ｃｓ에 기록된다. 이것이 임계전압 보정동작이다. 이 때 전류가 오로지 저장 용량Ｃｓ측으로 흐르고, 발광소자ＥＬ에는 흐르지 않도록 하기 위해, 발광소자ＥＬ이 컷오프가 되도록 캐소드 전위Ｖｃａｔｈ를 설정해 둔다. 이 임계전압 보정동작은 타이밍 T4에서 신호 선ＳＬ의 전위가 Ｖｒｅ ｆ에서 Ｖｓｉｇ로 전환되는 동안에 완료한다. 타이밍 T3부터 타이밍 T4까지의 기간 T3-T4가 이동도 보정기간이 된다.
타이밍 T4에서는 신호 선ＳＬ이 기준전위Ｖｒｅｆ에서 신호 전위Ｖｓｉｇ로 전환된다. 이 때 샘플링 트랜지스터Ｔｒ1은 계속해서 전도상태에 있다. 따라서 드라이브 트랜지스터Ｔｒｄ의 게이트 G의 전위는 신호 전위Ｖｓｉｇ가 된다. 여기에서 발광소자ＥＬ은 컷오프 상태(하이 임피던스 상태)에 있기 때문에 드라이브 트랜지스터Ｔｒｄ의 드레인과 소스 사이에 흐르는 전류는 오로지 저장 용량Ｃｓ와 발광소자ＥＬ의 등가 용량으로 흘러, 충전을 시작한다. 이 후 샘플링 트랜지스터Ｔｒ1이 오프하는 타이밍 T5까지, 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위는 ΔV만큼 상승한다. 이와 같이 하여 영상신호의 신호 전위Ｖｓｉｇ가 Ｖｔｈ에 더해지는 형태로 저장 용량Ｃｓ에 기록되는 동시에 이동도 보정용의 전압ΔV가 저장 용량Ｃｓ에 유지된 전압으로부터 감산된다. 따라서 타이밍 T4부터 타이밍 T5까지의 기간 T4-T5가 신호 기록 기간/이동도 보정기간이 된다. 이와 같이 신호 기록 기간 T4-T5에서는 신호 전위Ｖｓｉｇ의 기록과 보정량ΔV의 조정이 동시에 행해진다. Ｖｓｉｇ가 높은 만큼 드라이브 트랜지스터Ｔｒd가 공급하는 전류Ｉｄｓ는 커지고, ΔV의 절대값도 커진다. 따라서 발광 휘도 레벨에 따른 이동도 보정이 행해진다. Ｖｓｉｇ를 일정하게 했을 경우, 드라이브 트랜지스터Ｔｒｄ의 이동도μ가 큰 만큼 ΔV의 절대값이 커진다. 환언하면 이동도μ가 큰 만큼 저장 용량Ｃｓ에 대한 부귀환량ΔV가 커지므로, 화소마다 이동도μ의 편차를 없앨 수 있다.
마지막으로 타이밍 T5가 되면, 전술한 바와 같이 주사선ＷＳ가 저레벨측으로 이동하고, 샘플링 트랜지스터Ｔｒ1은 오프 상태가 된다. 이에 따라 드라이브 트랜지스터Ｔｒd의 게이트 G는 신호 선ＳＬ로부터 분리된다. 동시에 드레인 전류Ｉｄｓ가 발광소자ＥＬ로 흐르기 시작한다. 이에 따라 발광소자ＥＬ의 애노드 전위는 구동전류Ｉｄｓ에 따라 상승한다. 발광소자ＥＬ의 애노드 전위의 상승은, 즉 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위상승이다. 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위가 상승하면, 저장 용량Ｃｓ의 부트 스트랩 동작에 의해 드라이브 트랜지스터Ｔｒｄ의 게이트 G의 전위도 연동하여 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량에 동일하게 된다. 따라서 발광 기간 동안 드라이브 트랜지스터Ｔｒｄ의 게이트 G/소스Ｓ간 전압Ｖｇｓ는 일정하게 유지된다. 이 Ｖｇｓ의 값은 신호 전위Ｖｓｉｇ에 임계 전압Ｖｔｈ 및 이동량μ의 보정을 곱한 것이 된다.
이상의 설명으로부터 알 수 있는 바와 같이, 선행 개발에 따른 표시장치는, 임계전압 보정동작에 앞서 그 준비 동작을 행하므로, 급전 선ＶＬ(전원 라인)을 고전위와 저전위로 전환하고 있다. 이 급전 선ＶＬ은 주사선ＷＳ와 평행하게 화소 어레이부(패널)의 가로방향에 맞추어 행 모양으로 배치되어 있다. 통상 가로방향의 배선의 배치는 주사선ＷＳ(게이트 선)와 마찬가지로 금속 몰리부덴(Ｍｏ)등의 고저항 배선을 사용한다. 이 고저항의 급전 선ＶＬ은 전원 스캐너(6)에 의해 구동하지만, 발광시에는 대전류를 공급할 필요가 있다. 따라서 패널의 중앙과 단부에서는 급전 선ＶＬ을 따라 전압 드롭이 생긴다. 이 때문에 쉐이딩이나 크로스 토크가 발생하여 화면의 유니포미티를 손상시킨다. 주사선ＷＳ는 별도로 급전 선ＶＬ을 저저항 재료로 배선하는 것도 생각할 수 있다. 그러나 이와 같이 주사선ＷＳ와 급전 선 ＶＬ에서 별도의 배선 재료를 사용하면, 패널 작성 공정이 증가하게 되어, 제조 비용의 상승에 연결된다.
도 4는 본 발명에 따른 표시장치의 전체구성을 나타내는 블럭도이다. 본 표시장치는 전술한 선행 개발에 따른 표시장치의 결점에 대처한 것이다. 이해를 쉽게 하기 위해, 도 4에 나타낸 본 발명의 표시장치는, 도 1에 나타낸 선행 개발에 따르는 표시장치와 대응하는 참조번호를 사용하고 있다. 다른 점은, 급전 선ＶＬ대신에 바이어스 선ＢＳ를 배치한 것이다. 이 바이어스 선ＢＳ는 주사선ＷＳ와 평행하게 배치되어 있다. 급전 선ＶＬ과 달리 바이어스 선ＢＳ는 대전류를 공급할 필요가 없기 때문에, 주사선ＷＳ와 같은 게이트 배선 재료를 사용할 수 있고, 기본적으로 동일공정으로 주사선ＷＳ와 바이어스 선ＢＳ를 형성하는 것이 가능하다. 또 바이어스 선ＢＳ를 주사하기 위해 바이어스 스캐너(8)가 배치되어 있다. 선행 개발예에서 사용한 전원 스캐너(6)는 전원전압을 전환하기 위해 높은 전류구동능력을 가지는 고성능의 스캐너를 사용할 필요가 있다. 이에 대하여 바이어스 스캐너(8)는 단순히 바이어스 선ＢＳ상의 바이어스 전압을 전환할 뿐이며, 기본적으로 라이트 스캐너(4)와 같은 범용의 스캐너를 사용할 수 있다. 또한 도 4에는 나타내지 않지만, 급전 선ＶＬ을 제외한 대신, 각 화소(2)에 전원전압Ｖｄｄ를 공급하기 위한 전원 라인이 배치되어 있다.
도 5는, 도 4에 나타낸 본 발명에 따른 표시장치의 실시예를 나타내는 회로도이다. 이해를 쉽게 하기 위해, 도 2에 나타낸 선행 개발에 따르는 표시장치와 대응하는 부분에는 대응하는 참조번호를 붙이고 있다. 본 표시장치는 기본적으로 화 소 어레이부(1)와 구동부로 이루어진다. 화소 어레이부(1)는, 행 모양의 주사선ＷＳ와, 열 모양의 신호 선ＳＬ과, 각 주사선ＷＳ와 각 신호 선ＳＬ이 교차하는 부분에 배치된 행렬 모양의 화소(2)를 구비하고 있다. 도면에서는 이해를 쉽게 하기 위해 1개의 화소(2)만을 대표로 나타내고 있다. 또 주사선ＷＳ와 평행하게 배치된 바이어스 선 BS를 구비하고 있다.
화소(2)는, 적어도 샘플링 트랜지스터Ｔｒ1과, 드라이브 트랜지스터Ｔｒd와, 발광소자ＥＬ과, 저장 용량Ｃｓ와, 보조 용량Ｃｓｕｂ를 구비하고 있다. 샘플링 트랜지스터Ｔｒ1은, 그 제어단이 주사선ＷＳ에 접속하고, 그 한 쌍의 전류단이 신호 선 ＳＬ과 드라이브 트랜지스터Ｔｒｄ의 제어단(게이트 G) 사이에 접속하고 있다. 드라이브 트랜지스터Ｔｒｄ는, 한 쌍의 전류단의 한쪽(소스 S)이 발광소자ＥＬ에 접속하고, 다른쪽(드레인)이 전원 라인Ｖｄｄ에 접속하고 있다. 저장 용량Ｃｓ는 드라이브 트랜지스터Ｔｒｄ의 게이트 G와 소스 S 사이에 접속하고 있다. 보조 용량Ｃｓｕｂ는, 드라이브 트랜지스터Ｔｒｄ의 소스 S와 바이어스 선ＢＳ 사이에 접속하고 있다.
구동부는 신호 선ＳＬ에 접속한 수평 셀렉터(3), 주사선ＷＳ에 접속한 라이트 스캐너(4) 및 바이어스 선ＢＳ에 접속한 바이어스 스캐너(8)를 구비하고 있다. 라이트 스캐너(4)는 주사선ＷＳ에 제어신호를 공급하는 한편, 수평 셀렉터(3)는 신호 선ＳＬ에 영상신호를 공급하고, 그로 인해 드라이브 트랜지스터Ｔｒｄ의 임계 전압Ｖｔｈ에 해당하는 전압을 저장 용량Ｃｓ에 유지하는 보정동작을 행하며, 계속해서 영상신호의 신호 전위Ｖｓｉｇ를 저장 용량Ｃｓ에 기록하는 기록 동작을 행한 다. 바이어스 스캐너(8)는 보정동작 전에 바이어스 선ＢＳ의 전위를 전환하여 보조 용량Ｃｓｕｂ를 통해 커플링 전압을 드라이브 트랜지스터Ｔｒｄ의 소스 S에 가하여, 드라이브 트랜지스터Ｔｒｄ의 게이트 G와 소스 S 사이의 전위차Ｖｇｓ를 임계 전압Ｖｔｈ보다 커지도록 초기화하는 준비 동작을 행한다. 또한 이 준비 동작을 행할 때, 신호 선ＳＬ을 기준전위Ｖｒｅｆ로 유지하는 한편 샘플링 트랜지스터Ｔｒ1을 온 하여, 드라이브 트랜지스터Ｔｒｄ의 게이트 G에 기준전위Ｖｒｅｆ를 기록한다.
화소(2)는, 신호 전위Ｖｓｉｇ의 기록 동작 중에, 드라이브 트랜지스터Ｔｒｄ의 드레인과 소스 사이에 흐르는 전류를 저장 용량Ｃｓ으로 부귀환하고, 저장 용량Ｃｓ에 기록되는 영상신호의 신호 전위Ｖｓｉｇ에 대하여 드라이브 트랜지스터Ｔｒｄ의 이동도μ에 따른 보정을 행한다.
또 이 화소(2)는, 영상신호의 신호 전위Ｖｓｉｇ의 기록 동작 후, 저장 용량Ｃｓ에 유지된 신호 전위Ｖｓｉｇ에 따라 드라이브 트랜지스터Ｔｒｄ의 소스 S로부터 발광소자ＥＬ에 구동전류를 공급한다. 그 때 라이트 스캐너(4)는 신호 전위Ｖｓｉｇ의 기록 동작 후 샘플링 트랜지스터Ｔｒ1을 오프하여 드라이브 트랜지스터Ｔｒｄ의 게이트 G를 신호 선ＳＬ로부터 분리하고, 이로써 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위변동에 대하여 드라이브 트랜지스터Ｔｒｄ의 게이트 G의 전위가 따르는 부트 스트랩 동작을 가능하게 하고 있다.
도 6은, 도 5에 나타낸 표시장치의 동작 설명에 제공하는 타이밍 차트이다. 이해를 쉽게 하기 위해 도 3에 나타낸 앞의 타이밍 차트와 대응하는 부분에는 대응 하는 참조 부호를 사용하고 있다. 도 6의 타이밍 차트는, 급전 선ＶＬ의 전위변화 대신에 바이어스 선ＢＳ의 전위변화를 나타내고 있다. 도시하는 바와 같이, 이 바이어스 선ＢＳ는 고전위와 저전위 사이에서 정확히 ΔＶｂｉａｓ만큼 전위가 변동한다. 또한 전원전압은 항상 Ｖｄｄ에 고정되어 있다.
타이밍 T1에서 이 필드로 들어가면 주사선ＷＳ에 짧은 제어 펄스가 인가되어, 샘플링 트랜지스터Ｔｒ1이 일단 온 한다. 이 때 신호 선ＳＬ은 기준전위Ｖｒｅｆ에 있기 때문에, 드라이브 트랜지스터Ｔｒｄ의 게이트 G에 기준전압Ｖｒｅｆ가 기록된다. 이 Ｖｒｅｆ는 충분히 낮은 전압으로 설정되어 있기 때문에, 드라이브 트랜지스터Ｔｒｄ의 Ｖｇｓ는 Ｖｔｈ이하가 되어, 컷오프한다. 따라서 발광소자ＥＬ에 구동전류가 흐르지 않기 때문에 비발광 상태가 된다. 이와 같이 본 발명에 따른 표시장치는, 주사선ＷＳ에 짧은 제어 펄스를 가하는 것으로, 비발광 기간으로 들어가도록 하고 있다.
다음에 타이밍 T2에서 다시 주사선ＷＳ에 폭이 넓은 제어신호 펄스를 인가하여, 샘플링 트랜지스터Ｔｒ1을 온 상태로 한다. 이 때 신호 선ＳＬ의 전위는 역시 Ｖｒｅｆ에 있다.
그 직후의 타이밍 T3에서, 바이어스 선ＢＳ를 고전위에서 저전위로 전환한다. 이에 따라 마이너스의 커플링 전압이 보조 용량Ｃｓｕｂ를 통해 드라이브 트랜지스터Ｔｒd의 소스 S로 들어가고, 소스 S의 전위는 ΔＶＳ만큼 저하한다. 여기에서 바이어스 선ＢＳ의 전위변화량이 ΔＶｂｉａｓ라고 하면, 용량 커플링이므로 ΔＶＳ는 이하의 식으로 나타낸다.
Δ ＶＳ=ΔＶｂｉａｓ×Ｃｓｕｂ/ (Ｃｓ+Ｃｓｕｂ)
이와 같이 하여 드라이브 트랜지스터Ｔｒｄ의 게이트 G를 기준전위Ｖｒｅｆ에 접지한 상태에서, 소스 S에 마이너스 커플링ΔＶＳ를 넣을 수 있다. 이 커플링에서 Ｖｇｓ>Ｖｔｈ가 되도록 바이어스 선ＢＳ의 전위차ΔＶｂｉａｓ를 설정해 둔다. 이와 같이 함으로써 드라이브 트랜지스터Ｔｒｄ를 온 상태로 셋트할 수 있고, 그 후의 임계전압 보정동작이 가능하게 된다.
여기에서 마이너스 커플링ΔＶＳ가 입력된 것에 의해 드라이브 트랜지스터Ｔｒｄ는 온 상태가 되지만, 이 때 전원 라인은 Ｖｄｄ에 고정되어 있으므로, 드라이브 트랜지스터Ｔｒｄ에 전류가 흐른다. 이 때 발광소자ＥＬ은 역바이어스 상태이므로 전류는 통과하지 않고, 소스 S의 전위가 상승해 간다. 정확히 Ｖｇｓ=Ｖｔｈ가 된 곳에서 드라이브 트랜지스터 Ｔｒｄ가 컷오프하고, 임계전압 보정동작이 완료한다.
타이밍 T4에서는 신호 선ＳＬ이 기준전위Ｖｒｅｆ로부터 신호 전위Ｖｓｉｇ로 전환한다. 이 때 샘플링 트랜지스터Ｔｒ1은 계속해서 전도상태에 있다. 따라서 드라이브 트랜지스터Ｔｒｄ의 게이트 G의 전위는 신호 전위Ｖｓｉｇ가 된다. 여기에서 발광소자ＥＬ은 처음에 컷오프 상태(하이 임피던스 상태)에 있기 때문에 드라이브 트랜지스터Ｔｒｄ의 드레인과 소스의 사이에 흐르는 전류는 오로지 저장 용량Ｃｓ와 발광소자ＥＬ의 등가 용량으로 흘러들어와 충전을 시작한다. 이 후 샘플링 트랜지스터Ｔｒ1이 오프하는 타이밍 T5까지, 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위는 ΔV만큼 상승한다. 이와 같이 하여 영상신호의 신호 전위Ｖｓｉｇ가 Ｖ ｔｈ에 가해지는 형태로 저장 용량Ｃｓ에 기록되는 동시에 이동도 보정용의 전압ΔV가 저장 용량Ｃｓ에 유지된 전압에서 감산된다. 따라서 타이밍 T4부터 타이밍 T5까지의 기간 T4-T5가 신호 기록 기간/이동도 보정기간이 된다. 이와 같이 신호 기록 기간 T4-T5에서는 신호 전위Ｖｓｉｇ의 기록과 보정량ΔV의 조정이 동시에 행해진다. Ｖｓｉｇ가 높은 만큼 드라이브 트랜지스터Ｔｒd가 공급하는 전류Ｉｄｓ는 커지고, ΔV의 절대값도 커진다. 따라서 발광 휘도 레벨에 따른 이동도 보정이 행해진다. Ｖｓｉｇ를 일정하게 한 경우, 드라이브 트랜지스터Ｔｒｄ의 이동도μ가 큰 만큼 ΔV의 절대값이 커진다. 환언하면 이동도μ가 큰 만큼 저장 용량Ｃｓ에 대한 부귀환량ΔV가 커지므로, 화소마다 이동도μ의 편차를 없앨 수 있다.
타이밍 T5가 되면, 주사선ＷＳ가 저레벨측으로 천이하고, 샘플링 트랜지스터Ｔｒ1은 오프 상태가 된다. 이에 따라 드라이브 트랜지스터Ｔｒｄ의 게이트 G는 신호 선ＳＬ로부터 분리된다. 동시에 드레인 전류Ｉｄｓ가 발광소자ＥＬ을 흐르기 시작한다. 이에 따라 발광소자ＥＬ의 애노드 전위는 구동전류Ｉｄｓ에 따라 상승한다. 발광소자ＥＬ의 애노드 전위의 상승은, 즉 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위상승이 된다. 드라이브 트랜지스터Ｔｒｄ의 소스 S의 전위가 상승하면, 저장 용량Ｃｓ의 부트 스트랩 동작에 의해 드라이브 트랜지스터Ｔｒｄ의 게이트 G의 전위도 연동하여 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량과 같아진다. 따라서 발광 기간 동안 드라이브 트랜지스터Ｔｒｄ의 게이트 G/소스Ｓ간 전압Ｖｇｓ는 일정하게 유지된다. 이 Ｖｇｓ의 값은 신호 전위Ｖｓｉｇ에 임계 전압Ｖｔｈ 및 이동량μ의 보정을 행한 것이 된다.
샘플링 트랜지스터Ｔｒ1을 오프하여 발광소자ＥＬ이 발광을 시작한 후, 타이밍 T6에서 바이어스 선ＢＳ의 전위를 저전위로부터 고전위로 되돌려, 다음 필드의 동작에 대비한다. 타이밍 T6에서 바이어스 선ＢＳ를 저레벨에서 고레벨로 되돌리면 드라이브 트랜지스터Ｔｒｄ의 소스 S에 플러스의 커플링이 입력된다. 이 때 드라이브 트랜지스터 Ｔｒｄ의 게이트 G는 하이 임피던스 상태에 있고, 저장 용량Ｃｓ에 기록된 전위는 그대로 유지되고 있기 때문에, 플러스의 커플링에 의해 일시적으로 변화된 전위는 일반적인 발광 동작점으로 되돌아오고, 커플링에 의한 휘도변동은 없다. 이와 같이 하여, 본 발명에 따른 표시장치는, 패널의 전원전압Ｖｄｄ를 일정값으로 고정한 상태로, 일련의 보정동작을 행할 수 있으며, 패널의 제조 비용을 높이지 않고 크로스 토크나 쉐이딩과 같은 유니포미티의 악화를 방지할 수 있다.
도 7은, 선행 개발에 따르는 표시장치의 다른 예를 도시하는 블럭도이다. 도시하는 바와 같이, 이 액티브 매트릭스형 표시장치는, 주요부가 되는 화소 어레이부(1)와 주변의 구동부로 구성되어 있다. 주변의 구동부는 수평 셀렉터(3), 라이트 스캐너(4), 드라이브 스캐너(5)등을 포함하고 있다. 화소 어레이부(1)는 행 모양의 주사선ＷＳ와 열 모양의 신호 선ＳＬ과 양자의 교차하는 부분에 매트릭스 모양으로 배열한 화소 R, G, B로 구성되어 있다. 컬러 표시를 가능하게 하기 위해, ＲＧＢ의 삼원색 화소를 준비하고 있지만, 이것에 한정되는 것이 아니다. 각 화소 R, G, B는 각각 화소 회로(2)로 구성되어 있다. 신호 선ＳＬ은 수평 셀렉터(3)에 의해 구동된다. 수평 셀렉터(3)는 신호부를 구성하고, 일반적으로 드라이버ＩＣ가 이용되어, 신호 선ＳＬ에 영상신호를 공급한다. 주사선ＷＳ는 라이트 스캐너(4)에 의해 주사된다. 또한, 제1 주사선ＷＳ와 평행하게 제2 주사선ＤＳ도 배선되고 있다. 주사선ＤＳ는 드라이브 스캐너(5)에 의해 주사된다. 라이트 스캐너(4)와 드라이브 스캐너(5)는 스캐너부를 구성하고 있으며, 1수평 주사 기간마다 화소의 행을 순차 주사한다. 각 화소 회로(2)는 주사선ＷＳ에 의해 선택되었을 때 신호 선ＳＬ로부터 영상신호를 샘플링한다. 또한 주사선ＤＳ에 의해 선택되었을 때, 샘플링된 영상신호에 따라 화소 회로(2)안에 포함되어 있는 발광소자를 구동한다. 덧붙여 화소 회로(2)는 수평주사 기간 내에서 주사선ＷＳ 및 ＤＳ에 의해 제어되었을 때, 미리 정해진 보정동작을 행한다.
전술한 화소 어레이부(1)는 보통 유리 등의 절연 기판 위에 형성되어, 플랫 패널로 되어 있다. 각 화소 회로(2)는 아모퍼스 실리콘 박막트랜지스터(ＴＦＴ) 또는 저온 폴리실리콘ＴＦＴ로 형성되어 있다. 아모퍼스 실리콘ＴＦＴ인 경우, 스캐너부는 패널과는 별도의 ＴＡＢ등으로 구성되고, 플렉시블 케이블을 통해 플랫 패널에 접속된다. 마찬가지로 신호부도 외장형의 드라이버ＩＣ로 구성되고, 플렉시블 케이블을 통해 플랫 패널에 접속된다. 저온 폴리실리콘ＴＦＴ인 경우, 신호부 및 스캐너부도 같은 저온 폴리실리콘ＴＦＴ로 형성할 수 있기 때문에, 플랫 패널 위에 화소 어레이부와 신호부와 스캐너부를 일체로 형성할 수 있다.
도 8은, 도 7에 나타낸 표시장치에 삽입되는 화소 회로(2)의 구성을 나타내는 회로도이다. 도 2에 나타낸 앞의 선행 개발 예는 화소가 기본적으로 샘플링 트랜지스터와 드라이브 트랜지스터의 2개의 트랜지스터로 구성되어 있었다. 이에 대하여 도 8에 나타낸 선행 개발에 따르는 표시장치는, 샘플링 트랜지스터와 드라이 브 트랜지스터에 더해, 발광 기간과 비발광 기간을 각 필드 내에서 듀티 제어하기 위해 스위칭 트랜지스터Ｔｒ4를 포함하고 있다. 즉 본 화소 회로(2)는, 샘플링 트랜지스터Ｔｒ1과, 이것에 접속하는 저장 용량Ｃｓ와, 이것에 접속하는 드라이브 트랜지스터Ｔｒｄ와, 이것에 접속하는 발광소자ＥＬ과, 드라이브 트랜지스터Ｔｒｄ를 전원Ｖｃｃ에 접속하는 스위칭 트랜지스터Ｔｒ4를 포함한다.
샘플링 트랜지스터Ｔｒ1은, 제1주사선ＷＳ로부터 공급되는 제어신호ＷＳ에 따라 전도하고 신호 선ＳＬ로부터 공급된 영상신호의 신호 전위Ｖｓｉｇ를 저장 용량Ｃｓ에 샘플링한다. 저장 용량Ｃｓ는, 샘플링된 영상신호의 신호 전위Ｖｓｉｇ에 따라 드라이브 트랜지스터Ｔｒｄ의 게이트 G에 입력 전압Ｖｇｓ를 인가한다. 드라이브 트랜지스터Ｔｒｄ는, 입력 전압Ｖｇｓ에 따른 출력 전류Ｉｄｓ를 발광소자ＥＬ에 공급한다. 또한 이 출력 전류Ｉｄｓ는, 드라이브 트랜지스터Ｔｒｄ의 임계 전압Ｖｔｈ에 대하여 의존성을 가진다. 발광소자ＥＬ은, 발광 기간 동안 드라이브 트랜지스터Ｔｒｄ로부터 공급된 출력 전류 Ｉｄｓ에 의해 영상신호의 신호 전위Ｖｓｉｇ에 따른 휘도로 발광한다. 스위칭 트랜지스터 Ｔｒ4는, 제2주사선ＤＳ로부터 공급되는 제어신호ＤＳ에 따라 전도하여 발광 기간 동안 드라이브 트랜지스터Ｔｒｄ를 전원Ｖｃｃ에 접속하고, 비발광 기간에서는 비전도 상태가 되어 드라이브 트랜지스터Ｔｒｄ를 전원Ｖｃｃ로부터 분리한다.
라이트 스캐너(4) 및 드라이브 스캐너(5)로 구성되는 스캐너부는, 수평주사 기간(1H)에 제1주사선ＷＳ 및 제2주사선ＤＳ에 각각 제어신호ＷＳ, ＤＳ를 출력하여, 샘플링 트랜지스터Ｔｒ1 및 스위칭 트랜지스터Ｔｒ4를 온 오프제어 하고, 출력 전류Ｉｄｓ의 임계 전압Ｖｔｈ에 대한 의존성을 보정하기 위해 저장 용량Ｃｓ를 리셋트하는 준비 동작, 리셋트된 저장 용량Ｃｓ에 임계 전압Ｖｔｈ를 캔슬 하기 위한 전압을 기록하는 보정동작 및 보정된 저장 용량Ｃｓ에 영상신호Ｖｓｉｇ의 신호 전위를 샘플링하는 샘플링 동작을 실행한다. 한편 수평 셀렉터(드라이버ＩＣ)(3)로 구성된 신호부는, 수평주사 기간(1H)에 영상신호를 제1 고정 전위ＶｓｓＨ와, 제2 고정 전위ＶｓｓＬ과, 신호 전위Ｖｓｉｇ 사이에서 전환하고, 이로써 전술한 준비 동작, 보정동작 및 샘플링 동작에 필요한 전위를 각 화소에 신호 선ＳＬ을 통해 공급한다.
구체적으로는 수평 셀렉터(3)는, 우선 고레벨의 제1고정 전위ＶｓｓＨ를 공급하고, 계속해서 저레벨의 제2고정 전위ＶｓｓＬ로 전환하여 준비 동작을 가능하게 하며, 또한 저레벨의 제2고정 전위ＶｓｓＬ을 유지한 상태에서 보정동작을 실행하고, 그 후 신호 전위Ｖｓｉｇ로 전환하여 샘플링 동작을 실행한다. 상기한 바와 같이 수평 셀렉터(3)는 드라이버ＩＣ로 구성되어, 신호 전위Ｖｓｉｇ을 생성하는 신호 생성 회로와, 신호 생성 회로로부터 출력된 신호 전위Ｖｓｉｇ에 제1고정 전위ＶｓｓＨ 및 제2고정 전위ＶｓｓＬ을 삽입하고, 이로써 제1고정 전위 ＶｓｓＨ와 제2고정 전위ＶｓｓＬ과 신호 전위Ｖｓｉｇ가 전환하는 영상신호를 합성하여 각 신호 선ＳＬ에 출력하는 출력 회로를 포함한다.
드라이브 트랜지스터Ｔｒｄ는, 그 출력 전류Ｉｄｓ가 임계 전압Ｖｔｈ 뿐만 아니라 채널 영역의 캐리어 이동도μ에 대해서도 의존성을 가진다. 이 경우 라이트 스캐너(4)와 드라이브 스캐너(5)로 구성되는 스캐너부는, 수평주사 기간(1H)에 제2 주사선ＤＳ에 제어신호를 출력하여 다시 스위칭 트랜지스터Ｔｒ4를 제어하고, 출력 전류Ｉｄｓ의 캐리어 이동도μ에 대한 의존성을 없애기 위해, 신호 전위Ｖｓｉｇ가 샘플링되어 있는 상태에서 드라이브 트랜지스터Ｔｒｄ로부터 출력 전류를 추출하고, 이것을 저장 용량Ｃｓ로 부귀환하여 입력 전압Ｖｇｓ를 보정하는 동작을 실행한다.
도 9는, 도 8에 나타낸 화소 회로의 타이밍 차트이다. 도 9를 참조하여, 도 8에 나타낸 화소 회로의 동작을 설명한다. 도 9는, 시간축 T를 따라 각 주사선ＷＳ, ＤＳ에 인가되는 제어신호의 파형을 나타내고 있다. 표기를 간단히 하기 위해, 제어신호도 대응하는 주사선의 부호와 동일한 부호로 나타내고 있다. 아울러 신호 선에 인가되는 영상신호의 파형도 시간축 T를 따라 나타내고 있다. 도시하는 바와 같이, 이 영상신호는 각 수평주사 기간(1Ｈ)내에서, 고전위 ＶｓｓＨ, 저전위ＶｓｓＬ, 신호 전위Ｖｓｉｇ로 순서대로 전환한다. 트랜지스터Ｔｒ1은 N채널형이므로, 주사선ＷＳ가 하이 레벨 일 때 온 하고, 로 레벨일 때 오프한다. 한편 트랜지스터Ｔｒ4는 P채널형이므로, 주사선ＤＳ가 하이 레벨일 때 오프하고, 로 레벨일 때 온 한다. 또한 이 타이밍 차트는, 각 제어신호ＷＳ, ＤＳ의 파형이나 영상신호의 파형과 함께, 드라이브 트랜지스터Ｔｒｄ의 게이트 G의 전위변화 및 소스 S의 전위변화도 나타내고 있다.
도 9의 타이밍 차트에서는 타이밍 T1∼T8까지를 1필드(1f)로 하고 있다. 1필드 사이에 화소 어레이의 각 행이 1회 순차 주사된다. 타이밍 차트는, 1행분의 화소에 인가되는 각 제어신호ＷＳ, ＤＳ의 파형을 나타내고 있다.
처음에 타이밍 T1에서, 스위칭 트랜지스터Ｔｒ4를 오프하여 비발광으로 한다. 이 때, 드라이브 트랜지스터Ｔｒｄ의 소스 전위는 Ｖｃｃ로부터의 전원공급이 없기 때문에, 발광소자ＥＬ의 컷오프 전압ＶｔｈＥＬ까지 낮출 수 있다.
다음에 타이밍 T2에서, 샘플링 트랜지스터Ｔｒ1을 온 한다. 단 이 앞에, 신호 선 전압을 ＶｓｓＨ까지 높이는 것이, 기록 시간을 짧게 할 수 있기 때문에 바람직하다. 샘플링 트랜지스터Ｔｒ1을 온 하는 것으로 드라이브 트랜지스터Ｔｒｄ의 게이트 전위는 ＶｓｓＨ가 기록된다. 이 때, 저장 용량Ｃｓ를 통해 소스 전위에 커플링이 입력되어, 소스 전위는 상승한다. 소스 S의 전위는 한번 상승하지만, 발광소자ＥＬ를 통해 방전되므로, 다시 소스 전압은 ＶｔｈＥＬ이 된다. 이 때, 게이트 전압은 ＶｓｓＨ상태로 남는다.
다음에 타이밍Ｔａ에서, 샘플링 트랜지스터Ｔｒ1을 온 한 상태로, 신호 전압을 ＶｓｓＬ로 변화시킨다. 이 전위변화가 저장 용량Ｃｓ를 통해 소스 전위에 커플링 된다. 이 때의 커플링 량은, Ｃｓ/ (Ｃｓ+Ｃｏｌｅｄ)× (ＶｓｓＨ-Ｖｓｓ L)로 구해진다. 이 때, 게이트 전위는 ＶｓｓＬ, 소스 전위는 ＶｔｈＥＬ-Ｃｓ/ (Ｃｓ+Ｃｏｌｅｄ)× (ＶｓｓＨ-ＶｓｓＬ)로 나타낸다. 여기에서 마이너스 바이어스를 입력했기 때문에, 소스 전압은 ＶｔｈＥＬ보다도 작아져, 발광소자ＥＬ은 컷오프한다. 여기에서 소스 전위는, 이 후의 Ｖｔｈ보정이나 이동도 보정 종료 후도 발광소자ＥＬ이 계속해서 컷오프하는 전위로 설정하는 것이 바람직하다. 또한 이 Ｖｇｓ>Ｖｔｈ가 되도록 커플링을 넣는 것으로 Ｖｔｈ보정의 준비를 행할 수 있다. 이상에 의해, 트랜지스터나 전원 라인, 게이트 라인을 삭감한 회로에 있어서도 Ｖｔｈ보정 준비를 행할 수 있다. 즉 타이밍 T2∼Ｔａ는 보정준비 기간에 포함된다.
이 후, 타이밍 T3에서 게이트 G를 ＶｓｓＬ로 유지한 상태 그대로 스위칭 트랜지스터Ｔｒ4를 온 하면, 드라이브 트랜지스터Ｔｒｄ에 전류가 흐르고, Ｖｔｈ보정이 행해진다. 드라이브 트랜지스터Ｔｒｄ가 컷오프할 때까지 전류가 흐르고, 컷오프하면 드라이브 트랜지스터Ｔｒｄ의 소스 전위는 ＶｓｓＬ-Ｖｔｈ가 된다. 여기에서, ＶｓｓＬ-Ｖｔｈ <ＶｔｈＥＬ로 할 필요가 있다.
이 후 타이밍 T4에서, 스위칭 트랜지스터Ｔｒ4를 오프하여 Ｖｔｈ보정은 종료한다. 즉, 타이밍 T3∼T4는 Ｖｔｈ보정기간이다.
이와 같이 타이밍 T3∼T4에서 Ｖｔｈ보정을 행한 후, 타이밍 T5에 이르러 신호 선의 전위가 ＶｓｓＬ에서 Ｖｓｉｇ로 변화된다. 이에 따라 영상신호의 신호 전위Ｖｓｉｇ가 저장 용량Ｃｓ에 기록된다. 발광소자ＥＬ의 등가용량Ｃｏｌｅｄ에 비해 저장 용량Ｃｓ는 충분히 작다. 이 결과, 신호 전위Ｖｓｉｇ의 거의 대부분이 저장 용량Ｃｓ에 기록된다. 따라서 드라이브 트랜지스터Ｔｒｄ의 게이트 G와 소스Ｓ간 전압Ｖｇｓ는, 먼저 검출 유지된 Ｖｔｈ와 이번 샘플링된 Ｖｓｉｇ를 더한 레벨(Ｖｓｉg+Ｖｔｈ)이 된다. 즉 드라이브 트랜지스터Ｔｒｄ에 대한 입력 전압Ｖｇｓ는 Ｖｓｉg+Ｖｔｈ가 된다. 이러한 신호 전압Ｖｓｉｇ의 샘플링은 제어신호ＷＳ가 로 레벨로 되돌아가는 타이밍 T7까지 행해진다. 즉 타이밍 T5∼T7이 샘플링 기간에 해당한다.
본 화소 회로는, 전술한 임계 전압Ｖｔｈ의 보정에 더하여, 이동도μ의 보정도 행하고 있다. 이동도μ의 보정은 타이밍 T6∼T7에서 행해진다. 타이밍 차트에 나타내는 바와 같이 보정량ΔV가 입력 전압Ｖｇｓ로부터 감산된다.
타이밍 T7이 되면, 제어신호ＷＳ가 로 레벨이 되어 샘플링 트랜지스터 Ｔｒ1이 오프한다. 이 결과 드라이브 트랜지스터Ｔｒｄ의 게이트 G는 신호 선ＳＬ로부터 분리된다. 영상신호Ｖｓｉｇ의 인가가 해제되므로, 드라이브 트랜지스터Ｔｒｄ의 게이트 전위(G)는 상승 가능하게 되고, 소스 전위(S)와 함께 상승해 간다. 그 동안 저장 용량Ｃｓ에 유지된 게이트/소스간 전압Ｖｇｓ는 (Ｖｓｉｇ-ΔV+Ｖｔｈ)의 값을 유지한다. 소스 전위(S)의 상승에 따라, 발광소자ＥＬ의 역바이어스 상태는 해소되므로, 출력 전류Ｉｄｓ의 유입에 의해 발광소자ＥＬ은 실제로 발광을 시작한다.
마지막으로 타이밍 T8에 이르면 제어신호ＤＳ가 하이 레벨이 되어 스위칭 트랜지스터Ｔｒ4가 오프하고, 발광이 종료하는 동시에 해당 필드가 끝난다. 이 후 다음 필드로 이동하여 다시 보정준비 동작, Ｖｔｈ보정동작, 이동도 보정동작 및 발광 동작이 반복되게 된다.
그러나 도 7∼도 9에 나타낸 선행 개발의 표시장치는, 임계 전압 보정을 위한 준비 동작을 행하기 위해 신호 선ＳＬ에서 ＶｓｓＨ와 같은 고전압을 드라이브 트랜지스터Ｔｒｄ의 게이트 G에 기록할 필요가 있어, 수평 셀렉터(3)를 구성하는 신호 전압 드라이버를 고내압화해야 하므로 비용이 든다. 또한 고전압ＶｓｓＨ를 기록하기 위해서는, 이것을 샘플링하는 샘플링 트랜지스터Ｔｒ1의 게이트에 인가하는 제어신호ＷＳ의 전압도 높게 설정할 필요가 있어, 패널의 소비 전력의 증가를 초래하고 있었다. 덧붙여 고전압 ＶｓｓＨ를 드라이브 트랜지스터Ｔｒｄ의 게이트 G에 기록한 뒤, 소스 전위가 쇠퇴할 때까지는 시간을 필요로 하여, 패널의 고속구동화 나아가서는 고선명화가 곤란하다.
도 10은 본 발명에 따른 표시장치를 나타내는 블럭도이다. 본 표시장치는, 도 7에 나타낸 선행 개발에 따르는 표시장치의 문제점에 대처한 것이다. 이해를 쉽게 하기 위해, 도 7에 나타낸 표시장치와 대응하는 부분에는 대응하는 참조번호를 붙이고 있다. 다른 점은, 도 10에 나타낸 본 표시장치가, 바이어스 스캐너(8) 및 바이어스 선ＢＳ를 구비하는 것이다. 바이어스 선ＢＳ는 주사선ＷＳ와 평행하게 화소 어레이부(1)에 배치되어 있다. 바이어스 스캐너(8)는 행 모양의 바이어스 선ＢＳ를 선 순차 주사하고, 바이어스 선ＢＳ 위의 전위를 고저로 전환하고 있다.
도 11은, 도 10에 나타낸 본 발명의 표시장치의 구체적인 구성을 나타내는 회로도이다. 기본적으로는, 도 8에 나타낸 선행 개발에 따르는 표시장치와 유사하고, 대응하는 부분에는 대응하는 참조번호를 붙이고 있다. 다른 점은, 화소 회로(2)에 저장 용량Ｃｓ에 더해서 보조 용량Ｃｓｕｂ가 배치되어 있는 것이다. 이 보조 용량Ｃｓｕｂ는 그 일단이 드라이브 트랜지스터Ｔｒｄ의 소스 S에 접속하고, 타단이 바이어스 선ＢＳ에 접속하고 있다. 본 표시장치는, 보조 용량Ｃｓｕｂ를 사용하여 드라이브 트랜지스터Ｔｒｄ의 소스 S에 마이너스의 커플링 전압ΔＶＳ를 입력하는 것으로 임계 전압 보정을 위한 준비 동작을 행하고 있다.
도 12는, 도 11에 나타낸 본 발명에 따른 표시장치의 동작 설명에 제공하는 타이밍 차트이다. 이해를 쉽게 하기 위해, 도 9에 나타낸 선행 개발에 따르는 표시장치의 타이밍 차트와 같은 표기를 채용하고 있다. 도 12의 타이밍 차트는 신호 선 ＳＬ, 주사선ＷＳ 및 주사선ＤＳ의 전위변화에 더하여, 바이어스 선ＢＳ의 전위변화도 나타내고 있다. 이 바이어스 선ＢＳ는 고레벨과 저레벨 사이에서 ΔＶｂｉａｓ만큼 전위가 변화된다. 또한 본 발명의 표시장치는 선행 개발의 표시장치와 달리, 신호 선ＳＬ은 저전위ＶｓｓＬ과 신호 전위 Ｖｓｉｇ 사이에서 전환된다. 이 전환은 1수평주기(1H)를 단위로 하여 행해진다. 따라서 신호 선ＳＬ은 선행 개발 예와 달리 고전위ＶｓｓＨ로 전환되지 않으므로, 고내압의 신호 드라이버를 수평 셀렉터에 사용할 필요는 없다.
우선 타이밍 T1에서 주사선ＤＳ가 하이 레벨로 전환하여, 스위칭 트랜지스터Tr4가 오프한다. 이에 따라 드라이브 트랜지스터Ｔｒｄ가 전원 라인Ｖｃｃ로부터 분리되므로, 비발광 기간으로 들어간다.
계속해서 타이밍 T2에서 주사선ＷＳ에 제어신호를 인가하여, 샘플링 트랜지스터 Tr1을 온 한다. 이 때 신호 선ＳＬ은 저레벨ＶｓｓＬ에 있다. 따라서 타이밍 T2에서는 온 한 샘플링 트랜지스터Ｔｒ1을 통해 신호 선ＳＬ로부터 저전위ＶｓｓＬ가 드라이브 트랜지스터Ｔｒｄ의 게이트 G에 기록된다.
계속해서 타이밍 T2b에서 바이어스 선ＢＳ를 고전위로부터 저전위로 전환된다. 이에 따라 보조 용량Ｃｓｕｂ를 통해 마이너스의 커플링 전압ΔＶＳ가 드라이브 트랜지스터 Tｒｄ의 소스 S에 입력되어, 소스 전위가 크게 강하한다. 여기에서 바이어스 선ＢＳ의 전위변동량을 ΔＶｂｉａｓ로 하면, 용량 커플링량ΔＶＳ는 이하의 식으로 나타낸다.
ΔＶＳ=ΔＶｂｉａｓ×Ｃｓｕｂ/ (Ｃｓ+Ｃｓｕｂ)
이와 같이 하여 드라이브 트랜지스터Ｔｒｄ의 게이트 G를 ＶｓｓＬ에 접지한 상태에서, 소스 S에 마이너스의 커플링 전압ΔＶＳ를 입력할 수 있다. 커플링으로 Ｖｇｓ＞Ｖｔｈ가 되도록 바이어스 선ＢＳ의 전위를 설정해 두는 것으로, 그 후에 계속되는 임계전압 보정동작이 가능하게 된다.
이 후, 타이밍 T3에서 게이트 G를 ＶｓｓＬ에 유지한 상태 그대로 스위칭 트랜지스터Ｔｒ4를 온 하면, 드라이브 트랜지스터Ｔｒｄ에 전류가 흐르고, 선행 개발 예와 마찬가지로 Ｖｔｈ보정이 행해진다. 드라이브 트랜지스터Ｔｒｄ가 컷오프할 때까지 전류가 흐르고, 컷오프하면 드라이브 트랜지스터Ｔｒｄ의 소스 전위는 ＶｓｓＬ-Ｖｔｈ가 된다. 여기에서, ＶｓｓＬ-Ｖｔｈ <ＶｔｈＥＬ로 할 필요가 있다.
이 후 타이밍 T4에서, 스위칭 트랜지스터Ｔｒ4를 오프하여 Ｖｔｈ보정은 종료한다. 즉, 타이밍 T3∼T4는 Ｖｔｈ보정기간이다.
이와 같이 타이밍 T3∼T4에서 Ｖｔｈ보정을 행한 후, 타이밍 T5에 이르러 신호 선의 전위가 ＶｓｓＬ에서 Ｖｓｉｇ로 변화된다. 이에 따라 영상신호의 신호 전위Ｖｓｉｇ가 저장 용량Ｃｓ에 기록된다. 발광소자ＥＬ의 등가용량Ｃｏｌｅｄ에 비하여 저장 용량Ｃｓ는 충분히 작다. 이 결과, 신호 전위Ｖｓｉｇ의 거의 대부분이 저장 용량Ｃｓ에 기록된다. 따라서 드라이브 트랜지스터Ｔｒｄ의 게이트 G와 소스Ｓ간의 전압Ｖｇｓ는, 먼저 검출 유지된 Ｖｔｈ와 이번 샘플링된 Ｖｓｉｇ을 더한 레벨(Ｖｓｉg+Ｖｔｈ)이 된다. 즉 드라이브 트랜지스터Ｔｒｄ에 대한 입력 전압Ｖｇｓ는 Ｖｓｉg+Ｖｔｈ가 된다. 이러한 신호 전압Ｖｓｉｇ의 샘플링은 제어신호ＷＳ가 로 레벨로 되돌아가는 타이밍 T7까지 행해진다. 즉 타이밍 T5∼T7이 샘플링 기간에 해당한다.
본 화소 회로는, 전술한 임계 전압Ｖｔｈ의 보정에 더하여, 이동도μ의 보정도 행하고 있다. 이동도μ의 보정은 타이밍 T6∼T7에서 행해진다. 타이밍 차트에 나타내는 바와 같이 보정량ΔV가 입력 전압Ｖｇｓ로부터 감산된다.
타이밍 T7이 되면, 제어신호ＷＳ가 로 레벨이 되어 샘플링 트랜지스터 Ｔｒ1이 오프한다. 이 결과 드라이브 트랜지스터Ｔｒｄ의 게이트 G는 신호 선ＳＬ로부터 분리된다. 영상신호Ｖｓｉｇ의 인가가 해제되므로, 드라이브 트랜지스터Ｔｒｄ의 게이트 전위(G)는 상승 가능하게 되고, 소스 전위(S)와 함께 상승해 간다. 그 동안 저장 용량Ｃｓ에 유지된 게이트/소스간 전압Ｖｇｓ는 (Ｖｓｉｇ-ΔＶ+Ｖｔｈ)의 값을 유지한다. 소스 전위(S)의 상승에 따라, 발광소자ＥＬ의 역바이어스 상태는 해소되므로, 출력 전류Ｉｄｓ의 유입에 의해 발광소자ＥＬ은 실제로 발광을 시작한다.
타이밍 T7에서 이 필드의 발광 기간으로 들어간 후 타이밍 T8에서 바이어스 선 BS를 저레벨에서 하이 레벨로 되돌리고, 다음 필드의 동작에 준비한다. 이 때 바이어스 선ＢＳ를 하이 레벨로 되돌리면 드라이브 트랜지스터Ｔｒｄ의 소스 S에 플러스의 커플링이 입력되지만, 이 때 게이트 G는 하이 임피던스가 되며, 저장 용량Ｃｓ는 그대로 신호 전위를 유지하므로, 일단 플러스의 커플링으로 인해 변동한 소스 전위는 바로 일반적인 발광 동작점으로 되돌아와, 커플링에 의한 휘도변화는 없다.
이상과 같이 본 발명에 따른 표시장치는, 바이어스 선ＢＳ를 통한 마이너스 커플링에 의해 드라이브 트랜지스터Ｔｒｄ의 소스 전위를 초기화하여, 선행 개발 예와 같이 신호 선ＳＬ측에서 고전위ＶｓｓＨ를 입력할 필요는 없다. 본 발명의 표시장치에서는 신호 선ＳＬ에 공급하는 신호의 전압 진폭을 낮게 억제할 수 있고, 신호 드라이버의 저비용화와 패널의 저소비 전력화를 동시에 달성할 수 있다.
본 발명에 따른 표시장치는, 도 13에 나타내는 바와 같은 박막 디바이스 구성을 가진다. 본 도면은, 절연성의 기판에 형성된 화소의 모식적인 단면구조를 나타내고 있다. 도시하는 바와 같이, 화소는, 복수의 박막 트랜지스터를 포함하는 트랜지스터부(도면에서는 1개의 ＴＦＴ를 예시), 저장 용량 등의 용량부 및 유기ＥＬ소자등의 발광부를 포함한다. 기판 위에 ＴＦＴ프로세스에서 트랜지스터부나 용량부가 형성되고, 그 위에 유기ＥＬ소자 등의 발광부가 적층 되고 있다. 그 위에 접착제를 통해 투명한 대향 기판을 붙여서 플랫 패널로 하고 있다.
본 발명에 따른 표시장치는, 도 14에 나타내는 바와 같이 플랫형의 모듈 형상의 것을 포함한다. 예를 들면 절연성의 기판 위에, 유기ＥＬ소자, 박막트랜지스터, 박막 용량 등으로 이루어지는 화소를 매트릭스 모양으로 집적 형성한 화소 어레이부를 설치하는, 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하여, 유리 등의 대향기판을 붙여서 표시 모듈로 한다. 이 투명한 대향기판에는 필요에 따라, 칼라필터, 보호막, 차광막 등을 설치해도 된다. 표시 모듈에는, 외부로부터 화소 어레이부로의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 ＦＰＣ(Flexible Print Circuit)를 형성해도 된다.
이상 설명한 본 발명에 있어서의 표시장치는, 플랫 패널 형상을 가지고, 여 러 가지 전자기기, 예를 들면 디지탈 카메라, 노트형 퍼스널컴퓨터, 휴대전화, 비디오 카메라 등, 전자기기에 입력되거나 혹은, 전자기기내에서 생성한 영상신호를 화상 혹은 영상으로서 표시하는 모든 분야의 전자기기의 디스플레이에 적용하는 것이 가능하다. 이하 이러한 표시장치가 적용된 전자기기의 예를 도시한다.
도 15는 본 발명이 적용된 텔레비젼이며, 프런트 패널(12), 필터 유리(13)등 으로 구성되는 영상표시 화면(11)을 포함하고, 본 발명의 표시장치를 그 영상표시 화면(11)에 사용함으로써 제작된다.
도 16은 본 발명이 적용된 디지탈 카메라이며, 위가 정면도이고, 아래가 배면도이다. 이 디지탈 카메라는, 촬상 렌즈, 플래쉬용 발광부(15), 표시부(16), 콘트롤 스위치, 메뉴 스윗치, 셔터(19) 등을 포함하고, 본 발명의 표시장치를 그 표시부(16)에 사용함으로써 제작된다.
도 17은 본 발명이 적용된 노트형 pc이며, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 표시장치를 그 표시부(22)에 사용함으로써 제작된다.
도 18은 본 발명이 적용된 휴대 단말장치이며, 왼쪽이 연 상태를 나타내고, 오른쪽이 닫은 상태를 나타내고 있다. 이 휴대 단말장치는, 상측 케이싱(23), 하측 케이싱(24), 연결부(여기에서는 힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29)등을 포함하고, 본 발명의 표시장치를 그 디스플레이(26)나 서브 디스플레이(27)에 사용함으로써 제작된다.
도 19는 본 발명이 적용된 비디오카메라이며, 본체부(30), 전방을 향한 측면 에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36)등을 포함하고, 본 발명의 표시장치를 그 모니터(36)에 사용함으로써 제작된다.
도 1은 선행 개발에 따르는 표시장치의 전체구성을 나타내는 블럭도이다.
도 2는 도 1에 나타낸 표시장치의 구체적인 구성을 나타내는 회로도이다.
도 3은 도 2에 나타낸 표시장치의 동작 설명에 제공하는 타이밍 차트이다.
도 4는 본 발명에 따른 표시장치를 나타내는 블럭도이다.
도 5는 도 4에 나타낸 표시장치의 구체적인 회로 구성을 나타내는 회로도이다.
도 6은 도 5에 나타낸 표시장치의 동작 설명에 제공하는 타이밍 차트이다.
도 7은 선행 개발에 따르는 표시장치의 다른 예를 나타내는 전체 블럭도이다.
도 8은 도 7에 나타낸 표시장치의 구체적인 구성을 나타내는 회로도이다.
도 9는 도 8에 나타낸 표시장치의 동작 설명에 제공하는 타이밍 차트이다.
도 10은 본 발명에 따른 표시장치의 다른 예를 나타내는 블럭도이다.
도 11은 도 10에 나타낸 표시장치의 구체적인 구성을 나타내는 회로도이다.
도 12는 도 11에 나타낸 표시장치의 동작 설명에 제공하는 타이밍 차트이다.
도 13은 본 발명에 따른 표시장치의 디바이스 구성을 나타내는 단면도다.
도 14는 본 발명에 따른 표시장치의 모듈 구성을 나타내는 평면도다.
도 15는 본 발명에 따른 표시장치를 구비한 텔레비젼 세트를 나타내는 사시도다.
도 16은 본 발명에 따른 표시장치를 구비한 디지탈 스틸 카메라를 나타내는 사시도다.
도 17은 본 발명에 따른 표시장치를 구비한 노트형 퍼스널컴퓨터를 나타내는 사시도다.
도 18은 본 발명에 따른 표시장치를 구비한 휴대 단말장치를 나타내는 모식도다.
도 19는 본 발명에 따른 표시장치를 구비한 비디오카메라를 나타내는 사시도다.
[부호의 설명]
1 : 화소 어레이부 2 : 화소
3 : 수평 셀렉터 4 : 라이트 스캐너
5 : 드라이브 스캐너 6 : 전원 스캐너
8 : 바이어스 스캐너 Ｔｒ1 : 샘플링 트랜지스터
Ｔｒ4 : 스위칭 트랜지스터 Ｔｒｄ : 드라이브 트랜지스터
Ｃｓ : 저장 용량 Ｃｓｕｂ : 보조 용량
ＥＬ : 발광소자

Claims (6)

  1. 화소 어레이부와 구동부로 이루어지고,
    상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호 선과, 각 주사선과 각 신호 선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고,
    각 화소는, 적어도 샘플링 트랜지스터와, 드라이브 트랜지스터와, 발광소자와, 저장 용량을 구비하고,
    상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하고, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고,
    상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원 라인에 접속하고,
    상기 저장 용량은 상기 드라이브 트랜지스터의 제어단과 한쪽의 전류단 사이에 접속하고,
    상기 구동부는, 각 주사선에 순차 제어신호를 공급하는 동시에, 각 신호 선에 영상신호를 공급하고, 이로써 상기 드라이브 트랜지스터의 임계 전압에 해당하는 전압을 상기 저장 용량에 유지하는 보정동작을 행하며, 계속해서 상기 영상신호를 상기 저장 용량에 기록하는 기록 동작을 행하는 표시장치로서,
    상기 화소 어레이부는, 각 주사선과 평행하게 배치된 바이어스 선을 가지고,
    각 화소는, 상기 드라이브 트랜지스터의 한쪽의 전류단과 상기 바이어스 선 사이에 접속한 보조 용량을 포함하고,
    상기 구동부는, 상기 보정동작 전에 상기 바이어스 선의 전위를 전환하여 상기 보조 용량을 통해 커플링 전압을 상기 드라이브 트랜지스터의 한쪽의 전류단에 인가하고, 이로써 상기 드라이브 트랜지스터의 제어단과 한쪽의 전류단 사이의 전위차를 상기 임계 전압보다 커지도록 초기화하는 준비 동작을 행하는 것을 특징으로 하는 표시장치.
  2. 제 1항에 있어서,
    상기 구동부는, 상기 준비 동작을 행할 때, 상기 신호선을 기준전위에 유지하는 한편 상기 샘플링 트랜지스터를 온 하여 상기 드라이브 트랜지스터의 제어단에 상기 기준전위를 기록하는 것을 특징으로 하는 표시장치.
  3. 제 1항에 있어서,
    상기 화소는 상기 기록 동작 중에 상기 드라이브 트랜지스터의 한 쌍의 전류단 사이에 흐르는 전류를 상기 저장 용량으로 부귀환하고, 이로써 상기 저장 용량에 기록되는 영상신호에 대하여 상기 드라이브 트랜지스터의 이동도에 따른 보정을 행하는 것을 특징으로 하는 표시장치.
  4. 제 1항에 있어서,
    상기 화소는, 상기 기록 동작 후, 상기 저장 용량에 유지된 영상신호에 따라 상기 드라이브 트랜지스터의 상기 한쪽의 전류단으로부터 상기 발광소자에 구동전류를 공급하고,
    상기 구동부는 상기 기록 동작 후 상기 샘플링 트랜지스터를 오프하여 상기 드라이브 트랜지스터의 제어단을 상기 신호선으로부터 분리하고, 이로써 상기 드라이브 트랜지스터의 한쪽의 전류단의 전위변동에 대하여 상기 드라이브 트랜지스터의 제어단의 전위가 따르는 부트 스트랩 동작을 가능하게 한 것을 특징으로 하는 표시장치.
  5. 화소 어레이부와 구동부로 이루어지고,
    상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호 선과, 각 주사선과 각 신호 선이 교차하는 부분에 배치된 행렬 모양의 화소와, 각 주사선과 평행하게 배치된 바이어스 선을 구비하고,
    각 화소는, 적어도 샘플링 트랜지스터와, 드라이브 트랜지스터와, 발광소자와, 저장 용량과, 보조 용량을 구비하고,
    상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하고, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고,
    상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원 라인에 접속하고,
    상기 저장 용량은 상기 드라이브 트랜지스터의 제어단과 한쪽의 전류단 사이에 접속하고,
    상기 보조 용량은, 상기 드라이브 트랜지스터의 한쪽의 전류단과 상기 바이어스 선 사이에 접속하고 있는 표시장치의 구동방법으로서,
    상기 구동부는, 각 주사선에 순차 제어신호를 공급하는 동시에, 각 신호 선에 영상신호를 공급하고, 이로써 상기 드라이브 트랜지스터의 임계 전압에 해당하는 전압을 상기 저장 용량에 유지하는 보정동작을 행하고, 계속해서 상기 영상신호를 상기 저장 용량에 기록하는 기록 동작을 행하고,
    상기 보정동작 전에 상기 바이어스 선의 전위를 바꾸어서 상기 보조 용량을 통해 커플링 전압을 상기 드라이브 트랜지스터의 한쪽의 전류단에 인가하고, 이로써 상기 드라이브 트랜지스터의 제어단과 한쪽의 전류단 사이의 전위차를 상기 임계 전압보다 커지도록 초기화하는 준비 동작을 행하는 것을 특징으로 하는 표시장치의 구동방법.
  6. 제 1항에 기재된 표시장치를 구비한 것을 특징으로 하는 전자기기.
KR1020080010484A 2007-02-21 2008-02-01 표시장치 및 그 구동방법과 전자기기 KR101414127B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00041194 2007-02-21
JP2007041194A JP4245057B2 (ja) 2007-02-21 2007-02-21 表示装置及びその駆動方法と電子機器

Publications (2)

Publication Number Publication Date
KR20080077906A KR20080077906A (ko) 2008-08-26
KR101414127B1 true KR101414127B1 (ko) 2014-07-01

Family

ID=39706219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080010484A KR101414127B1 (ko) 2007-02-21 2008-02-01 표시장치 및 그 구동방법과 전자기기

Country Status (5)

Country Link
US (3) US8089429B2 (ko)
JP (1) JP4245057B2 (ko)
KR (1) KR101414127B1 (ko)
CN (1) CN101251975B (ko)
TW (1) TWI397039B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4245057B2 (ja) 2007-02-21 2009-03-25 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4470960B2 (ja) * 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009063719A (ja) 2007-09-05 2009-03-26 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP5186950B2 (ja) * 2008-02-28 2013-04-24 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2010224416A (ja) * 2009-03-25 2010-10-07 Sony Corp 表示装置および電子機器
JP5218269B2 (ja) * 2009-05-13 2013-06-26 ソニー株式会社 表示装置および駆動制御方法
EP2492902B1 (en) * 2009-11-19 2018-06-13 Joled Inc. Display panel device, display device and method for controlling same
KR101091256B1 (ko) 2009-11-19 2011-12-07 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 그 제어 방법
EP2500895B1 (en) 2009-11-19 2018-07-18 Joled Inc. Display panel device, display device and method for controlling same
JP2011118020A (ja) * 2009-12-01 2011-06-16 Sony Corp 表示装置、表示駆動方法
KR101073281B1 (ko) * 2010-05-10 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5686043B2 (ja) * 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
WO2013021623A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 画像表示装置の駆動方法
CN104170001B (zh) * 2012-03-13 2017-03-01 株式会社半导体能源研究所 发光装置及其驱动方法
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US20140204067A1 (en) * 2013-01-21 2014-07-24 Apple Inc. Pixel Circuits and Driving Schemes for Active Matrix Organic Light Emitting Diodes
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
KR20150006637A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기전계발광 표시장치
JP5975120B2 (ja) * 2015-01-19 2016-08-23 セイコーエプソン株式会社 電気光学装置および電子機器
US10115339B2 (en) * 2015-03-27 2018-10-30 Apple Inc. Organic light-emitting diode display with gate pulse modulation
US10739184B2 (en) * 2017-06-30 2020-08-11 Tesla, Inc. Vehicle occupant classification systems and methods
JP6999382B2 (ja) * 2017-11-29 2022-01-18 株式会社ジャパンディスプレイ 表示装置
CN111508429A (zh) * 2020-04-27 2020-08-07 昆山国显光电有限公司 像素驱动电路、驱动方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2004029247A (ja) 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> 発光素子の駆動回路及び画像表示装置
US20050269959A1 (en) 2004-06-02 2005-12-08 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US20060125408A1 (en) 2004-11-16 2006-06-15 Arokia Nathan System and driving method for active matrix light emitting device display

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937789B2 (ja) * 2000-10-12 2007-06-27 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
GB0301659D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
TW594641B (en) * 2003-06-18 2004-06-21 Holtek Semiconductor Inc LED driving method
US7038392B2 (en) * 2003-09-26 2006-05-02 International Business Machines Corporation Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4103851B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
TWI237913B (en) * 2004-10-13 2005-08-11 Chi Mei Optoelectronics Corp Circuit and method for OLED with voltage compensation abstract of the invention
US20060158397A1 (en) * 2005-01-14 2006-07-20 Joon-Chul Goh Display device and driving method therefor
CA2495726A1 (en) * 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP2006227238A (ja) * 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP2007034225A (ja) * 2005-07-29 2007-02-08 Sony Corp 表示装置
WO2007018006A1 (ja) * 2005-08-05 2007-02-15 Sharp Kabushiki Kaisha 表示装置
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP4245057B2 (ja) * 2007-02-21 2009-03-25 ソニー株式会社 表示装置及びその駆動方法と電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2004029247A (ja) 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> 発光素子の駆動回路及び画像表示装置
US20050269959A1 (en) 2004-06-02 2005-12-08 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US20060125408A1 (en) 2004-11-16 2006-06-15 Arokia Nathan System and driving method for active matrix light emitting device display

Also Published As

Publication number Publication date
CN101251975B (zh) 2010-06-02
US20130328951A1 (en) 2013-12-12
US20080198111A1 (en) 2008-08-21
JP2008203657A (ja) 2008-09-04
KR20080077906A (ko) 2008-08-26
CN101251975A (zh) 2008-08-27
US8537080B2 (en) 2013-09-17
JP4245057B2 (ja) 2009-03-25
US20120062620A1 (en) 2012-03-15
TW200849190A (en) 2008-12-16
TWI397039B (zh) 2013-05-21
US8089429B2 (en) 2012-01-03
US8890782B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
KR101414127B1 (ko) 표시장치 및 그 구동방법과 전자기기
KR101425892B1 (ko) 표시장치, 표시장치 구동방법 및 전자기기
US9099041B2 (en) Display device with a correction period of a threshold voltage of a driver transistor and electronic apparatus
US8072399B2 (en) Display device, method of driving same, and electonic device
JP4600780B2 (ja) 表示装置及びその駆動方法
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP5309470B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287139A (ja) 表示装置及びその駆動方法と電子機器
KR101498571B1 (ko) 표시장치 및 그 구동방법과 전자기기
JP2008287141A (ja) 表示装置及びその駆動方法と電子機器
KR20080077911A (ko) 표시장치 및 그 구동방법과 전자기기
JP4591511B2 (ja) 表示装置及び電子機器
JP2007156460A (ja) 表示装置及びその駆動方法
JP2009080367A (ja) 表示装置及びその駆動方法と電子機器
JP2008203661A (ja) 表示装置及びその駆動方法
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
JP4985303B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287140A (ja) 表示装置及び電子機器
JP5617962B2 (ja) 表示装置及び電子機器
JP5879585B2 (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 5