JP2008287140A - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2008287140A JP2008287140A JP2007133863A JP2007133863A JP2008287140A JP 2008287140 A JP2008287140 A JP 2008287140A JP 2007133863 A JP2007133863 A JP 2007133863A JP 2007133863 A JP2007133863 A JP 2007133863A JP 2008287140 A JP2008287140 A JP 2008287140A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive transistor
- signal
- pixel
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Abstract
【課題】周辺の駆動部に含まれるスキャナの数を削減してパネル額縁部の面積を縮小化する。
【解決手段】パネルの画素アレイ部1は、各画素2に対して共通に配された共通配線CLを有している。各画素2はサンプリングトランジスタTr1の他にスイッチングトランジスタTr2を含んでおり、その制御端が走査線WSに接続し、一対の電流端の一方がドライブトランジスタTrdの電流端Sに接続し、他方が共通配線CLに接続している。駆動部は、各走査線WSに制御信号を供給するライトスキャナ4と、各信号線SLに映像信号を供給する信号セレクタ3と、制御信号に同期して共通配線CLに制御用のパルスを供給するためのパルスドライバ7aとを備えている。ライトスキャナ4は、サンプリングトランジスタTr1とスイッチングトランジスタTr2を同時に制御することで、スキャナの個数を削減できる。
【選択図】図8
【解決手段】パネルの画素アレイ部1は、各画素2に対して共通に配された共通配線CLを有している。各画素2はサンプリングトランジスタTr1の他にスイッチングトランジスタTr2を含んでおり、その制御端が走査線WSに接続し、一対の電流端の一方がドライブトランジスタTrdの電流端Sに接続し、他方が共通配線CLに接続している。駆動部は、各走査線WSに制御信号を供給するライトスキャナ4と、各信号線SLに映像信号を供給する信号セレクタ3と、制御信号に同期して共通配線CLに制御用のパルスを供給するためのパルスドライバ7aとを備えている。ライトスキャナ4は、サンプリングトランジスタTr1とスイッチングトランジスタTr2を同時に制御することで、スキャナの個数を削減できる。
【選択図】図8
Description
本発明は、各画素に設けた絶縁ゲート型電界効果トランジスタによって有機ELなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。またこの表示装置を備えた電子機器に関する。
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856
特開2003−271095
特開2004−133240
特開2004−029791
特開2004−093682
特開2006−215213
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
しかしながら実際には、ポリシリコンなどの半導体膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。例えば閾電圧Vthは必ずしも一定ではなく、デバイスごとにばらつきがある。前述のトランジスタ特性式1から明らかなように、ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらつきてしまうため、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能(閾電圧補正機能)を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。
ドライブトランジスタは閾電圧Vthに加え移動度μもデバイスごとにばらつきがある。前述のトランジスタ特性式1から明らかなように、移動度μがばらつくとゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に移動度がばらついてしまうため、画面のユニフォーミティを損なう。従来からドライブトランジスタの移動度のばらつきをキャンセルする機能(移動度補正機能)を組み込んだ画素回路も開発されており、例えば前記の特許文献6に開示がある。
従来の画素回路は、ドライブトランジスタに閾電圧Vthや移動度μのばらつきがあるばかりでなく、発光素子の電流/電圧特性も経時的に変化する。ドライブトランジスタのソースを発光素子に接続した構成では、発光素子の特性変動に応じてソース電位も変動するため、結果的にVgsに変動が生じる。前述の特性式1から明らかなように、Vgsが変動すると発光輝度にずれが生じてしまう。従来からこの発光素子の特性変動に対処するためブートストラップ機能を組み込んだ画素回路が開発されている。このブートストラップ機能は、ドライブトランジスタのソース電位の変動に追従してゲート電位を変動させる方式で、発光素子の電流/電圧特性が変化しても、ドライブトランジスタのソースとゲートの間の電圧Vgsは一定に保つことができる。
従来の画素回路は、映像信号のサンプリング動作、閾電圧補正動作、移動度補正動作、ブートストラップ動作などを行うため、サンプリングトランジスタやドライブトランジスタに加えて1個または2個以上のスイッチングトランジスタを備えている。この様な画素回路がマトリクス状に配列した画素アレイ部を線順次走査するため、周辺の駆動部はサンプリングトランジスタやスイッチングトランジスタに対応してスキャナを設ける必要がある。例えば個々の画素回路がサンプリングトランジスタと1つのスイッチングトランジスタを備える場合、周辺の駆動部は各画素のサンプリングトランジスタを線順次走査するためのライトスキャナに加え、各画素のスイッチングトランジスタを線順次走査するため追加のスキャナが1個必要になる。画素回路の動作が複雑になりスイッチングトランジスタが複数個必要になれば、これに対応して周辺の駆動部は複数個のスキャナが必要である。
従来のアクティブマトリクス型表示装置は1枚のパネルで構成されている。パネルの中央部に画面を構成する画素アレイ部が配され、画面を囲む周辺部に駆動回路が配される。パネルの周辺部は中央の画面を額縁のように囲んでいるため、周辺部を額縁部と呼ぶ場合がある。ここで駆動部に必要とされるスキャナの数が多くなるほど、レイアウト的にパネル額縁部の面積が大きくなってしまう。パネルの額縁サイズが大きいほど中央の画面領域を圧迫し、セット製品の形状やデザインの自由度が減少し、セットの設計を大きく制限している。周辺駆動回路の複雑化に伴う額縁部面積の肥大化は解決すべき課題となっている。
ところでアクティブマトリクス型の液晶表示装置は各画素がサンプリングトランジスタのみで構成されているため、周辺駆動部は1個のスキャナがあれば良い。これに対し有機ELデバイスなどの発光素子を画素に含むアクティブマトリクス型の表示装置は画素回路の複雑化に伴いスキャナの種類が増えるため、中央の画面サイズを圧迫し液晶表示装置に比べて不利となっていた。
上述した従来の技術の課題に鑑み、本発明は周辺の駆動部に含まれるスキャナの数を削減して額縁部の面積の縮小化(以下本明細書ではこれを狭額縁化と呼ぶ場合がある)を達成することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給し、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含み、前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、前記保持容量は該ドライブトランジスタの制御端に接続し、前記サンプリングトランジスタは、該制御信号に応じてオンし該映像信号をサンプリングして該保持容量に書込み、前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じて駆動電流を該発光素子に供給する表示装置であって、前記画素アレイ部は、各画素に対して共通に配された共通配線を有しており、各画素は、スイッチングトランジスタを含んでおり、前記スイッチングトランジスタは、その制御端が該走査線に接続し、一対の電流端の一方が該ドライブトランジスタの他方の電流端に接続し、他方が該共通配線に接続し、前記駆動部は、各走査線に制御信号を供給するライトスキャナと、各信号線に映像信号を供給する信号セレクタと、該制御信号に同期して該共通配線に制御用のパルスを供給するためのパルスドライバとを備えていることを特徴とする。
一態様では、前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、前記スイッチングトランジスタは制御信号に応じてオンし該共通配線から電圧パルスを取り込んで該ドライブトランジスタの電流端を所定の電位にセットして該ドライブトランジスタをオン状態にした後、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と電流端との間の電圧を該保持容量に書込み、以って該ドライブトランジスタの閾電圧に対する補正を行う。又前記画素は、該サンプリングトランジスタがオンして映像信号を該保持容量に書き込む際、該ドライブトランジスタに流れる駆動電流を所定の補正期間該保持容量に負帰還し、以って該ドライブトランジスタの移動度に応じた補正を該保持容量に書き込まれた映像信号にかける。又前記画素は、該映像信号のサンプリングが完了した時、該サンプリングトランジスタをオフして該ドライブトランジスタの制御端を信号線から切り離し、以って該ドライブトランジスタの電流端の電位変動に追従して制御端の電位が変動するようにしている。他の態様では、前記信号セレクタは、各信号線に対して映像信号と所定電位とを交互に切り換えて供給し、前記ライトスキャナは、該信号線が所定電位にあるとき、該走査線に制御信号を供給して該サンプリングトランジスタをオンして所定電位を信号線から取り込み、前記サンプリングトランジスタは、該信号線から取り込んだ所定電位を該ドライブトランジスタの制御端に印加し、以って該ドライブトランジスタをオフして該発光素子を点灯状態から消灯状態に切り換える。
本発明によれば、各画素はサンプリングトランジスタやドライブトランジスタに加え、少なくとも1個のスイッチングトランジスタを備えている。このスイッチングトランジスタはその制御端(ゲート)が走査線に接続し、一対の電流端(ソース及びドレイン)の一方がドライブトランジスタの電流端に接続し、他方が共通配線に接続している。周辺の駆動部は、走査線に制御信号を供給してサンプリングトランジスタを線順次走査するライトスキャナと、各信号線に映像信号を供給する信号セレクタとを備えている。本発明の特徴事項として周辺駆動部は各画素のスイッチングトランジスタをオンオフ駆動するため従来必要とされていた追加のスキャナに代えてパルスドライバを備えており、制御信号に同期して共通配線に制御用のパルスを供給している。各走査線ごとに線順次で制御信号を供給するスキャナに比較し、パルスドライバは複数の画素に対して共通に配された共通配線に対して制御用のパルスを供給するだけであり回路構成は単純である。この様に本発明は周辺駆動部に形成すべきスキャナ回路の個数を削減できるので狭額縁化を達成することができる。
以下図面を参照して本発明を詳細に説明する。まず最初に図1を参照して、本発明の基になった先行開発にかかる表示装置を本発明の一部として説明する。図1は先行開発にかかるアクティブマトリクス表示装置の全体構成を示す。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ部1と周辺の駆動部とで構成されている。周辺の駆動部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、補正用スキャナ7などを含んでいる。画素アレイ部1は行状の走査線WSと列状の信号線SLと両者の交差する部分にマトリクス状に配列した画素R,G,Bとで構成されている。カラー表示を可能とする為、RGBの三原色画素を用意しているがこれに限られるものではない。各画素R,G,Bは夫々画素回路2で構成されている。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に別の走査線DS及びAZも配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZは補正用スキャナ7によって走査される。ライトスキャナ4、ドライブスキャナ5及び補正用スキャナ7はスキャナ部を構成しており、1水平期間毎画素の行を順次走査する。各画素回路2は走査線WSによって選択された時信号線SLから映像信号をサンプリングする。更に走査線DSによって選択された時、サンプリングされた映像信号に応じて画素回路2内に含まれている発光素子を駆動する。加えて画素回路2は走査線AZによって走査された時、あらかじめ決められた補正動作を行なう。
上述した画素アレイ部1は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路2は低温ポリシリコンTFTで形成されている。低温ポリシリコンTFTの場合、信号部及びスキャナ部も同じ低温ポリシリコンTFTで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。
図2は、図1に示した表示装置に組み込まれる画素回路2の構成を示す回路図である。画素回路2は、4個の薄膜トランジスタTr1,Tr3,Tr4,Trdと2個の容量素子(保持容量Cs及び補助容量Csub)と、1個の発光素子ELとで構成されている。トランジスタTr1,Tr3,TrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTでる。容量素子Csは本画素回路2の保持容量を構成している。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機EL素子である。但しこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
画素回路2の中心となるドライブトランジスタTrdはそのゲートGが保持容量Csの一端に接続され、そのソースSが同じく保持容量Csの他端に接続されている。ドライブトランジスタTrdのドレインは第1のスイッチングトランジスタTr4を介して電源Vccに接続されている。このスイッチングトランジスタTr4のゲートは走査線DSに接続している。発光素子ELのアノードはドライブトランジスタTrdのソースSに接続し、カソードは接地されている。この接地電位はVcathで表される場合がある。またドライブトランジスタTrdのソースSと所定の基準電位Vssとの間に第2のスイッチングトランジスタTr3が介在している。このトランジスタTr3のゲートは走査線AZに接続している。一方サンプリングトランジスタTr1は信号線SLとドライブトランジスタTrdのゲートGとの間に接続されている。サンプリングトランジスタTr1のゲートは走査線WSに接続している。補助容量Csubは、ドライブトランジスタTrdのソースSと所定の固定電位との間に接続されている。本例ではこの固定電位は電源電位Vccとなっている。但しこれに限られるものではなく、他の固定電位に接続することができる。
かかる構成において、サンプリングトランジスタTr1は、走査線WSに割り当てられた水平走査期間(1H)に走査線WSから供給される制御信号WSに応じ導通して信号線SLから供給された映像信号Vsigを保持容量Csにサンプリングする。保持容量Csは、サンプリングされた映像信号Vsigに応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、所定の発光期間中入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。この出力電流IdsはドライブトランジスタTrdのチャネル領域の閾電圧Vthに対して依存性を有する。発光素子ELは、ドライブトランジスタTrdから供給された出力電流Idsにより映像信号Vsigに応じた輝度で発光する。ここで保持容量Csに対する映像信号Vsigの入力ゲインは保持容量Csと補助容量Csubの容量分割比により決まる。補助容量Csubが大きいほど入力ゲインは高くなる。逆に補助容量Csubが小さいと、入力ゲインが下がるため、これを補うように入力映像信号Vsigのダイナミックレンジを高く設定する必要がある。
画素回路2は第1のスイッチングトランジスタTr3と第2のスイッチングトランジスタTr4とで構成される補正手段を備えている。この補正手段は出力電流Idsの閾電圧Vthに対する依存性を打ち消すために、水平走査期間(1H)の一部で動作し、ドライブトランジスタTrdの閾電圧Vthを検出して保持容量Csに書き込んでおく。この補正手段は、水平走査期間(1H)にサンプリングトランジスタTr1が導通して保持容量Csの一端が信号線SLにより一定電位Vss0に保持された状態で動作し、保持容量Csの他端から一定電位Vss0に対する電位差が閾電圧Vthになるまで保持容量Csを充電する。この補正手段は、水平走査期間(1H)の前半でドライブトランジスタTrdの閾電圧Vthを検出して保持容量Csに書き込む一方、サンプリングトランジスタTr1は水平走査期間(1H)の後半で信号線SLから供給される映像信号Vsigを保持容量Csにサンプリングする。保持容量Csは、サンプリングされた映像信号Vsigに予め書き込まれた閾電圧Vthを足し込んだ入力電圧VgsをドライブトランジスタTrdのゲートGとソースS間に印加し、以って出力電流Idsの閾電圧Vthに対する依存性を打ち消す。この補正手段は、水平走査期間(1H)よりも前に導通して保持容量Csの両端の電位差が閾電圧Vthを越える様に設定(リセット)する第1のスイッチングトランジスタTr3と、水平走査期間(1H)に導通して、保持容量Csの両端の電位差が閾電圧Vthになるまで保持容量Csを充電する第2のスイッチングトランジスタTr4とを含む。サンプリングトランジスタTr1は、水平走査期間(1H)内で信号線SLが映像信号Vsigの電位になる信号供給期間に、信号線SLから供給された映像信号Vsigを保持容量Csにサンプリングする一方、補正手段は水平走査期間(1H)内で信号線SLが一定電位Vss0になる信号固定期間に、ドライブトランジスタTrdの閾電圧Vthを検出して保持容量Csに書き込む。
ドライブトランジスタTrdは、その出力電流Idsがチャネル領域の閾電圧Vthに加えキャリア移動度μに対しても依存性を有する。これに対処するため、補正手段は、出力電流Idsのキャリア移動度μに対する依存性を打ち消すべく水平走査期間(1H)の一部で動作し、映像信号Vsigがサンプリングされている状態でドライブトランジスタTrdから出力電流Idsを取り出し、これを保持容量Csに負帰還して入力電圧Vgsを補正する。この移動度補正動作は、水平走査期間(1H)の一部で限られた補正期間に行われる。
図3は、図2に示した表示装置から画素回路2の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタTr1によってサンプリングされる映像信号Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。また、各トランジスタのゲートに接続される走査線WS、DS、AZも書き込んである。この画素回路2は、水平走査期間内にVth補正動作と映像信号書込み動作を行う。
図4は、図3に示した画素回路のタイミングチャートである。図4を参照して、図3に示した画素回路の動作を具体的且つ詳細に説明する。図4は、時間軸Tに沿って各走査線WS,AZ及びDSに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて信号線に印加される映像信号Vsigの波形も時間軸Tに沿って示してある。図示する様に、この映像信号Vsigは各水平走査期間Hの前半で一定電位Vss0となり後半で信号電位となる。トランジスタTr1及びTr3はNチャネル型なので、走査線WS,AZがそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルのときオフし、ローレベルのときオンする。なおこのタイミングチャートは、各制御信号WS,AZ,DSの波形や映像信号Vsigの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。
図4のタイミングチャートではタイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号WS,AZ,DSの波形を表してある。
当該フィールドが始まる前のタイミングT0で、全ての制御信号WS,AZ,DSがローレベルにある。したがってNチャネル型のトランジスタTr1及びTr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vccに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。このときドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位と(G)ソース電位(S)の差で表される。
当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切換る。これによりトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。タイミングT1に入ると、全てのトランジスタTr1,Tr3,Tr4がオフ状態になる。
続いてタイミングT2になると制御信号AZがローレベルからハイレベルに立ち上がり、スイッチングトランジスタTr3がオンになる。これにより、保持容量Csの他端及びドライブトランジスタTrdのソースSに基準電位Vssを書き込む。このときドライブトランジスタTrdのゲート電位はハイインピーダンスなので、ソース電位(S)の降下に追随してゲート電位(G)も低下する。
この後制御信号AZがローレベルに戻ってスイッチングトランジスタTr3がオフした後、タイミングTaで制御信号WSがハイレベルになり、サンプリングトランジスタTr1が導通する。このとき、信号線に現れる電位は、所定の一定電位Vss0に設定されている。ここでVss0−Vss>Vthを満たすようにVss0及びVssが設定されている。Vss0−VssはドライブトランジスタTrdの入力電圧Vgsとなっている。ここではVgs>Vthとすることで、その後のVth補正動作の準備を行っている。換言するとタイミングTaで保持容量Csの両端はVgsを越える電圧に設定され、Vth補正動作に先立って保持容量Csにリセットがかけられる。また発光素子ELの閾電圧をVthELとすると、VthEL>Vssと設定することで、発光素子ELに逆バイアスを印加する。これは、その後のVth補正動作を正常に行うために必要である。
続いてタイミングT3で制御信号DSをローレベルに切換え、スイッチングトランジスタTr4をオンして、Vth補正を実行する。このとき信号線の電位はVth補正を正確に行うため、依然として一定電位Vss0に保持されている。スイッチングトランジスタTr4がオンすることで、ドライブトランジスタTrdが電源Vccに接続され、出力電流Idsが流れる。これに伴い保持容量Csは充電されていき、その他端に接続されたソース電位(S)が上昇していく。一方保持容量Csの一端の電位(ゲート電位G)はVss0に固定されている。したがって保持容量Csの充電に伴いソース電位(S)が上昇して行き、入力電圧Vgsが丁度Vthに達したところでドライブトランジスタTrdがカットオフする。ドライブトランジスタTrdがカットオフすると、そのソース電位(S)はタイミングチャートに示したようにVss0−Vthになる。
この後タイミングT4で制御信号DSをハイレベルに戻し、スイッチングトランジスタTr4をオフすることでVth補正動作は終了する。この補正動作により、保持容量Csに閾電圧Vth相当の電圧が書き込まれる。
この様にタイミングT3〜T4でVth補正を行った後、1水平走査期間(1H)の半分が経過し、タイミングT5で信号線の電位がVss0からVsigに変化する。これにより映像信号Vsigが保持容量Csに書き込まれる。通常は発光素子ELの等価容量Coled及び補助容量Csubに比べて保持容量Csは十分に小さい。この結果入力ゲインは1に近くなり、映像信号Vsigの大部分が保持容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは先に検出保持されたVthと今回サンプリングされたVsigを加えたレベル(Vsig+Vth)となる。ゲート/ソース間電圧Vgsは図4のタイミングチャートに示すように、Vsig+Vthになる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。即ちタイミングT5〜T7がサンプリング期間に相当する。
この様に本先行開発例では、Vth補正期間T3−T4とサンプリング期間T5−T7が、1水平走査期間(1H)に含まれる。1Hの間、サンプリング用の制御信号WSはハイレベルにある。本先行開発例はサンプリングトランジスタTr1がオンした状態でVth補正及びVsig書込みを行っている。これにより画素回路2の構成を簡素化している。
本先行開発例では、上述したVth補正に加え移動度μの補正も同時に行っている。但しこれに限られるものではなく、移動度μ補正を行わない単純なVth補正動作のみの画素回路にも適用可能であることは言うまでもない。また本例の画素回路2は、ドライブトランジスタTrd以外のトランジスタはNチャネル型とPチャネル型が混在しているが、これに限られるものではなくNチャネル型トランジスタのみまたはPチャネル型トランジスタのみで構成することも可能である。
移動度μの補正はタイミングT6〜T7で行われる。以下この点につき説明する。サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6−T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6−T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6−T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss0−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Csと発光素子ELの等価容量Coled及び補助容量Csubを結合した容量C=Cs+Coled+Csubに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図4のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局保持容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6−T7の時間幅tを調整する事で最適化可能である。
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。このブートストラップ動作の間、保持容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式2のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。
図5は、移動度補正期間T6−T7における画素回路2の状態を示す回路図である。図示するように、移動度補正期間T6−T7では、サンプリングトランジスタTr1及びスイッチングトランジスタTr4がオンしている一方、残りのスイッチングトランジスタTr3がオフしている。この状態でドライブトランジスタTr4のソース電位(S)はVss0−Vthである。このソース電位Sは発光素子ELのアノード電位でもある。前述したようにVss0−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Cs及び補助容量Csubと発光素子ELの等価容量Coledとの合成容量C=Cs+Coled+Csubに流れ込む事になる。換言するとドレイン電流Idsの一部が保持容量Csに負帰還され、移動度の補正が行われる。なお図6では補助容量の図示を省略している。
図6は上述したトランジスタ特性式2をグラフ化したものであり、縦軸にIdsを取り横軸にVsigを取ってある。このグラフの下方に特性式2も合わせて示してある。図7のグラフは、画素1と画素2を比較した状態で特性カーブを描いてある。画素1のドライブトランジスタの移動度μは相対的に大きい。逆に画素2に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素1,2に同レベルの映像信号Vsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1´は、移動度μの小さい画素2に流れる出力電流Ids2´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
そこで本先行開発例は出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Idsが大きくなる。したがって負帰還量ΔVは移動度が大きいほど大きくなる。図6のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度の小さな画素2の負帰還量ΔV2に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1´からIds1まで大きく下降する。一方移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2´はIds2までそれ程大きく下降しない。結果的に、Ids1とIds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでVsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素1と2があった場合、移動度の大きい画素1の補正量ΔV1は移動度の小さい画素2の補正量ΔV2に対して小さくなる。つまり移動度が大きいほどΔVが大きくIdsの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
上述したように先行開発にかかる画素回路は、サンプリングトランジスタTr1とドライブトランジスタTrdに加え、2個のスイッチングトランジスタTr3及びTr4が配されており、所定のシーケンスに従ってドライブトランジスタTrdの閾電圧補正動作や移動度補正動作を行っている。かかる画素回路を集積形成した画素アレイ部を駆動するため、周辺の駆動部はサンプリングトランジスタTr1を線順次走査するライトスキャナ4に加え、スイッチングトランジスタTr3を線順次走査する補正用スキャナ7やスイッチングトランジスタTr4を線順次走査するドライブスキャナ5を含んでいる。この先行開発にかかる表示装置は、周辺駆動部に3個のスキャナ4,5,7を形成しなければならず、パネルの額縁部の肥大化を招いていた。
図7は、本発明にかかる表示装置の第1実施形態の全体構成を示すブロック図である。本発明の表示装置は、図1に示した先行開発にかかる表示装置の問題点に対処したものであり、周辺駆動部から補正用スキャナを省き、以ってパネルの狭額縁化を達成している。先行開発例と異なる点は、画素アレイ部1に共通配線CLを形成したことである。この共通配線CLは枝分かれしており、各信号線SLと平行に形成されている。この共通配線CLはトランジスタTrを介して電源ラインVssに接続している。このトランジスタTrとパスルドライバ7aが補正用スキャナ7の代わりに導入されたものである。パルスドライバ7aは補正用スキャナ7に比べて回路規模が極めて小さく、実質上スキャナを3個から2個に削減することで大幅に狭額縁化を達成している。また画素アレイ部1から行状の補正用走査線AZが除かれており、これに代えて共通配線CLを設けるようになっている。
図8は、図7に示した本発明にかかる表示装置に組み込まれる画素の構成を示す回路図である。理解を容易にするため1個の画素回路2のみを代表して表してある。実際には信号線SLに沿って複数の画素2が列状に配されている。図示するように画素2は、少なくともサンプリングトランジスタTr1と、ドライブトランジスタTrdと、スイッチングトランジスタTr4と、保持容量Csと、発光素子ELとを含む。サンプリングトランジスタTr1はその制御端(ゲート)が走査線WSに接続し、その一対の電流端(ソース及びドレイン)が信号線SLとドライブトランジスタTrdの制御端(ゲートG)との間に接続している。ドライブトランジスタTrdは、一対の電流端(ソース及びドレイン)の一方(ドレイン)がスイッチングトランジスタTr4を介して電源ラインVccに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは接地ラインに接続している。スイッチングトランジスタTr4のゲートは走査線DSに接続している。
サンプリングトランジスタTr1は、制御信号WSに応じてオンし映像信号Vsigをサンプリングして保持容量Csに書き込む。ドライブトランジスタTrdは、保持容量Csに書き込まれた映像信号Vsigに応じた駆動電流Idsを発光素子ELに供給する。
特徴事項として、前述したように画素アレイ部1は信号線SLと平行に配した共通配線CLを備えている。これに対応して画素回路2は、追加のスイッチングトランジスタTr2と補助容量Csubとを含んでいる。スイッチングトランジスタTr2はその制御端が走査線WSに接続し、一対の電流端(ソース及びドレイン)の一方がドライブトランジスタTrdの他方の電流端(即ちソース)に接続し、他方が共通配線CLに接続している。補助容量Csubは、一方の端子がドライブトランジスタTrdのソースSに接続する一方、他方の端子が所定の電位に固定されている。本実施形態の場合、所定の電位は電源電位Vccに設定されている。以上の説明から明らかなように、追加のスイッチングトランジスタTr2はサンプリングトランジスタTr1と同一の走査線WSに接続されていることから、両トランジスタTr1,Tr2はライトスキャナ4によって同時にオンオフ制御される。換言すると、ライトスキャナ4はサンプリングトランジスタTr1とスイッチングトランジスタTr2の両者に兼用することで、スキャナを一つ減らすことができる。
また、画素アレイ部1には一本の制御線AZが配されている。また共通配線CLはトランジスタTr3を介して接地電位Vssに接続している。このスイッチングトランジスタTr3のゲートは制御線AZに接続している。この制御線AZはパルスドライバ7aによって駆動される。パルスドライバ7aは制御線AZを介してトランジスタTr3をオンオフ制御することにより、共通配線CLに対して制御用の電圧パルスを供給している。但し本発明はこれに限られるものではなく、パルスドライバ7aは制御線AZを介して直接共通配線CLに制御用パルスを供給する構成であっても良い。
図9は、図8に示した画素アレイ部の1列分に含まれる3個の画素を並べて模式的に示した回路図である。図はn行目に属する画素2とn+1行目に属する画素2とn+2行目に属する画素2を列方向に沿って表している。n行目の画素2は、主要部2nとスイッチングトランジスタTr2とで構成されている。主要部2nはサンプリングトランジスタTr1、スイッチングトランジスタTr4、ドライブトランジスタTrd、発光素子EL、保持容量Cs、補助容量Csubなどを含んでいる。n+1行目の画素2も同様の構成を有しており、主要部2n+1とスイッチングトランジスタTr2とで構成されている。n+2行目の画素も同様であり、主要部2n+2とスイッチングトランジスタTr2とで構成されている。なお信号線SLと並列に配された共通配線CLはスイッチングトランジスタTr3を介して接地ラインVssに接続している。
図10は、図9に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、図4に示した先行開発にかかる表示装置のタイミングチャートと対応する部分には対応する参照符号を用いてある。図10のタイミングチャートは、特にn行目の画素に印加される制御信号WSnとDSnを表してある。また共通配線CLと接地ラインVssをつなぐ1個のトランジスタTr3のゲートに印加する制御パルスAZも表してある。図示するようにこの制御パルスAZは1Hの周期で繰り返しパルスドライバ7aから制御線AZに出力されている。
当該フィールドが始まるタイミングT1で制御信号DSがローレベルからハイレベルに切換る。これによりトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。タイミングT1になるとサンプリングトランジスタT1及びスイッチングトランジスタTr4はオフ状態である。
続いてタイミングT2になると制御信号WSnがローレベルからハイレベルに切換り、サンプリングトランジスタTr1とスイッチングトランジスタTr2がオンする。このとき映像信号VsigはVss0の電位であるので、これがオンしたサンプリングトランジスタTr1を介してドライブトランジスタTrdのゲートGに書き込まれる。したがってゲート電位がVss0となる。このタイミングT2では同時に制御パルスAZが供給されトランジスタTr3がオンする。これにより共通配線CLがVssに接続するので、この電位がオン状態にあるスイッチングトランジスタTr2を介してドライブトランジスタTrdのソースSに書き込まれる。したがってソース電位はVssとなる。ここでVss0−Vss>Vthを満たすようにVss0及びVssが設定されている。Vss0−VssはドライブトランジスタTrdの入力電圧Vgsとなっている。ここではVgs>Vthとすることで、その後のVth補正動作の準備を行っている。
続いてタイミングT3になると制御パルスAZが解除されて共通配線CLがVssから切り離される。よってドライブトランジスタTrdのソースSはVssから切り離される。この時制御信号DSnがローレベルに切換るため、スイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続され、出力電流Idsが流れる。これに伴い保持容量Csは充電されていき、その一端に接続されたドライブトランジスタTrdのソースSの電位が上昇していく。一方保持容量Csの他端の電位(ゲートGの電位)はVss0に固定されている。したがって保持容量Csの充電に伴いソースSの電位が上昇していき、入力電圧Vgsが丁度Vthに達したところでドライブトランジスタTrdがカットオフする。ドライブトランジスタTrdがカットオフすると、そのソースSの電位はタイミングチャートに示したようにVss0−Vthとなる。
この後タイミングT4で制御信号DSをハイレベルに戻し、スイッチングトランジスタTr4をオフすることでVth補正動作は終了する。この補正動作により保持容量Csに閾電圧Vth相当の電圧が書き込まれる。
この様にしてタイミングT3−T4でVth補正を行った後、1水平走査期間(1H)の半分が経過し、タイミングT5で信号線の電位がVss0からVsigに変化する。これにより映像信号Vsigが保持容量Csに書き込まれる。発光素子ELの等価容量Coledと合体した補助容量Csubの和に比べて保持容量Csは十分に小さい。この結果映像信号Vsigのほとんど大部分が保持容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsigを加えたレベル(Vsig+Vth)となる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。即ちタイミングT5−T7がサンプリング期間に相当する。
移動度μの補正はタイミングT6〜T7で行われる。この移動度補正期間T6−T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、スイッチングトランジスタTr4がオンし、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss0−Vth<Vthelと設定しておくことで、発光素子ELは逆バイアス状態に置かれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは、保持容量Csと発光素子ELの等価容量Coledと補助容量Csubとを合わせたトータル容量C=Cs+Coled+Csubに書き込まれていく。これによりドライブトランジスタTrdのソース電位は上昇していく。図10のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局保持容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれることになるので、負帰還をかけたことになる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還することで、移動度μを補正することが可能である。なお負帰還量ΔVは移動度補正期間T6−T7の時間幅tを調整することで最適化可能である。
タイミングT7では制御信号WSnがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ブートストラップ動作が入りドライブトランジスタTrdのゲート電位は上昇可能となり、ソース電位と共に上昇していく。このブートストラップ動作の間保持容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位の上昇に伴い発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返されることになる。
以上の説明から明らかなように、本発明の第1実施形態にかかる表示装置は、1水平期間(1H)内に閾電圧補正動作、映像信号書込み動作及び移動度補正動作を行っている。これら一連の動作の間、各画素2を共通配線CLにつなげているスイッチングトランジスタTr2をオン状態にしておく。このスイッチングトランジスタTr2のオンオフ制御は各画素2の走査線WSに供給される制御信号WSにて行う。この間所定のタイミングでトランジスタTr3をオンし、共通配線CLをVssに接続する。このトランジスタTr3は例えば信号線SLと平行に配された共通配線CL1本ごとに設けることができる。場合によっては1本の縦共通配線CLに対して上下に2個トランジスタTr3を付けても良い。このトランジスタTr3はタイミングチャートに示したようにパルスドライバ7aにより駆動され、1Hに1回オンする。これにより各画素2のドライブトランジスタTrdのソースS(即ち発光素子ELのアノード)を閾電圧補正に必要なVssまで下げることができ、図2に示した先行開発例と同様の回路動作が可能になる。本発明により補正用スキャナは不必要となり、パネルの狭額縁化が可能になる。なお共通配線CLを介してドライブトランジスタTrdのソースSに印加する基準電位Vssは、先行開発例と同様に発光素子ELを逆バイアス状態で閾電圧補正を行うため、閾電圧補正動作時におけるドライブトランジスタTrdのゲート電位(Vss0)からVth以上低い値に設定しておく必要がある。
図11は、本発明にかかる表示装置の第2実施形態を示す模式的な全体ブロック図である。理解を容易にするため、図7に示した第1実施形態と対応する部分には対応する参照番号を付してある。異なる点は、ライトスキャナ4及びドライブスキャナ5が画素アレイ部1を間にして左右に分かれて配されていることである。これにより一層の狭額縁化が可能になる。
図12は、本発明にかかる表示装置の第3実施形態を示す模式的な回路図である。理解を容易にするため、図8に示した第1実施形態と対応する部分には対応する参照番号を付してある。異なる点は、各画素回路2からスイッチングトランジスタTr4を除くと共に、これに合わせて不要となったドライブスキャナを駆動部から取り除き、以って一層の狭額縁化を達成している。具体的にはドライブトランジスタTrdのドレインを直接電源Vccに接続している。これによりドライブトランジスタTrdは一対の電流端が電源Vccと発光素子ELの間に常に接続された状態となる。本実施形態ではドライブトランジスタTrdを1フィールド(1f)内でオンオフ制御するため、信号線SL側からサンプリングトランジスタTr1を介してドライブトランジスタTrdのゲートを制御している。これにより第1実施形態及び第2実施形態で使っていたドライブスキャナ5が不要になる。このドライブスキャナ5は1フィールド内で発光期間と非発光期間を切換えるために主として使われていたものである。
この様に第3実施形態はドライブスキャナ5を取り除くことで、周辺の駆動部は実質的にライトスキャナ4と水平セレクタ3とで構成されることになる。アクティブマトリクス型の液晶表示装置と同じく1個のスキャナで駆動することが可能である。
図13は、図12に示した第3実施形態にかかる表示装置の動作説明にかかるタイミングチャートである。理解を容易にするため、図10に示した第2実施形態のタイミングチャートと同様の表記を採用している。まずタイミングT1で信号線SLが電位Vss0のときに制御信号WSが一旦ハイレベルになる。これによりドライブトランジスタTrdのゲートGがVss0に向かって急激に低下し、ドライブトランジスタTrdがオフ状態となる。これにより画素は発光期間から非発光期間に移行する。
この後タイミングT2で信号線SLがやはりVss0のときに制御信号WSが再びハイレベルとなり、サンプリングトランジスタTr1とスイッチングトランジスタTr3がオンする。このとき制御パルスAZがタイミングT2からT3の間で入力される。これによりドライブトランジスタTrdのゲートGにVss0が書き込まれる一方、ソースSにVssが書き込まれる。よってタイミングT2からT3の間で閾電圧補正動作のための準備が完了する。
この後タイミングT3で制御パルスAZが解除され、ドライブトランジスタTrdのソースSがVssから切り離される。よってソース電位が上昇して行き、丁度ゲートGとソースSの間の電位差VgsがVthとなったところでドライブトランジスタTrdがカットオフし、所定の閾電圧補正動作が行われる。
この後タイミングT4で一旦制御信号WSをローレベルに戻し、タイミングT5で信号線SLがVss0からVsigに切換った後、タイミングT6で再び制御信号WSをハイレベルに切換えて信号電位VsigをドライブトランジスタTrdのゲートGに書き込む。このとき同時に移動度補正が行われ、ドライブトランジスタTrdのソースSに補正分ΔVが加えられる。この後タイミングT7で制御信号WSがローレベルに戻り、信号電位書込み動作及び移動度補正動作が完了する。本実施形態では移動度補正期間T6‐T7は制御信号WSのパルス幅のみによって規定されている。
本実施形態でも共通配線CLとパルスドライバを組み合わせることで、補正用スキャナが不要となっている。更に本実施形態では、ドライブスキャナも不要になっている。
本発明にかかる表示装置は、図14に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図15に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図16は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図17は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図18は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図19は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図20は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
1・・・画素アレイ部、2・・・画素回路、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、7a・・・パルスドライバ、Tr1・・・サンプリングトランジスタ、Tr2・・・スイッチングトランジスタ、Tr4・・・スイッチングトランジスタ、Trd・・・ドライブトランジスタ、EL・・・発光素子、Cs・・・保持容量、Csub・・・補助容量
Claims (6)
- 画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給し、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含み、
前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、
前記保持容量は該ドライブトランジスタの制御端に接続し、
前記サンプリングトランジスタは、該制御信号に応じてオンし該映像信号をサンプリングして該保持容量に書込み、
前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じて駆動電流を該発光素子に供給する表示装置であって、
前記画素アレイ部は、各画素に対して共通に配された共通配線を有しており、
各画素は、スイッチングトランジスタを含んでおり、
前記スイッチングトランジスタは、その制御端が該走査線に接続し、一対の電流端の一方が該ドライブトランジスタの他方の電流端に接続し、他方が該共通配線に接続し、
前記駆動部は、各走査線に制御信号を供給するライトスキャナと、各信号線に映像信号を供給する信号セレクタと、該制御信号に同期して該共通配線に制御用のパルスを供給するためのパルスドライバとを備えていることを特徴とする表示装置。 - 前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、
前記スイッチングトランジスタは制御信号に応じてオンし該共通配線から電圧パルスを取り込んで該ドライブトランジスタの電流端を所定の電位にセットして該ドライブトランジスタをオン状態にした後、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と電流端との間の電圧を該保持容量に書込み、以って該ドライブトランジスタの閾電圧に対する補正を行うことを特徴とする請求項1記載の表示装置。 - 前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、
前記画素は、該サンプリングトランジスタがオンして映像信号を該保持容量に書き込む際、該ドライブトランジスタに流れる駆動電流を所定の補正期間該保持容量に負帰還し、以って該ドライブトランジスタの移動度に応じた補正を該保持容量に書き込まれた映像信号にかけることを特徴とする請求項1記載の表示装置。 - 前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、
該映像信号のサンプリングが完了した時、該サンプリングトランジスタをオフして該ドライブトランジスタの制御端を信号線から切り離し、以って該ドライブトランジスタの電流端の電位変動に追従して制御端の電位が変動するようにしたことを特徴とする請求項1記載の表示装置。 - 前記信号セレクタは、各信号線に対して映像信号と所定電位とを交互に切り換えて供給し、
前記ライトスキャナは、該信号線が所定電位にあるとき、該走査線に制御信号を供給して該サンプリングトランジスタをオンして所定電位を信号線から取り込み、
前記サンプリングトランジスタは、該信号線から取り込んだ所定電位を該ドライブトランジスタの制御端に印加し、以って該ドライブトランジスタをオフして該発光素子を点灯状態から消灯状態に切り換えることを特徴とする請求項1記載の表示装置。 - 請求項1に記載の表示装置を含む電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133863A JP2008287140A (ja) | 2007-05-21 | 2007-05-21 | 表示装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133863A JP2008287140A (ja) | 2007-05-21 | 2007-05-21 | 表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008287140A true JP2008287140A (ja) | 2008-11-27 |
Family
ID=40146889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007133863A Pending JP2008287140A (ja) | 2007-05-21 | 2007-05-21 | 表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008287140A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019082548A (ja) * | 2017-10-30 | 2019-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
JP2021513742A (ja) * | 2018-02-09 | 2021-05-27 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 電流アドレッシング型電気活性高分子を使用するアクチュエータデバイス |
-
2007
- 2007-05-21 JP JP2007133863A patent/JP2008287140A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019082548A (ja) * | 2017-10-30 | 2019-05-30 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
US11289019B2 (en) | 2017-10-30 | 2022-03-29 | Sony Semiconductor Solutions Corporation | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus |
JP7090412B2 (ja) | 2017-10-30 | 2022-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
JP2021513742A (ja) * | 2018-02-09 | 2021-05-27 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 電流アドレッシング型電気活性高分子を使用するアクチュエータデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4470960B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4297169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4300490B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
KR101414127B1 (ko) | 표시장치 및 그 구동방법과 전자기기 | |
JP4715850B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4306753B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4600780B2 (ja) | 表示装置及びその駆動方法 | |
JP5309470B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
KR101498571B1 (ko) | 표시장치 및 그 구동방법과 전자기기 | |
JP2008287141A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2007156460A (ja) | 表示装置及びその駆動方法 | |
JP4433039B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009157019A (ja) | 表示装置と電子機器 | |
JP4534169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4591511B2 (ja) | 表示装置及び電子機器 | |
JP2008241782A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4534170B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009080367A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008203661A (ja) | 表示装置及びその駆動方法 | |
JP4985303B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008203658A (ja) | 表示装置及び電子機器 | |
JP2010139897A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010039117A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008287140A (ja) | 表示装置及び電子機器 | |
JP2008287195A (ja) | 表示装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |