JP7090412B2 - 画素回路、表示装置、画素回路の駆動方法および電子機器 - Google Patents

画素回路、表示装置、画素回路の駆動方法および電子機器 Download PDF

Info

Publication number
JP7090412B2
JP7090412B2 JP2017209327A JP2017209327A JP7090412B2 JP 7090412 B2 JP7090412 B2 JP 7090412B2 JP 2017209327 A JP2017209327 A JP 2017209327A JP 2017209327 A JP2017209327 A JP 2017209327A JP 7090412 B2 JP7090412 B2 JP 7090412B2
Authority
JP
Japan
Prior art keywords
transistor
signal
display device
gate
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017209327A
Other languages
English (en)
Other versions
JP2019082548A5 (ja
JP2019082548A (ja
Inventor
直史 豊村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017209327A priority Critical patent/JP7090412B2/ja
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to EP18804425.9A priority patent/EP3704687A1/en
Priority to US16/758,510 priority patent/US11289019B2/en
Priority to CN202211731202.4A priority patent/CN115862547A/zh
Priority to CN201880053936.7A priority patent/CN111052217B/zh
Priority to PCT/JP2018/039800 priority patent/WO2019087950A1/en
Publication of JP2019082548A publication Critical patent/JP2019082548A/ja
Publication of JP2019082548A5 publication Critical patent/JP2019082548A5/ja
Application granted granted Critical
Publication of JP7090412B2 publication Critical patent/JP7090412B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本開示は、画素回路、表示装置、画素回路の駆動方法および電子機器に関する。
近年、表示装置の分野では、発光部を含む画素が行列状（マトリクス状）に配置されて成る平面型（フラットパネル型）の表示装置が主流となっている。平面型の表示装置の一つとして、発光部に流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子、例えば、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子を用いる有機ＥＬ表示装置がある。
この有機ＥＬ表示装置に代表される平面型の表示装置にあっては、電気光学素子を駆動する駆動トランジスタのトランジスタ特性（例えば、閾値電圧）が、プロセスの変動などによって画素毎にばらつく場合がある。その駆動トランジスタの特性の補正動作を行うに当たって、駆動トランジスタのゲートノードに対する初期化電圧の書込み時間の短縮化を可能にした表示装置の技術が、例えば特許文献１に開示されている。
特開２０１５－３４８６１号公報
駆動トランジスタの特性の補正動作を行う際に、コントラスト（黒階調における輝度）を改善する為に信号を駆動させると、横クロストークと呼ばれる、白表示部分に輝度差が発生する現象が生じ、横クロストークを改善する為に信号を駆動させると、逆にコントラストが悪化してしまっていた。
そこで、本開示では、コントラストと横クロストークとを同時に良化させることが可能な、新規かつ改良された画素回路、表示装置、画素回路の駆動方法および電子機器を提案する。
本開示によれば、発光素子と、前記発光素子のアノードにソースが接続される駆動トランジスタと、前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備え、前記リセットトランジスタは、前記駆動トランジスタへの前記信号電圧の書き込み前にオンからオフに切り替わり、該切り替わりの後で前記駆動トランジスタへの前記信号電圧の書き込みが行われている間にオフからオンに切り替わり、該書き込みの後で前記発光素子が発光する期間の前にオンからオフに切り替わる、画素回路が提供される。
また本開示によれば、上記画素回路が配置される画素アレイ部と、前記画素アレイ部を駆動させる駆動回路と、を備える、表示装置が提供される。
また本開示によれば、上記表示装置を備える、電子機器が提供される。
また本開示によれば、発光素子と、前記発光素子のアノードにソースが接続される駆動トランジスタと、前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備える画素回路において、前記駆動トランジスタへの前記信号電圧の書き込み前に前記リセットトランジスタがオンからオフに切り替わることと、前記駆動トランジスタへの前記信号電圧の書き込みが行われている間に前記リセットトランジスタがオフからオンに切り替わることと、前記書き込みの後で前記発光素子が発光する期間の前に前記リセットトランジスタがオンからオフに切り替わることと、を含む、画素回路の制御方法が提供される。
以上説明したように本開示によれば、コントラストと横クロストークとを同時に良化させることが可能な、新規かつ改良された画素回路、表示装置、画素回路の駆動方法および電子機器を提供することが出来る。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示の実施の形態に係る表示装置１００の構成例を示す説明図である。 同実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。 同実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。 図３に示した画素回路を抜き出して示した説明図である。 同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 横クロストークについて説明する説明図である。 横クロストークについて考察する際に用いる画素回路を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法を示す説明図である。 同実施の形態に係る表示装置１００の画素部１１０に形成される画素回路の変形例を示す説明図である。 図１６に示した画素回路を駆動させる信号の推移を示す説明図である。 同実施の形態に係る表示装置１００の画素部１１０に形成される画素回路の変形例を示す説明図である。 図１８に示した画素回路を駆動させる信号の推移を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
１．２．構成例および動作例
１．３．変形例
２．まとめ
＜１．本開示の実施の形態＞
［１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明］
本開示の表示装置は、発光部を駆動する駆動トランジスタの他に、サンプリングトランジスタ及び保持容量を有する画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。平面型の表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光型の素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
有機ＥＬ素子は、自発光型の素子であるとともに、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、テレビジョンシステムの他、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）や携帯電話機等の携帯通信機器などを例示することができる。
本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部について、駆動トランジスタのゲートノードをフローティング状態にした後ソースノードをフローティング状態にする構成とすることができる。また、駆動部について、駆動トランジスタのソースノードをフローティング状態にしたままサンプリングトランジスタによる信号電圧の書込みを行う構成とすることができる。初期化電圧については、信号電圧と異なるタイミングで信号線に供給され、信号線からサンプリングトランジスタによるサンプリングによって駆動トランジスタのゲートノードに書き込まれる構成とすることができる。
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、シリコンのような半導体上に形成する構成とすることができる。また、駆動トランジスタについて、Ｐチャネル型のトランジスタから成る構成とすることができる。駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのは次の理由による。
トランジスタをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合、トランジスタは、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲート（ベース）の４端子となる。そして、駆動トランジスタとしてＮチャネル型のトランジスタを用いた場合、バックゲート（基板）電圧が０Ｖとなり、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する動作などに悪影響を及ぼすことになる。
また、トランジスタの特性ばらつきは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を持つＮチャネル型のトランジスタに比べて、ＬＤＤ領域を持たないＰチャネル型のトランジスタの方が小さく、画素の微細化、ひいては、表示装置の高精細化を図る上で有利である。このような理由などから、シリコンのような半導体上への形成を想定した場合、駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのが好ましい。
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、サンプリングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、発光部の発光／非発光を制御する発光制御トランジスタを有する構成とすることができる。このとき、発光制御トランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、保持容量について、駆動トランジスタのゲートノードとソースノードとの間に接続された構成とすることができる。また、画素回路について、駆動トランジスタのソースノードと固定電位のノードとの間に接続された補助容量を有する構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、駆動トランジスタのドレインノードと発光部のカソードノードとの間に接続されたスイッチングトランジスタを有する構成とすることができる。このとき、スイッチングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。また、駆動部について、発光部の非発光期間にスイッチングトランジスタを導通状態にする構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部は、スイッチングトランジスタを駆動する信号を、サンプリングトランジスタによる初期化電圧のサンプリングタイミングよりも前にアクティブ状態にする。そして、発光制御トランジスタを駆動する信号をアクティブ状態にした後に非アクティブ状態にする構成とすることができる。このとき、駆動部について、発光制御トランジスタを駆動する信号を非アクティブ状態にする前に、サンプリングトランジスタによる初期化電圧のサンプリングを完了する構成とすることができる。
［１．２．構成例および動作例］
続いて、本開示の実施の形態に係る表示装置の構成例を説明する。図１は、本開示の実施の形態に係る表示装置１００の構成例を示す説明図である。以下、図１を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
画素部１１０は、有機ＥＬ素子その他の自発光素子がそれぞれ設けられた画素がマトリクス状に配置された構成を有する。画素部１１０は、マトリックス状に配置した画素に対して、走査線がライン単位で水平方向に設けられ、また走査線と直交するように信号線が列毎に設けられる。
水平セレクタ１２０は、所定のサンプリングパルスを順次転送し、このサンプリングパルスで画像データを順次ラッチすることにより、この画像データを各信号線に振り分ける。また水平セレクタ１２０は、各信号線に振り分けた画像データをそれぞれアナログディジタル変換処理し、これにより各信号線に接続された各画素の発光輝度を時分割により示す駆動信号を生成する。水平セレクタ１２０は、この駆動信号を対応する信号線に出力する。
垂直スキャナ１３０は、この水平セレクタ１２０による信号線の駆動に応動して、各画素の駆動信号を生成して走査線ＳＣＮに出力する。これにより表示装置１００は、垂直スキャナ１３０により画素部１１０に配置された各画素を順次駆動し、水平セレクタ１２０より設定される各信号線の信号レベルで各画素を発光させ、所望の画像を画素部１１０で表示する。
図２は、本開示の実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。以下、図２を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
画素部１１０には、赤色を表示する画素１１１Ｒ、緑色を表示する画素１１１Ｇ、青色を表示する画素１１１Ｂがマトリクス状に配置されている。
そして垂直スキャナ１３０は、オートゼロスキャナ１３１、駆動スキャナ１３２及び書き込みスキャナ１３３を有する。それぞれのスキャナから信号が画素部１１０にマトリクス状に配置された画素に供給されることで、それぞれの画素に設けられるＴＦＴのオン、オフ動作が行われる。
図３は、本開示の実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。以下、図３を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
図３には、画素部１１０にマトリクス状に配置された１つの画素に対する画素回路を図示している。画素回路は、トランジスタＴ１～Ｔ４と、キャパシタＣ１、Ｃ２と、有機ＥＬ素子ＥＬと、を含んで構成される。図４は、図３に示した画素回路を抜き出して示した説明図である。
トランジスタＴ１は有機ＥＬ素子ＥＬの発光を制御する発光制御トランジスタである。トランジスタＴ１は、電源電圧ＶＣＣＰの電源ノードと、トランジスタＴ２のソースノード（ソース電極）との間に接続され、駆動スキャナ１３２から出力される発光制御信号による駆動の下に、有機ＥＬ素子ＥＬの発光／非発光を制御する。
トランジスタＴ２は、キャパシタＣ２の保持電圧に応じた駆動電流を有機ＥＬ素子ＥＬに流すことによって有機ＥＬ素子ＥＬを駆動する駆動トランジスタである。
トランジスタＴ３は、書き込みスキャナ１３３から供給される信号電圧Ｖｓｉｇをサンプリングすることによって、トランジスタＴ２のゲートノード（ゲート電極）に信号電圧Ｖｓｉｇを書き込む。
トランジスタＴ４は、トランジスタＴ２のドレインノード（ドレイン電極）と電流排出先ノード（例えば、電源ＶＳＳ）との間に接続されるリセットトランジスタである。トランジスタＴ４は、オートゼロスキャナ１３１からの駆動信号による駆動の下に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御する。トランジスタＴ１～Ｔ４は、いずれもＰチャネル型のトランジスタから成る構成とすることができる。
キャパシタＣ２は、トランジスタＴ２のゲートノードとソースノードとの間に接続されており、トランジスタＴ３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。キャパシタＣ１は、トランジスタＴ２のソースノードと、固定電位のノード（例えば、電源電圧ＶＣＣＰの電源ノード）との間に接続されている。このキャパシタＣ１は、信号電圧を書き込んだときにトランジスタＴ２のソース電圧が変動するのを抑制するとともに、トランジスタＴ２のゲートソース間電圧ＶｇｓをトランジスタＴ２の閾値電圧Ｖthにする作用をなす。
この種の表示装置１００では、ポリシリコンＴＦＴを用いてガラス基板等による透明絶縁基板上に画素部１１０、水平セレクタ１２０、垂直スキャナ１３０等がまとめて形成される。ポリシリコンＴＦＴは、しきい値電圧、移動度にばらつきを避け得ず、有機ＥＬ素子を用いたディスプレイ装置では、これらのばらつきにより画質が劣化する問題がある。
そこで、例えば図４に示す回路構成により画素回路を構成し、駆動用トランジスタのしきい値電圧、移動度のばらつきを補正することが考えられる。
上記の構成の表示装置１００の駆動方法に関して、まず、本開示の技術（即ち、実施形態に係る駆動方法）よりも前の技術について、比較例に係る駆動方法を説明ずる。
図５は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図５には、水平同期信号ＸＶＤ、信号電圧Ｖｓｉｇ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図５には、トランジスタＴ２のソース電位Ｓｏｕｒｃｅおよびゲート電位Ｇａｔｅ、ならびに有機ＥＬ素子ＥＬのアノード電位Ａｎｏｄｅの時間的推移も示されている。
時刻ｔ１において信号ＷＳ、ＡＺがハイからローになり、発光期間が終了する。ＡＺをハイからローに遷移させるのは、後述のＶｔｈ補正期間中に有機ＥＬ素子ＥＬに電流が流れ込み、有機ＥＬ素子ＥＬが発光することを防ぐためである。また、後述のＶｔｈ補正期間においてコントラストを改善するためにトランジスタＴ４をオンにするために信号ＡＺがローになる。時刻ｔ１からｔ２の時間において信号ＷＳが再びハイになり、また信号電圧Ｖｓｉｇが所定の電圧Ｖｏｆｓに低下する。時刻ｔ２において信号ＷＳがローになり、トランジスタＴ２の閾値電圧の補正の準備期間に入る。ここでトランジスタＴ２のゲート電位がＶｏｆｓまで低下する。
時刻ｔ３になり、信号ＤＳがハイになることでＶｔｈ補正期間に入る。Ｖｔｈ補正期間において、トランジスタＴ２のゲートソース間電圧ＶｇｓがトランジスタＴ２の閾値電圧Ｖthに設定される。また、Ｖｔｈ補正期間の間の時刻ｔ４において信号ＡＺがローからハイになる。
その後、時刻ｔ５において信号ＷＳがハイからローになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間となる。この書き込み期間において、トランジスタＴ２のゲート電位がＶｓｉｇになる。時刻ｔ６において信号ＷＳがローからハイになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間が終了する。そして時刻ｔ７において信号ＤＳがローになり、トランジスタＴ１がオンになることで有機ＥＬ素子ＥＬが発光する発光期間となる。発光期間では、トランジスタＴ２のソース電位が電源電圧ＶＣＣＰとなる。
図６は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図６には、水平同期信号ＸＶＤ、信号電圧Ｖｓｉｇ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図６には、トランジスタＴ２のソース電位Ｓｏｕｒｃｅおよびゲート電位Ｇａｔｅ、ならびに有機ＥＬ素子ＥＬのアノード電位Ａｎｏｄｅの時間的推移も示されている。
図６に示した駆動方法は、図５に示した駆動方法と比較して、信号ＡＺがローからハイになるタイミングがＶｔｈ補正期間ではなく、信号電圧Ｖｓｉｇの書き込み期間の後になっている。すなわち、時刻ｔ４において信号ＷＳがハイからローになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間となり、時刻ｔ５において信号ＷＳがローからハイになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間が終了した後に、時刻ｔ６において信号ＡＺがローからハイになる。
このように、信号ＡＺがローからハイになるタイミングの違いによってＶｔｈ補正や映像信号の書き込みに影響を及ぼすことはない。ところが、信号ＡＺがローからハイになるタイミングの違いによって、コントラストが悪化したり、横クロストーク現象が生じたりすることが分かっている。具体的には、図５に示したようにＶｔｈ補正期間で信号ＡＺをローからハイにするとコントラストは悪化、つまり黒輝度が高くなるが、その一方で横クロストーク現象は良化する。反面、図６に示したように信号電圧Ｖｓｉｇの書き込み期間の後に信号ＡＺをローからハイにすると横クロストークは悪化するが、その一方でコントラストは良化する。このような現象が生じる理由について説明する。
Ｖｔｈ補正後、映像信号の書き込み時に、トランジスタＴ２のゲートノードには黒電位に相当する信号電圧Ｖｓｉｇが書きこまれる。Ｖｔｈ補正後、映像信号書き込み後のゲートノードの電位をＶｇ’、黒電位に相当する信号電圧ＶｓｉｇをＶＣＣＰとすると、Ｖｇ’＝ＶＣＣＰとなる。ここでトランジスタＴ２のゲートノードの電位変動ΔＶｇは、Ｖｔｈ補正後、映像信号書き込み前のゲートノードの電位をＶｇとすると、
ΔＶｇ＝Ｖｇ’－Ｖｇ＝ＶＣＣＰ－Ｖｇ
で表される。
一方、キャパシタＣ２を介して接続されているトランジスタＴ２のソースノードの電位変動ΔＶｓは、キャパシタＣ１の容量をＣｓｕｂ、キャパシタＣ２の容量をＣｓ、トランジスタＴ１がオフの時にトランジスタＴ２のソースノードの生成される寄生容量をＣｐ＿ｓとすると、
ΔＶｓ＝ΔＶｇ＊Ｃｓ／（Ｃｓ＋Ｃｓｕｂ＋Ｃｐ＿ｓ）＝（ＶＣＣＰ－Ｖｇ）＊Ｃｓ／（Ｃｓ＋Ｃｓｕｂ＋Ｃｐ＿ｓ） ・・・（数式１）
で表される。
ここで、Ｃｓ／（Ｃｓ＋Ｃｓｕｂ＋Ｃｐ＿ｓ）＜１であるから、トランジスタＴ２のソースノードの電位変動ΔＶｓは、ゲートノードの電位変動ΔＶｇより小さくなる。すなわち、トランジスタＴ２のゲートノードが電圧ＶＣＣＰまで上昇する間に、トランジスタＴ２のゲートソース間電圧Ｖｇｓは小さくなる。
続いてＶｇ’とトランジスタＴ２のゲートソース間電位の相関について考察する。Ｖｔｈ補正後、映像信号書き込み前の、トランジスタＴ２のゲートノード、ソースノード、ゲートソース間電位をそれぞれＶｇ、Ｖｓ、Ｖｇｓ、映像信号書き込み後の、トランジスタＴ２のゲートノード、ソースノード、ゲートソース間電位をそれぞれＶｇ’、Ｖｓ’、Ｖｇｓ’とする。ここで、Ｖｇｓ＝Ｖｓ－Ｖｇ、Ｖｇｓ’＝Ｖｓ’－Ｖｇ’と表される。また映像信号書き込み後の、トランジスタＴ２のソースノード電位Ｖｓ’は、
Ｖｓ’＝Ｖｓ＋（Ｖｇ’－Ｖｇ）＊（Ｃｓ／（Ｃｓ＋Ｃｓｕｂ＋Ｃｐ＿ｓ））
となる。
ここで、（Ｃｓ／（Ｃｓ＋Ｃｓｕｂ＋Ｃｐ＿ｓ））＝（Ｘ）と表すと、
Ｖｇｓ’＝Ｖｓ＋（Ｖｇ’－Ｖｇ）＊（Ｘ）－Ｖｇ’＝Ｖｓ－（（１－Ｘ）Ｖｇ’＋Ｖｇ（Ｘ）） ・・・（数式２）
である。
ＶｇｓとＶｇｓ’を比較すると、Ｖｇ＜Ｖｇ’より、Ｖｇｓ＞Ｖｇｓ’となる。またＶｇ’が大きいほど、つまり映像信号書き込み後のゲートノードの電位が高いほど、トランジスタＴ２のゲートソース間電位Ｖｇｓ’が小さくなる。
以上を踏まえ、表示装置１００の駆動とコントラストとの相関について説明する。まず、Ｖｔｈ補正期間で信号ＡＺをローからハイにする場合について説明する。図７は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図７では、Ｖｔｈ補正期間で信号ＡＺをローからハイにする場合の例が示されている。
Ｖｔｈ補正後、Ｖｓｉｇ書き込みの前に信号ＡＺがローからハイに遷移するが、その際、オートゼロスキャナ１３１からの信号線（ＡＺゲートライン）と、トランジスタＴ２のゲートノードとの間に存在する寄生容量Ｃｐ（Ｇａｔｅ－ＡＺ）を介して、信号ＡＺの変動がトランジスタＴ２のゲートノードに入る。信号ＡＺの変動によるトランジスタＴ２のゲート電位の電位変動ΔＶｇ（ＡＺ）は、
ΔＶｇ（ＡＺ）＝ΔＶ（ＡＺ）＊Ｃｐ（Ｇａｔｅ－ＡＺ）／（ Ｃｐ（Ｇａｔｅ－ＡＺ）＋（（１／Ｃｓ）＋（１／Ｃｓｕｂ））＋Ｃｐ＿ｇ） ・・・（数式３）
で表される。ここでΔＶ（ＡＺ）は信号ＡＺの変振幅、Ｃｐ＿ｇはトランジスタＴ３がオフの時の、トランジスタＴ２のゲートノードに生成される寄生容量である。
その後、トランジスタＴ２のゲートノードに黒信号が書きこまれ、トランジスタＴ２のゲートノードの電位がＶＣＣＰまで上昇する。
図８は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図８では、Ｖｓｉｇ書き込みの後に信号ＡＺをローからハイにする場合の例が示されている。この場合、トランジスタＴ２のゲートノードに黒信号が書きこまれ、トランジスタＴ２のゲートノードの電位がＶＣＣＰに変動した後、ＡＺパルスがハイになることでトランジスタＴ２のゲートノードの電位が更に上昇する。この場合、Ｖｔｈ補正期間で信号ＡＺをローからハイにする場合よりもトランジスタＴ２のゲートノードの到達電位が高い事が分かる。
数式２によると、トランジスタＴ２のゲートノードの到達電位が高いほど、トランジスタＴ２のゲートソース間電圧Ｖｇｓが小さくなる。すなわち、Ｖｔｈ補正期間で信号ＡＺをローからハイにする場合より、Ｖｓｉｇ書き込みの後に信号ＡＺをローからハイにする場合の方が、トランジスタＴ２のゲートソース間電圧Ｖｇｓは小さくなり、黒輝度が低くなる。すなわち、Ｖｓｉｇ書き込みの後に信号ＡＺをローからハイにする場合の方がコントラストは良化する。
次に、横クロストークについて考察する。図９は、横クロストークについて説明する説明図である。図９の（Ａ）のラインのように、暗い場所で白い線を表示する場合には問題ないが、（Ｂ）のラインのように、白い背景に黒のウインドウのような映像を表示する際に、白い背景の部分に輝度差が発生する現象が横クロストークである。
また、図１０は横クロストークについて考察する際に用いる画素回路を示す説明図であり、信号線とノードとの間に発生する寄生容量を図示したものである。
図１１、１２は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図１１、１２では、Ｖｔｈ補正期間の後で信号ＡＺをローからハイにする場合の例が示されている。また図１１は、図９に示した（Ａ）のラインの領域におけるトランジスタＴ２のゲートノード、ソースノード、有機ＥＬ素子ＥＬのアノードノードの電位の変化を示している。そして図１２は、図９に示した（Ｂ）のラインの領域におけるトランジスタＴ２のゲートノード、ソースノード、有機ＥＬ素子ＥＬのアノードノードの電位の変化を示している。
ＡＺゲートラインの電位は、信号ＷＳのゲートノードへの書き込み前はローの状態となっている。映像信号書き込みのタイミングで、信号ＷＳがハイからローに遷移すると、書き込みスキャナ１３３からの信号線（ＷＳゲートライン）とＡＺゲートラインとの間に生じている寄生容量Ｃｐ（ＷＳ－ＡＺ）を介して、ＡＺゲートラインに負のカップリングが入り、信号ＡＺの電位が下がる。
一方、映像信号書き込み時、トランジスタＴ２のゲートノードの電位がＶｓｉｇに遷移する。このゲートノードの変動により、ゲートノードとＡＺゲートラインとの間に生じている寄生容量Ｃｐ（Ｇａｔｅ－ＡＺ）を介して、ＡＺゲートラインに正のカップリングが入る。このカップリング量は当然映像信号によって変わるが、図９に示した（Ｂ）のラインの方が（Ａ）のラインより電圧上昇量が大きい。すなわち、ＷＳゲートラインからの負のカップリングと相殺する為に（Ｂ）のラインの方がＡＺゲートラインの電位の低下が小さくなる。
すなわち、（Ａ）のラインは信号書き込み時におけるトランジスタＴ２のゲートノードの電位の上昇が小さいので、ＡＺゲートラインの電位の低下が大きい。一方、（Ｂ）のラインは信号書き込み時におけるトランジスタＴ２のゲートノードの電位の上昇が大きいので、ＡＺゲートラインの電位の低下が小さい。
ＡＺゲートラインの電位が下がることにより、トランジスタＴ４の動作点が下がり、有機ＥＬ素子ＥＬのアノードノードの電位も下がる。トランジスタＴ４はＰチャネルのトランジスタである為、トランジスタＴ４がオンの時の有機ＥＬ素子ＥＬのアノード電位は、トランジスタＴ４がオンになるＡＺゲートラインの電位にトランジスタＴ４の閾値電圧を加えたものである。すなわちトランジスタＴ４がオン時のＡＺゲートラインの電位が低下すると、有機ＥＬ素子ＥＬのアノード電位もその分低下する。
よって（Ａ）のラインの方が（Ｂ）のラインよりもＡＺゲートラインの電位の低下が大きいので、有機ＥＬ素子ＥＬのアノード電位も、（Ａ）のラインの方が（Ｂ）のラインよりもより低下する。
その後、発光開始時に有機ＥＬ素子ＥＬのアノード電位は有機ＥＬ素子ＥＬの発光電位まで上昇する。このアノード電位の変動は、トランジスタＴ２のゲートノードと有機ＥＬ素子ＥＬのアノードとの間に生成する寄生容量Ｃｐ（Ｇａｔｅ－Ａｎｏｄｅ）を介してＧａｔｅに正のカップリングを及ぼし、トランジスタＴ２のゲートノードの電位が上昇する。この時、トランジスタＴ２のゲートソース間電圧Ｖｇｓは小さくなる。このアノード電位の上昇量は、発光前にアノード電位がより下がっている（Ａ）白ラインの方が大きい。すなわち（Ｂ）黒ラインよりも（Ａ）白ラインの方が、トランジスタＴ２のゲートソース間電圧Ｖｇｓが小さくなり、よってクロストークが生じる原因となる。
図１３は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図１３では、Ｖｔｈ補正期間内で信号ＡＺをローからハイにする場合の例が示されている。また図１３は、図９に示した（Ａ）のラインの領域におけるトランジスタＴ２のゲートノード、ソースノード、有機ＥＬ素子ＥＬのアノードノードの電位の変化を示している。
Ｖｔｈ補正期間内で信号ＡＺをローからハイにする場合、ＡＺゲートラインの変動までは、図１１及び図１２を用いて説明したメカニズムと同様である。しかし、Ｖｔｈ補正期間内で信号ＡＺをローからハイにする場合では、その後に信号ＷＳがハイからローになるため、トランジスタＴ４はオフ状態となっていることで、有機ＥＬ素子ＥＬのアノードノードの動作点に影響を及ぼさない。したがって、Ｖｔｈ補正期間内で信号ＡＺをローからハイにする場合、（Ａ）のラインでも（Ｂ）のラインでも、アノードノードの電位は変化せず、またその後の発光時においても、トランジスタＴ２のゲートソース間電圧Ｖｇｓは（Ａ）のラインでも（Ｂ）のラインでも差が生じない。よって、Ｖｔｈ補正期間内で信号ＡＺをローからハイにする場合では、横クロストークは発生しない。
以上説明したように、信号ＡＺがローからハイになるタイミングの違いによって、コントラストが悪化したり、横クロストーク現象が生じたりすることになる。そこで本実施形態に係る表示装置１００は、信号ＡＺの遷移タイミングを変化させて、コントラストの良化と横クロストークの抑止の両方を実現する。
図１４は、本開示の実施の形態に係る表示装置１００の駆動方法を示す説明図である。図１４には、水平同期信号ＸＶＤ、信号電圧Ｖｓｉｇ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。
本開示の実施の形態に係る表示装置１００は、図１４に示した各信号の時間的推移において、信号ＡＺが、Ｖｔｈ補正期間の間と、映像信号書き込み期間の後の２度、ローからハイに遷移していることを特徴としている。すなわち、信号ＡＺは、Ｖｔｈ補正期間の間にローからハイに遷移した後、映像信号書き込み期間の間にハイからローに戻る。そして信号ＡＺは、映像信号書き込み期間の後に再びローからハイに遷移する。本開示の実施の形態に係る表示装置１００は、このように信号ＡＺを遷移させることにより、コントラストの良化と横クロストークの抑止の両方を実現することができる。その原理について説明する。
図１５は、本開示の実施の形態に係る表示装置１００の駆動方法を示す説明図である。図１５には、水平同期信号ＸＶＤ、信号電圧Ｖｓｉｇ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図１５は、図９に示した（Ａ）のラインの領域におけるトランジスタＴ２のゲートノード、ソースノード、有機ＥＬ素子ＥＬのアノードノードの電位の変化を示している。
本開示の実施の形態に係る表示装置１００は、Ｖｔｈ補正期間の間に信号ＡＺをローからハイに遷移させている。これにより、上述したように、映像信号書き込み時に信号ＷＳがハイからローになっても、トランジスタＴ４はオフ状態となっていることで、有機ＥＬ素子ＥＬのアノードノードの動作点に影響を及ぼさない。
続いて本開示の実施の形態に係る表示装置１００は、映像信号書き込み期間内に、信号ＡＺをハイからローに遷移させている。このタイミングでは、トランジスタＴ２のゲートノードは映像信号電圧で接地されており、トランジスタＴ２の動作点に影響を及ぼすことはない。
そして本開示の実施の形態に係る表示装置１００は、映像信号書き込み期間が終わった後、発光期間の前に信号ＡＺをローからハイに遷移させている。これにより、上述したようにトランジスタＴ２のゲートノードに映像信号が書きこまれる。トランジスタＴ２のゲートノードの電圧ＶＣＣＰに変動した後、信号ＡＺをローからハイに遷移することで、トランジスタＴ２のゲートノードが更に上昇するのは上述した通りである。トランジスタＴ２のゲートノードの到達電位が高いほどトランジスタＴ２のゲートソース間電圧Ｖｇｓが小さくなることから、このように信号ＡＺを遷移させることで、コントラストを良化させることが可能となる。
［１．３．変形例］
本開示に係る技術は、自発光素子のアノードに、消光用のＰチャネル型トランジスタを接続する構成を有する画素回路であれば同様に適用可能である。
図１６は、本開示の実施の形態に係る表示装置１００の画素部１１０に形成される画素回路の変形例を示す説明図である。図１６に示した画素回路は、トランジスタＴ１１～Ｔ１６と、キャパシタ（寄生容量）Ｃｓ、Ｃａ、Ｃｐと、有機ＥＬ素子ＥＬと、を含んで構成される。
図１７は、図１６に示した画素回路を駆動させる信号の推移を示す説明図である。ＷＳはトランジスタＴ１３のゲートに供給される信号を、ＤＳはトランジスタＴ１１のゲートに供給される信号を、ＡＺ１はトランジスタＴ１４のゲートに供給される信号を、ＡＺ２はトランジスタＴ１５のゲートに供給される信号を、ＡＺ３はトランジスタＴ１６のゲートに供給される信号を、それぞれ示す。
トランジスタＴ１４は、図４等で示したトランジスタＴ４と同様に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御するものである。従って、トランジスタＴ１４を駆動させるタイミングを制御することで、コントラストの良化と横クロストークの防止の２つの効果をもたらす。
すなわち、図１７に示したように、Ｖｔｈ補正期間内に一度、信号ＡＺ１をローからハイにすることでトランジスタＴ１４をオフし、信号書込み期間内に信号ＡＺ１をハイからローにすることでトランジスタＴ１４をオンし、信号書込み期間後に信号ＡＺ１をローからハイにすることでトランジスタＴ１４をオフする。このように信号ＡＺ１を制御することにより、本開示の実施の形態に係る表示装置１００は、画素回路として図１６に示したような構成を採った場合であっても、コントラストの良化と横クロストークの防止の２つの効果をもたらす。
図１８は、本開示の実施の形態に係る表示装置１００の画素部１１０に形成される画素回路の変形例を示す説明図である。図１８に示した画素回路は、トランジスタＴ２１～Ｔ２５と、キャパシタＣｓと、有機ＥＬ素子ＥＬと、を含んで構成される。
図１９は、図１８に示した画素回路を駆動させる信号の推移を示す説明図である。ＷＳはトランジスタＴ２３のゲートに供給される信号を、ＤＳはトランジスタＴ２１のゲートに供給される信号を、ＡＺ１はトランジスタＴ２４のゲートに供給される信号を、ＡＺ２はトランジスタＴ２５のゲートに供給される信号を、それぞれ示す。
トランジスタＴ２４は、図４等で示したトランジスタＴ４と同様に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御するものである。従って、トランジスタＴ２４を駆動させるタイミングを制御することで、コントラストの良化と横クロストークの防止の２つの効果をもたらす。
すなわち、図１９に示したように、Ｖｔｈ補正期間内に一度、信号ＡＺ１をローからハイにすることでトランジスタＴ２４をオフし、信号書込み期間内に信号ＡＺ１をハイからローにすることでトランジスタＴ２４をオンし、信号書込み期間後に信号ＡＺ１をローからハイにすることでトランジスタＴ２４をオフする。このように信号ＡＺ１を制御することにより、本開示の実施の形態に係る表示装置１００は、画素回路として図１８に示したような構成を採った場合であっても、コントラストの良化と横クロストークの防止の２つの効果をもたらす。
＜２．まとめ＞
以上説明したように本開示の実施の形態によれば、自発光素子のアノードに、非発光期間に自発光素子が発光しないように制御するためのトランジスタを設けた画素回路を有する表示装置において、コントラストの良化と横クロストークの防止の２つの効果をもたらす表示装置が提供される。
そして、本開示の実施の形態に係る表示装置を備えた電子機器も同様に提供される。本開示の実施の形態に係る表示装置を備えた電子機器は、コントラストの良化と横クロストークの防止の２つの効果を奏する。そのような電子機器には、テレビ、スマートフォン等の携帯電話、タブレット型携帯端末、パーソナルコンピュータ、携帯型ゲーム機、携帯型音楽再生装置、デジタルスチルカメラ、デジタルビデオカメラ、腕時計型携帯端末、ウェアラブルデバイスなどがある。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
発光素子と、
前記発光素子のアノードにソースが接続される駆動トランジスタと、
前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備え、
前記リセットトランジスタは、前記駆動トランジスタへの前記信号電圧の書き込み前にオンからオフに切り替わり、該切り替わりの後で前記駆動トランジスタへの前記信号電圧の書き込みが行われている間にオフからオンに切り替わり、該書き込みの後で前記発光素子が発光する期間の前にオンからオフに切り替わる、画素回路。
（２）
前記リセットトランジスタは、前記サンプリングトランジスタがオフからオンに切り替わって前記駆動トランジスタへの前記信号電圧の書き込みが行われている間にオフからオンに切り替わる、前記（１）に記載の画素回路。
（３）
前記リセットトランジスタは、前記駆動トランジスタへの前記信号電圧の書き込みが終わり、前記サンプリングトランジスタがオンからオフに切り替わった後にオンからオフに切り替わる、前記（１）または（２）に記載の画素回路。
（４）
前記駆動トランジスタのドレインにソースが接続され、前記発光素子が発光する期間においてオフからオンに切り替わる発光制御トランジスタをさらに備える、前記（１）～（３）のいずれかに記載の画素回路。
（５）
前記発光制御トランジスタは、Ｐチャネル型のトランジスタである、前記（４）に記載の画素回路。
（６）
前記リセットトランジスタは、Ｐチャネル型のトランジスタである、前記（１）～（５）のいずれかに記載の画素回路。
（７）
前記駆動トランジスタは、Ｐチャネル型のトランジスタである、前記（１）～（６）のいずれかに記載の画素回路。
（８）
前記（１）～（７）のいずれかに記載の画素回路が配置される画素アレイ部と、
前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。
（９）
前記（８）に記載の表示装置を備える、電子機器。
（１０）
発光素子と、
前記発光素子のアノードにソースが接続される駆動トランジスタと、
前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備える画素回路において、
前記駆動トランジスタへの前記信号電圧の書き込み前に前記リセットトランジスタがオンからオフに切り替わることと、
前記駆動トランジスタへの前記信号電圧の書き込みが行われている間に前記リセットトランジスタがオフからオンに切り替わることと、
前記書き込みの後で前記発光素子が発光する期間の前に前記リセットトランジスタがオンからオフに切り替わることと、
を含む、画素回路の制御方法。
１００ ：表示装置
１１０ ：画素部
１１１Ｂ ：画素
１１１Ｇ ：画素
１１１Ｒ ：画素
１２０ ：水平セレクタ
１３０ ：垂直スキャナ
１３１ ：オートゼロスキャナ
１３２ ：駆動スキャナ
１３３ ：書き込みスキャナ
Ｃ１ ：キャパシタ
Ｃ２ ：キャパシタ
Ｃｐ ：寄生容量
Ｃｓ ：キャパシタ
ＤＳ ：信号
ＥＬ ：有機ＥＬ素子
Ｇａｔｅ ：ゲート電位
ＳＣＮ ：走査線
Ｔ１ ：トランジスタ
Ｔ２ ：トランジスタ
Ｔ３ ：トランジスタ
Ｔ４ ：トランジスタ

Claims (9)

  1. 発光素子と、
    前記発光素子のアノードにソースが接続される駆動トランジスタと、
    前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
    所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
    前記駆動トランジスタのドレインにソースが接続され、前記発光素子が発光する期間においてオフからオンに切り替わる発光制御トランジスタと、
    を備え、
    前記リセットトランジスタは、前記駆動トランジスタへの前記信号電圧の書き込み前にオンからオフに切り替わり、該切り替わりの後で前記駆動トランジスタへの前記信号電圧の書き込みが行われている間にオフからオンに切り替わり、該書き込みの後にオンからオフに切り替わる、画素回路。
  2. 前記リセットトランジスタは、前記サンプリングトランジスタがオフからオンに切り替わって前記駆動トランジスタへの前記信号電圧の書き込みが行われている間にオフからオンに切り替わる、請求項１に記載の画素回路。
  3. 前記リセットトランジスタは、前記駆動トランジスタへの前記信号電圧の書き込みが終わり、前記サンプリングトランジスタがオンからオフに切り替わった後にオンからオフに切り替わる、請求項１または２に記載の画素回路。
  4. 前記発光制御トランジスタは、Ｐチャネル型のトランジスタである、請求項１に記載の画素回路。
  5. 前記リセットトランジスタは、Ｐチャネル型のトランジスタである、請求項１～４のいずれか１項に記載の画素回路。
  6. 前記駆動トランジスタは、Ｐチャネル型のトランジスタである、請求項１～５のいずれか１項に記載の画素回路。
  7. 請求項１～６のいずれか１項に記載の画素回路が配置される画素アレイ部と、
    前記画素アレイ部を駆動させる駆動回路と、
    を備える、表示装置。
  8. 請求項７に記載の表示装置を備える、電子機器。
  9. 発光素子と、
    前記発光素子のアノードにソースが接続される駆動トランジスタと、
    前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
    所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
    前記駆動トランジスタのドレインにソースが接続され、前記発光素子が発光する期間においてオフからオンに切り替わる発光制御トランジスタと、
    を備える画素回路において、
    前記駆動トランジスタへの前記信号電圧の書き込み前に前記リセットトランジスタがオンからオフに切り替わることと、
    前記駆動トランジスタへの前記信号電圧の書き込みが行われている間に前記リセットトランジスタがオフからオンに切り替わることと、
    前記書き込みの後に前記リセットトランジスタがオンからオフに切り替わることと、
    を含む、画素回路の制御方法。
JP2017209327A 2017-10-30 2017-10-30 画素回路、表示装置、画素回路の駆動方法および電子機器 Active JP7090412B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017209327A JP7090412B2 (ja) 2017-10-30 2017-10-30 画素回路、表示装置、画素回路の駆動方法および電子機器
US16/758,510 US11289019B2 (en) 2017-10-30 2018-10-26 Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus
CN202211731202.4A CN115862547A (zh) 2017-10-30 2018-10-26 像素电路、显示设备以及电子装置
CN201880053936.7A CN111052217B (zh) 2017-10-30 2018-10-26 像素电路、显示设备、用于驱动像素电路的方法、以及电子装置
EP18804425.9A EP3704687A1 (en) 2017-10-30 2018-10-26 Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus
PCT/JP2018/039800 WO2019087950A1 (en) 2017-10-30 2018-10-26 Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017209327A JP7090412B2 (ja) 2017-10-30 2017-10-30 画素回路、表示装置、画素回路の駆動方法および電子機器

Publications (3)

Publication Number Publication Date
JP2019082548A JP2019082548A (ja) 2019-05-30
JP2019082548A5 JP2019082548A5 (ja) 2020-11-19
JP7090412B2 true JP7090412B2 (ja) 2022-06-24

Family

ID=64332362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017209327A Active JP7090412B2 (ja) 2017-10-30 2017-10-30 画素回路、表示装置、画素回路の駆動方法および電子機器

Country Status (5)

Country Link
US (1) US11289019B2 (ja)
EP (1) EP3704687A1 (ja)
JP (1) JP7090412B2 (ja)
CN (2) CN115862547A (ja)
WO (1) WO2019087950A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020085959A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
JP2021089398A (ja) * 2019-12-06 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 電気光学装置、電子機器及び駆動方法
JP2024012727A (ja) * 2020-12-09 2024-01-31 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置及び駆動方法
WO2022124165A1 (ja) * 2020-12-10 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP2023141871A (ja) 2022-03-24 2023-10-05 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体およびウェアラブルデバイス

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145647A (ja) 2006-12-08 2008-06-26 Sony Corp 表示装置とその駆動方法
JP2008287140A (ja) 2007-05-21 2008-11-27 Sony Corp 表示装置及び電子機器
JP2010282223A (ja) 2010-08-06 2010-12-16 Hitachi Displays Ltd 画像表示装置および画像表示装置の駆動方法
JP2011507005A (ja) 2007-11-02 2011-03-03 ケンブリッジ ディスプレイ テクノロジー リミテッド 画素駆動回路
JP2011164133A (ja) 2010-02-04 2011-08-25 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2014228863A (ja) 2013-05-22 2014-12-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機電界発光表示装置の画素
US20160005356A1 (en) 2013-11-04 2016-01-07 Boe Technology Group Co., Ltd. Oled Pixel Circuit, Driving Method of the Same, and Display Device
US20160104423A1 (en) 2014-10-13 2016-04-14 Samsung Display Co., Ltd. Display device
US20160125808A1 (en) 2014-10-31 2016-05-05 Au Optronics Corporation Pixel structure and driving method thereof
JP2016212418A (ja) 2015-05-05 2016-12-15 株式会社半導体エネルギー研究所 表示装置
CN205920745U (zh) 2016-08-22 2017-02-01 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
US20170053595A1 (en) 2015-08-17 2017-02-23 Polyera Taiwan Corporation Pixel circuit
US20170124939A1 (en) 2015-10-28 2017-05-04 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device having the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101182A (ko) * 2003-01-24 2005-10-20 코닌클리케 필립스 일렉트로닉스 엔.브이. 액티브 매트릭스 디스플레이 디바이스
KR101142729B1 (ko) * 2010-03-17 2012-05-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TW201426709A (zh) * 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器
JP2015034861A (ja) 2013-08-08 2015-02-19 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN106448526B (zh) * 2015-08-13 2019-11-05 群创光电股份有限公司 驱动电路
US10304378B2 (en) * 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145647A (ja) 2006-12-08 2008-06-26 Sony Corp 表示装置とその駆動方法
JP2008287140A (ja) 2007-05-21 2008-11-27 Sony Corp 表示装置及び電子機器
JP2011507005A (ja) 2007-11-02 2011-03-03 ケンブリッジ ディスプレイ テクノロジー リミテッド 画素駆動回路
JP2011164133A (ja) 2010-02-04 2011-08-25 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2010282223A (ja) 2010-08-06 2010-12-16 Hitachi Displays Ltd 画像表示装置および画像表示装置の駆動方法
JP2014228863A (ja) 2013-05-22 2014-12-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機電界発光表示装置の画素
US20160005356A1 (en) 2013-11-04 2016-01-07 Boe Technology Group Co., Ltd. Oled Pixel Circuit, Driving Method of the Same, and Display Device
US20160104423A1 (en) 2014-10-13 2016-04-14 Samsung Display Co., Ltd. Display device
US20160125808A1 (en) 2014-10-31 2016-05-05 Au Optronics Corporation Pixel structure and driving method thereof
JP2016212418A (ja) 2015-05-05 2016-12-15 株式会社半導体エネルギー研究所 表示装置
US20170053595A1 (en) 2015-08-17 2017-02-23 Polyera Taiwan Corporation Pixel circuit
US20170124939A1 (en) 2015-10-28 2017-05-04 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device having the same
CN205920745U (zh) 2016-08-22 2017-02-01 京东方科技集团股份有限公司 像素电路、显示面板及显示设备

Also Published As

Publication number Publication date
CN115862547A (zh) 2023-03-28
CN111052217B (zh) 2023-01-17
US11289019B2 (en) 2022-03-29
US20200251051A1 (en) 2020-08-06
WO2019087950A1 (en) 2019-05-09
EP3704687A1 (en) 2020-09-09
JP2019082548A (ja) 2019-05-30
CN111052217A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US10909919B2 (en) Display device, method for driving display device, and electronic apparatus
JP7522327B2 (ja) 表示装置
JP7090412B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
JP6201465B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
US8207918B2 (en) Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display
JP2015034861A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
CN112970055B (zh) 像素电路、显示装置、像素电路的驱动方法及电子设备
JP7237918B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
JP2015014764A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
CN111344774B (zh) 像素电路、显示装置和电子设备
JP2018018088A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP7574482B2 (ja) 表示装置
WO2022124165A1 (ja) 表示装置
US20140218270A1 (en) Display device, driving method of display device, and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190515

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220415

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220415

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220427

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220614

R150 Certificate of patent or registration of utility model

Ref document number: 7090412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150