JP2021089398A - 電気光学装置、電子機器及び駆動方法 - Google Patents

電気光学装置、電子機器及び駆動方法 Download PDF

Info

Publication number
JP2021089398A
JP2021089398A JP2019220844A JP2019220844A JP2021089398A JP 2021089398 A JP2021089398 A JP 2021089398A JP 2019220844 A JP2019220844 A JP 2019220844A JP 2019220844 A JP2019220844 A JP 2019220844A JP 2021089398 A JP2021089398 A JP 2021089398A
Authority
JP
Japan
Prior art keywords
electro
transistor
optical device
pixel
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019220844A
Other languages
English (en)
Inventor
尭之 坂口
Takayuki Sakaguchi
尭之 坂口
直史 豊村
Tadashi Toyomura
直史 豊村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019220844A priority Critical patent/JP2021089398A/ja
Priority to CN202080083072.0A priority patent/CN114746932A/zh
Priority to PCT/JP2020/039021 priority patent/WO2021111744A1/ja
Priority to US17/756,445 priority patent/US20230005421A1/en
Publication of JP2021089398A publication Critical patent/JP2021089398A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】本技術の目的の一つは、画面内の部分的な画質の悪化を改善することができる電気光学装置、電子機器及び駆動方法を提供することにある。【解決手段】駆動トランジスタと、駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号をデータ線に書込むセレクタスイッチを備え、セレクタスイッチは、グループ分けされたデータ線に対してグループごとに異なるタイミングで駆動トランジスタのしきい値電圧補正用の補正電位を書込む電気光学装置とする。【選択図】図１３

Description

本技術は、電気光学装置、電子機器及び駆動方法に関する。
発光素子として有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）素子などを用いた電気光学装置が知られている。電気光学装置では、走査線とデータ線との交差箇所に対して、発光素子やトランジスタなどを含む画素回路が画素に対応して設けられる。画素回路に対して、画素の階調レベルに応じた電位のデータ信号が当該トランジスタのゲートに印加されると、当該トランジスタは、ゲート・ソース間の電圧に応じた電流を発光素子に対して供給し、発光素子が階調レベルに応じた輝度で発光する。
各画素に設けられたトランジスタのしきい値電圧（以下Ｖthと適宜称する）がばらつくと、発光素子に流れる電流がばらつき画質が低下する。画質の低下を防止するために、Ｖthのばらつきを補正する必要がある。トランジスタのゲートに該トランジスタのＶthのばらつき補正用の補正電位（基準電圧）を書込むことで、Ｖthのばらつきを補正する技術が知られている（例えば、下記の特許文献１を参照）。
特開２００８−１９７５１６号公報
このような従来技術においては、画素単位でＶthのばらつき補正を行うことができるが、画面内の部分的な画質の悪化に対しては十分な改善効果を得ることができない。
本技術の目的の一つは、画面内の部分的な画質の悪化を改善することができる電気光学装置、電子機器及び駆動方法を提供することにある。
本技術は、
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
電気光学装置である。
また、本技術は、上述した電気光学装置を備える電子機器である。
さらに、本技術は、
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
電気光学装置の駆動方法である。
図１は、本技術を適用することができるアクティブマトリクス型駆動回路を備える有機ＥＬ表示装置のブロック図である。 図２は、有機ＥＬ表示装置の画素部の構成を示すブロック図である。 図３は、水平駆動回路と画素回路との接続構成例を模式的に示す図である。 図４は、本技術を適用することができる画素回路の構成例を示す接続図である。 図５は、駆動トランジスタのＶth補正準備期間から階調レベルに応じたデータ信号の書込みまでの画素回路の駆動タイミングの一例を示す図である。 図６は、比較例におけるデータ線への補正電位の書込みを説明するための図である。 図７は、比較例の書込みにおけるクロストークのパターンについて説明するための図である。 図８は、Ｖth補正準備期間における電源電位揺れによる不具合を説明するための図である。 図９は、電源及びデータ線間の寄生容量について説明するための図である。 図１０は、補正電位の書込み動作（第１グループ）について説明するための図である。 図１１は、補正電位の書込み動作（第２グループ）について説明するための図である。 図１２は、補正電位の書込み動作（第３グループ）について説明するための図である。 図１３は、本実施形態での補正電位の書込みタイミングについて説明するための図である。 図１４は、色別によるグループ分けについて説明するための図である。 図１５は、他の方法でのグループ分けについて説明するための図である。 図１６は、本技術を適用することができる画素回路の構成例を示す接続図である。 図１７は、本技術を適用することができる画素回路の構成例を示す接続図である。 図１８は、本技術を適用することができる画素回路の構成例を示す接続図である。
以下に説明する実施形態は、本技術の好適な具体例であり、技術的に好ましい種々の限定が付されている。しかしながら、本技術の範囲は、以下の説明において、特に本技術を限定する旨の記載がない限り、これらの実施形態に限定されないものとする。また、以下の説明において、同一の名称、符号については同一もしくは同質の構成要素を示しており、重複する説明を適宜省略する。本技術の説明は、以下の順序で行う。
＜１．本技術を適用することができる電気光学装置＞
「１−１．電気光学装置の構成」
「１−２．水平駆動回路の構成」
「１−３．画素回路の構成」
「１−４．基本的な回路動作」
「１−５．改善点」
＜２．本技術の実施形態＞
＜３．変形例＞
＜４．応用例＞
＜１．本技術を適用することができる電気光学装置＞
「１−１．電気光学装置の構成」
本技術は、図１に示すアクティブマトリクス型駆動回路を備える有機ＥＬ表示装置１（電気光学装置）に適用することができる。有機ＥＬ表示装置１は、表示パネル１Ａと表示パネル１Ａの動作を制御する制御回路（図示略）とを備える。
制御回路には、デジタルの画像データがデータ同期信号に同期して供給される。画像データは、表示パネル１Ａで表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。制御回路は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル１Ａに対して供給する。また、制御回路は電圧生成回路を含む。電圧生成回路は、表示パネル１Ａに対して、各種電位を供給する。さらに、制御回路は、画像データに基づいて、アナログの画像信号を生成する。
図１に示すように、表示パネル１Ａは、半導体基板例えばシリコン基板上に垂直駆動回路２、水平駆動回路３及び画素部４を形成している。画素部４に対して垂直駆動回路２からの複数の走査線が水平方向に延長され、水平駆動回路３からの複数のデータ線が垂直方向に延長されている。
図２に示すように、画素部４には、画素回路がマトリクス状に配置されている。そして、画素部４には、マトリクス状の画素回路の配列に対して、行方向（画素行の画素の配列方向）に沿って３つの走査線（第１走査線５、第２走査線６及び第３走査線７）が画素行ごとに配線されている。また、行列状の画素回路の配列に対して、列方向（画素列の画素の配列方向）に沿ってデータ線８が画素列毎に配線されている。なお、画素部４には、Ｒ（赤）、Ｂ（青）、Ｇ（緑）で示すように、三原色の画素に対応する画素回路が設けられている。これら３画素がカラー画像の１ドットを表現する。なお、１ドットを表現する画素の組み合わせはこれに限らず、輝度向上のためのＷ（白）画素を加えて構成したり、色再現範囲拡大のための補色画素を加えて構成してもよい。
第１走査線５の各々、第２走査線６の各々及び第３走査線の各々は、垂直駆動回路２の対応する行の出力端にそれぞれ接続されている。データ線８の各々は、水平駆動回路３の対応する列の出力端にそれぞれ接続されている。
垂直駆動回路２は、シフトレジスタ回路等によって構成されている。垂直駆動回路２は、画素部４の各画素回路への階調レベルに応じたデータ信号の書込みに際し、第１走査線５の各々に対して書込み走査信号ＷＳを順次供給することによって画素部４の各画素回路を行単位で順番に走査（線順次走査）する。また、垂直駆動回路２は、第１走査線６に対して第１制御信号ＤＳを供給することにより、画素回路の発光／非発光（消光）の制御を行う。さらに、垂直駆動回路２は、第３走査線７に対して第２制御信号ＡＺを供給することにより、非発光期間において画素回路を発光しないようにする制御を行う。
水平駆動回路３は、データ信号として、前述した階調レベルに応じたデータ信号の信号電位（信号電圧Ｖdata）と、補正電位（基準電圧Ｖofs）とを選択的にデータ線８の各々に書き込む。つまり、信号電圧Ｖdataは、階調レベル（輝度）に応じた電圧である。基準電圧Ｖofsは、後述するしきい値補正動作を行う際に用いられる。
この水平駆動回路３の具体的な回路動作が本技術の特徴とするところであり、その詳細については後述する。
水平駆動回路３から出力されるデータ信号は、データ線８の各々を介して画素部４の各画素回路に対し、垂直駆動回路２による走査によって選択された画素行の単位で書き込まれる。すなわち、水平駆動回路３は、データ信号を行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
そして、垂直駆動回路２と水平駆動回路３とで、各画素回路に対して、後述するデータ信号の保持容量への書込み動作、しきい値補正動作、移動度補正動作及びブートストラップ動作を行わせるように画素部４を駆動する駆動回路１０が構成される。
「１−２．水平駆動回路の構成」
図３は、水平駆動回路と画素回路との接続構成例を模式的に示す図である。前述したように、画素回路は、Ｒ（赤）、Ｂ（青）、Ｇ（緑）の３つの画素を１つのユニットとして行方向（図においては水平方向）及び列方向（図においては垂直方向）にアレイ接続されている。図示した例では、行方向にＮ個、列方向にＭ個の画素回路を配置して１ユニット（１画面）を構成している。画素回路は、それぞれ列方向に延設されたデータ線８と接続されている。データ線８は、行列状に配置された画素回路に対して垂直方向に１ラインずつ輝度に応じたデータ信号の信号電位（信号電圧Ｖdata）及び補正電位（基準電圧Ｖofs）を書込むものである。
そして、水平駆動回路３は、図示するように、画素部４におけるＮ本のデータ線８の各々について、１本のデータ線８を単位として、アンプ３１から入力電圧が与えられる構成となっている。
アンプ３１から与えられる入力電圧は、所定の直流電圧である基準電圧Ｖofsと、当該基準電圧Ｖofsに続いて時系列で入力されるＮ列分の信号電圧（階調電圧）Ｖdataである。アンプ３１の前段側には、例えば、デジタル信号をアナログ信号に変換するＤＡコンバータ（図示せず）が設けられ、当該ＤＡコンバータの出力ＤＡＣoutがアンプ３１の非反転（＋）入力端子に入力される。
ＤＡコンバータは、水平駆動回路３に対して基準電圧Ｖofs及び信号電圧Ｖdataを供給する信号供給源を構成している。アンプ３１は、反転（−）入力端子と出力端子とが電気的に接続されており、ＤＡコンバータを含む信号供給源の出力段を構成している。
一般的には、画素部４のＮ本のデータ線８の各々に対して１対１の対応関係をもって信号供給源が設けられる。これに対し、水平駆動回路３のように、９本のデータ線８を単位として信号供給源を設けることにより、信号供給源、即ち、ＤＡコンバータやアンプ３１の数を大幅に削減できるため、システムの回路構成の簡略化を図ることができる利点がある。
水平駆動回路３は、９本のデータ線８にそれぞれ対応するセレクタスイッチ（セレクタスイッチＳＥＬ１〜９）を有する。セレクタスイッチＳＥＬ１〜９は、データ線８などと共にセレクタ回路を形成し、アンプ３１から入力される基準電圧Ｖofsをサンプリングし、データ線８に書込む。さらにセレクタスイッチＳＥＬ１〜９は、基準電圧Ｖofsに続いてアンプ３１から時系列で入力される信号電圧Ｖdataを時分割にてサンプリングし、データ線８の各々に書き込む。
セレクタスイッチＳＥＬ１〜９は、例えば、Ｐチャネル型のトランジスタ等によるアナログスイッチ（トランスファスイッチ）によって構成されている。そして、セレクタスイッチＳＥＬ１〜９は、例えば、各々に接続されている制御線（図示略）を介して供給される選択パルス（例えば、水平駆動回路又は制御回路にて生成）に応じてスイッチング動作（オン／オフ動作）を行うことにより基準電圧Ｖofsと信号電圧Ｖdataとをサンプルホールドする。
このように、水平駆動回路３は、画素回路にデータ信号を書込む際に、その画素回路と繋がるセレクタラインをオンにする。つまり、セレクタスイッチＳＥＬ１をオンにすることで画素Ｒ１，画素Ｒ４，…にデータ信号を書込め、次にセレクタスイッチＳＥＬ２をオンにすることで画素Ｂ１，画素Ｂ４，…にデータ信号を書込める構成となっている。１水平期間内にセレクタスイッチＳＥＬ９まで画素にデータ信号Ｖdataを書込むことで、水平方向１ラインの書込みが完了し、この動作を垂直方向１ラインごとに繰り返す。
なお、画素回路が水平方向に１ユニットＮ個、垂直方向に１ユニットＭ個あり、セレクタスイッチ（セレクタスイッチＳＥＬ１〜９）が９個ごとに１つのアンプ３１と接続されている構成（アンプ数：Ｎ／９個）について例示しているが、アンプ３１に接続されるセレクタスイッチの数は、これに限らない。つまり、アンプライン（アンプ３１の出力線）に対するデータ線８の本数は、９本以外であってもよい。
「１−３．画素回路の構成」
図４は、１画素の画素回路４ａを示す。画素回路４ａは、垂直駆動回路２からの第１走査線５、第２走査線６及び第３走査線７と、水平駆動回路３からのデータ線８とに接続されている。画素回路４ａは、４つのトランジスタ（駆動トランジスタＤＲＴｒ、トランジスタＷＳＴｒ、トランジスタＤＳＴｒ、トランジスタＡＺＴｒ）と、保持容量Ｃsと、補助容量Ｃsubと、ＯＬＥＤとを含んでいる。なお、ここでは、この４つのトランジスタとして、Ｐチャネル型のトランジスタを用いている。つまり、画素回路４ａを、Ｐｃｈ４Ｔｒ２Ｃで構成している。
駆動トランジスタＤＲＴｒは、ソースがトランジスタＤＳＴｒを介して給電線４１に接続され、ドレインはＯＬＥＤのアノードに接続され、ＯＬＥＤに流れる電流を制御する。給電線４１には、高電位の電源（ＶＣＣＰ）が給電される。ＯＬＥＤのカソードは電源線４２と接続されて共通電極とされ、低電位の電源（Ｖｓｓ）に設定される。
トランジスタＷＳＴｒ（第１トランジスタ）は、ゲートが第１走査線５に接続され、ソース及びドレインの一方がデータ線８に接続され、他方が駆動トランジスタＤＲＴｒのゲートに接続されている。トランジスタＷＳＴｒは、書込み走査信号ＷＳに応じてデータ線電位（階調電位）を駆動トランジスタＤＲＴｒのゲートに書込む。
トランジスタＤＳＴｒ（第２トランジスタ）は、ゲートが第２走査線６に接続され、ソース及びドレインの一方が給電線４１に接続され、他方が駆動トランジスタＤＲＴｒのソースに接続され、駆動トランジスタＤＲＴｒへの電源供給を制御する。
トランジスタＡＺＴｒ（第３トランジスタ）は、ゲートが第３走査線７に接続され、ソース及びドレインの一方が駆動トランジスタＤＲＴｒのドレイン及びＯＬＥＤのアノードに接続され、他方が電源線４２に接続される。
保持容量Ｃｓは、駆動トランジスタＤＲＴｒのゲート・ソース間に接続され、ＤＲＴｒのゲート・ソース間電圧Ｖgsを保持する。補助容量Ｃsubは、駆動トランジスタＤＲＴｒのソースと固定電源（Ｖｓｓ）のノードとの間に接続され、駆動トランジスタＤＲＴｒのソース電圧の変動を抑制するとともに、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsを駆動トランジスタＤＲＴｒのしきい値電圧Ｖthにする作用をなす。
「１−４．基本的な回路動作」
前述した構成を備える有機ＥＬ表示装置１では、各画素回路４ａにおいて、ＯＬＥＤの発光輝度を駆動トランジスタＤＲＴｒによって制御される電流で制御している。そのため、各画素回路４ａにおいて駆動トランジスタＤＲＴｒのしきい値電圧Ｖthがばらつくと画素ごとに発光輝度がばらつくことになり、画面の一様性（ユニフォーミティ）が損なわれてしまう。そこで、有機ＥＬ表示装置１では、駆動トランジスタＤＲＴｒのしきい値電圧Ｖthのばらつきに起因する発光輝度のばらつきを低減する、Ｖth補正動作を線順次走査に併せて行っている。
この駆動トランジスタＤＲＴｒのＶth補正のための期間は、Ｖth補正準備期間とＶth補正期間とで構成されている。Ｖth補正準備とは、駆動トランジスタＤＲＴｒのゲート電圧を初期化するとともに、駆動トランジスタＤＲＴｒのソース電圧を初期化することを指している。Ｖth補正とは、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsを駆動トランジスタＤＲＴｒのしきい値電圧Ｖthに近づける補正動作を指している。
図５は、駆動トランジスタＤＲＴｒのＶth補正準備期間から階調レベルに応じたデータ信号の書込みまでの画素回路４ａの駆動タイミングの一例を示す図である。まず、線順次走査の新しいフィールドに入ることでＶth補正準備期間に移行する。Ｖth補正準備期間では、水平駆動回路３によって基準電圧Ｖofsがデータ線８に書込まれる。この状態において、垂直駆動回路２からの書込み走査信号ＷＳによってトランジスタＷＳＴｒ（図４参照）がオンし、駆動トランジスタＤＲＴｒのゲート電圧Ｖgが基準電圧Ｖofsとなり初期化（リセット）される。このとき、垂直駆動回路２からの第１制御信号ＤＳによってトランジスタＤＳＴｒがオン状態とされ、駆動トランジスタＤＲＴｒのソース電圧が電源電圧ＶＣＣＰとなり初期化（リセット）される。これにより、Ｖth補正準備が完了する。
Ｖth補正準備が完了するとＶth補正期間に移行する。Ｖth補正期間では、垂直駆動回路２からの第１制御信号ＤＳによってトランジスタＤＳＴｒがオフとなる。これにより駆動トランジスタＤＲＴｒのソース電圧が低下を始め、ゲート・ソース間電圧Ｖgsがしきい値電圧Ｖthに収束する。このしきい値電圧Ｖthに相当する電圧は保持容量Ｃsに保持される。なお、水平駆動回路３は、Ｖth補正期間内においてデータ線８への書込み電圧を基準電圧Ｖofsから信号電圧Ｖdataに切り替える。
保持容量Ｃsにしきい値電圧Ｖthに相当する電圧が保持されていることで、信号電圧Ｖdataによる駆動トランジスタＤＲＴｒの駆動の際に、駆動トランジスタＤＲＴｒに流れるドレイン・ソース間電流Ｉdsのしきい値電圧Ｖthに対する依存性を抑えることができる。
なお、ここでは説明を省略するが、垂直駆動回路２及び水平駆動回路３で構成される駆動回路１０は、前述したように、さらに、移動度補正動作及びブートストラップ動作についても行わせるように画素部４を駆動する。移動度補正動作は、駆動トランジスタＤＲＴｒのゲート・ソース間に保持される電圧Ｖgsを、駆動トランジスタＤＲＴｒの移動度の大きさに応じて補正する動作である。ブートストラップ動作は、保持容量Ｃsに保持されたゲート・ソース間電圧Ｖgs、即ち、保持容量Ｃsの両端間電圧を保持したまま、駆動トランジスタＤＲＴｒのゲート電位Ｖg及びソース電位Ｖsが変動する動作である。
「１−５．改善点」
図６は、比較例におけるデータ線８への補正電位の書込みを説明するための図である。前述した水平駆動回路３は、Ｖth補正準備期間において水平１ラインのデータ線８の各々に基準電圧Ｖofsを一括で書込んでいた。つまり、図示するように、各アンプ３１に接続されているセレクタスイッチＳＥＬ１〜９を全て同じタイミングで一斉にオンしていた。これにより、以下に説明するクロストークによる画質の悪化が生じていた。
図７は、比較例の書込みにおけるクロストークのパターンについて説明するための図である。例えば、図示するように、画面中央部にウィンドウを表示するとして、ウィンドウ外部を白のパターンで表示し、内部を黒のパターンで表示したとする。この場合、Ｖth補正準備期間における電源（本例の場合はＶＣＣＰ）電位揺れが原因で白段部（白のパターンのみのライン領域）ＬＡ１がウィンドウ段部（黒のパターンを含むライン領域）ＬＡ２に比べて暗く表示（図においてはハッチングで表現している）されてしまう現象が生じる。つまり、水平駆動回路３から各データ線８に同じ輝度のデータ信号Ｖdataを書込んだ場合であっても、画素行単位で輝度が異なる現象が生じる。以下、この原因について説明する。
図８は、Ｖth補正準備期間における電源電位揺れによる不具合を説明するための図である。なお、図８において、Ｖdata（白）は、ある輝度で発光させるときのデータ線８の電圧、Ｖdata（黒）は、黒を発光させるときのデータ線８の電圧とする。前述の説明において使用した図５においても同様である。また、ここでは、電圧の大小関係が、Ｖdata（白）＜Ｖofs＜Ｖdata（黒）となっている場合について説明する。
白段部ＬＡ１のＶth補正準備期間において垂直方向１ライン前のデータ信号の信号電位（信号電圧Ｖdata（白））から補正電位（基準電圧Ｖofs）への電位変動が水平方向１ライン分同時に生じる。この電位変動がＶＣＣＰ−ＤＡＴＡ間（電源ＶＣＣＰの給電線４１とデータ線８との間）の寄生容量Ｃ（vccp-data）（図６及び図９を参照）を介して、図８に太い破線波形で示すようなＶＣＣＰ電源揺れを引き起こす。
一方、ウィンドウ段部ＬＡ２では、垂直方向１ライン前のデータ信号の信号電位（信号電圧Ｖdata（黒））から補正電位（基準電圧Ｖofs）への電位変動と、データ信号の信号電位（信号電圧Ｖdata（白））から補正電位（基準電圧Ｖofs）への電位変動とが生じる（具体的には、同じ程度生じる）ことにより、水平方向１ラインにおいては、結果として電源揺れが相殺される。そのため、ＶＣＣＰ波形は、太線（実線）で示すようになり、白段部ＬＡ１とは異なるＶＣＣＰ電源揺れとなる。
この白段部ＬＡ１とウィンドウ段部ＬＡ２のＶＣＣＰ電位差により、Ｖth補正開始時の駆動トランジスタＤＲＴｒのソース電圧Ｖsが変化する。つまり、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが変化することが原因で、図７に示すように表示されてしまう。なお、電圧の大小関係がＶofs＜Ｖdata（白）＜Ｖdata（黒）の場合でも同様の理由で説明可能である。
つまり、図６に示したように、水平方向１ラインに基準電圧Ｖofsを一括で書き込むことでＶＣＣＰ電位揺れが生じやすくなっており、そのことが原因でクロストークが生じ得る。本技術は、このようにして生じる画質の悪化を改善することができるものである。
＜２．本技術の実施形態＞
本技術の実施形態に係る有機ＥＬ表示装置１は、前述した構成において、データ線８をグループ分けし、グループごとに異なるタイミングで駆動トランジスタＤＲＴｒのＶth補正用の補正電位（基準電圧Ｖofs）を書込むようにしたものである。以下、図面を参照しながら説明する。
図１０〜図１２は、基準電圧Ｖofsの書込み動作について説明するための図である。図１３は、本実施形態での基準電圧Ｖofsの書込みタイミングについて説明するための図である。以下、図１０〜図１３を参照して、アンプ別にグループ分けを行う場合について説明する。なお、ここでは、各データ線８をアンプ単位で３グループに分けて書込む場合について説明する。ここで、グループ数は、２以上であればよく、３以外であっても構わない。
まず、図１０及び図１３に示すように、Ｖth補正準備期間に入ると、第１グループの「ｎ／３」個のアンプ３１に接続されているセレクタスイッチＳＥＬ１〜９がオフからオンに切り替わる。これにより、第１グループのセレクタスイッチＳＥＬ１〜９に接続されている第１グループのデータ線８に基準電圧Ｖofsが書込まれる。なお、残りの第２グループ及び第３グループの「２ｎ／３」個のアンプ３１に接続されている第２グループ及び第３グループのセレクタスイッチＳＥＬ１〜９はオフのままとされ、垂直方向１ライン前のデータ線８に書込んだ信号電圧Ｖdataから変化しない。ここで、図１０に示すように、一括での書込み時に信号電圧Ｖdataから基準電圧Ｖofsに変動するときのＶＣＣＰ−ＤＡＴＡ間の寄生容量Ｃ（vccp-data）をＣｐとすると、Ｃp／３がＶＣＣＰ揺れに寄与するため、一括書込みに対してＶＣＣＰ変動が小さくなる。具体的には、揺れのピークが１／３になる。
次に、図１１及び図１３に示すように、先ほど基準電圧Ｖofsを書込んだ第１グループのセレクタスイッチＳＥＬ１〜９がオン状態で基準電圧Ｖofsに接地されたまま、別の第２グループの「ｎ／３」個のアンプ３１に接続されている第２グループのセレクタスイッチＳＥＬ１〜９がオフからオンに切り替わる。これにより、第２グループのセレクタスイッチＳＥＬ１〜９に接続されている第２グループのデータ線８に基準電圧Ｖofsが書込まれる。ここで、残りの第３グループの「ｎ／３」個のアンプ３１に接続されている第３グループのセレクタスイッチＳＥＬ１〜９はオフのままとされ、垂直方向１ライン前のデータ線８に書込んだ信号電圧Ｖdataから変化しない。一方、第１グループのセレクタスイッチＳＥＬ１〜９は、基準電圧Ｖofsの書込み終了後もオン状態に固定される。
このとき、図１１に示すように、第２グループによるＶＣＣＰ揺れに影響を与える寄生容量は、前述した第１グループの場合と同様にＣp／３だが、第１グループのセレクタスイッチＳＥＬ１〜９は、書込み終了後も固定電源（具体的には、電圧Ｖofs）に接地されているため、その分、ＶＣＣＰ変動の抑制に寄与する。これにより、前述した第１グループよりもＶＣＣＰ揺れが減少する。ここで、ＶＣＣＰと他の固定電源との間の寄生容量Ｃp＿ＶＣＣに対するＣpの割合が小さくなればＶＣＣＰ揺れは小さくなる。第１グループのセレクタスイッチＳＥＬ１〜９が書込み終了後も固定電源に接地されることで、その分、Ｃp＿ＶＣＣが大きくなったことになり、結果としてＣp＿ＶＣＣに対するＣpの割合が小さくなってＶＣＣＰ揺れが小さくなる。なお、書込み後に接地する固定電源は、基準電圧Ｖofs以外であってもよい。また、セレクタスイッチＳＥＬ１〜９以外によって接地してもよい。
最後に、図１２及び図１３に示す通り、第１グループ及び第２グループのセレクタスイッチＳＥＬ１〜９がオン状態で基準電圧Ｖofsに接地されたまま、残りの第３グループの「ｎ／３」個のアンプ３１に接続されている第３グループのセレクタスイッチＳＥＬ１〜９がオフからオンに切り替わる。そして、第３グループのセレクタスイッチＳＥＬ１〜９に接続されている第３グループのデータ線８に基準電圧Ｖofsが書込まれる。これにより、前述した第２グループの場合と同様の理由で、第２グループの場合よりもＶＣＣＰ揺れがさらに減少する。
なお、図１３に示すように、Ｖth補正準備期間中においては、第１制御信号ＤＳによってトランジスタＤＳＴｒをオンとしている。つまり、基準電圧Ｖofsの書込みの際にオンとなっている。これにより、駆動トランジスタＤＲＴｒの一方の電極がトランジスタＤＳＴｒを介して固定電源（具体的にはＶＣＣＰ）に接地され、その分、Ｃp＿ＶＣＣを大きくすることができる。したがって、前述したＣp＿ＶＣＣに対するＣpの割合をより小さくしてＶＣＣＰ揺れを小さくすることができる。なお、トランジスタＤＳＴｒは、Ｖth補正準備期間中にオフしても構わない。
結果として、図１３に太線の破線波形で示すように、全体的にＶＣＣＰ変動が抑制され、前述したクロストークの発生を抑えることができる。グループ分けで書込むことで、揺れのピークが抑えられ、書込みを重畳させることで揺れ解消の時間を短縮化することができる。分割数や書込みタイミングは、Ｖth補正準備期間の許容時間等に応じて適宜設定する。
なお、書込み順は、第１グループ、第２グループ、第３グループの順でなくても構わない。例えば、第１グループ、第３グループ、第２グループの順であってもよい。また、Ｖth補正準備期間における各グループの基準電圧Ｖofsの書込期間は、重畳していてもよく、重畳していなくてもよい。つまり、前のグループの電源揺れの解消前に書込んでもよいし、解消後に書込んでもよい。
データ線８は、アンプ別にグループ分けを行うことに限らない。図１４に示すように、画素回路が対応する画素の色別にグループ分けを行ってもよい。また、アンプ別や色別等のように規則的な分け方を行うのではなく、図１５に示すように、不規則にグループ分けを行ってもよい。また、前述した場合のように、各グループのデータ線８の数が同じであってもよいし、グループ分けされたグループにおけるデータ線８の数が異なっていてもよい。つまり、データ線８を２以上のグループにグループ分けするものであればよく、いずれの場合においても、前述したアンプ別の場合と同様に、クロストークの発生を抑えることができる。
このように、有機ＥＬ表示装置１においては、グループ分けされたデータ線８に対してグループごとに駆動トランジスタＤＲＴｒのＶth補正用の補正電位を書込むことで、電源揺れを抑制することができる。それにより、画面内に部分的に生じる該電源揺れに起因する輝度の変化を抑制し、画質の悪化を改善することができる。補正電位の書込み後に固定電源を接地しているので、前述したように、接地しない場合（具体的には、書込み後のセレクタスイッチＳＥＬ１〜９をオフする場合）と比較して、電源揺れを小さくすることができる。セレクタスイッチＳＥＬ１〜９は、補正電位に続いて時系列で入力される階調レベルに応じたデータ信号の信号電圧を時分割でサンプリングしてデータ線８に書込むので、画素回路４ａへの補正電位の書込み用の回路を新たに形成する必要がない。
＜３．変形例＞
以上、本技術の実施形態について具体的に説明したが、上述の各実施形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。また、上述の実施形態の構成、方法、工程、形状、材料および数値などは、本技術の主旨を逸脱しない限り、互いに組み合わせることが可能である。
上述した実施形態では、トランジスタをＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型及びＮチャネル型を適宜組み合わせても良い。
上述した実施形態では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。
上述した実施形態では、ライン単位の書込みとして水平１ラインの全ての画素回路について書込むものを例示したが、これに限らず、１ラインを複数に分割（例えば２等分）し、各々に対して書込むものであってもよい。
上述した実施形態では、本技術を適用することができる画素回路として図４に示す画素回路４ａを例示したが、画素回路はこれに限らない。例えば、以下の画素回路に対して適用してもよい。
図１６は、本技術を適用することができる画素回路の構成例を示す図である。図に示す画素回路４ｂは、４つのトランジスタ（駆動トランジスタＤＲＴｒ、トランジスタＷＳＴｒ、トランジスタＤＳＴｒ及びトランジスタＴａ１）、と、保持容量Ｃsと、転送容量Ｃａ１と、ＯＬＥＤとを含んでいる。なお、ここでは、駆動トランジスタＤＲＴｒは、Ｎチャンネル型のトランジスタを用いている。
駆動トランジスタＤＲＴｒは、ドレインがトランジスタＤＳＴｒを介して給電線４１に接続され、ソースがＯＬＥＤのアノードに接続され、ＯＬＥＤに流れる電流を制御する。ＯＬＥＤのカソードは電源線４２と接続されている。トランジスタＷＳＴｒは、ゲートが第１走査線５に接続され、ソース及びドレインの一方がデータ線８に接続され、他方が駆動トランジスタＤＲＴｒのゲートに接続されている。トランジスタＤＳＴｒは、ゲートが第２走査線６に接続され、ソース及びドレインの一方が給電線４１に接続され、他方が駆動トランジスタＤＲＴｒのドレインに接続され、駆動トランジスタＤＲＴｒへの電源供給を制御する。トランジスタＴａ１は、ゲートが制御線（制御信号ＳＡ１が供給される制御線）に接続され、ソース及びドレインの一方が駆動トランジスタＤＲＴｒのソース及びＯＬＥＤのアノードに接続され、他方が電源線４３に接続されている。なお、トランジスタＴａ１には、転送容量Ｃａ１が並列接続されている。トランジスタＴａ１は、制御信号ＳＡ１に応じて駆動トランジスタＤＲＴｒ及びＯＬＥＤ間に位置するノードを初期化したり、センシングする役割をする。保持容量Ｃｓは、駆動トランジスタＤＲＴｒのゲート・ソース間に接続され、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsを保持する。
図１７は、本技術を適用可能な画素回路の構成例を示す図である。図に示す画素回路４ｃの接続構成は、６つのトランジスタ（駆動トランジスタＤＲＴｒ、トランジスタＷＳＴｒ、トランジスタＴｂ１、トランジスタＴｂ２、トランジスタＴｂ３及びトランジスタＴｂ４）、と、保持容量Ｃsと、転送容量Ｃｂ１と、ＯＬＥＤとを含んでいる。
駆動トランジスタＤＲＴｒは、ソースが給電線４１に接続され、ドレインはトランジスタＴｂ１を介してＯＬＥＤのアノードに接続され、ＯＬＥＤに流れる電流を制御する。ＯＬＥＤのカソードは電源線４２と接続されている。トランジスタＷＳＴｒは、ゲートが第１走査線５に接続され、ソース及びドレインの一方がデータ線８ａに接続され、他方が駆動トランジスタＤＲＴｒのゲートに接続されている。トランジスタＴｂ１は、ゲートに制御信号ＣＳ１が入力され、駆動トランジスタＤＲＴｒのドレインとＯＬＥＤのアノードとの間をオン又はオフに制御する。トランジスタＴｂ２は、ゲートに制御信号ＣＳ２が入力され、制御信号ＣＳ２に従ってＯＬＥＤのアノードに、電源線４４の電位であるリセット電位Ｖｒを供給する。このリセット電位Ｖｒと共通電位Ｖｓｓとの差がＯＬＥＤの発光しきい値を下回るように設定される。トランジスタＴｂ３のソース及びドレインの一方は、データ線８ａに接続され、他方は駆動トランジスタＤＲＴｒのドレインに接続されている。トランジスタＴｂ３のゲートには制御信号ＣＳ３が与えられる。トランジスタＴｂ３は、駆動トランジスタＤＲＴｒのゲート・ソース間の接続を制御するスイッチングトランジスタとして機能する。
トランジスタＴｂ４は、ソース及びドレインの一方がデータ線８と接続され、他方がデータ線８ａと接続されている。トランジスタＴｂ４は、ゲートに制御信号ＣＳ４が入力される。このトランジスタＴｂ４は、主として、データ線８とデータ線８ａとの間の接続を制御するスイッチングトランジスタとして機能する。転送容量Ｃｂ１は、トランジスタＴｂ４と同様、データ線８及びデータ線８ａ間に接続されている。ここで、トランジスタＴｂ４及び転送容量Ｃｂ１は、同一のデータ線８ａに接続されている画素回路４ｃによって共用される。
図１８は、本技術を適用することができる画素回路の構成例を示す図である。図に示す画素回路４ｄは、５つのトランジスタ（駆動トランジスタＤＲＴｒ、トランジスタＷＳＴｒ、トランジスタＴｂ１、トランジスタＴｂ２及びトランジスタＴｂ５）、と、保持容量Ｃsと、ＯＬＥＤとを含んでいる。
駆動トランジスタＤＲＴｒは、ソースが給電線４１に接続され、ドレインはトランジスタＴｂ１を介してＯＬＥＤのアノードに接続され、ＯＬＥＤに流れる電流を制御する。ＯＬＥＤのカソードは電源線４２と接続されている。トランジスタＷＳＴｒは、ゲートが第１走査線５に接続され、ソース及びドレインの一方がデータ線８に接続され、他方が駆動トランジスタＤＲＴｒのゲートに接続されている。トランジスタＴｂ１は、ゲートに制御信号ＣＳ１が入力され、駆動トランジスタＤＲＴｒのドレインとＯＬＥＤのアノードとの間をオン又はオフに制御する。トランジスタＴｂ２は、ゲートに制御信号ＣＳ２が入力され、制御信号ＣＳ２に従ってＯＬＥＤのアノードに、電源線４４の電位であるリセット電位Ｖｒを供給する。トランジスタＴｂ５は、駆動トランジスタＤＲＴｒのゲート・ドレイン間に接続され、ゲートに制御信号ＣＳ５が入力される。トランジスタＴｂ５は、制御信号ＣＳ５に従って駆動トランジスタＤＲＴｒのゲート・ドレイン間をショートさせ、駆動トランジスタＤＲＴｒのしきい値のばらつきを補償する。保持容量Ｃｓは駆動トランジスタＤＲＴｒのゲートと給電線４１との間に接続され、駆動トランジスタＤＲＴｒのゲート・ソース間の電圧Ｖgsを保持する。
本技術は、図５に示す画素回路４に限らず、図１６〜図１８に示したような、電流駆動の発光素子に流れる電流を制御する駆動トランジスタを含んでいる画素回路に対しても適用することができ、前述した効果を得ることができる。なお、データ信号を書込むデータ線（例えば、データ線８）を用いて補正電位を書込むことで、Ｖth補正用の回路を画素回路に別個に設ける必要はなくなるが、データ信号を書込むデータ線とは別に補正電位を書込むための回路が設けられている場合には、該回路による補正電位の書込みに本技術を適用することもできる。
＜４．応用例＞
次に、実施形態等や応用例に係る電気光学装置を適用した電子機器について説明する。電気光学装置は、画素が小サイズで高精細な表示の用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ、スマートメガネ、スマートフォン、デジタルカメラの電子式ビューファインダー等の表示装置に適用することができる。
なお、本技術は、以下のような構成も採ることができる。
（１）
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む 電気光学装置。
（２）
前記補正電位の書込み終了後のデータ線を固定電源に接地する
（１）に記載の電気光学装置。
（３）
前記セレクタスイッチは、複数の前記データ線を単位として入力ノードが共通に接続されており、該共通接続されている入力側には、当該セレクタスイッチに対して前記データ信号を入力するアンプが接続され、該アンプ別に前記グループ分けが行われている
（１）又は（２）に記載の電気光学装置。
（４）
前記画素回路が対応する画素の色別に前記グループ分けが行われている
（１）又は（２）に記載の電気光学装置。
（５）
前記セレクタスイッチは、前記補正電位に続いて時系列で入力される、階調レベルに応じた電位のデータ信号を時分割でサンプリングして前記データ線に書込む
（１）〜（４）の何れかに記載の電気光学装置。
（６）
前記画素回路は、前記データ線と前記駆動トランジスタのゲート電極との間に接続された第１トランジスタと、前記第１トランジスタを介して書込まれたデータ信号の信号電圧を保持する保持容量とをさらに含む
（１）〜（５）の何れかに記載の電気光学装置。
（７）
前記画素回路は、給電線と前記駆動トランジスタとの間に接続された第２トランジスタをさらに含み、前記第２トランジスタは、前記補正電位の書込みの際にオンされる
（１）〜（６）の何れかに記載の電気光学装置。
（８）
前記グループごとの補正電位の書込期間を重畳させる
（１）〜（７）の何れかに記載の電気光学装置。
（９）
前記グループごとの補正電位の書込期間を重畳させない
（１）〜（７）の何れかに記載の電気光学装置。
（１０）
前記グループ分けされた各グループのデータ線の数が同じである
（１）〜（９）の何れかに記載の電気光学装置。
（１１）
前記グループ分けされたグループにおけるデータ線の数が異なる
（１）〜（９）に記載の電気光学装置。
（１２）
（１）に記載の電気光学装置を備える、
電子機器。
（１３）
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタの閾値電圧補正用の補正電位を書込む
電気光学装置の駆動方法。
１・・・有機ＥＬ表示装置、２・・・垂直駆動回路、３・・・水平駆動回路、４・・・画素部、４ａ，４ｂ，４ｃ，４ｄ・・・画素回路、５・・・第１走査線、６・・・第２走査線、７・・・第３走査線、８，８ａ・・・データ線、１０・・・駆動部、３１・・・アンプ、４１・・・給電線、４２・・・電源線、ＳＥＬ１〜ＳＥＬ９・・・セレクタスイッチ、ＤＲＴｒ・・・駆動トランジスタ、ＷＳＴｒ，ＤＳＴｒ，ＡＺＴｒ・・・トランジスタ、Ｃs・・・保持容量、Ｃsub・・・補助容量、ＯＬＥＤ・・・発光素子

Claims (13)

  1. 駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
    前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
    電気光学装置。
  2. 前記補正電位の書込み終了後のデータ線を固定電源に接地する
    請求項１に記載の電気光学装置。
  3. 前記セレクタスイッチは、複数の前記データ線を単位として入力ノードが共通に接続されており、該共通接続されている入力側には、当該セレクタスイッチに対して前記データ信号を入力するアンプが接続され、該アンプ別に前記グループ分けが行われている
    請求項１に記載の電気光学装置。
  4. 前記画素回路が対応する画素の色別に前記グループ分けが行われている
    請求項１に記載の電気光学装置。
  5. 前記セレクタスイッチは、前記補正電位に続いて時系列で入力される、階調レベルに応じた電位のデータ信号を時分割でサンプリングして前記データ線に書込む
    請求項１に記載の電気光学装置。
  6. 前記画素回路は、前記データ線と前記駆動トランジスタのゲート電極との間に接続された第１トランジスタと、前記第１トランジスタを介して書込まれたデータ信号の信号電圧を保持する保持容量とをさらに含む
    請求項１に記載の電気光学装置。
  7. 前記画素回路は、給電線と前記駆動トランジスタとの間に接続された第２トランジスタをさらに含み、前記第２トランジスタは、前記補正電位の書込みの際にオンされる
    請求項１に記載の電気光学装置。
  8. 前記グループごとの補正電位の書込期間を重畳させる
    請求項１に記載の電気光学装置。
  9. 前記グループごとの補正電位の書込期間を重畳させない
    請求項１に記載の電気光学装置。
  10. 前記グループ分けされた各グループのデータ線の数が同じである
    請求項１に記載の電気光学装置。
  11. 前記グループ分けされたグループにおけるデータ線の数が異なる
    請求項１に記載の電気光学装置。
  12. 請求項１に記載の電気光学装置を備える、
    電子機器。
  13. 駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタの閾値電圧補正用の補正電位を書込む
    電気光学装置の駆動方法。
JP2019220844A 2019-12-06 2019-12-06 電気光学装置、電子機器及び駆動方法 Pending JP2021089398A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019220844A JP2021089398A (ja) 2019-12-06 2019-12-06 電気光学装置、電子機器及び駆動方法
CN202080083072.0A CN114746932A (zh) 2019-12-06 2020-10-16 电光装置、电子设备和驱动方法
PCT/JP2020/039021 WO2021111744A1 (ja) 2019-12-06 2020-10-16 電気光学装置、電子機器及び駆動方法
US17/756,445 US20230005421A1 (en) 2019-12-06 2020-10-16 Electro-optical apparatus, electronic equipment, and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019220844A JP2021089398A (ja) 2019-12-06 2019-12-06 電気光学装置、電子機器及び駆動方法

Publications (1)

Publication Number Publication Date
JP2021089398A true JP2021089398A (ja) 2021-06-10

Family

ID=76220245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019220844A Pending JP2021089398A (ja) 2019-12-06 2019-12-06 電気光学装置、電子機器及び駆動方法

Country Status (4)

Country Link
US (1) US20230005421A1 (ja)
JP (1) JP2021089398A (ja)
CN (1) CN114746932A (ja)
WO (1) WO2021111744A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023013247A1 (ja) * 2021-08-02 2023-02-09 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器、及び表示制御方法
WO2023192355A1 (en) * 2022-03-31 2023-10-05 Meta Platforms Technologies, Llc Self-compensation of driving transistor threshold voltage using body effect

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087173A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820258B1 (ko) * 2006-07-25 2008-04-08 디스플레이칩스 주식회사 데이터 구동 장치 및 방법
JP5482393B2 (ja) * 2010-04-08 2014-05-07 ソニー株式会社 表示装置、表示装置のレイアウト方法、及び、電子機器
JP2012255873A (ja) * 2011-06-08 2012-12-27 Sony Corp 表示装置、電子機器、及び、表示装置の駆動方法
JP2013097100A (ja) * 2011-10-31 2013-05-20 Sony Corp 表示装置の駆動回路、表示装置、及び、電子機器
KR102334265B1 (ko) * 2014-12-02 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
JP7090412B2 (ja) * 2017-10-30 2022-06-24 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
JP6673388B2 (ja) * 2018-03-09 2020-03-25 セイコーエプソン株式会社 電気光学装置の駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023013247A1 (ja) * 2021-08-02 2023-02-09 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器、及び表示制御方法
WO2023192355A1 (en) * 2022-03-31 2023-10-05 Meta Platforms Technologies, Llc Self-compensation of driving transistor threshold voltage using body effect

Also Published As

Publication number Publication date
WO2021111744A1 (ja) 2021-06-10
CN114746932A (zh) 2022-07-12
US20230005421A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
KR100829286B1 (ko) 화상 표시 장치
US11545074B2 (en) Display device having configuration for constant current setting to improve contrast and driving method therefor
WO2021111744A1 (ja) 電気光学装置、電子機器及び駆動方法
US11222588B2 (en) Display device
KR20070114646A (ko) 화상표시장치
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR20190053552A (ko) 전계 발광 표시장치와 그 구동 방법
WO2019186857A1 (ja) 表示装置およびその駆動方法
JP2007108380A (ja) 表示装置および表示装置の駆動方法
KR20140064158A (ko) 유기발광 표시장치 및 이의 구동방법
KR20190052822A (ko) 전계 발광 표시장치
US20190164495A1 (en) Display device
CN112470210A (zh) 时钟及电压生成电路和包括时钟及电压生成电路的显示装置
US10971082B2 (en) Data driver and organic light emitting display device including the same
CN114648948A (zh) 显示装置
JP2015184633A (ja) 表示装置及び表示装置の駆動方法
KR20140022345A (ko) 표시 장치, 전자 기기, 구동 방법 및 구동 회로
KR20210085628A (ko) 유기발광 표시장치와 그 구동방법
CN114550655B (zh) 显示装置
US7573442B2 (en) Display, active matrix substrate, and driving method
US20080094425A1 (en) Display device
US10997915B2 (en) Pixel circuit, method for driving, and display device
KR20190062127A (ko) 전계 발광 표시장치
WO2021161677A1 (ja) 表示装置
WO2022124099A1 (ja) 画素回路、表示装置及び駆動方法