CN114746932A - 电光装置、电子设备和驱动方法 - Google Patents
电光装置、电子设备和驱动方法 Download PDFInfo
- Publication number
- CN114746932A CN114746932A CN202080083072.0A CN202080083072A CN114746932A CN 114746932 A CN114746932 A CN 114746932A CN 202080083072 A CN202080083072 A CN 202080083072A CN 114746932 A CN114746932 A CN 114746932A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electro
- pixel
- data
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 239000003086 colorant Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 28
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 25
- 101100207024 Caenorhabditis elegans sel-9 gene Proteins 0.000 description 25
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 101710178035 Chorismate synthase 2 Proteins 0.000 description 2
- 101710152694 Cysteine synthase 2 Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
根据本发明的电光装置包括选择器开关,该选择器开关设置在像素部的每个像素列处布线的每条数据线上,该像素部通过以矩阵形式布置像素电路而形成,该像素电路包括驱动晶体管和发光元件,该发光元件以与经由驱动晶体管供应的电流的大小相对应的亮度发光。选择器开关将输入数据信号写入数据线。选择器开关在针对每个组而不同的定时将用于校正驱动晶体管的阈值电压的校正电位写入分组数据线。
Description
技术领域
本技术涉及电光装置、电子设备和驱动方法。
背景技术
已知使用有机发光二极管(在下文中称为OLED)元件等作为发光元件的电光装置。在该电光装置中,以与扫描线和数据线之间的交叉点处的像素对应的方式设置包括发光元件、晶体管等的像素电路。当将电位与像素的灰度级别相当的数据信号施加到像素电路的晶体管的栅极时,晶体管将与栅极和源极之间的电压相当的电流供应到发光元件,这使得发光元件以与灰度级别相当的亮度发光。
设置在每个像素中的晶体管的阈值电压(在下文中适当地称为Vth)的变化导致流过发光元件的电流变化,这导致图像质量劣化。为了防止图像质量劣化,必须校正Vth的变化。已知通过将用于校正所讨论的晶体管的Vth的变化的校正电位(基准电压)写入晶体管的栅极来校正Vth的变化的技术(例如,参考下面列出的专利文献1)。
引用列表
专利文献
专利文献1:日本专利申请公开第2008-197516号。
发明内容
技术问题
尽管能够在逐像素的基础上校正Vth的变化,但是这样的技术过去不能提供对画面上的图像质量的部分劣化的充分改善效果。
本技术的目的是提供可以改善画面上的图像质量的部分劣化的电光装置、电子设备和驱动方法。
问题的解决方案
本技术是一种电光装置,其包括选择器开关,针对每条数据线设置每个选择器开关,针对包括以矩阵形式布置的像素电路的像素部的每个像素列设置数据线,每个像素电路包括驱动晶体管和发光元件,该发光元件以与经由驱动晶体管供应的电流的大小相当的亮度发光,每个选择器开关将输入数据信号写入数据线。选择器开关在针对每个组而不同的定时将用于校正驱动晶体管的阈值电压的校正电位写入被划分成组的数据线。
另外,本技术是包括上述电光装置的电子设备。
此外,本技术是电光装置的驱动方法。该驱动方法包括:将数据线划分成组,针对包括以矩阵形式布置的像素电路的像素部的每个像素列设置该数据线,每个像素电路包括驱动晶体管和发光元件,该发光元件以与经由驱动晶体管供应的电流的大小相当的亮度发光;以及在针对每个组而不同的定时将用于校正驱动晶体管的阈值电压的校正电位写入数据线。
附图说明
图1是包括本技术适用的有源矩阵驱动电路的有机EL显示装置的框图。
图2是示出有机EL显示装置的像素部的配置的框图。
图3是示意性示出在水平驱动电路与像素电路之间的连接配置的示例的示图。
图4是示出本技术适用的像素电路的配置的示例的示图。
图5是示出从驱动晶体管的Vth校正准备时段到与灰度级别相当的数据信号的写入的像素电路的驱动定时的示例的示图。
图6是用于描述在比较示例中将校正电位写入数据线的示图。
图7是用于描述比较示例中的写入中的串扰图案的示图。
图8是用于描述在Vth校正准备时段期间由电源电位的波动引起的问题的示图。
图9是用于描述电源与数据线之间的寄生电容的示图。
图10是用于描述校正电位写入操作(第一组)的示图。
图11是用于描述校正电位写入操作(第二组)的示图。
图12是用于描述校正电位写入操作(第三组)的示图。
图13是用于描述本实施方式中的校正电位写入定时的示图。
图14是用于描述按颜色划分成组的示图。
图15是用于描述以另一方式划分成组的示图。
图16是示出本技术适用的像素电路的配置的示例的示图。
图17是示出本技术适用的像素电路的配置的示例的示图。
图18是示出本技术适用的像素电路的配置的示例的示图。
具体实施方式
下面将描述的实施方式是本技术的优选具体示例并且具有各种技术上的优选限制。然而,本技术的范围不限于这些实施方式,除非在以下描述中另有规定。此外,在以下描述中,相同的名称和参考标记表示相同或相似的部件,并且将适当地省略多余的描述。将按照以下顺序给出本技术的描述。
<1.本技术适用的电光装置>
“1-1.电光装置的配置”
“1-2.水平驱动电路的配置”
“1-3.像素电路的配置”
“1-4.基本电路操作”
“1-5.改进”
<2.本技术的实施方式>
<3.修改示例>
<4.应用示例>
<1.本技术适用的电光装置>
“1-1.电光装置的配置”
本技术适用于具有图1所示的有源矩阵驱动电路的有机EL显示装置1(电光装置)。有机EL显示装置1包括显示面板1A和控制显示面板1A的操作的控制电路(未示出)。
数字图像数据与数据同步信号同步地供应至控制电路。图像数据是例如通过8位定义要在显示面板1A上显示的图像的像素的灰度级别的数据。此外,同步信号是指包括垂直同步信号、水平同步信号和点时钟信号的信号。控制电路基于同步信号生成各种控制信号并且将这些控制信号供应至显示面板1A。此外,控制电路包括电压生成电路。电压生成电路将各种电位供应至显示面板1A。此外,控制电路基于图像数据生成模拟图像信号。
如图1所示,显示面板1A具有形成在半导体衬底(诸如硅衬底)上的垂直驱动电路2、水平驱动电路3和像素部4。多条扫描线从垂直驱动电路2水平延伸至像素部4,并且多条数据线从水平驱动电路3垂直延伸至像素部4。
如图2所示,像素部4具有以矩阵形式布置的像素电路。然后,在像素部4中,在像素电路的矩阵布置中,针对每个像素行在行方向(像素行中的像素布置的方向)上设置有3条扫描线(第一扫描线5、第二扫描线6和第三扫描线7)。此外,在像素电路的矩阵布置中,针对每个像素列在列方向(像素列中的像素布置的方向)上设置数据线8。应注意,如R(红色)、B(蓝色)以及G(绿色)所示,对应于三原色像素的像素电路设置在像素部4中。这三个像素表示彩色图像的一个点。应注意,用于表示一个点的像素的组合不限于此,并且可以添加用于提高亮度的W(白色)像素。可选地,可以添加用于扩大颜色再现范围的补色像素。
每个第一扫描线5、每个第二扫描线6以及每个第三扫描线连接至垂直驱动电路2的对应行的输出端。每条数据线8连接至水平驱动电路3的对应列的输出端。
垂直驱动电路2包括移位寄存器电路等。当与灰度级别相当的数据信号被写入像素部4的每个像素电路时,垂直驱动电路2通过顺序地将写入扫描信号WS供应至每个第一扫描线5来逐行地旋转扫描(线顺序扫描)像素部4的每个像素电路。此外,垂直驱动电路2通过将第一控制信号DS供应至第二扫描线6来控制像素电路发光或不发光(消光)。此外,垂直驱动电路2通过将第二控制信号AZ供应至第三扫描线7在非发光时段期间控制像素电路不发光。
水平驱动电路3选择性地将与上述灰度级别相当的数据信号的信号电位(信号电压Vdata)和校正电位(基准电压Vofs)作为数据信号写入每条数据线8。即,信号电压Vdata是与灰度级别(亮度)相当的电压。在执行稍后描述的阈值校正操作时,使用基准电压Vofs。
本技术的特征在于水平驱动电路3的具体电路操作,并且稍后将给出其详细描述。
从水平驱动电路3输出的数据信号以通过由垂直驱动电路2扫描选择的像素行为单位经由每条数据线8写入像素部4的每个像素电路。即,水平驱动电路3采用在逐行(逐线)的基础上顺序地写入数据信号的线顺序写入作为驱动方式。
然后,垂直驱动电路2和水平驱动电路3包括在驱动电路10中,该驱动电路10驱动像素部4对每个像素电路执行稍后将描述的数据信号至保持电容的写入操作、阈值校正操作、迁移率校正操作以及自举操作。
“1-2.水平驱动电路的配置”
图3是示意性示出在水平驱动电路与像素电路之间的连接配置的示例的示图。如前所述,像素电路在行方向(图3中的水平)和列方向(图3中的垂直)上以阵列形式连接,并且将R(红色)、B(蓝色)和G(绿色)3个像素视为单元。在所示的示例中,一个单元(一个画面)包括在行方向上的N个像素电路和在列方向上的M个像素电路。每个像素电路连接至在列方向上延伸的数据线8。对于数据线8,与亮度相当的数据信号电位(信号电压Vdata)和校正电位(基准电压Vofs)相对于以矩阵形式布置的像素电路逐线垂直写入。
然后,如图3所示,在水平驱动电路3中,输入电压从放大器31被给予至像素部4中的N条数据线8中的每一条,其中,一条数据线8用作一个单元。
由放大器31给予的输入电压是给定DC电压的基准电压Vofs和在该基准电压Vofs之后按时间顺序输入的N列的信号电压(灰度级别电压)Vdata。在放大器31的前级侧,例如,设置用于将数字信号转换成模拟信号的DA转换器(未示出),并且DA转换器的输出DACout被输入到放大器31的非反相(+)输入端子。
DA转换器包括在将基准电压Vofs和信号电压Vdata供应到水平驱动电路3的信号供应源中。放大器31的反相(-)输入端子和输出端子彼此电连接并且包括在包括DA转换器的信号供应源的输出级中。
通常,像素部4的N条数据线8中的每一条一一对应地设置一个信号供应源。相反,如在水平驱动电路3中,针对每9条数据线8设置一个信号供应源作为一个单元,使得可以显著减少信号供应源(即,DA转换器和放大器31)的数量,这是有利的,因为可以简化系统电路配置。
水平驱动电路3具有选择器开关(选择器开关SEL1至SEL9),每个选择器开关对应于9条数据线8中的一条。选择器开关SEL1至SEL9与数据线8一起被包括在选择器电路中并且对从放大器31输入的基准电压Vofs进行采样并且将基准电压Vofs写入数据线8。此外,选择器开关SEL1至SEL9对在基准电压Vofs之后从放大器31按时间顺序输入的信号电压Vdata以分时的方式进行采样,并且将信号电压Vdata写入相应的数据线8。
选择器开关SEL1至SEL9各自包括例如使用p沟道晶体管等的模拟开关(传输开关)。然后,选择器开关SEL1至SEL9通过响应于经由连接至相应选择器开关的控制线(未示出)供应的选择脉冲(例如,由水平驱动电路或控制电路生成)执行开关操作(接通/关断操作)对基准电压Vofs和信号电压Vdata进行采样和保持。
如上所述,当数据信号被写入像素电路时,水平驱动电路3接通连接到该像素电路的选择器线。即,通过接通选择器开关SEL1,数据信号可以被写入像素R1、R4等,并且接下来通过接通选择器开关SEL2,数据信号可以被写入像素B1、B4等。当在水平时段期间数据信号Vdata被写入直到选择器开关SEL9时,对一条水平线的写入完成,并且针对每条垂直线重复该操作。
应注意,尽管示出了每单位设置N个水平像素电路并且每单位设置M个垂直像素电路并且每9个选择器开关(选择器开关SEL1至SEL9)连接至一个放大器31(放大器的数量:N/9)的配置,但是连接至放大器31的选择器开关的数量不限于此。即,用于每条放大器线(放大器31的输出线)的数据线8的数量可以是9以外的数量。
“1-3.像素电路的配置”
图4示出了一个像素的像素电路4a。像素电路4a连接到来自垂直驱动电路2的第一扫描线5、第二扫描线6和第三扫描线7以及来自水平驱动电路3的数据线8。像素电路4a包括4个晶体管(驱动晶体管DRTr、晶体管WSTr、晶体管DSTr和晶体管AZTr)、保持电容Cs、辅助电容Csub和OLED。应注意,这里使用p沟道晶体管作为4个晶体管。即,像素电路4a包括4个p沟道晶体管和2个电容。
驱动晶体管DRTr的源极经由晶体管DSTr连接至馈电线41,并且漏极连接至OLED的阳极,并且控制流过OLED的电流。高电位电源(VCCP)被馈送至馈电线41。OLED的阴极连接至用作公共电极的电源线42,并被设定为低电位电源(Vss)。
晶体管WSTr(第一晶体管)的栅极连接至第一扫描线5,源极和漏极中的一个连接至数据线8,并且源极和漏极中的另一个连接至驱动晶体管DRTr的栅极。晶体管WSTr响应于写入扫描信号WS将数据线电位(灰度级别电位)写入驱动晶体管DRTr的栅极。
晶体管DSTr(第二晶体管)的栅极连接至第二扫描线6,源极和漏极中的一个连接至馈电线41,并且源极和漏极中的另一个连接至驱动晶体管DRTr的源极,并且控制对驱动晶体管DRTr的电源供应。
晶体管AZTr(第三晶体管)的栅极连接至第三扫描线7,源极和漏极中的一个连接至驱动晶体管DRTr的漏极和OLED的阳极,并且源极和漏极中的另一个连接至电源线42。
保持电容Cs连接在驱动晶体管DRTr的栅极与源极之间并且保持DRTr的栅极至源极电压Vgs。辅助电容Csub连接在驱动晶体管DRTr的源极与固定电源(Vss)的节点之间并且具有抑制驱动晶体管DRTr的源极电压的变化并且使驱动晶体管DRTr的栅极至源极电压Vgs达到驱动晶体管DRTr的阈值电压Vth的作用。
“1-4.基本电路操作”
在具有以上配置的有机EL显示装置1中,通过由驱动晶体管DRTr控制的电流控制每个像素电路4a中的OLED的发光亮度。因此,如果驱动晶体管DRTr的阈值电压Vth在每个像素电路4a中变化,则发光亮度从一个像素到另一像素变化,这导致画面均匀性的损失。因此,有机EL显示装置1与线顺序扫描一起执行降低由驱动晶体管DRTr的阈值电压Vth的变化引起的发光亮度的变化的Vth校正操作。
用于校正驱动晶体管DRTr的Vth的时段包括Vth校正准备时段和Vth校正时段。Vth校正准备是指驱动晶体管DRTr的栅极电压的初始化和驱动晶体管DRTr的源极电压的初始化。Vth校正是指使驱动晶体管DRTr的栅极至源极电压Vgs接近驱动晶体管DRTr的阈值电压Vth的校正操作。
图5是示出从驱动晶体管DRTr的Vth校正准备时段到与灰度级别相当的数据信号的写入的像素电路4a的驱动定时的示例的示图。首先,当进入用于线顺序扫描的新场时,发生向Vth校正准备时段的转变。在Vth校正准备时段期间,基准电压Vofs由水平驱动电路3写入数据线8。在这种状态下,晶体管WSTr(参考图4)通过来自垂直驱动电路2的写入扫描信号WS导通,这将驱动晶体管DRTr的栅极电压Vg带到基准电压Vofs并且初始化(重置)栅极电压Vg。此时,晶体管DSTr通过来自垂直驱动电路2的第一控制信号DS导通,这将驱动晶体管DRTr的源极电压带到电源电压VCCP并且初始化(重置)源极电压。这完成了Vth校正准备。
当完成Vth校正准备时,发生向Vth校正时段的转变。在Vth校正时段期间,晶体管DSTr通过来自垂直驱动电路2的第一控制信号DS关断。这使驱动晶体管DRTr的源极电压开始下降,并且栅极至源极电压Vgs收敛至阈值电压Vth。与该阈值电压Vth对应的电压由保持电容Cs保持。应注意,在Vth校正时段期间,水平驱动电路3将要写入数据线8的电压从基准电压Vofs切换到信号电压Vdata。
通过保持电容Cs保持与阈值电压Vth对应的电压,抑制了在由信号电压Vdata驱动驱动晶体管DRTr时,流过驱动晶体管DRTr的漏极至源极电流Ids对阈值电压Vth的依赖性。
应注意,虽然这里没有描述,但是如上所述,包括垂直驱动电路2和水平驱动电路3的驱动电路10驱动像素部4以进一步执行迁移率校正操作以及自举操作。迁移率校正操作是与驱动晶体管DRTr的迁移率的大小相当的校正在驱动晶体管DRTr的栅极与源极之间保持的电压Vgs的操作。自举操作是在保持通过保持电容Cs保持的栅极至源极电压Vgs(即,保持电容Cs两端的电压)的同时改变驱动晶体管DRTr的栅极电位Vg和源极电位Vs的操作。
“1-5.改进”
图6是用于描述在比较示例中将校正电位写入数据线8的示图。以上水平驱动电路3在Vth校正准备时段期间将基准电压Vofs在一个操作中写入单个水平线上的数据线8。即,如图6所示,水平驱动电路3同时接通连接至相应放大器31的所有选择器开关SEL1至SEL9。这导致由以下将描述的串扰引起的图像质量劣化。
图7是用于描述比较示例中的写入中的串扰图案的示图。例如,如图7所示,假设当在画面的中心部分显示窗口时,用白色图案显示窗口的外部部分并且用黑色图案显示窗口的内部部分。在这种情况下,发生以下现象:由于在Vth校正准备时段期间电源(在本示例中为VCCP)电位的波动,白色层部分LA1(仅包括白色图案的线区域)比窗口层部分(包括黑色图案的线区域)LA2显示得更暗。即,即使在从水平驱动电路3向数据线8写入相同亮度的数据信号Vdata的情况下,也会发生亮度从一个像素行到另一像素行变化的现象。下面将给出其原因的描述。
图8是用于描述在Vth校正准备时段期间由电源电位的波动引起的问题的示图。应注意,在图8中,Vdata(白色)是当以给定亮度发光时写入数据线8的电压,并且Vdata(黑色)是当发黑色光时写入数据线8的电压。这也适用于在以上描述中使用的图5。此外,将描述电压大小关系为Vdata(白色)<Vofs<Vdata(黑色)的情况。
在白色层部分LA1的Vth校正准备时段期间,从前一垂直线上的数据信号的信号电位(信号电压Vdata(白色))到校正电位(基准电压Vofs)的电位变化同时发生在一个水平线上。该电位变化经由VCCP与DATA之间(电源VCCP的馈电线41与数据线8之间)的寄生电容C(vccp-data)(参考图6和图9)引起如图8中的粗虚线波形所示的VCCP电源的波动。
同时,在窗口层部分LA2中,从前一垂直线上的数据信号的信号电位(信号电压Vdata(黑色))到校正电位(基准电压Vofs)的电位变化和从前一垂直线上的数据信号的信号电位(信号电压Vdata(白色))到校正电位(基准电压Vofs)的电位变化发生(具体地,发生到相同程度),最终抵消该条水平线上的电源波动。因此,VCCP波形如粗线(实线)所示,并且是与白色层部分LA1中的VCCP电源波动不同的VCCP电源波动。
由于白色层部分LA1与窗口层部分LA2之间的VCCP电位差,驱动晶体管DRTr的源极电压Vs在Vth校正的开始处变化。即,由于驱动晶体管DRTr的栅极至源极电压Vgs的变化,显示了如图7所示的画面。应当注意,即使在电压大小关系为Vofs<Vdata(白色)<Vdata(黑色)的情况下,也可以通过类似的原因来解释。
即,如图6所示,由于在一个操作中将基准电压Vofs写入一条水平线,因此可能发生VCCP电位波动,这可能导致串扰。本技术可以改善以这种方式发生的图像质量的劣化。
<2.本技术的实施方式>
根据本技术的实施方式的有机EL显示装置1在以上配置中将数据线8划分成组,并且在针对每个组而不同的定时写入用于校正驱动晶体管DRTr的Vth的校正电位(基准电压Vofs)。下面将参考附图给出描述。
图10至图12是用于描述基准电压Vofs的写入操作的示图。图13是用于描述本实施方式中的基准电压Vofs的写入定时的示图。将参考图10至图13给出数据线8基于放大器被划分成组的情况的描述。应注意,这里将描述通过基于放大器将数据线8划分成3组来执行写入的情况。这里,组的数量仅需要是2或更多,并且可以是除了3之外的数量。
首先,如图10和图13所示,当Vth校正准备时段开始时,连接到第一组的数量等于“n/3”的放大器31的选择器开关SEL1至SEL9从关断状态接通。这使基准电压Vofs被写入连接至第一组的选择器开关SEL1至SEL9的第一组的数据线8。应注意,连接至第二组和第三组的数量等于“2n/3”的放大器31的第二组和第三组的选择器开关SEL1至SEL9保持关断,并且已经写入先前垂直线上的数据线8的信号电压Vdata未发生变化。这里,如图10所示,使在信号电压Vdata在一个操作中写入时变成基准电压Vofs时的VCCP与DATA之间的寄生电容C(vccp-data)表示为Cp,Cp/3有助于VCCP波动,这减少了在一个操作中写入时的VCCP变化。具体地,峰值的波动减小到1/3。
接下来,如图11和图13所示,在之前已经写入基准电压Vofs的第一组的选择器开关SEL1至SEL9接通并且保持接地至基准电压Vofs的同时,连接至不同组的第二组的数量等于“n/3”的放大器31的第二组的选择器开关SEL1至SEL9从关断状态接通。这使基准电压Vofs被写入连接至第二组的选择器开关SEL1至SEL9的第二组的数据线8。这里,连接至剩余的第三组的数量等于“n/3”的放大器31的第三组中的选择器开关SEL1至SEL9保持关断,并且已经写入先前垂直线上的数据线8的信号电压Vdata未发生变化。同时,即使在基准电压Vofs的写入结束之后,第一组的选择器开关SEL1至SEL9也固定在接通状态。
此时,如图11所示,影响第二组的VCCP波动的寄生电容与上述第一组的情况一样是Cp/3。然而,第一组的选择器开关SEL1至SEL9即使在写入结束之后也接地至固定电源(具体地,电压Vofs),这有助于VCCP变化的额外抑制。这比在以上第一组中更多地减少VCCP波动。这里,如果减小VCCP与另一固定电源之间的Cp对寄生电容Cp_VCC的比率,则减小VCCP波动。第一组的选择器开关SEL1到SEL9即使在写入结束之后与固定电源的接地转换成额外更大的Cp_VCC。因此,Cp与Cp_VCC的比率减小,这减小了VCCP波动。应注意,选择器开关接地的固定电源可以是基准电压Vofs之外的电源。此外,可以通过除了选择器开关SEL1至SEL9之外的方式实现接地。
最后,如图12和图13所示,在第一组和第二组的选择器开关SEL1至SEL9接通并且保持接地至基准电压Vofs的同时,连接到剩余的第三组的数量等于“n/3”的放大器31的第三组中的选择器开关SEL1至SEL9从关断状态接通。然后,基准电压Vofs被写入连接到第三组的选择器开关SEL1至SEL9的第三组的数据线8。出于与第二组的情况类似的原因,这比在以上第二组的情况中更多地减少VCCP波动。
应注意,如图13所示,在Vth校正准备时段期间,晶体管DSTr通过第一控制信号DS导通。即,当写入基准电压Vofs时,晶体管DSTr导通。这使驱动晶体管DRTr的电极中的一个经由晶体管DSTr接地至固定电源(具体地,VCCP),这使得可以额外增加Cp_VCC。因此,可以通过减小上述Cp与Cp_VCC的比率来减小VCCP波动。应注意,晶体管DSTr可以在Vth校正准备时段期间关断。
因此,如图13的粗虚线波形所示,VCCP变化作为整体被抑制,这使得可以抑制以上串扰的发生。基于逐个组的写入可以抑制波动的峰值,并且以重叠方式写入可以减小消除波动所需的时间长度。划分数量和写入定时被设置为与Vth校正准备时段等的可允许的时间长度相当。
应当注意,不需要按照从第一组到第二组到第三组的顺序来执行写入。例如,可以按照从第一组到第三组到第二组的顺序来执行写入。此外,在Vth校正准备时段期间相应组的基准电压Vofs的写入时段可以彼此重叠或者可以彼此不重叠。即,可以在消除先前组的电源波动之前或之后执行写入。
将数据线8划分成组的方式不限于基于放大器划分成组。如图14所示,数据线8可以基于像素电路所对应的像素颜色被划分成组。此外,数据线8可以如图15所示被不规则地划分成组,而不是将它们规则地划分,即,基于放大器、颜色等将它们划分成组。此外,如在上述情况下,数据线8的数量在每个组中可以是相同的。可替代地,数据线8的数量可以在所划分的组之间不同。即,数据线8仅需要划分为两组或更多组。在任何情况下,如在基于上述放大器划分成组的情况下,可以抑制串扰的发生。
如上所述,有机EL显示装置1可以通过逐组地将用于校正驱动晶体管DRTr的Vth的校正电位写入被划分成组的数据线8来抑制电源波动。这抑制了由画面上部分发生的电源波动引起的亮度变化,这使得可以改善图像质量的劣化。因为固定电源在写入校正电位之后接地,所以与固定电源不接地的情况(具体地,在选择器开关SEL1至SEL9在写入之后关断的情况)相比,可以减小电源波动。选择器开关SEL1至SEL9对与在校正电位之后按时间顺序输入的灰度级别相当的数据信号的信号电压以分时的方式进行采样,并且将信号电压写入数据线8,这使得不必形成用于将校正电位写入像素电路4a的新电路。
<3.修改示例>
尽管已经具体描述了本技术的实施方式,但是本技术不限于以上实施方式中的每一个,并且可以做出基于本技术的技术构思的各种修改。例如,可以进行诸如接下来将描述的各种修改。另外,可以适当地组合接下来将描述的修改的自由选择的一个或多个方面。另外,在不脱离本技术的主旨的情况下,可以组合上述实施方式的配置、方法、处理、形状、材料、值等。
在上述实施例中,仅使用p沟道晶体管作为晶体管。然而,可以仅使用n沟道晶体管作为晶体管。另外,p沟道晶体管和n沟道晶体管可以适当地组合。
尽管作为发光元件的OLED在上述实施方式中被示出为电光元件,但是也可以使用以与电流相当的亮度发光的任何其他元件,诸如无机发光二极管或发光二极管(LED)。
尽管在以上实施方式中示出了通过逐线写入来执行对水平线的所有像素电路的写入的情况,但是本技术不限于此,并且一条线可以被划分成多个部分(例如,两个相等的部分),使得执行对每个部分的写入。
尽管在上述实施方式中图4中的像素电路4a被示出为本技术适用的像素电路,但是像素电路不限于此。例如,本技术可以应用于以下像素电路。
图16是示出本技术适用的像素电路的配置的示例的示图。在图16中示出的像素电路4b包括四个晶体管(驱动晶体管DRTr、晶体管WSTr、晶体管DSTr以及晶体管Ta1)、保持电容Cs、传输电容Ca1以及OLED。应注意,n沟道晶体管在这里用作驱动晶体管DRTr。
驱动晶体管DRTr的漏极经由晶体管DSTr连接至馈电线41,并且源极连接至OLED的阳极,并且控制流过OLED的电流。OLED的阴极连接至电源线42。晶体管WSTr的栅极连接至第一扫描线5,源极和漏极中的一个连接至数据线8,并且源极和漏极中的另一个连接至驱动晶体管DRTr的栅极。晶体管DSTr的栅极连接至第二扫描线6,源极和漏极中的一个连接至馈电线41,并且源极和漏极中的另一个连接至驱动晶体管DRTr的漏极,并且控制对驱动晶体管DRTr的电源供应。晶体管Ta1的栅极连接至控制线(供应控制信号SA1的控制线),源极和漏极中的一个连接至驱动晶体管DRTr的源极和OLED的阳极,并且源极和漏极中的另一个连接至电源线43。应当注意,传输电容Ca1并联连接至晶体管Ta1。晶体管Ta1响应于控制信号SA1起到初始化或感测位于驱动晶体管DRTr与OLED之间的节点的作用。保持电容Cs连接在驱动晶体管DRTr的栅极与源极之间并且保持驱动晶体管DRTr的栅极至源极电压Vgs。
图17是示出本技术适用的像素电路的配置的示例的示图。在图17中示出的像素电路4c的连接配置包括六个晶体管(驱动晶体管DRTr、晶体管WSTr、晶体管Tb1、晶体管Tb2、晶体管Tb3和晶体管Tb4)、保持电容Cs、传输电容Cb1和OLED。
驱动晶体管DRTr的源极连接至馈电线41,并且漏极经由晶体管Tb1连接至OLED的阳极,并且控制流过OLED的电流。OLED的阴极连接至电源线42。晶体管WSTr的栅极连接至第一扫描线5,源极和漏极中的一个连接至数据线8a,并且源极和漏极中的另一个连接至驱动晶体管DRTr的栅极。控制信号CS1被输入到晶体管Tb1的栅极以控制在驱动晶体管DRTr的漏极与OLED的阳极之间的区域被导通或关断。控制信号CS2被输入到晶体管Tb2的栅极,并且晶体管Tb2根据控制信号CS2将作为电源线44的电位的复位电位Vr提供给OLED的阳极。复位电位Vr与公共电位Vss之间的差值被设置为低于OLED的发光阈值。晶体管Tb3的源极和漏极中的一个连接至数据线8a,并且源极和漏极中的另一个连接至驱动晶体管DRTr的漏极。控制信号CS3被赋予晶体管Tb3的栅极。晶体管Tb3用作控制驱动晶体管DRTr的栅极与源极之间的连接的开关晶体管。
晶体管Tb4的源极和漏极中的一个连接至数据线8,并且源极和漏极中的另一个连接至数据线8a。控制信号CS4被输入到晶体管Tb4的栅极。晶体管Tb4主要用作控制数据线8与数据线8a之间的连接的开关晶体管。传输电容Cb1与晶体管Tb4一样连接在数据线8与数据线8a之间。这里,晶体管Tb4和传输电容Cb1由连接到同一数据线8a的像素电路4c共享。
图18是示出本技术适用的像素电路的配置的示例的示图。在图18中示出的像素电路4d包括五个晶体管(驱动晶体管DRTr、晶体管WSTr、晶体管Tb1、晶体管Tb2、以及晶体管Tb5)、保持电容Cs以及OLED。
驱动晶体管DRTr的源极连接至馈电线41,并且漏极经由晶体管Tb1连接至OLED的阳极,并且控制流过OLED的电流。OLED的阴极连接至电源线42。晶体管WSTr的栅极连接至第一扫描线5,源极和漏极中的一个连接至数据线8,并且源极和漏极中的另一个连接至驱动晶体管DRTr的栅极。控制信号CS1被输入到晶体管Tb1的栅极以控制驱动晶体管DRTr的漏极与OLED的阳极之间的区域被导通或关断。控制信号CS2被输入到晶体管Tb2的栅极,并且晶体管Tb2根据控制信号CS2将作为电源线44的电位的复位电位Vr提供给OLED的阳极。晶体管Tb5连接在驱动晶体管DRTr的栅极与漏极之间,并且控制信号CS5被输入到晶体管Tb5的栅极。晶体管Tb5根据控制信号CS5使驱动晶体管DRTr的栅极与漏极之间的区域短路,并且补偿驱动晶体管DRTr的阈值的变化。保持电容Cs连接在驱动晶体管DRTr的栅极与馈电线41之间,并且保持驱动晶体管DRTr的栅极至源极电压Vgs。
本技术不仅适用于图5所示的像素部4,而且适用于如图16至图18所示的包括控制流过电流驱动发光元件的电流的驱动晶体管的像素电路,并且提供上述有益效果。应注意,通过使用用于写入数据信号的数据线(例如,数据线8)写入校正电位消除了单独设置用于校正Vth的像素电路的需要。然而,在用于写入校正电位的电路与用于写入数据信号的数据线分开设置的情况下,本技术还适用于通过电路写入校正电位。
<4.应用示例>
接下来,将给出应用根据实施方式等或应用示例的电光装置的电子设备的描述。电光装置适用于使用小像素的高清晰度显示。因此,电子设备适用作头戴式显示器、智能眼镜、智能电话、数码相机的电子取景器等的显示装置。
应注意,本技术还可以具有以下配置。
(1)
一种电光装置,包括:
选择器开关,针对每条数据线设置每个选择器开关,针对包括以矩阵形式布置的像素电路的像素部的每个像素列设置该数据线,每个像素电路包括驱动晶体管和发光元件,该发光元件以与经由驱动晶体管供应的电流的大小相当的亮度发光,每个选择器开关将输入数据信号写入数据线,其中,
选择器开关在针对每个组而不同的定时将用于校正驱动晶体管的阈值电压的校正电位写入被划分成组的数据线。
(2)
根据特征(1)的电光装置,其中,
已经被写入校正电位的数据线接地至固定电源。
(3)
根据特征(1)或(2)的电光装置,其中,
选择器开关的输入节点针对多条数据线中的每一条连接在一起,用于将数据信号输入至选择器开关的放大器连接至输入节点连接在一起的输入侧,并且数据线基于放大器被划分成组。
(4)
根据特征(1)或(2)的电光装置,其中,
数据线基于像素电路所对应的像素颜色被划分成组。
(5)
根据特征(1)至(4)中任一项的电光装置,其中,
选择器开关以分时的方式对在所述校正电位之后按时间顺序输入的并且其电位与灰度级别相当的数据信号进行采样,并且将采样的数据信号写入数据线。
(6)
根据特征(1)至(5)中任一项的电光装置,其中,
每个像素电路进一步包括:
第一晶体管,连接在数据线与驱动晶体管的栅电极之间;以及保持电容,适于保持经由第一晶体管写入的数据信号的信号电压。
(7)
根据特征(1)至(6)中任一项的电光装置,其中,
每个像素电路进一步包括连接在馈电线与驱动晶体管之间的第二晶体管,并且
当写入校正电位时第二晶体管导通。
(8)
根据特征(1)至(7)中任一项的电光装置,其中,
相应组的校正电位的写入时段重叠。
(9)
根据特征(1)至(7)中任一项的电光装置,其中,
相应组的校正电位的写入时段不重叠。
(10)
根据特征(1)至(9)中任一项的电光装置,其中,
数据线的数量在所划分的组中的每一个中相同。
(11)
根据特征(1)至(9)中任一项的电光装置,其中,
数据线的数量在所划分的组之间不同。
(12)
一种电子设备,包括:
根据特征(1)的电光装置。
(13)
一种电光装置的驱动方法,该驱动方法包括:
将数据线划分成组,针对包括以矩阵形式布置的像素电路的像素部的每个像素列设置该数据线,每个像素电路包括驱动晶体管和发光元件,该发光元件以与经由驱动晶体管供应的电流的大小相当的亮度发光;以及
在针对每个组而不同的定时将用于校正驱动晶体管的阈值电压的校正电位写入数据线。
参考标记列表
1:有机EL显示装置
2:垂直驱动电路
3:水平驱动电路
4:像素部
4a、4b、4c、4d:像素电路
5:第一扫描线
6:第二扫描线
7:第三扫描线
8、8a:数据线
10:驱动部
31:放大器
41:馈电线
42:电源线
SEL1至SEL9:选择器开关
DRTr:驱动晶体管
WSTr、DSTr、AZTr:晶体管
Cs:保持电容
Csub:辅助电容
OLED:发光元件。
Claims (13)
1.一种电光装置,包括:
选择器开关,针对每条数据线设置所述选择器开关,针对包括以矩阵形式布置的像素电路的像素部的每个像素列设置所述数据线,所述像素电路包括驱动晶体管和发光元件,所述发光元件以与经由所述驱动晶体管供应的电流的大小相当的亮度发光,所述选择器开关将输入数据信号写入所述数据线,其中,
所述选择器开关在针对每个组而不同的定时将用于校正所述驱动晶体管的阈值电压的校正电位写入被划分成组的所述数据线。
2.根据权利要求1所述的电光装置,其中,
已经被写入所述校正电位的所述数据线接地至固定电源。
3.根据权利要求1所述的电光装置,其中,
所述选择器开关的输入节点针对多条所述数据线中的每一条连接在一起,用于将所述数据信号输入至所述选择器开关的放大器连接至所述输入节点连接在一起的输入侧,并且所述数据线基于所述放大器被划分成所述组。
4.根据权利要求1所述的电光装置,其中,
所述数据线基于所述像素电路所对应的像素颜色被划分成所述组。
5.根据权利要求1所述的电光装置,其中,
所述选择器开关以分时的方式对在所述校正电位之后按时间顺序输入的并且其电位与灰度级别相当的数据信号进行采样,并且将采样的数据信号写入所述数据线。
6.根据权利要求1所述的电光装置,其中,
所述像素电路进一步包括:
第一晶体管,连接在所述数据线与所述驱动晶体管的栅电极之间;以及
保持电容,适于保持经由所述第一晶体管写入的所述数据信号的信号电压。
7.根据权利要求1所述的电光装置,其中,
所述像素电路进一步包括连接在馈电线与所述驱动晶体管之间的第二晶体管,并且
当写入所述校正电位时所述第二晶体管导通。
8.根据权利要求1所述的电光装置,其中,
相应组的校正电位的写入时段重叠。
9.根据权利要求1所述的电光装置,其中,
相应组的校正电位的写入时段不重叠。
10.根据权利要求1所述的电光装置,其中,
所述数据线的数量在所划分的组中的每一个中相同。
11.根据权利要求1所述的电光装置,其中,
所述数据线的数量在所划分的组之间不同。
12.一种电子设备,包括:
根据权利要求1所述的电光装置。
13.一种电光装置的驱动方法,所述驱动方法包括:
将数据线划分成组,针对包括以矩阵形式布置的像素电路的像素部的每个像素列设置所述数据线,所述像素电路包括驱动晶体管和发光元件,所述发光元件以与经由所述驱动晶体管供应的电流的大小相当的亮度发光;以及
在针对每个组而不同的定时将用于校正所述驱动晶体管的阈值电压的校正电位写入所述数据线。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019220844A JP2021089398A (ja) | 2019-12-06 | 2019-12-06 | 電気光学装置、電子機器及び駆動方法 |
JP2019-220844 | 2019-12-06 | ||
PCT/JP2020/039021 WO2021111744A1 (ja) | 2019-12-06 | 2020-10-16 | 電気光学装置、電子機器及び駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114746932A true CN114746932A (zh) | 2022-07-12 |
Family
ID=76220245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080083072.0A Pending CN114746932A (zh) | 2019-12-06 | 2020-10-16 | 电光装置、电子设备和驱动方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230005421A1 (zh) |
JP (1) | JP2021089398A (zh) |
CN (1) | CN114746932A (zh) |
WO (1) | WO2021111744A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024087173A1 (zh) * | 2022-10-28 | 2024-05-02 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2023013247A1 (zh) * | 2021-08-02 | 2023-02-09 | ||
US20230317012A1 (en) * | 2022-03-31 | 2023-10-05 | Meta Platforms Technologies, Llc | Self-compensation of driving transistor threshold voltage using body effect |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100820258B1 (ko) * | 2006-07-25 | 2008-04-08 | 디스플레이칩스 주식회사 | 데이터 구동 장치 및 방법 |
JP5482393B2 (ja) * | 2010-04-08 | 2014-05-07 | ソニー株式会社 | 表示装置、表示装置のレイアウト方法、及び、電子機器 |
JP2012255873A (ja) * | 2011-06-08 | 2012-12-27 | Sony Corp | 表示装置、電子機器、及び、表示装置の駆動方法 |
JP2013097100A (ja) * | 2011-10-31 | 2013-05-20 | Sony Corp | 表示装置の駆動回路、表示装置、及び、電子機器 |
KR102334265B1 (ko) * | 2014-12-02 | 2021-12-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
JP7090412B2 (ja) * | 2017-10-30 | 2022-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
JP6673388B2 (ja) * | 2018-03-09 | 2020-03-25 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
-
2019
- 2019-12-06 JP JP2019220844A patent/JP2021089398A/ja active Pending
-
2020
- 2020-10-16 US US17/756,445 patent/US20230005421A1/en active Pending
- 2020-10-16 WO PCT/JP2020/039021 patent/WO2021111744A1/ja active Application Filing
- 2020-10-16 CN CN202080083072.0A patent/CN114746932A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024087173A1 (zh) * | 2022-10-28 | 2024-05-02 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021111744A1 (ja) | 2021-06-10 |
JP2021089398A (ja) | 2021-06-10 |
US20230005421A1 (en) | 2023-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11545074B2 (en) | Display device having configuration for constant current setting to improve contrast and driving method therefor | |
CN109308879B (zh) | 有机发光显示器和感测其劣化的方法 | |
US8054298B2 (en) | Image displaying apparatus and image displaying method | |
US8471838B2 (en) | Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit | |
KR102079839B1 (ko) | 표시 장치, 표시 장치의 구동 방법 및 전자 기기 | |
CN109785796B (zh) | 电致发光显示装置及其驱动方法 | |
CN112992049B (zh) | 具有像素驱动电路的电致发光显示装置 | |
US11436982B2 (en) | Data driver circuit, controller, display device, and method of driving the same | |
CN113053281A (zh) | 像素驱动电路以及包括像素驱动电路的电致发光显示装置 | |
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
US8605066B2 (en) | Display apparatus including display pixels and light detection units, method for controlling light detection operation | |
CN114746932A (zh) | 电光装置、电子设备和驱动方法 | |
US8077124B2 (en) | Image display device and method of driving the same | |
JP2010054564A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
CN112970055A (zh) | 像素电路、显示装置、像素电路的驱动方法及电子设备 | |
US8866718B2 (en) | Drive circuit and display device | |
JP2010054788A (ja) | El表示装置 | |
JP2010002736A (ja) | El表示装置 | |
US7573442B2 (en) | Display, active matrix substrate, and driving method | |
US11875725B2 (en) | Display device and method of driving the same | |
JP2009276669A (ja) | El表示装置 | |
KR20080078634A (ko) | 능동 매트릭스 디스플레이 디바이스에서의 디스플레이 방법 | |
CN114550655A (zh) | 显示装置 | |
US20240112631A1 (en) | Pixel circuit, display device, and driving method | |
CN112567448B (zh) | 电光装置、电子设备和驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |