JP2010054564A - 画像表示装置及び画像表示装置の駆動方法 - Google Patents

Abstract

【課題】本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用して、画素回路の駆動を複数ラインで共通化する。
【解決手段】本発明は、連続する複数ラインで駆動トランジスタのしきい値電圧補正処理に係る書込信号ＷＳ〔５ｎ〕、ＷＳ〔５ｎ＋１〕、ＷＳ〔５ｎ＋２〕、ＷＳ〔５ｎ＋３〕、ＷＳ〔５ｎ＋４〕による制御Ａ、Ｂ、Ｃを同一に設定し、この複数ラインで電源用駆動信号ＤＳ〔ｎ〕を共通化する。
【選択図】 図１

Description

本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、連続する複数ラインで駆動トランジスタのしきい値電圧補正処理に係る書込信号による制御を同一に設定し、この複数ラインで電源用駆動信号を共通化することにより、画素回路の駆動を複数ラインで共通化することができるようにする。

近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。

具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。

この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。

ここで図４は、特開２００７−３１０３１１号公報に開示の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。

ここで表示部２は、画素回路５をマトリックス状に配置して形成され、画素回路５に設けられた有機ＥＬ素子により画素（ＰＩＸ）６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路５を順次配置して構成される。

信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、データスキャン回路３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。

走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。

図５は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の負側電圧に設定され、この図５の例ではこの負側電圧がアースラインの電圧に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用駆動信号ＤＳが供給される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。

画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図５において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。

すなわち画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路３は、階調設定電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する（図６（Ｃ）参照）。しきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。

画素回路５は、図６に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図６（Ａ））。また画素回路５は、発光期間の間、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図６（Ｂ））。これにより画素回路５は、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図６（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。

画素回路５は、発光期間が終了する時点ｔ０で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図６（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。

これにより画素回路５は、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図６（Ｅ））、有機ＥＬ素子８が発光を停止する。また画素回路５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図６（Ｄ））。

画素回路５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図６（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図６（Ｃ）及び（Ｄ））。これにより画素回路５は、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。

その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられる（図６（Ｂ））。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。この場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。

ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。

画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図６（Ａ））。続いて画素回路５は、信号線ＤＴＬの電圧が階調設定電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定される。

画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図６（Ａ））。これにより画素回路５は、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。

画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきを補正する。

画素回路５は、この移動度の補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。

これらにより画素回路５は、時点ｔ０から時点ｔ２までの駆動トランジスタＴｒ２のゲート電圧を電圧Ｖｓｓに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備処理を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定電圧Ｖｓｉｇをサンプリングする。

また特開２００７−１３３２８４号公報には、駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。

従って特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用すると、簡易な構成により、高精度化した場合にあっても高い画質を維持することが可能な画像表示装置を得ることができると考えられる。

図７は、図６との対比により、特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用した場合に考えられる画素回路のタイムチャートである。

この場合、信号線ＤＴＬには、しきい値電圧補正用の固定電圧Ｖｏｆｓを間に挟んで、信号線ＤＴＬに接続された各画素回路５の階調設定電圧Ｖｓｉｇが出力される。画素回路５は、この信号線ＤＴＬの駆動に対応して書込信号ＷＳが間欠的に立ち上げられ、複数の期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２を介して放電させる。具体的に、この図７の例では、駆動トランジスタＴｒ２を介して保持容量の端子間電圧を放電する処理を、期間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５の５回の期間に分けて実行した後、期間Ｔ６で移動度補正処理及び階調設定処理を実行する。なおこの図７において、ＶＤは、垂直同期信号である。
特開２００７−３１０３１１号公報 特開２００７−１３３２８４号公報

ところで画像表示装置において、画素回路の駆動を複数ラインで共通化することができれば、走査線駆動回路の構成を簡略化することができ、さらには走査線駆動回路を構成する集積回路の端子数を低減することもできる。

本発明は以上の点を考慮してなされたもので、画素回路の駆動を複数ラインで共通化することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止して前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、前記発光期間において、前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を信号線用駆動信号の電圧に設定して、続く前記非発光期間を開始し、前記非発光期間において、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、前記書込信号による前記書込トランジスタの制御により、前記駆動トランジスタの一端の電圧を設定して前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定する前記駆動トランジスタのしきい値電圧補正処理を実行し、続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して前記発光素子の発光輝度を設定し、続く前記発光期間を開始する。前記表示部は、複数ライン単位で連続するラインがグループ化される。前記走査線駆動回路は、１つのグループのライン数に対応する複数の水平走査期間ずつ、順次、遅延させて、前記グループ毎に前記電源用駆動信号を生成し、１つのグループの複数ラインに共通に前記電源用駆動信号を出力し、前記書込信号の設定により、前記発光期間及び非発光期間の開始のタイミングを、連続するラインで順次１水平走査期間ずつ遅延させると共に、前記しきい値電圧補正処理を実行する期間を、１つのグループの複数ラインで、同一に設定する。

また請求項６の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止して前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、前記発光期間において、前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を信号線用駆動信号の電圧に設定して、続く前記非発光期間を開始し、前記非発光期間において、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、前記書込信号による前記書込トランジスタの制御により、前記駆動トランジスタの一端の電圧を設定して前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定する前記駆動トランジスタのしきい値電圧補正処理を実行し、続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して前記発光素子の発光輝度を設定し、続く前記発光期間を開始する。前記画像表示装置の駆動方法は、複数ライン単位で連続する前記表示部のラインをグループ化し、１つのグループのライン数に対応する複数の水平走査期間ずつ、順次、遅延させて、前記グループ毎に前記電源用駆動信号を生成し、１つのグループの複数ラインに共通に前記電源用駆動信号を出力し、前記書込信号の設定により、前記発光期間及び非発光期間の開始のタイミングを、連続するラインで順次１水平走査期間ずつ遅延させると共に、前記しきい値電圧補正処理を実行する期間を、１つのグループの複数ラインで、同一に設定する。

請求項１又は請求項６の構成により、発光期間において、書込信号による書込トランジスタの制御により、保持容量の一端の電圧を信号線用駆動信号の電圧に設定して、続く非発光期間を開始し、非発光期間において、電源用駆動信号による駆動トランジスタの制御により、駆動トランジスタを介して保持容量の他端の電圧を立ち下げた後、駆動トランジスタのしきい値電圧補正処理を実行し、続いて書込信号による書込トランジスタの制御により、保持容量の端子電圧を信号線用駆動信号の電圧に設定して発光素子の発光輝度を設定し、続く発光期間を開始すれば、駆動トランジスタのしきい値電圧のばらつきを補正して発光素子の階調を設定して、書込信号による制御により発光期間、非発光期間を開始することができる。従って電源用駆動信号を立ち下げて保持容量の他端電圧を設定する処理は、非発光期間において、しきい値電圧補正処理に影響を与えない範囲で、所望する時点で実行することができる。またしきい値電圧補正処理を実行する期間を、１つのグループの複数ラインで同一に設定すれば、駆動トランジスタのしきい値電圧の補正処理において電源用駆動信号を立ち上げるタイミングを、この複数ラインで同一に設定することができる。これにより電源用駆動信号を連続する複数ラインで共通化することができる。

本発明によれば、画素回路の駆動を複数ラインで共通化することができる。

以下、適宜図面を参照しながら本発明の実施の形態を詳述する。なお説明は、以下の順序で行う。

１．第１の実施の形態
２．変形例
＜第１の実施の形態＞
［実施の形態の構成］
［全体構成］
図２は、図５との対比により本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置１１は、信号線駆動回路１３及び走査線駆動回路１４の構成が異なる点を除いて、図５の画像表示装置１と同一に構成される。従って図７の画像表示装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。

この画像表示装置１１は、ガラス等の絶縁基板上に画素回路５をマトリックス状に配置して表示部２が作成され、この絶縁基板上の表示部２の周囲に、信号線駆動回路１３及び走査線駆動回路１４が配置される。

ここで信号線駆動回路１３は、表示部２に設けられた信号線ＤＴＬに信号線用駆動信号Ｓｓｉｇを出力する。すなわち信号線駆動回路１３は、データスキャン回路１３Ａにより、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理して階調電圧Ｖｉｎを生成する。データスキャン回路１３Ａは、この階調電圧Ｖｉｎに、ばらつき補正用の固定電圧Ｖｏｆｓを加算し、階調設定電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）を生成する。

データスキャン回路１３Ａは、タイミングジェネレータ１７から出力されるセレクタ制御信号Ｓ１により順次接点を切り換えるセレクタ１５により、階調設定電圧Ｖｓｉｇ、ばらつき補正用の固定電圧Ｖｏｆｓ、ゲートソース間電圧抑圧用の電圧Ｖｉｎｉを順次循環的に信号線ＤＴＬに出力する（図３（Ｂ）参照）。なおゲートソース間電圧抑圧用の電圧Ｖｉｎｉは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正処理を実行した後、移動度補正処理及び階調設定処理を実行するまでの間、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより小さな電圧に一時的に抑圧し、この端子間電圧の時間変動を防止する電圧である。従ってゲートソース間電圧抑圧用の電圧Ｖｉｎｉは、ばらつき補正用の固定電圧Ｖｏｆｓより十分に低い電圧に設定される。具体的にゲートソース間電圧抑圧用の電圧Ｖｉｎｉは、ばらつき補正用の固定電圧Ｖｏｆｓより低い電圧であって、かつ電源用駆動信号ＤＳの固定電圧Ｖｓｓとの間の電位差が、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以下の電圧である。

走査線駆動回路１４は、ライトスキャン回路（ＷＳＣＮ）１４Ａ及びドライブスキャン回路（ＤＳＣＮ）１４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成し、この書込信号ＷＳ及び駆動信号ＤＳを対応する走査線ＷＳＬ及びＤＳＬに出力する。

図３は、図７との対比により、これら駆動信号Ｓｓｉｇ、ＷＳ、ＤＳによる画素回路５の動作の説明に供するタイムチャートである。画素回路５は、発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定され（図３（Ｄ））、電源用駆動信号ＤＳにより駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図３（Ｃ））。その結果、画素回路５は、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図３（Ｅ）及び（Ｆ））に応じた駆動電流で有機ＥＬ素子８を発光させる。

画素回路５は、発光期間が終了する時点ｔ０で、書込信号ＷＳが立ち上げられて書込トランジスタＴｒ１がオン状態に設定され、保持容量Ｃｓの端子電圧がばらつき補正用の固定電圧Ｖｏｆｓに設定される。これにより画素回路５は、保持容量Ｃｓの端子間電圧がほぼ駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定され、駆動トランジスタＴｒ２による有機ＥＬ素子８の駆動が停止し、非発光期間が開始する。従ってこの実施の形態において、固定電圧Ｖｏｆｓは、有機ＥＬ素子８のカソード電圧Ｖｃａｔｈに、有機ＥＬ素子のしきい値電圧Ｖｔｈｅｌを加算した電圧（Ｖｔｈｅｌ＋Ｖｃａｔｈ）以下の電圧である。なお固定電圧Ｖｏｆｓに代えて、固定電圧Ｖｏｆｓより低い電圧Ｖｉｎｉ等に電圧に設定して、有機ＥＬ素子８の駆動を停止してもよい。

続いて画素回路５は、所定の時点ｔ１で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図３（Ｃ））。これにより画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図３（Ｅ）及び（Ｆ））。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのソース側端電圧が設定される。

続いて画素回路５は、信号線ＤＴＬの電圧が固定電圧Ｖｏｆｓに設定されている所定の時点ｔ２で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に設定され、保持容量Ｃｓのゲート側端の電圧が固定電圧Ｖｏｆｓに設定される（図３（Ｂ）及び（Ｄ））。これにより画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧以上の電圧に設定される（図３（Ｅ）及び（Ｆ））。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのゲート側端電圧が設定され、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定される。なお以下において、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのゲート側端電圧を設定する期間を符号Ａにより示す。

画素回路５は、その後、電源用駆動信号ＤＳが電源電圧Ｖｃｃに立ち上げられ、信号線ＤＴＬの電圧が固定電圧Ｖｏｆｓに設定されている複数回の期間で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に設定される。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電し、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定する。なお以下において、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電し、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定する期間を、符号Ｂにより示す。

これにより図３の例において、画素回路５は、連続する３水平走査期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上の電圧に設定した後、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定する。

画素回路５は、続く水平走査期間において、信号線ＤＴＬがゲートソース間電圧抑圧用の電圧Ｖｉｎｉに設定されている期間で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に設定される（図３（Ｄ））。その結果、画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧より小さな電圧に抑圧し、移動度補正及び階調設定処理までの期間における保持容量Ｃｓの端子間電圧の時間変動を防止する。なお以下において、このゲートソース間電圧抑圧用の電圧Ｖｉｎｉを設定する期間を符号Ｃにより示す。

画素回路５は、続いて一定期間Ｔ経過して、信号線ＤＴＬが対応する階調設定電圧Ｖｓｉｇに設定されている期間で、書込信号ＷＳにより書込トランジスタＴｒ１が一定期間オン状態に設定される（図３（Ｄ））。これにより画素回路５は、移動度補正処理、階調設定処理を実行し、発光期間を開始する。なお以下において、この移動度をばらつき補正して階調を設定する期間を、符号Ｄにより示す。また非発光期間の開始時点で固定電圧Ｖｏｆｓを設定する期間を符号Ｅにより示す。

なおこの図３の例において、画像表示装置１１は、しきい値電圧補正処理を開始した後、非発光期間を開始するまでの間、書込信号ＷＳのＬレベル電圧ＷＳ−Ｌ１を、この期間以外の期間におけるＬレベル電圧ＷＳ−Ｌ２より高い電圧に保持する。これにより画像表示装置１１は、書込トランジスタＴｒ１のリーク電流を防止し保持容量Ｃｓの端子間電圧の変動を防止する。

［ユニットドライブ］
ここでこの実施の形態において、画素回路５は、保持容量Ｃｓの端子電圧の設定により発光期間、非発光期間がそれぞれ開始することになる。従って、電源用駆動信号ＤＳを電圧Ｖｓｓに立ち下げて保持容量Ｃｓのソース側端電圧を設定する処理は、非発光期間において、しきい値電圧補正処理に影響を与えない範囲で、所望する時点で実行することができる。これにより画素回路５は、電源用駆動信号ＤＳを電圧Ｖｓｓに立ち下げるタイミングをこれら連続する複数ラインで同一に設定する。

またさらに画素回路５は、ゲートソース間電圧抑圧用の基準電圧Ｖｉｎｉの設定により、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定した後、移動度補正及び階調設定処理までの間、保持容量Ｃｓの端子間電圧の時間変動を防止することができる。従って保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定した後、移動度補正及び階調設定処理までの期間Ｔを、種々に設定することができる。

そこで画像表示装置１１は、符号Ｄにより示す発光期間の開始に係る書込信号ＷＳによる制御を除いて、符号Ａ及びＢにより示す駆動トランジスタＴｒ２のしきい値電圧の補正処理に係る書込信号ＷＳによる書込トランジスタＴｒ１の制御、符号Ｃにより示すこの制御に関連する書込トランジスタＴｒ１の制御を、連続する複数ラインで共通化する。これにより画素回路５は、電源用駆動信号ＤＳを電圧Ｖｃｃに立ち上げるタイミングをこれら連続する複数ラインで同一に設定する。

画像表示装置１１は、これにより連続する複数ラインで電源用駆動信号ＤＳの立ち上げ及び立ち下げのタイミングを同一に設定し、この連続する複数ラインで電源用駆動信号ＤＳを共通化する。これにより画像表示装置１１は、いわゆるユニットドライブ方式により各画素回路５を駆動する。

すなわち図３との対比により図１に示すように、画像表示装置１１は、表示部２を構成する画素回路５を５ライン単位でグループ化し、各グループで電源用駆動信号ＤＳを共通化する。この図１では、５ライン単位のグループ化に対応して、連続するラインを５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４（ｎは整数）により表し、電源用駆動信号ＤＳ及び書込信号ＷＳとの対応関係を示す。なお以下においては、このグループ化によるグループをユニットと呼ぶ。

走査線駆動回路１４は、ライトスキャン回路１４Ａに、書込信号ＷＳを定義する第１及び第２のサンプリングパルスを入力する。ここで第１のサンプリングパルスは、符号Ｄ及びＥにより示す発光期間及び非発光期間を開始する際の書込信号ＷＳの立ち上がりを定義するサンプリングパルスである。また第２のサンプリングパルスは、符号Ａ、Ｂ、Ｃで示す書込信号ＷＳの立ち上がりを定義するサンプリングパルスである。

ライトスキャン回路１４Ａは、１つのユニットを構成するライン数に対応する５水平走査期間ずつ、この第１のサンプリングパルスを順次遅延させ、ユニット毎の第１のサンプリングパルスを生成する。また第２のサンプリングパルスを順次、１水平走査期間ずつ遅延させ、ライン毎の第２のサンプリングパルスを生成する。ライトスキャン回路１４Ａは、このユニット毎の第１のサンプリングパルスと、ライン毎の第２のサンプリングパルスとをライン毎に合成し、ライン毎に書込信号ＷＳ〔５ｎ〕、ＷＳ〔５ｎ＋１〕、……を出力する。

これにより走査線駆動回路１４は、発光期間及び非発光期間の開始のタイミングを、連続するラインで順次１水平走査期間ずつ遅延させると共に、しきい値電圧の補正処理を実行する期間を、１つのグループの複数ラインで、同一に設定する。

また走査線駆動回路１４は、ドライブスキャン回路１４Ｂにおいて、電源用駆動信号ＤＳを定義するサンプリングパルスを１つのユニットを構成するライン数に対応する５水平走査期間ずつ、順次遅延させ、ユニット毎にサンプリングパルスを生成する。ドライブスキャン回路１４Ｂは、このユニット毎のサンプリングパルスにより、各ユニットに電源用駆動信号ＤＳを出力する。

［実施の形態の動作］
以上の構成において、順次入力される画像データＤ１は（図２）、走査線駆動回路１４で信号線ＤＴＬに振り分けられた後、ディジタルアナログ変換処理されて階調電圧Ｖｉｎに変換される。画像表示装置１１では、この階調電圧Ｖｉｎより各信号線ＤＴＬの駆動信号Ｓｓｉｇが生成される。画像表示装置１１では、走査線駆動回路１４から出力される書込信号ＷＳによる書込トランジスタＴｒ１の制御により、各画素回路５に設けられた保持容量Ｃｓの端子間電圧が駆動信号Ｓｓｉｇに応じた電圧に設定される。また走査線駆動回路１４から出力される電源用駆動信号ＤＳによる駆動トランジスタＴｒ２の制御により、この保持容量Ｃｓの端子間電圧によるゲートソース間電圧により駆動トランジスタＴｒ２で有機ＥＬ素子８が駆動される。これにより画像表示装置１１では、画像データＤ１による画像を表示部２で表示することができる。

より具体的に、画素回路５においては（図３）、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動される。画素回路５においては、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置１１では、画像データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。

しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置１１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。

そこで画像表示装置１１では、事前に、電源用駆動信号ＤＳの立ち下げにより保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げる。その後、書込トランジスタＴｒ１を介して保持容量Ｃｓのゲート側端電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図３、符号Ａ）。これにより画像表示装置１１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。また駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される（図３、符号Ｂ）。これらの一連の処理により、画像表示装置１１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。

その後、画像表示装置１１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される（図３、符号Ｄ）。これにより画像表示装置１１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。

また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。

また階調設定電圧Ｖｓｉｇの設定により発光期間を開始して一定時間経過すると、書込トランジスタＴｒ１を介して保持容量Ｃｓのゲート側端電圧が固定電圧Ｖｏｆｓに設定され、これにより書込トランジスタＴｒ１の制御により非発光期間が開始する。

これによりこの実施の形態の画像表示装置１１では、電源用駆動信号ＤＳを立ち下げるタイミングについては、非発光期間において、しきい値電圧補正処理に影響を与えない範囲で、所望する時点で実行することができる。従って電源用駆動信号ＤＳを立ち下げるタイミングについては、連続する複数ラインで同一に設定することができる。

しかしながら画像表示装置１１では、書込信号ＷＳによる書込トランジスタＴｒ１の制御によりライン順次で各画素回路５の階調を設定することになる。従って何ら工夫を講じない場合、電源用駆動信号ＤＳを立ち上げるタイミングについては、ライン毎の書込信号ＷＳにそれぞれ対応するように、ライン毎に設定することが必要になる。その結果、書込信号ＷＳに対応して電源用駆動信号ＤＳをライン毎に作成することが必要になり、走査線駆動回路１４の構成が複雑になる。

そこで画像表示装置１１では、電源用駆動信号ＤＳの立ち上がりに対応する書込信号ＷＳによる制御の一部であるしきい値電圧補正処理を、連続する複数ライン５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４で同一のタイミングで実行するように、この連続する複数ライン５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４の書込信号ＷＳ〔５ｎ〕、ＷＳ〔５ｎ＋１〕、ＷＳ〔５ｎ＋２〕、ＷＳ〔５ｎ＋３〕、ＷＳ〔５ｎ＋４〕を設定する。（図１、符号Ａ、Ｂ）。また発光期間及び非発光期間の開始に係る書込信号ＷＳの制御については、連続するライン５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４で順次１水平走査期間ずつ遅延するように設定する（図１、符号Ｄ、Ｅ）。これにより対応する電源用駆動信号ＤＳの立ち上がりを、この連続する複数ライン５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４で同一のタイミングに設定できるようにし、この連続する複数ライン５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４で電源用駆動信号ＤＳを共通化する。

これにより画像表示装置１１では、走査線駆動回路１４の構成を簡略化し、歩留りを向上することができる。また走査線駆動回路１４を構成する集積回路と表示部２との接続を簡略化することができ、これによっても構成を簡略化し、歩留りを向上することができる。また信号線駆動回路にメモリを設ける等の余分な構成の増大を有効に回避してユニットドライブ方式を実現することができる。

画像表示装置１１では、この書込信号ＷＳのＬレベルの電圧を２値の電圧ＷＳ−Ｌ１、ＷＳ−Ｌ２に設定して、非発光期間が開始すると電圧の低い側であるＬレベル電圧ＷＳ−Ｌ２に設定して書込トランジスタＴｒ１をオフ状態に設定する。またその後、しきい値電圧補正処理を開始すると、続く非発光期間が開始するまでの間、Ｌレベル電圧ＷＳ−Ｌ２より高い電圧であるＬレベル電圧ＷＳ−Ｌ１に設定して書込トランジスタＴｒ１をオフ動作させる。

これにより画像表示装置１１では、書込トランジスタＴｒ１のリーク電流を防止し保持容量Ｃｓの端子間電圧の変動を防止する。すなわち画像表示装置１１では、駆動トランジスタＴｒ２のドレイン電圧を立ち上げると、書込トランジスタＴｒ１にリーク電流が発生し易くなる。特に発光期間が開始するとブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧が上昇し、その結果、書込トランジスタＴｒ１のＬレベル電圧を低い電圧に保持していたのでは、リーク電流が発生して保持容量Ｃｓの端子間電圧が変化することになる。
そこでこの画像表示装置１１では、しきい値電圧補正処理を開始した後、非発光期間が開始するまでの間、書込トランジスタＴｒ１のゲート電圧を高いＬレベル電圧ＷＳ−Ｌ１に設定し、保持容量Ｃｓの端子間電圧の変動を防止する。

しかしながらこのようにしきい値電圧補正処理を、連続する複数ライン５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４で同一のタイミングで実行するように設定して、線順次により有機ＥＬ素子８の発光輝度を設定する場合、しきい値電圧補正処理を実行した後、有機ＥＬ素子８の発光輝度を設定するまでの期間Ｔ〔５ｎ〕、Ｔ〔５ｎ＋１〕、Ｔ〔５ｎ＋２〕、Ｔ〔５ｎ＋３〕、Ｔ〔５ｎ＋４〕が、１つのユニットを構成するライン毎に相違することなる（図１）。

ここでこの期間Ｔ〔５ｎ〕、Ｔ〔５ｎ＋１〕、Ｔ〔５ｎ＋２〕、Ｔ〔５ｎ＋３〕、Ｔ〔５ｎ＋４〕の開始時点、各画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧に保持されていることになる。従って理想的には、保持容量Ｃｓの端子間電圧は、この期間Ｔ〔５ｎ〕、Ｔ〔５ｎ＋１〕、Ｔ〔５ｎ＋２〕、Ｔ〔５ｎ＋３〕、Ｔ〔５ｎ＋４〕によっては変化しないことになる。

しかしながら実際には、僅かではあるが、駆動トランジスタＴｒ２により保持容量Ｃｓのソース側端が充電され、その結果、１つのユニットを構成する複数のラインでこの期間Ｔ〔５ｎ〕、Ｔ〔５ｎ＋１〕、Ｔ〔５ｎ＋２〕、Ｔ〔５ｎ＋３〕、Ｔ〔５ｎ＋４〕が相違すると、横スジ等の画質劣化が発生する。

そこで画像表示装置１１では、しきい値電圧補正処理を完了すると、しきい値電圧補正用の固定電圧Ｖｏｆｓに比して低い電圧であるゲートソース間電圧抑圧用の電圧Ｖｉｎｉに、保持容量Ｃｓの端子電圧が設定され、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧より小さい電圧に抑圧される。これにより画像表示装置１１では、この期間Ｔ〔５ｎ〕、Ｔ〔５ｎ＋１〕、Ｔ〔５ｎ＋２〕、Ｔ〔５ｎ＋３〕、Ｔ〔５ｎ＋４〕における保持容量Ｃｓの端子間電圧の時間変動を防止し、画質の劣化を防止する。

［実施の形態の効果］
以上の構成によれば、連続する複数ラインで駆動トランジスタのしきい値電圧補正処理に係る書込信号による制御を同一に設定し、この複数ラインで電源用駆動信号を共通化することにより、画素回路の駆動を複数ラインで共通化することができる。

また書込信号を第１の電圧に設定して非発光期間を開始した後、書込信号を第１の電圧から第２の電圧に設定して書込トランジスタをオフ状態に設定し、少なくともしきい値電圧補正処理を開始した後、非発光期間が開始するまでの間、第１及び第２の電圧の間の第３の電圧に書込信号を設定して書込トランジスタをオフ状態に設定することにより、リーク電流による保持容量の端子間電圧の変動を防止して画質劣化を防止することができる。

またしきい値電圧補正処理を実行した後、ゲートソース間電圧抑圧用電圧により保持容量の端子間電圧を駆動トランジスタのしきい値電圧より小さな電圧に抑圧することにより、保持容量の端子間電圧の時間変動を防止し、画質の劣化を防止することができる。

より具体的に、しきい値電圧補正処理において設定される固定電圧に対して、ゲートソース間電圧抑圧用電圧を低い電圧に設定し、ゲートソース間電圧抑圧用電圧と電圧設定用の固定電圧との差電圧を、駆動トランジスタのしきい値電圧以下とすることにより、確実に保持容量の端子間電圧の時間変動を防止し、画質の劣化を防止することができる。

＜変形例＞
なお上述の実施の形態においては、書込信号を３値により生成する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、書込信号を２値により生成してもよい。

また上述の実施の形態においては、しきい値電圧補正処理を実行した後、ゲートソース間電圧抑圧用電圧により保持容量の端子間電圧を抑圧する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、この抑圧の処理を省略してもよい。

また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を１回の期間で実行する場合にも広く適用することができる。

また上述の実施の形態においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。

また上述の実施の形態においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。

本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。

本発明の第１の実施の形態に係る画像表示装置の動作の説明に供するタイムチャートである。 本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。 図２の画像表示装置における画素回路の動作の説明に供するタイムチャートである。 従来の画像表示装置を示すブロック図である。 図４の画像表示装置の画素回路を詳細に示す接続図である。 図５の画素回路の動作の説明に供するタイムチャートである。 しきい値電圧補正処理を複数回で実行する場合を示すタイムチャートである。

符号の説明

１、１１……画像表示装置、２……表示部、３、１３……信号線駆動回路、４、１４……走査線駆動回路、５……画素回路、８……有機ＥＬ素子、Ｃｓ……保持容量、Ｔｒ１、Ｔｒ２……トランジスタ

Claims (6)

1. 画素回路をマトリックス状に配置して形成された表示部と、
   前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
   前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有し、
   前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
   前記発光素子を発光させる発光期間と、前記発光素子の発光を停止して前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
   前記発光期間において、
   前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定して、続く前記非発光期間を開始し、
   前記非発光期間において、
   前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、
   前記書込信号による前記書込トランジスタの制御により、前記駆動トランジスタの一端の電圧を設定して前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定する前記駆動トランジスタのしきい値電圧補正処理を実行し、
   続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して前記発光素子の発光輝度を設定し、続く前記発光期間を開始し、
   前記表示部は、
   複数ライン単位で連続するラインがグループ化され、
   前記走査線駆動回路は、
   １つのグループのライン数に対応する複数の水平走査期間ずつ、順次、遅延させて、前記グループ毎に前記電源用駆動信号を生成し、１つのグループの複数ラインに共通に前記電源用駆動信号を出力し、
   前記書込信号の設定により、前記発光期間及び非発光期間の開始のタイミングを、連続するラインで順次１水平走査期間ずつ遅延させると共に、前記しきい値電圧補正処理を実行する期間を、１つのグループの複数ラインで、同一に設定する
   画像表示装置。
2. 前記走査線駆動回路は、
   前記書込信号を第１の電圧に設定して、前記書込トランジスタをオン状態に設定し、
   前記非発光期間が開始すると、前記書込信号を前記第１の電圧から第２の電圧に設定して前記書込トランジスタをオフ状態に設定し、
   少なくとも前記しきい値電圧補正処理を開始した後、前記非発光期間を開始するまでの間、前記第１及び第２の電圧の間の第３の電圧に前記書込信号を設定して前記書込トランジスタをオフ状態に設定する
   請求項１に記載の画像表示装置。
3. 前記信号線駆動回路及び前記走査線駆動回路は、
   前記しきい値電圧補正処理により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定した後、前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧をゲートソース間電圧抑圧用電圧に立ち下げ、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧より小さな電圧に抑圧し、前記発光期間を開始するまでの間、該抑圧した電圧に前記保持容量の端子間電圧を保持する
   請求項１に記載の画像表示装置。
4. 前記画素回路は、
   前記非発光期間において、前記電源用駆動信号を電源電圧から電圧設定用の固定電圧に立ち下げて前記保持容量の他端の電圧を立ち下げ、
   前記しきい値電圧補正処理において、前記保持容量の一端の電圧をしきい値電圧補正用の固定電圧に保持し、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定し、
   前記ゲートソース間電圧抑圧用電圧が、前記しきい値電圧補正用の固定電圧より低い電圧であって、かつ前記ゲートソース間電圧抑圧用電圧と前記電圧設定用の固定電圧との差電圧を、前記駆動トランジスタのしきい値電圧以下とする電圧である
   請求項３に記載の画像表示装置。
5. 前記非発光期間を開始する際に前記保持容量の一端に設定される電圧が、前記発光素子のカソード電圧に、前記発光素子のしきい値電圧を加算した電圧以下の電圧である
   請求項１に記載の画像表示装置。
6. 画素回路をマトリックス状に配置して形成された表示部と、
   前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
   前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、
   前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
   前記発光素子を発光させる発光期間と、前記発光素子の発光を停止して前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
   前記発光期間において、
   前記書込信号による前記書込トランジスタの制御により、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定して、続く前記非発光期間を開始し、
   前記非発光期間において、
   前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、
   前記書込信号による前記書込トランジスタの制御により、前記駆動トランジスタの一端の電圧を設定して前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定する前記駆動トランジスタのしきい値電圧補正処理を実行し、
   続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して前記発光素子の発光輝度を設定し、続く前記発光期間を開始し、
   前記画像表示装置の駆動方法は、
   複数ライン単位で連続する前記表示部のラインをグループ化し、
   １つのグループのライン数に対応する複数の水平走査期間ずつ、順次、遅延させて、前記グループ毎に前記電源用駆動信号を生成し、１つのグループの複数ラインに共通に前記電源用駆動信号を出力し、
   前記書込信号の設定により、前記発光期間及び非発光期間の開始のタイミングを、連続するラインで順次１水平走査期間ずつ遅延させると共に、前記しきい値電圧補正処理を実行する期間を、１つのグループの複数ラインで、同一に設定する
   画像表示装置の駆動方法。
   

Images