JP2010072132A - 画像表示装置 - Google Patents

Abstract

【課題】本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用して、駆動トランジスタＴｒ２に供給する電源用駆動信号の制御により駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する構成において、この電源用駆動信号の振幅を従来に比して小さくすることができるようにする。
【解決手段】本発明は、駆動トランジスタＴｒ２を、チャンネル保護層２４と重なり合う部位の面積がドレイン電極Ｄに比してソース電極Ｓで大きな構造とする。
【選択図】 図１

Description

本発明は、画像表示装置に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、チャンネル保護層と重なり合う部位の面積がドレイン電極に比してソース電極で大きな構造により駆動トランジスタを作成することにより、駆動トランジスタに供給する電源用駆動信号の制御により駆動トランジスタのしきい値電圧のばらつきを補正する構成において、この電源用駆動信号の振幅を従来に比して小さくすることができるようにする。

近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。

具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。

この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。

ここで図１２は、特開２００７−３１０３１１号公報に開示の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。

ここで表示部２は、画素回路５をマトリックス状に配置して形成され、画素回路５に設けられた有機ＥＬ素子により画素（ＰＩＸ）６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路５を順次配置して構成される。

信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、データスキャン回路３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。

走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。

図１３は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の負側電圧に設定され、この図１３の例ではこの負側電圧がアースラインの電圧に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用駆動信号ＤＳが供給される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。

画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図１３において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。また以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。

すなわち画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路３は、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用の固定電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。ここでしきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。

画素回路５は、図１４に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図１４（Ａ））。また画素回路５は、発光期間の間、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図１４（Ｂ））。これにより画素回路５は、図１５に示すように、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図１４（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。

画素回路５は、発光期間が終了する時点ｔ０で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図１４（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。

これにより画素回路５は、図１６に示すように、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図１４（Ｅ））、有機ＥＬ素子８が発光を停止する。また画素回路５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図１４（Ｄ））。

画素回路５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図１４（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図１４（Ｃ）及び（Ｄ））。これにより画素回路５は、図１７に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがほぼ電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。

その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられる（図１４（Ｂ））。これにより画素回路５は、図１８に示すように、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。この場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。

ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。

画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、図１９に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図１４（Ａ））。続いて図２０に示すように、信号線ＤＴＬの電圧が階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定される。

画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図１４（Ａ））。これにより画素回路５は、図２１に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。

画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。

すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した状態で、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏｆｓから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。

ここで画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。

この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。

しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源Ｖｃｃから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。

この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。

その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図１４、図２１及び図２２ではΔＶで示す。

画素回路５は、この移動度の補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、図２２に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図２２におけるＶｅｌは、この上昇分の電圧である。

これらにより画素回路５は、時点ｔ０から時点ｔ２までの駆動トランジスタＴｒ２のゲート電圧を電圧Ｖｓｓに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。

また特開２００７−１３３２８４号公報には、駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。

従って特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用すると、簡易な構成により、高精度化した場合にあっても高い画質を維持することが可能な表示装置を得ることができると考えられる。

図２３は、図１４との対比により、特開２００７−３１０３１１号公報に開示の手法に、特開２００７−１３３２８４号公報に開示の手法を適用した場合に考えられる画素回路のタイムチャートである。

この場合、信号線ＤＴＬには、しきい値電圧補正用の固定電圧Ｖｏｆｓを間に挟んで、信号線ＤＴＬに接続された各画素回路５の階調設定用電圧Ｖｓｉｇが出力される。画素回路５は、この信号線ＤＴＬの駆動に対応して書込信号ＷＳが間欠的に立ち上げられ、複数の期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２を介して放電させる。具体的に、この図２３の例では、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正を、期間Ｔ１、Ｔ２、Ｔ３、Ｔ４の４回の期間に分けて実行した後、期間Ｔ５で移動度補正処理及び階調設定処理を実行する。なおこの図２３において、ＶＤは、垂直同期信号である。
特開２００７−３１０３１１号公報 特開２００７−１３３２８４号公報

ところで図１３の画素回路５では、電源用の走査線ＤＳＬに出力する駆動信号ＤＳを電圧Ｖｓｓに立ち下げることにより、駆動トランジスタＴｒ２のソース側電圧を立ち下げ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定する。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを補正する処理の準備処理を実行する。またこの準備処理が完了すると、画素回路５では、駆動信号ＤＳが電圧Ｖｃｃに立ち上がる。

この駆動信号ＤＳの振幅が大きく、この駆動信号ＤＳのダイナミックレンジが大きい場合、画像表示装置は、消費電力が大きくなる。従って駆動信号ＤＳは、極力、振幅を小さくし、ダイナミックレンジを小さくすることが望まれる。

本発明は以上の点を考慮してなされたもので、駆動トランジスタに供給する電源用駆動信号の制御により駆動トランジスタのしきい値電圧のばらつきを補正する構成において、この電源用駆動信号の振幅を従来に比して小さくすることができる画像表示装置を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して表示部が形成される。ここで前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返す。ここで前記非発光期間において、走査線を介して前記駆動トランジスタのドレイン電圧を立ち下げて前記駆動トランジスタのソース電圧を立ち下げることにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記駆動トランジスタを介した前記保持容量の端子間電圧の放電により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定する。また続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定する。前記駆動トランジスタは、チャンネル保護層と重なり合う部位の面積がドレイン電極に比してソース電極で大きくなるように作成される。

請求項１の構成により、チャンネル保護層と重なり合う部位の面積がドレイン電極に比してソース電極で大きくなるように駆動トランジスタを作成すれば、駆動トランジスタのドレイン電圧を立ち下げて前記駆動トランジスタのソース電圧を立ち下げる際に、バックゲート効果により、チャンネル保護層にチャンネルが形成され、駆動トランジスタは、オン状態に設定される。その結果、駆動トランジスタでは、ソースからドレインに電荷が速やかに移動することになり、従来に比して低い電圧により速やかに保持容量のソース側端の電圧を所望の電圧に立ち下げることができる。これにより駆動トランジスタに供給する電源用駆動信号の制御により駆動トランジスタのしきい値電圧のばらつきを補正する構成において、駆動信号の振幅を従来に比して小さくすることができる。

本発明によれば、駆動トランジスタに供給する電源用駆動信号の制御により駆動トランジスタのしきい値電圧のばらつきを補正する構成において、この電源用駆動信号の振幅を従来に比して小さくすることができる。

以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
〈第１の実施の形態〉
［実施の形態の構成］
［全体構成］
図２は、図１３との対比により、本発明の第１の実施の形態に係る画像表示装置を示す接続図である。この画像表示装置１１は、画素回路１５、信号線駆動回路１３及び走査線駆動回路１４の構成が異なる点を除いて、図１３の画像表示装置１と同一に構成される。従って図１３の画像表示装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。

この画像表示装置１１は、ガラス等の絶縁基板上に画素回路１５をマトリックス状に配置して表示部２が作成され、この絶縁基板上の表示部２の周囲に、信号線駆動回路１３及び走査線駆動回路１４が配置される。なお画素回路１５は、駆動トランジスタＴｒ２の構成が異なる点を除いて、画素回路５と同一に構成される。

ここで信号線駆動回路１３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。すなわち信号線駆動回路１３は、データスキャン回路１３Ａにより、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理して階調電圧Ｖｉｎを生成する。データスキャン回路１３Ａは、この階調電圧Ｖｉｎに、ばらつき補正用の固定電圧Ｖｏｆｓを加算し、階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）を生成する。

データスキャン回路１３Ａは、タイミングジェネレータ７から出力されるセレクタ制御信号ＳＥＬにより順次接点を切り換えるセレクタ３１により、階調設定用電圧Ｖｓｉｇ、ばらつき補正用の固定電圧Ｖｏｆｓ、消灯用の基準電圧Ｖｉｎｉを順次循環的に信号線ＤＴＬに出力する（図３（Ｄ）参照）。なお消灯用の基準電圧Ｖｉｎｉは、画素回路１５の発光を停止させる基準電圧であり、ばらつき補正用の固定電圧Ｖｏｆｓより十分に低い電圧である。消灯用の基準電圧Ｖｉｎｉは、有機ＥＬ素子８のカソード電圧Ｖｃａｔｈに、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌ、及び駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧Ｖｃａｔｈ＋Ｖｔｈｅｌ＋Ｖｔｈ以下の電圧である。この実施の形態において、消灯用の基準電圧Ｖｉｎｉは、電圧Ｖｃａｔｈ＋Ｖｔｈｅｌより低い電圧に設定される。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路１５の階調を設定する。

走査線駆動回路１４は、ライトスキャン回路（ＷＳＣＮ）１４Ａ及びドライブスキャン回路（ＤＳＣＮ）１４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成し、この書込信号ＷＳ及び駆動信号ＤＳを対応する走査線ＷＳＬ及びＤＳＬに出力する。

図３は、図２３との対比により、これら駆動信号Ｓｓｉｇ、ＷＳ、ＤＳによる画素回路１５の動作の説明に供するタイムチャートである。画素回路１５は、発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定され（図３（Ａ）及び（Ｃ））、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図３（Ｂ））。その結果、画素回路１５は、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図３（Ｅ）及び（Ｆ））に応じた駆動電流で有機ＥＬ素子８を発光させる。

画素回路１５は、発光期間が終了する時点ｔ０で、書込信号ＷＳが立ち上げられて書込トランジスタＴｒ１がオン状態に設定され、保持容量Ｃｓの端子電圧が消灯用の基準電圧Ｖｉｎｉに設定される。これにより画素回路１５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以下に立ち下げ、駆動トランジスタＴｒ２による有機ＥＬ素子８の駆動を停止する。

続いて画素回路１５は、所定の時点ｔ１で、電源用の電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図３（Ｂ））。これにより画素回路１５は、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路１５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図３（Ｆ））、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図３（Ｅ））。これにより画素回路１５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのソース側端電圧が設定される。

画素回路１５は、続く所定の時点ｔ２で、電源用の電源用駆動信号ＤＳが電源電圧Ｖｃｃに立ち上げられる（図３（Ｂ））。その後、画素回路１５は、信号線ＤＴＬの駆動信号Ｓｓｉｇがしきい値電圧補正用の固定電圧Ｖｏｆｓに設定されている期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられる（図３（Ｃ）及び（Ｄ））。これにより画素回路１５は、駆動トランジスタＴｒ２のしきい値電圧補正処理の準備処理に関して、保持容量Ｃｓのゲート側端電圧が設定され、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定される。またその後、画素回路１５は、駆動トランジスタＴｒ２のしきい値電圧補正処理が実行される。なお以下においては、この駆動トランジスタＴｒ２のしきい値電圧補正処理を実行する期間を、符号Ａにより示す。従ってこの図３の例では、駆動トランジスタＴｒ２のしきい値電圧補正処理を実行する期間を、４回の期間に分けて実行することになる。

画素回路１５は、その後、信号線ＤＴＬの駆動信号Ｓｓｉｇが対応する階調設定用電圧Ｖｓｉｇに設定されている期間で、一定期間の間、書込トランジスタＴｒ１がオン状態に設定される（図３（Ｃ））。その結果、画素回路１５は、駆動トランジスタＴｒ２の移動度μのばらつきを補正して保持容量Ｃｓの端子間電圧が階調設定用電圧Ｖｓｉｇに対応する電圧に設定され、発光期間を開始する。これにより画素回路１５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。なお以下において、この移動度をばらつき補正して階調を設定する期間を、符号Ｂにより示す。また消灯用の基準電圧Ｖｉｎｉを設定する期間を符号Ｃにより示す。

なおこの図３の例において、画像表示装置１１は、しきい値電圧補正処理を開始した後、消灯用の基準電圧Ｖｉｎｉを設定するまでの間、書込信号ＷＳのＬレベル電圧ＷＳ−Ｌ１を、この期間以外の期間におけるＬレベル電圧ＷＳ−Ｌ２より高い電圧に保持する。これにより発光期間中の書込みトランジスタＴｒ１のリークによって生じる発光輝度のばらつきを抑える。

なお消灯用の基準電圧Ｖｉｎｉに代えて、ばらつき補正用の固定電圧Ｖｏｆｓのタイミングで書込信号ＷＳをオン動作させて非発光期間を開始するようにしてもよい。この場合には、消灯用の基準電圧Ｖｉｎｉを省略し、階調設定用電圧Ｖｓｉｇとばらつき補正用の固定電圧Ｖｏｆｓとの繰り返しにより信号線ＤＴＬの駆動信号Ｓｓｉｇを作成するようにしてもよい。

［ユニットドライブ］
ここでこの実施の形態において、画素回路１５は、保持容量Ｃｓの端子電圧の設定により発光期間、非発光期間がそれぞれ開始することになる。従って、電源用駆動信号ＤＳを電圧Ｖｓｓに立ち下げて保持容量Ｃｓのソース側端電圧を設定する処理は、非発光期間において、しきい値電圧補正処理に影響を与えない範囲で、所望する時点で実行することができる。

そこで画像表示装置１は、駆動トランジスタＴｒ２のドレイン電圧の制御を複数のラインで共通化し、いわゆるユニットドライブ方式により各画素回路を駆動する。なおユニットドライブ方式は、表示部２に設けられた画素回路１５の駆動を連続する複数ラインで共通化する方式である。

すなわち図３との対比により図４に示すように、画像表示装置１は、表示部２を構成する画素回路１５を５ライン単位でグループ化し、各グループで電源用駆動信号ＤＳを共通化する。この図３では、５ライン単位のグループ化に対応して、連続するラインを５ｎ、５ｎ＋１、５ｎ＋２、５ｎ＋３、５ｎ＋４（ｎは整数）により表し、電源用駆動信号ＤＳ及び書込信号ＷＳの対応関係を示す。なお以下においては、このグループ化によるグループをユニットと呼ぶ。

走査線駆動回路１４は、書込信号ＷＳについては、ユニットとは無関係に、連続するラインで順次、１水平走査期間ずつ遅延するように、書込信号ＷＳ〔５ｎ〕、ＷＳ〔５ｎ＋１〕、ＷＳ〔５ｎ＋２〕、ＷＳ〔５ｎ＋３〕、ＷＳ〔５ｎ＋４〕を生成する（図４（Ｂ）、（Ｃ１）、（Ｃ２）、（Ｃ３）、（Ｃ４）及び（Ｃ５））。これにより画像表示装置１１は、ライン順次で各画素回路１５の階調を設定する。

これに対して走査線駆動回路１４は、ユニット毎に電源用駆動信号ＤＳを生成する。すなわちユニット内においては、最先に書込信号ＷＳを立ち上げるタイミングより一定時間前に電源電圧Ｖｃｃに立ち上げた後（時点ｔ２）、最後に消灯用の基準電圧Ｖｉｎｉを設定した後、一定時間経過して電圧Ｖｓｓに立ち下げる（時点ｔ１）。また連続するユニットでは、順次、１つのユニットを構成するライン数に対応する５水平走査期間ずつ遅延させて駆動信号ＤＳを生成する。

［画素回路のレイアウト］
図１（Ａ）は、画素回路１５のレイアウトを示す平面図である。この図１（Ａ）は、有機ＥＬ素子８のアノード電極から上層の部材を除去して基板側を見て示す平面図である。この図１では、円形の印により層間のコンタクトを示す。またこの円形の印の内側にコンタクト先の配線パターンに割り当てたハッチングを設け、層間の接続関係を示す。また図１（Ｂ）は、Ａ−Ａ線により切り取って示す駆動トランジスタＴｒ２の断面図である。この図１（Ｂ）では、符号Ｇ、Ｄ、Ｓによりゲート電極、ドレイン電極、ソース電極をそれぞれ示す。

画素回路１５は、例えばガラスによる絶縁基板２１上に配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第１配線が作成される。画素回路１５は、この第１配線により、保持容量Ｃｓのゲート側電極、信号線ＤＴＬの一部、書込トランジスタＴｒ１及び駆動トランジスタＴｒ２のゲート電極Ｇが作成される。画素回路１５は、続いて書込トランジスタＴｒ１及び駆動トランジスタＴｒ２のゲート絶縁層２２、非晶質シリコン層２３、チャンネル保護層２４、Ｎ型シリコン層２５が順次作成される。画素回路１５は、続いて第２配線が作成される。

画素回路１５は、この第２配線により、画素回路１５の上下を水平方向に横切るように、電源用駆動信号ＤＳの走査線ＤＳＬ、書込信号ＷＳの走査線ＷＳＬが作成される。また電源用の走査線ＤＳＬが書込信号用の走査線ＷＳＬに比して幅広に作成される。また画素回路１５は、走査線ＤＳＬ及びＷＳＬと交差する部位に限って、第１配線により信号線ＤＴＬが作成され、残りの信号線ＤＴＬが第２配線により作成される。またその結果、信号線ＤＴＬは、走査線ＤＳＬ及びＷＳＬと交差する部位を間に挟んで、第１配線及び第２配線を接続するコンタクトがそれぞれ設けられる。

またこの第２配線により、保持容量Ｃｓのソース側電極、書込トランジスタＴｒ１のソース電極Ｓ及びドレイン電極Ｄ、駆動トランジスタＴｒ２のソース電極Ｓ及びドレイン電極Ｄが作成される。

画素回路１５において、書込トランジスタＴｒ１は、図１（Ｂ）との対比により図５に示すように、通常のＴＦＴと同様に、ゲート電極Ｇを間に挟んで、ソース電極Ｓとドレイン電極Ｄとがほぼ対称形状により作成される。これにより書込トランジスタＴｒ１は、チャンネル保護層２４に対して、ソース電極Ｓとドレイン電極Ｄとがほぼ同一面積を覆うように作成される。

これに対して駆動トランジスタＴｒ２は、図１（Ｂ）に示すように、チャンネル保護層２４をほぼソース電極Ｓが覆うように作成される。より具体的に、駆動トランジスタＴｒ２は、ドレイン電極Ｄとソース電極Ｓとを隔てる領域がドレイン電極Ｄ側に変位した位置に設定され、チャンネル保護層２４（ゲート電極Ｇ）と重なり合う部位の面積がドレイン電極Ｄに比してソース電極Ｓで大きくなるように作成される。これにより駆動トランジスタＴｒ２は、ソース電極Ｓによりゲート電極Ｇをシールドしたいわゆるソースシールド構造により作成される。

これにより駆動トランジスタＴｒ２は、図６に示すように、駆動信号ＤＳを電圧Ｖｓｓに立ち下げると（図３、時点ｔ１）、ドレイン電極Ｄ及びゲート電極Ｇとの間の電位差により、バックゲート効果によるチャンネルが非晶質シリコン層２３に作成される。その結果、駆動トランジスタＴｒ２は、オン状態となり、ソースからドレインに速やかに電荷が移動することになる。これにより駆動トランジスタＴｒ２は、従来に比して低い電圧Ｖｓｓにより速やかに保持容量Ｃｓのソース側端の電圧を所望の電圧に立ち下げることができ、画像表示装置１１は、従来に比して駆動信号ＤＳの電圧Ｖｓｓを高い電圧に設定して駆動信号ＤＳの振幅を低減することができる。

すなわち図７は、図４との対比により、書込トランジスタＴｒ１と同様に、駆動トランジスタＴｒ２のソース電極Ｓとドレイン電極Ｄをほぼ対称形状により作成した場合のタイムチャートである。なおこの図７では、電圧の関係を明確にするために、ゲート電圧Ｖｇ及びソース電圧Ｖｓを重ね合わせて示す。

この場合、符号Ｃにより示すように、消灯用の基準電圧Ｖｉｎｉの設定により、画素回路１５は、駆動トランジスタＴｒ２のゲート電圧Ｖｇが消灯用の基準電圧Ｖｉｎｉに立ち下がる。その結果、画素回路１５は、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以下となり、有機ＥＬ素子８の電流駆動を停止する。その結果、駆動トランジスタＴｒ２は、有機ＥＬ素子８の容量Ｃｅｌに蓄積された蓄積電荷の放電により徐々にソース電圧Ｖｓが低下する。また有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌに有機ＥＬ素子８のカソード電圧Ｖｃａｔｈを加算した電圧Ｖｔｈｅｌ＋Ｖｃａｔｈにソース電圧Ｖｓが低下すると、有機ＥＬ素子８における放電が停止することにより、ソース電圧Ｖｓの低下が停止する。

これにより図８に示すように、この場合、画素回路１５は、駆動信号ＤＳを電圧Ｖｓｓに立ち下げる直前の時点では、駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓがそれぞれ電圧Ｖｉｎｉ及びＶｔｈｅｌ＋Ｖｃａｔｈに設定されていることになる。

この状態で駆動信号ＤＳを電圧Ｖｓｓに立ち下げると、駆動トランジスタＴｒ２は、ドレインがソースとして機能して駆動信号ＤＳの走査線ＤＳＬに電荷を流出させることにより、ゲート電圧Ｖｇが電圧Ｖｓｓ＋Ｖｔｈｄｇに低下する。なおここでＶｔｈｄｇは、駆動トランジスタＴｒ２のドレインをソースとして機能させた場合の、ゲート及びドレイン間のしきい値電圧である。

駆動トランジスタＴｒ２では、このゲート電圧Ｖｇの低下に連動してソース電圧Ｖｓが低下することになる。ここでこのソース電圧Ｖｓは、駆動トランジスタＴｒ２がブートストラップ回路として機能することによる利得をＧａｉｎとおいて、次式により表される。なお図９に、駆動信号ＤＳを電圧Ｖｓｓに立ち下げた状態における各部の電圧を示す。

これに対して図１０は、図７との対比によりこの画像表示装置１１における画素回路１５の動作の説明に供するタイムチャートである。

この場合、符号Ｃにより示すように、消灯用の基準電圧Ｖｉｎｉの設定により、画素回路１５は、駆動トランジスタＴｒ２のゲート電圧Ｖｇが消灯用の基準電圧Ｖｉｎｉに立ち下がり、またソース電圧Ｖｓが電圧Ｖｔｈｅｌ＋Ｖｃａｔｈに立ち下がる。

その後、駆動信号ＤＳを電圧Ｖｓｓに立ち下げると、駆動トランジスタＴｒ２は、バックゲート効果によるチャンネルが非晶質シリコン層２３に作成されてオン状態となることから、ソースからドレインに蓄積電荷が移動し、その結果、ソース電圧Ｖｓは、駆動信号ＤＳを電圧Ｖｓｓに立ち下がることになる。これにより従来に比してソース電圧Ｖｓを低い電圧に設定することができ、その分、駆動信号ＤＳの振幅を小さくすることができる。

［実施の形態の動作］
以上の構成において、この画像表示装置１１では（図２及び図３）、信号線駆動回路１３において、順次入力される画像データＤ１が信号線ＤＴＬに振り分けられた後、ディジタルアナログ変換処理される。これにより画像表示装置１１では、信号線ＤＴＬに接続された各画素の階調を指示する階調電圧Ｖｉｎが信号線ＤＴＬ毎に作成される。画像表示装置１では、走査線駆動回路１４による表示部２の駆動により、表示部２を構成する各画素回路１５に例えば線順次によりこの階調電圧Ｖｉｎが設定される。また各画素回路１５では、この階調電圧Ｖｉｎに応じた発光輝度によりそれぞれ有機ＥＬ素子８が発光する。これにより画像表示装置１では、画像データＤ１に応じた画像を表示部２で表示することができる。

より具体的に、画素回路１５においては、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動される（図４）。画素回路１５においては、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置１１では、画像データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。

しかしながらこれら画素回路１５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置１１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇを各画素回路１５に設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。

そこで画像表示装置１１では、事前に、電源用駆動信号ＤＳの立ち下げにより保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げた後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ２のゲート電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図４）。これにより画像表示装置１１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。その後、駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置１１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。

その後、画像表示装置１１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される。これにより画像表示装置１１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。

また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。

しかしながら高解像度化等により、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に十分な時間を割り当てることが困難な場合も発生する。この場合、画像表示装置では、十分に精度良く保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定できなくなる。その結果、十分に駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを補正できなくなる。

そこでこの実施の形態では、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電が複数回の期間で実行される。これにより駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に十分な時間を割り当て、高解像度化した場合でも、十分に駆動トランジスタＴｒ２の移動度のばらつきを補正する。

画像表示装置１では、この移動度のばらつき補正処理による保持容量Ｃｓの端子間電圧の設定により各画素回路１５の発光期間が開始する。画像表示装置１１では、消灯用の基準電圧Ｖｉｎｉを用いて同様に保持容量Ｃｓの端子間電圧が設定される（図３及び図４）。これにより画像表示装置１は、各画素回路１５の発光期間が書込信号ＷＳの制御により実行され、電源用駆動信号ＤＳについては、複数ラインで共通化される。

これにより画像表示装置１１は、駆動信号ＤＳの生成に係る構成を簡略化することができる。より具体的には、ドライブスキャン回路１４Ｂの構成を簡略化することができ、画像表示装置１１は、全体構成を簡略化することができる。

ところでこのようにして駆動信号ＤＳを複数ラインで共用化した場合、駆動信号ＤＳの電圧Ｖｓｓへの立ち下げは、駆動トランジスタＴｒ２のしきい値電圧の補正処理の準備処理において、保持容量Ｃｓのソース側端電圧を十分に立ち下げる目的のみで実行されることになる。この駆動信号ＤＳについては、振幅を小さくしてダイナミックレンジを小さくすることにより、画像表示装置１１の消費電力が減少することができ、またドライブスキャン回路１４Ｂの耐圧も小さくすることができる。

そこでこの実施の形態では、駆動トランジスタＴｒ２は（図１）、ドレイン電極Ｄとソース電極Ｓとを隔てる領域がドレイン電極Ｄ側に変位した位置に設定され、チャンネル保護層２４と重なり合う部位の面積がドレイン電極Ｄに比してソース電極Ｓで大きくなるように作成される。その結果、駆動トランジスタＴｒ２は、駆動信号ＤＳを電圧Ｖｓｓに立ち下げると（図３、時点ｔ１）、バックゲート効果によるチャンネルが非晶質シリコン層２３に作成される。その結果、駆動トランジスタＴｒ２は、オン状態となり、ソースからドレインに速やかに電荷が移動することになり、従来に比して速やかに保持容量Ｃｓのソース側端の電圧を電圧Ｖｓｓに立ち下げることができる。その結果、画像表示装置１１は、従来に比して駆動信号ＤＳの電圧Ｖｓｓを高い電圧に設定して駆動信号ＤＳの振幅を小さくすることができる。

これにより画像表示装置１１は、消費電力を軽減することができる。またドライブスキャン回路１４Ｂの耐圧も小さくすることができ、ドライブスキャン回路１４Ｂの構成を簡略化することができる。また駆動トランジスタＴｒ２の特性が種々にばらつく場合でも、駆動信号ＤＳを電圧Ｖｓｓに立ち下げることにより、全ての駆動トランジスタＴｒ２のソース電圧を電圧Ｖｓｓに精度良く設定することができる。従って駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を、従来に比して精度良く実行することができ、一段と画質を向上することができる。

［実施の形態の効果］
以上の構成によれば、チャンネル保護層と重なり合う部位の面積がドレイン電極に比してソース電極で大きな構造により駆動トランジスタを作成することにより、駆動トランジスタに供給する電源用駆動信号の制御により駆動トランジスタのしきい値電圧のばらつきを補正する構成において、この電源用駆動信号の振幅を従来に比して小さくすることができる。

また電源用駆動信号を連続する複数のライン単位で共通に設定し、消灯用の電圧の設定により非発光期間を開始することにより、ユニットドライブ方式に適用して電源用駆動信号の振幅を従来に比して小さくすることができる。

また書込トランジスタを介して、保持容量の端子電圧をばらつき補正用の電圧に設定して、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定することにより、信号線を介して保持容量の端子電圧をばらつき補正用の電圧に設定する構成に適用して、電源用駆動信号の振幅を従来に比して小さくすることができる。
〈変形例〉
なお上述の実施の形態においては、連続するラインで書込信号ＷＳを順次１水平走査期間ずつ遅延させて作成する場合について述べたが、本発明はこれに限らず、図４との対比により図１１に示すように、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上に設定する期間（符号Ｄ）と、駆動トランジスタを介して放電により補助容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧に設定する期間（符号Ａ）とを分離する場合等にも広く適用することができる。なおこの図１１は、３ライン単位で駆動信号を共通化する構成である。

また上述の実施の形態においては、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上に設定する処理において、信号線の電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定されている期間の間、書込トランジスタＴｒ１をオン動作させる場合について述べたが、本発明はこれに限らず、信号線の電圧が消灯用の基準電圧Ｖｉｎｉに変化した後に書込トランジスタＴｒ１をオフ動作させるようにしてもよい。

また上述の実施の形態においては、本発明をユニットドライブ方式の画像表示装置に適用して、消灯用の基準電圧の設定により非発光期間を開始する場合について述べたが、本発明はこれに限らず、消灯用の基準電圧の設定を省略して、駆動信号ＤＳの電圧Ｖｓｓへの立ち下げにより非発光期間を開始する構成（図１２〜図２２の構成）にも広く適用することができる。

また上述の実施の形態においては、信号線を介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定することにより、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上の電圧に設定する場合について述べたが、本発明はこれに限らず、別途、トランジスタを設け、このトランジスタを介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定する場合等にも広く適用することができる。

また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を１回の期間で実行する場合にも広く適用することができる。

また上述の実施の形態においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。

また上述の実施の形態においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。

本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。

本発明の第１の実施の形態に係る画像表示装置に適用される画素回路を示す図である。 本発明の第１の実施の形態に係る画像表示装置を示す接続図である。 図２の画像表示装置における画素回路の動作の説明に供するタイムチャートである。 図２の画像表示装置の動作の説明に供するタイムチャートである。 図２の画像表示装置の書込トランジスタを示す断面図である。 図２の画像表示装置の駆動トランジスタの説明に供する断面図である。 従来構成により駆動トランジスタを作成した場合の動作の説明に供するタイムチャートである。 図７の説明に供する接続図である。 図８の続きの説明に供する接続図である。 図１の駆動トランジスタによる動作の説明に供するタイムチャートである。 本発明の他の実施の形態に係る画像表示装置の説明に供するタイムチャートである。 従来の画像表示装置を示すブロック図である。 図１２の画像表示装置の詳細構成を示す接続図である。 図１２の画像表示装置の動作の説明に供するタイムチャートである。 図１２の画像表示装置の動作の説明に供する接続図である。 図１５の続きの説明に供する接続図である。 図１６の続きの説明に供する接続図である。 図１７の続きの説明に供する接続図である。 図１８の続きの説明に供する接続図である。 図１９の続きの説明に供する接続図である。 図２０の続きの説明に供する接続図である。 図２１の続きの説明に供する接続図である。 しきい値電圧の補正処理を複数回の期間で実行する場合の説明に供するタイムチャートである。

符号の説明

１、１１……画像表示装置、２……表示部、３、１３……信号線駆動回路、３Ａ、１３Ａ……データスキャン回路、４、１４……走査線駆動回路、４Ａ、１４Ａ……ライトスキャン回路、４Ｂ、１４Ｂ……ドライブスキャン回路、５、１５……画素回路、８……有機ＥＬ素子、２４……チャンネル保護層、Ｃｓ……保持容量、Ｄ……ドレイン電極、Ｇ……ゲート電極、Ｓ……ソース電極、Ｔｒ１……書込トランジスタ、Ｔｒ２……駆動トランジスタ

Claims (4)

1. 画素回路をマトリックス状に配置して表示部が形成され、
   前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
   前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返し、
   前記非発光期間において、
   走査線を介して前記駆動トランジスタのドレイン電圧を立ち下げて前記駆動トランジスタのソース電圧を立ち下げることにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記駆動トランジスタを介した前記保持容量の端子間電圧の放電により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
   続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定し、
   前記駆動トランジスタは、
   チャンネル保護層と重なり合う部位の面積がドレイン電極に比してソース電極で大きくなるように作成された
   画像表示装置。
2. 前記電源用駆動信号は、
   連続する複数のライン単位で共通に設定され、
   前記画素回路は、
   前記書込トランジスタを介して、前記保持容量の端子電圧を消灯用の電圧に設定することにより、前記駆動トランジスタによる前記発光素子の駆動を停止して前記非発光期間を開始する
   請求項１に記載の画像表示装置。
3. 前記画素回路は、
   前記書込トランジスタを介して、前記保持容量の端子電圧をばらつき補正用の電圧に設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
   請求項２に記載の画像表示装置。
4. 前記発光素子が、有機ＥＬ素子である
   請求項３に記載の画像表示装置。
   

Images