JP2008032863A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008032863A5 JP2008032863A5 JP2006204057A JP2006204057A JP2008032863A5 JP 2008032863 A5 JP2008032863 A5 JP 2008032863A5 JP 2006204057 A JP2006204057 A JP 2006204057A JP 2006204057 A JP2006204057 A JP 2006204057A JP 2008032863 A5 JP2008032863 A5 JP 2008032863A5
- Authority
- JP
- Japan
- Prior art keywords
- potential
- source
- drain
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 109
- 239000003990 capacitor Substances 0.000 claims description 43
- 238000003860 storage Methods 0.000 claims description 26
- 230000000875 corresponding Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 230000003334 potential Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 31
- 230000003071 parasitic Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- VHJLVAABSRFDPM-UHFFFAOYSA-N 1,4-dimercaptobutane-2,3-diol Chemical compound SCC(O)C(O)CS VHJLVAABSRFDPM-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000004059 degradation Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000003111 delayed Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000002493 climbing Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
Description
本発明は、表示素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
発光部として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また、有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに、有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを発光部として備えた表示素子を画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1乃至特許文献5に記載されている。
特開2003−255856
特開2003−271095
特開2004−133240
特開2004−029791
特開2004−093682
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光部を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ELデバイス等の発光部の特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ELデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ELデバイスの特性変動を補正する必要がある。従来から、かかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。
上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置及びその駆動方法を提供することを一般的な目的とする。特に、配線容量や配線抵抗に起因する制御パルスや映像信号の伝播遅延あるいは波形劣化に関わらず、映像信号のサンプリング動作や補正機能を確実に行うことの出来る表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち、本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とから成る。前記画素アレイ部は、行状の走査線と、列状の映像信号線と、両者が交差する部分に配された行列状の画素(表示素子)と、画素の各行に対応して配された電源供給線とを備えている。前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源供給線に第1電位と第2電位とに切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の映像信号線に映像信号となる信号電位と、基準電位とを供給する信号セレクタとを備えている。前記画素は、発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含む。前記サンプリング用トランジスタは、そのゲートが該走査線に接続されており、そのソース及びドレインの一方が該映像信号線に接続されており、他方が該駆動用トランジスタのゲートに接続されており、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光部に接続されており、他方が該電源供給線に接続されており、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続されている。前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該映像信号線から供給された信号電位をサンプリングして該保持容量に保持する。前記駆動用トランジスタは、第1電位にある該電源供給線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光部に流す。前記主スキャナは、該映像信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯よりパルス幅の短い該制御信号を該走査線に出力し、以って、前記保持容量に信号電位を保持する際該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする。
好ましくは、前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該映像信号線から電気的に切り離し、以って、該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。又、前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第1タイミングで該電源供給線を第1電位から第2電位に切り換え、前記主スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第2タイミングで該サンプリング用トランジスタを導通させて該映像信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第2電位にセットし、前記電源スキャナは、該第2タイミングの後の第3タイミングで、該電源供給線を第2電位から第1電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく。
本発明によれば、有機ELデバイス等の発光部を備えた表示素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの移動度補正機能を備えており、望ましくは、駆動用トランジスタの閾電圧補正機能や有機ELデバイスの経時変動補正機能(ブートストラップ動作)も備えており、高品位の画質を得ることが出来る。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では、電源電圧をスイッチングすることにより構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることが可能である。これにより、高品位且つ高精細なフラットディスプレイを提供することが可能になる。
特に本発明では映像信号線が信号電位にある時間帯にサンプリングトランジスタを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線に出力し、以って、保持容量に信号電位を保持する際、駆動用トランジスタの移動度に対する補正を信号電位に加えている。換言すると、サンプリング用トランジスタを導通状態に置くための制御信号パルスは、必ず映像信号線が信号電位にある時間帯に入るようにしている。かかる構成により、配線容量や配線抵抗の影響で制御信号パルスや映像信号波形に伝播遅延もしくは波形劣化が生じても、常に映像信号を保持容量に保持するためのサンプリング動作やこれに合せた駆動用トランジスタの移動度補正動作を行うことが可能になる。制御信号パルスが画素アレイで構成される画面内でばらついても、サンプリングされる信号電位はばらつくことなく輝度ムラが発生する恐れが無い。これにより、良好な画質の表示装置を得ることが出来る。
以下、図面を参照して、本発明の実施の形態を詳細に説明する。まず最初に、本発明の理解を容易にし且つ背景を明らかにするため、図1を参照して表示装置の一般的な構成を簡潔に説明する。図1は、一般的な表示装置の一画素分を示す模式的な回路図である。図示する様に、この画素回路にあっては、直交配列した走査線1Eと映像信号線1Fの交差部に、サンプリング用トランジスタ1Aが配置されている。このサンプリング用トランジスタ1AはN型であり、そのゲートが走査線1Eに接続されており、ドレインが映像信号線1Fに接続されている。このサンプリング用トランジスタ1Aのソースには保持容量1Cの一方の電極と、駆動用トランジスタ1Bのゲートとが接続されている。駆動用トランジスタ1BはN型で、そのドレインには電源供給線1Gが接続されており、そのソースには発光部1Dのアノードが接続されている。保持容量1Cの他方の電極と発光部1Dのカソードは、接地配線1Hに接続されている。
図2は、図1に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、映像信号線(1F)から供給される映像信号の電位(映像信号線電位)をサンプリングし、有機ELデバイス等から成る発光部1Dを発光状態にする動作を表している。走査線(1E)の電位(走査線電位)が高レベルに遷移することで、サンプリング用トランジスタ(1A)はオン状態となり、映像信号線電位を保持容量(1C)に充電する。これにより、駆動用トランジスタ(1B)のゲート電位(V g )は上昇を開始し、ドレイン電流を流し始める。その為、発光部(1D)のアノード電位は上昇し発光を開始する。この後、走査線電位が低レベルに遷移すると保持容量(1C)に映像信号線電位が保持され、駆動用トランジスタ(1B)のゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。
しかしながら、駆動用トランジスタ(1B)の製造プロセスのばらつきにより、各画素ごとに閾電圧や移動度等の特性変動がある。この特性変動により、駆動用トランジスタ(1B)に同一のゲート電位を与えても、画素毎にドレイン電流(駆動電流)が変動し、発光輝度のばらつきになって現れる。また、有機ELデバイス等から成る発光部(1D)の特性の経時変動により、発光部(1D)のアノード電位が変動する。アノード電位の変動は、駆動用トランジスタ(1B)のゲート−ソース間電圧の変動となって現れ、ドレイン電流(駆動電流)の変動を引き起こす。この様な種々の原因による駆動電流の変動は、画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
図3Aは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置100は、画素アレイ部102とこれを駆動する駆動部(103,104,105)とから成る。画素アレイ部102は、行状の走査線WSL101〜10mと、列状の映像信号線DTL101〜10nと、両者が交差する部分に配された行列状の画素(PXLC)101と、各画素(表示素子)101の各行に対応して配された電源供給線DSL101〜10mとを備えている。駆動部(103,104,105)は、各走査線WSL101〜10mに順次制御信号を供給して画素101を行単位で線順次走査する主スキャナ(ライトスキャナWSCN)104と、この線順次走査に合わせて各電源供給線DSL101〜10mに第1電位と第2電位とに切り換わる電源電圧を供給する電源スキャナ(DSCN)105と、この線順次走査に合わせて列状の映像信号線DTL101〜10nに映像信号となる信号電位と、基準電位とを供給する信号セレクタ(水平セレクタHSEL)103とを備えている。
図3Bは、図3Aに示した表示装置100に含まれる画素101の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素101は、有機ELデバイス等で代表される発光部3Dと、サンプリング用トランジスタ3Aと、駆動用トランジスタ3Bと、保持容量3Cとを含む。サンプリング用トランジスタ3Aは、そのゲートが対応する走査線WSL101に接続されており、そのソース及びドレインの一方が対応する映像信号線DTL101に接続されており、他方が駆動用トランジスタ3Bのゲートgに接続されている。駆動用トランジスタ3Bは、そのソースs及びドレインdの一方が発光部3Dに接続されており、他方が対応する電源供給線DSL101に接続されている。本実施形態では、駆動用トランジスタ3Bのドレインdが電源供給線DSL101に接続されている一方、ソースsが発光部3Dのアノードに接続されている。発光部3Dのカソードは接地配線3Hに接続されている。尚、この接地配線3Hは全ての画素101に対して共通に配線されている。保持容量3Cは、駆動用トランジスタ3Bのソースsとゲートgの間に接続されている。
かかる構成において、サンプリング用トランジスタ3Aは、走査線WSL101から供給された制御信号に応じて導通し、映像信号線DTL101から供給された信号電位をサンプリングして保持容量3Cに保持する。駆動用トランジスタ3Bは、第1電位にある電源供給線DSL101から電流の供給を受け保持容量3Cに保持された信号電位に応じて駆動電流を発光部3Dに流す。主スキャナ(WSCN)104は、映像信号線DTL101が信号電位にある時間帯にサンプリング用トランジスタ3Aを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線WSL101に出力し、以って、保持容量3Cに信号電位を保持する際、駆動用トランジスタ3Bの移動度μに対する補正を信号電位に加える。
図3Bに示した画素回路101は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち、電源スキャナ(DSCN)105は、サンプリング用トランジスタ3Aが信号電位をサンプリングする前に、第1タイミングで電源供給線DSL101を第1電位から第2電位に切り換える。また、主スキャナ(WSCN)104は、同じくサンプリング用トランジスタ3Aが信号電位をサンプリングする前に、第2タイミングでサンプリング用トランジスタ3Aを導通させて映像信号線DTL101から基準電位を駆動用トランジスタ3Bのゲートgに印加すると共に駆動用トランジスタ3Bのソースsを第2電位にセットする。通常、上述した第1タイミングは第2タイミングの前に来るが、場合によっては第1タイミングと第2タイミングを逆にしても良い。電源スキャナ(DSCN)105は、第2タイミングの後の第3タイミングで、電源供給線DSL101を第2電位から第1電位に切り換えて、駆動用トランジスタ3Bの閾電圧V th に相当する電圧を保持容量3Cに保持しておく。かかる閾電圧補正機能により、本表示装置100は画素毎にばらつく駆動用トランジスタ3Bの閾電圧の影響をキャンセルすることが出来る。
図3Bに示した画素回路101は、さらに、ブートストラップ機能も備えている。即ち、主スキャナ(WSCN)104は、保持容量3Cに信号電位が保持された段階で走査線WSL101に対する制御信号の印加を解除し、サンプリング用トランジスタ3Aを非導通状態にして駆動用トランジスタ3Bのゲートgを映像信号線DTL101から電気的に切り離し、以って、駆動用トランジスタ3Bのソース電位(V s )の変動にゲート電位(V g )が連動し、ゲートgとソースs間の電圧V gs を一定に維持することが出来る。
図4Aは、図3Bに示した画素101の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線(WSL101)の電位変化、電源供給線(DSL101)の電位変化及び映像信号線(DTL101)の電位変化を表してある。また、これらの電位変化と並行に、駆動用トランジスタ3Bのゲート電位(V g )及びソース電位(V s )の変化も表してある。
このタイミングチャートは、画素101の動作の遷移に合わせて、期間を(B)〜(I)のように便宜的に区切ってある。発光期間(B)では、発光部3Dが発光状態にある。この後、線順次走査の新しいフィールドに入ってまず最初の期間(C)で、電源供給線を低電位に切り換える。次の期間(D)に進み、駆動用トランジスタのゲート電位V g 及びソース電位V s を初期化する。この閾値補正準備期間(C)及び(D)で駆動用トランジスタ3Bのゲート電位V g 及びソース電位V s をリセットすることで、閾電圧補正動作の準備が完了する。続いて、閾値補正期間(E)で実際に閾電圧補正動作が行われ、駆動用トランジスタ3Bのゲートgとソースsとの間に閾電圧V th に相当する電圧が保持される。実際には、V th に相当する電圧が、駆動用トランジスタ3Bのゲートgとソースsとの間に接続された保持容量3Cに書き込まれることになる。
この後、移動度補正の為の準備期間(F)及び(G)を経て、サンプリング期間/移動度補正期間(H)に進む。ここで、映像信号の信号電位V in がV th に足し込まれる形で保持容量3Cに書き込まれると共に、移動度補正用の電圧ΔVが保持容量3Cに保持された電圧から差し引かれる。このサンプリング期間/移動度補正期間(H)では、映像信号線DTL101が信号電位V in にある時間帯にサンプリング用トランジスタ3Aを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線WSL101に出力し、以って、保持容量3Cに信号電位V in を保持する際、駆動用トランジスタ3Bの移動度μに対する補正を信号電位V in に加えている。
この後、発光期間(I)に進み、信号電位V in に応じた輝度で発光部が発光する。その際、信号電位V in は閾電圧V th に相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光部3Dの発光輝度は駆動用トランジスタ3Bの閾電圧V th や移動度μのばらつきの影響を受けることはない。尚、発光期間(I)の最初でブートストラップ動作が行われ、駆動用トランジスタ3Bのゲート−ソース間電圧V gs =V in +V th −ΔVを一定に維持したまま、駆動用トランジスタ3Bのゲート電位V g 及びソース電位V s が上昇する。
引き続き、図4B〜図4Iを参照して、図3Bに示した画素101の動作を詳細に説明する。尚、図4B〜図4Iの図番は、図4Aに示したタイミングチャートの各期間(B)〜(I)にそれぞれ対応している。理解を容易にするため、図4B〜図4Iにあっては、説明の都合上、発光部3Dの容量成分を容量素子3Iとして図示してある。先ず、図4Bに示すように発光期間(B)では、電源供給線DSL101が高電位V cc_H (第1電位)にあり、駆動用トランジスタ3Bが駆動電流I ds を発光部3Dに供給している。図示する様に、駆動電流I ds は高電位V cc_H にある電源供給線DSL101から駆動用トランジスタ3Bを介して発光部3Dを通り、共通接地配線3Hに流れ込んでいる。
続いて、期間(C)に入ると図4Cに示すように、電源供給線DSL101を高電位V cc_H から低電位V cc_L に切り換える。これにより、電源供給線DSL101はV cc_L まで放電され、さらに、駆動用トランジスタ3Bのソース電位V s はV cc_L に近い電位まで遷移する。電源供給線DSL101の配線容量が大きい場合は、比較的早いタイミングで電源供給線DSL101を高電位V cc_H から低電位V cc_L に切り換えると良い。この期間(C)を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
次に、期間(D)に進むと図4Dに示すように、走査線WSL101を低レベルから高レベルに切り換えることで、サンプリング用トランジスタ3Aが導通状態になる。このとき、映像信号線DTL101は基準電位V o にある。よって、駆動用トランジスタ3Bのゲート電位V g は、導通したサンプリング用トランジスタ3Aを通じて映像信号線DTL101の基準電位V o となる。これと同時に、駆動用トランジスタ3Bのソース電位V s は即座に低電位V cc_L に固定される。以上により、駆動用トランジスタ3Bのソース電位V s が映像信号線DTLの基準電位V o より十分低い電位V cc_L に初期化(リセット)される。具体的には、駆動用トランジスタ3Bのゲート−ソース間電圧V gs (ゲート電位V g とソース電位V s の差)が駆動用トランジスタ3Bの閾電圧V th より大きくなるように、電源供給線DSL101の低電位V cc_L (第2電位)を設定する。
次に、閾値補正期間(E)に進むと、図4(E)に示すように、電源供給線DSL101の電位が低電位V cc_L から高電位V cc_H に遷移し、駆動用トランジスタ3Bのソース電位V s が上昇を開始する。やがて、駆動用トランジスタ3Bのゲート−ソース間電圧V gs が閾電圧V th となったところで、電流がカットオフする。このようにして、駆動用トランジスタ3Bの閾電圧V th に相当する電圧が、保持容量3Cに書き込まれる。これが閾電圧補正動作である。このとき、電流が専ら保持容量3C側に流れ、発光部3D側には流れないようにするため、発光部3Dがカットオフとなるように共通接地配線3Hの電位を設定しておく。
期間(F)に進むと、図4Fに示すように、走査線WSL101が低電位側に遷移し、サンプリング用トランジスタ3Aが一旦オフ状態になる。このとき、駆動用トランジスタ3Bのゲートgはフローティングになるが、ゲート−ソース間電圧V gs は駆動用トランジスタ3Bの閾電圧V th に等しいためカットオフ状態であり、ドレイン電流I ds は流れない。
続いて、期間(G)に進むと、図4Gに示すように、映像信号線DTL101の電位が基準電位V o からサンプリング電位(信号電位)V in に遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。
サンプリング期間/移動度補正期間(H)に入ると、図4Hに示すように、走査線WSL101が高電位側に遷移して、サンプリング用トランジスタ3Aがオン状態となる。したがって、駆動用トランジスタ3bのゲート電位V g は信号電位V in となる。ここで、発光部3Dは始めカットオフ状態(ハイインピーダンス状態)にあるため、駆動用トランジスタ3Bのドレイン電流I ds は発光部の容量成分3Iに流れ込み、充電を開始する。したがって、駆動用トランジスタ3Bのソース電位V s は上昇を開始し、やがて、駆動用トランジスタ3Bのゲート−ソース間電圧V gs は、V in +V th −ΔVとなる。このようにして、信号電位V in のサンプリングと補正量ΔVの調整が同時に行われる。V in が高いほどI ds は大きくなり、ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。V in を一定とした場合、駆動用トランジスタ3Bの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。
最後に、発光期間(I)になると、図4Iに示すように、走査線WSL101が低電位側に遷移し、サンプリング用トランジスタ3Aはオフ状態となる。これにより、駆動用トランジスタ3Bのゲートgは映像信号線DTL101から切り離される。同時にドレイン電流I ds が発光部3Dを流れ始める。これにより、発光部3Dのアノード電位は駆動電流I ds に応じて上昇する。上昇量をV el と表す。発光部3Dのアノード電位の上昇は、即ち、駆動用トランジスタ3Bのソース電位V s の上昇に他ならない。駆動用トランジスタ3Bのソース電位V s が上昇すると、保持容量3Cのブートストラップ動作により、駆動用トランジスタ3Bのゲート電位V g も連動して上昇する。ゲート電位V g の上昇量はソース電位V s の上昇量に等しくなる。故に、発光期間中、駆動用トランジスタ3Bのゲート−ソース間電圧V gs は、V in +V th −ΔVで一定に保持される。
図5は、サンプリング期間/移動度補正期間(H)における、走査線電位波形及び映像信号線電位波形を示す模式図である。上側の波形は図3Aに示したライトスキャナ104から遠い側(遠側)で観測される波形を表しており、下側は逆にライトスキャナ104に近い側(近側)で観測される波形を表している。遠側では走査線電位(即ち、制御信号パルス)の波形が配線容量や配線抵抗の影響で大きく鈍り劣化している。これに対し近側では制御信号パルスは走査線の配線容量や配線抵抗の影響をあまり受けないため、波形は劣化していない。一方、映像信号線電位については、遠側および近側共に信号源である水平セレクタ103から同じ距離なので、波形に差が無い。
ここで、移動度補正時間は、映像信号線電位が信号電位にある時間幅と制御信号パルスの両者が重なった範囲で決まる。特に本発明は映像信号線が信号電位にある時間幅の中に入るように制御信号パルス幅tを細めに決めているため、結果的に移動度補正時間t1は制御信号パルス幅tで決まる。正確には、制御信号パルスが立ち上がってサンプリング用トランジスタがオンしてから、同じく制御信号パルスが立下がってサンプリング用トランジスタがオフするまでの時間となる。図示する様に、オンタイミングはサンプリング用トランジスタ3Aのソース電位(即ち、映像信号線電位)に対して同じくサンプリング用トランジスタ3Aのゲート電位(即ち、走査線電位)がサンプリング用トランジスタの閾電圧V th (3A)を超えた時となる。逆にサンプリング用トランジスタのオフタイミングは、そのゲート電位がソース電位に比べて丁度V th (3A)を下回った時となる。よって移動度補正時間は図示する様に、波形が大きく鈍る遠側でt 1 になる一方、波形があまり鈍らない近側でt 2 となる。ここで波形が大きく鈍って劣化する遠側では、近側に比べてサンプリング用トランジスタのオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間t 1 は結局近側の移動度補正時間t 2 とあまり変わらないことになる。
また、サンプリング用トランジスタ3Aによって最終的にサンプリングされる信号電位(サンプリング電位)は、丁度サンプリング用トランジスタ3Aがオフになった時の映像信号線電位で与えられる。図から明らかなように、近側及び遠側共にサンプリング電位V 1 ,V 2 は信号電位V in となり差はない。この様に、本発明では遠側と近側でサンプリングされる映像信号線電位V 1 ,V 2 はほとんど差は無い。さらに、移動度補正時間t 1 ,t 2 についてもほとんど差は無視できる程度である。これにより、本発明にかかる表示装置は画面の左右で輝度差が現れることが無く、シェーディングは抑制され良好な画質の表示装置を得ることが出来る。
図6は、同じくサンプリング期間/移動度補正期間(H)で観測される走査線電位波形及び映像信号線電位波形を示している。但し図面上半分は、水平セレクタ103から離れた画面下側で観測される波形を表しており、下半分は同じく水平セレクタ103に近い画面上側で観測される波形を表している。制御信号パルスの波形(走査線電位波形)は画面の上下で同じ位置を取っているため差は無い。一方、映像信号線電位は画面上側に比べて画面下側が配線容量や配線抵抗の影響で遅延している。しかしながら映像信号線に現れる信号電位波形が遅延しても、制御信号パルスが映像信号線が信号電位にある時間幅に入っている限り、サンプリング電位や移動度補正時間にほとんど差は無い。図から明らかなように、画面下側と上側で、サンプリングされる映像信号線電位V 1 ,V 2 はほぼ等しい。また、移動度補正時間t 1 及びt 2 もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を得ることが出来る。
図7Aは図3Bに示した表示装置の駆動方法の参考例を表しており、理解を容易にするため図4Aのタイミングチャートと同じフォーマットを採用している。異なる点はサンプリング期間/移動度補正期間の制御方式である。図7Aに示すように、この参考例では、サンプリング期間/移動度補正期間(F)は、映像信号線が基準電位V o から信号電位V in に立上がった時点から走査線が高電位から低電位に立下がる時点までとしている。
図7Aに示した参考例の動作方法を、さらに図7B〜図7Gを参照して説明する。先ず図7Bに示すように発光期間(B)では、電源供給線DSL101が高電位V cc_H (第1電位)にあり、駆動用トランジスタ3Bが駆動電流I ds を発光部3Dに供給している。図示する様に、駆動電流I ds は高電位V cc_H にある電源供給線DSL101から駆動用トランジスタ3Bを介して発光部3Dを通り、共通接地配線3Hに流れ込んでいる。
続いて、期間(C)に入ると図7Cに示すように、電源供給線DSL101を高電位V cc_H から低電位V cc_L に切り換える。これにより、電源供給線DSL101はV cc_L まで放電され、さらに、駆動用トランジスタ3Bのソース電位V s はV cc_L に近い電位まで遷移する。電源供給線DSL101の配線容量が大きい場合は比較的早いタイミングで電源供給線DSL101を高電位V cc_H から低電位V cc_L に切り換えると良い。この期間(C)を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
次に、期間(D)に進むと図7Dに示すように、走査線WSL101を低レベルから高レベルに切り換えることで、サンプリング用トランジスタ3Aが導通状態になる。このとき映像信号線DTL101は基準電位V o にある。よって駆動用トランジスタ3Bのゲート電位V g は導通したサンプリング用トランジスタ3Aを通じて映像信号線DTL101の基準電位V o となる。これと同時に駆動用トランジスタ3Bのソース電位V s は即座に低電位V cc_L に固定される。以上により駆動用トランジスタ3Bのソース電位V s が映像信号線DTLの基準電位V o より十分低い電位V cc_L に初期化(リセット)される。具体的には、駆動用トランジスタ3Bのゲート−ソース間電圧V gs (ゲート電位V g とソース電位V s の差)が駆動用トランジスタ3Bの閾電圧V th より大きくなるように、電源供給線DSL101の低電位V cc_L (第2電位)を設定する。
次に、閾値補正期間(E)に進むと図7(E)に示すように、電源供給線DSL101の電位が低電位V cc_L から高電位V cc_H に遷移し、駆動用トランジスタ3Bのソース電位V s が上昇を開始する。やがて駆動用トランジスタ3Bのゲート−ソース間電圧V gs が閾電圧V th となったところで電流がカットオフする。このようにして駆動用トランジスタ3Bの閾電圧V th に相当する電圧が保持容量3Cに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量3C側に流れ、発光部3D側には流れないようにするため、発光部3Dがカットオフとなるように共通接地配線3Hの電位を設定しておく。
次に、サンプリング期間/移動度補正期間(F)に進むと、図7Fに示すように、第1のタイミングで映像信号線DTL101の電位が基準電位V o から信号電位V in に遷移し、駆動用トランジスタ3Bのゲート電位V g はV in となる。このとき発光部3Dは始めカットオフ状態(ハイインピーダンス状態)にあるため駆動用トランジスタ3Bのドレイン電流I ds は発光部の容量成分3Iに流れ込む。これにより、発光部の容量成分3Iは充電を開始する。よって駆動用トランジスタ3Bのソース電位V s は上昇を開始し、第2のタイミングで駆動用トランジスタ3Bのゲート−ソース間電圧V gs は、V in +V th −ΔVとなる。このようにして信号電位V in のサンプリングと補正量ΔVの調整が行われる。V in が高いほどI ds は大きくなり、ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行える。また、V in を一定とした場合、駆動用トランジスタ3Bの移動度μが大きいほどΔVの絶対値も大きくなる。換言すると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
最後に発光期間(G)になると、図7Gに示すように、走査線WSL101が低電位側に遷移し、サンプリング用トランジスタ3Aはオフ状態となる。これにより、駆動用トランジスタ3Bのゲートgは映像信号線DTL101から切り離される。同時にドレイン電流I ds が発光部3Dを流れ始める。これにより、発光部3Dのアノード電位は駆動電流I ds に応じて上昇する。上昇量をV el と表す。発光部3Dのアノード電位の上昇は、即ち、駆動用トランジスタ3Bのソース電位V s の上昇に他ならない。駆動用トランジスタ3Bのソース電位V s が上昇すると、保持容量3Cのブートストラップ動作により、駆動用トランジスタ3Bのゲート電位V g も連動して上昇する。ゲート電位V g の上昇量はソース電位V s の上昇量V el に等しくなる。故に、発光期間中駆動用トランジスタ3Bのゲート−ソース間電圧V gs はV in +V th −ΔVで一定に保持される。
図8は、図7Aに示した参考例で、サンプリング期間/移動度補正期間(F)に観測される走査線電位波形及び映像信号線電位波形を表している。理解を容易にするため、図5に示した表記と同じフォーマットを採用している。図8の上側は画面のライトスキャナ104から遠く離れた側(遠側)で観測される波形を表しており、下側は画面のライトスキャナ104に近い側(近側)で観測される波形を表している。図示する様に、近側では配線抵抗と配線容量が小さいため走査線電位(制御信号パルス)は劣化しない。これに対し遠側は配線抵抗と配線容量が大きいため走査線電位(制御信号パルス)は大きく鈍って劣化する。一方、映像信号線電位は供給元の水平セレクタ103から等しい距離をとっているため、パルスの劣化の差は少ない。画面の近側と遠側で走査線電位の波形劣化が異なるため、近側と遠側でサンプリングされる映像信号線電位V 1 ,V 2 に差が生じている。さらに移動度補正時間についても遠側と近側でt 1 とt 2 のように差が生じている。画面の遠側では走査線パルスの波形劣化が激しいため、サンプリング電位V 1 は大きくなり移動度補正時間t 1 も長くなる傾向になる。これに対し画面の近側では制御信号パルスの波形劣化がほとんどない為、サンプリング電位V 2 及び移動度補正時間t 2 共に設計値に近い値となる。この様に画面のライトスキャナに近い側と遠い側(即ち、画面の左右)でサンプリング電位や移動度補正時間が異なると画面の左右で輝度差が生じ、シェーディングとして視認される。
最後に図9〜図11Cを参照して閾電圧補正動作、移動度補正動作及びブートストラップ動作につき更に説明する。図9は、駆動用トランジスタの電流電圧特性を示すグラフである。特に、駆動用トランジスタが飽和領域で動作しているときのドレイン−ソース間電流(ドレイン電流)I ds は、I ds =(1/2)・μ・(W/L)・C ox ・(V gs −V th ) 2 で表される。ここで、μは移動度を示し、Wはゲート幅を表し、Lはゲート長を表し、C ox は単位面積あたりのゲート酸化膜容量を示す。このトランジスタ特性式から明らかなように、閾電圧V th が変動すると、V gs が一定であっても、ドレイン−ソース間電流I ds が変動する。ここで、本発明にかかる画素は、前述したように発光時のゲート−ソース間電圧V gs がV in +V th −ΔVで表されるため、これを上述のトランジスタ特性式に代入すると、ドレイン−ソース間電流I ds は、I ds =(1/2)・μ・(W/L)・C ox ・(V in −ΔV) 2 で表されることになり、閾電圧V th に依存しない。結果として、閾電圧V th が製造プロセスにより変動しても、ドレイン−ソース間電流I ds は変動せず、有機ELデバイスの発光輝度も変動しない。
何ら対策を施さないと、図9に示すように閾電圧がV th のときV gs に対応する駆動電流がI ds となるのに対し、閾電圧V th ’のとき同じゲート電圧V gs に対応する駆動電流I ds ’はI ds と異なってしまう。
図10Aは同じく駆動用トランジスタの電流電圧特性を示すグラフである。移動度がμとμ’で異なる2個の駆動用トランジスタについて、それぞれ特性カーブを挙げてある。グラフから明らかなように、移動度がμとμ’で異なると、一定のV gs であってもドレイン−ソース間電流がI ds とI ds ’のようになり、変動してしまう。
図10Bは、映像信号線電位のサンプリング時及び移動度補正時における画素の動作を説明するもので、理解を容易にするため、発光部3Dの容量成分3Iも表してある。映像信号線電位のサンプリング時、サンプリング用トランジスタ3Aはオン状態であるため、駆動用トランジスタ3Bのゲート電位V g は映像信号線電位V in となり、駆動用トランジスタ3Bのゲート−ソース間電圧V gs はV in +V th になる。このとき、駆動用トランジスタ3Bはオン状態となり、さらに、発光部3Dはカットオフ状態であるため、ドレイン−ソース間電流I ds が発光部の容量成分3Iに流れ込む。ドレイン−ソース間電流I ds が発光部の容量成分3Iに流れ込むと、発光部の容量成分3Iは充電を開始し、発光部3Dのアノード電位(したがって、駆動用トランジスタ3Bのソース電位V s )が上昇を開始する。駆動用トランジスタ3Bのソース電位V s がΔVだけ上昇すると、駆動用トランジスタ3Bのゲート−ソース間電圧V gs はΔVだけ減少する。これが負帰還による移動度補正動作であり、ゲート−ソース間電圧V gs の減少量ΔVは、ΔV=I ds ・t/C el で決定され、ΔVが移動度補正のためのパラメータとなる。ここで、C el は発光部の容量成分3Iの容量値を示し、tは移動度補正期間を示す。
図10Cは、移動度補正時における駆動用トランジスタ3Bの動作点を説明するグラフである。製造プロセスにおける移動度μ,μ’のばらつきに対して、上述した移動度補正をかけることによって最適の補正パラメータΔV及びΔV’が決定され、駆動用トランジスタ3Bのドレイン−ソース間電流I ds 及びI ds ’が決定される。仮に移動度補正をかけないと、ゲート−ソース間電圧V gs に対して、移動度がμとμ’で異なると、これに応じてドレイン−ソース間電流もI ds0 とI ds0 ’で違ってしまう。これに対処するため移動度μ及びμ’に対してそれぞれ適切な補正ΔV及びΔV’をかけることで、ドレイン−ソース間電流がI ds 及びI ds ’となり、同レベルとなる。図10Cのグラフから明らかなように、移動度μが高いとき補正量ΔVが大きくなる一方、移動度μ’が小さいとき補正量ΔV’も小さくなるように、負帰還をかけている。
図11Aは、有機ELデバイスで構成される発光部3Dの電流−電圧特性を示すグラフである。発光部3Dに電流I el が流れるとき、アノード−カソード間電圧V el は一意的に決定される。図4Iに示したように発光期間中、走査線WSL101が低電位側に遷移し、サンプリング用トランジスタ3Aがオフ状態になると、発光部3Dのアノードは駆動用トランジスタ3Bのドレイン−ソース間電流I ds で決定されるアノード−カソード間電圧V el 分だけ上昇する。
図11Bは、発光部3Dのアノード電位上昇時における駆動用トランジスタ3Bのゲート電位V g とソース電位V s の電位変動を示すグラフである。発光部3Dのアノード上昇電圧がV el のとき、駆動用トランジスタ3BのソースもV el だけ上昇し、保持容量3Cのブートストラップ動作により駆動用トランジスタ3BのゲートもV el 分上昇する。この為、ブートストラップ前に保持された駆動用トランジスタ3Bのゲート−ソース間電圧V gs =V in +V th −ΔVは、ブートストラップ後もそのまま保持される。また、発光部3Dの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ3Bのゲート−ソース間電圧は常にV in +V th −ΔVで一定に保持される。
図11Cは、図10Bで説明した本発明の画素構成に、寄生容量7A及び7Bを付加した回路図である。この寄生容量7A及び7Bは駆動用トランジスタ3のゲートgに寄生している。前述したブートストラップ動作能力は保持容量の容量値をC s 、寄生容量7A,7Bの容量値をそれぞれC w ,C p とした場合に、C s /(C s +C w +C p )で表され、これが1に近いほどブートストラップ動作能力が高い。つまり発光部3Dの経時劣化に対する補正能力が高いことを示している。本発明では駆動用トランジスタ3Bのゲートgに接続する素子数を最小限にとどめており、C p をほとんど無視できる。したがって、ブートストラップ動作能力はC s /(C s +C w )で表され、限りなく1に近いことになり、発光部3Dの経時劣化に対する補正能力が高いことを示している。
図12は、本発明にかかる表示装置の他の実施形態を示す模式的な回路図である。理解を容易にするため、図3Bに示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、図3Bに示した実施形態がNチャネル型のトランジスタを用いて画素回路を構成しているのに対し、図12の実施形態はPチャネル型のトランジスタを用いて画素回路を構成していることである。図12の画素回路も、図3Bに示した画素回路とまったく同様に閾電圧補正動作、移動度補正動作及びブートストラップ動作を行うことが出来る。
100…表示装置、101…画素(表示素子)、102…画素アレイ部、103…水平セレクタ、104…ライトスキャナ、105…電源スキャナ、3A…サンプリング用トランジスタ、3B…駆動用トランジスタ、3C…保持容量、3D…発光部
Claims (12)
- 行状に配された複数の走査線、列状に配された複数の映像信号線、及び、行列状に配された表示素子を備えており、
表示素子は、発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
サンプリング用トランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は映像信号線に接続されており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されている表示装置の駆動方法であって、
映像信号線には、基準電位と信号電位とが供給され、
駆動用トランジスタのソース及びドレインの他方に供給される電源電圧を所定の電位とした状態で、映像信号線の電位が信号電位にある第1期間内に、第1期間よりも短い第2期間の間、制御信号を走査線に供給してサンプリング用トランジスタを導通状態とし、以て、映像信号線から信号電位を駆動用トランジスタのゲートに印加する工程を備えている表示装置の駆動方法。 - 第2期間の終了と共に走査線への制御信号の供給が停止され、サンプリング用トランジスタが導通状態から非導通状態となることによって、駆動用トランジスタのゲート−ソース間電圧の値に応じたドレイン電流を発光部に流す請求項1に記載の表示装置の駆動方法。
- 第2期間において駆動用トランジスタのソース及びドレインの一方の電位が変化することによって、駆動用トランジスタのゲート−ソース間電圧の値が補正される請求項2に記載の表示装置の駆動方法。
- 前記工程の前に、
電源電圧を、所定の電位から、基準電位から第2電位を減じた差が駆動用トランジスタの閾電圧を超える第2電位に切り換え、次いで、映像信号線の電位が基準電位にある期間内に、走査線に別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第2電位から所定の電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、走査線への別の制御信号の供給を停止する請求項1に記載の表示装置の駆動方法。 - 前記工程の前に、
映像信号線の電位が基準電位にある期間内に、走査線に別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、次いで、電源電圧を、所定の電位から、基準電位から第2電位を減じた差が駆動用トランジスタの閾電圧を超える第2電位に切り換え、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第2電位から所定の電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、走査線への別の制御信号の供給を停止する請求項1に記載の表示装置の駆動方法。 - 行状に配された複数の走査線、列状に配された複数の映像信号線、及び、行列状に配された表示素子を備えており、
表示素子は、発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
サンプリング用トランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は映像信号線に接続されており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されている表示装置であって、
映像信号線には、基準電位と信号電位とが供給され、
駆動用トランジスタのソース及びドレインの他方に供給される電源電圧が所定の電位とされた状態で、映像信号線の電位が信号電位にある第1期間内に、第1期間よりも短い第2期間の間、制御信号が走査線に供給されてサンプリング用トランジスタが導通状態とされ、以て、映像信号線から信号電位が駆動用トランジスタのゲートに印加される表示装置。 - 発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されている表示素子の駆動方法であって、
サンプリング用トランジスタのソース及びドレインの一方には、基準電位と信号電位とが供給され、
駆動用トランジスタのソース及びドレインの他方に供給される電源電圧を所定の電位とした状態で、サンプリング用トランジスタのソース及びドレインの一方の電位が信号電位にある第1期間内に、第1期間よりも短い第2期間の間、制御信号をサンプリング用トランジスタのゲートに供給してサンプリング用トランジスタを導通状態とし、以て、信号電位を駆動用トランジスタのゲートに印加する工程を備えている表示素子の駆動方法。 - 第2期間の終了と共にサンプリング用トランジスタのゲートへの制御信号の供給が停止され、サンプリング用トランジスタが導通状態から非導通状態となることによって、駆動用トランジスタのゲート−ソース間電圧の値に応じたドレイン電流を発光部に流す請求項7に記載の表示素子の駆動方法。
- 第2期間において駆動用トランジスタのソース及びドレインの一方の電位が変化することによって、駆動用トランジスタのゲート−ソース間電圧の値が補正される請求項8に記載の表示素子の駆動方法。
- 前記工程の前に、
電源電圧を、所定の電位から、基準電位から第2電位を減じた差が駆動用トランジスタの閾電圧を超える第2電位に切り換え、次いで、サンプリング用トランジスタのソース及びドレインの一方の電位が基準電位にある期間内に、サンプリング用トランジスタのゲートに別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第2電位から所定の電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、サンプリング用トランジスタのゲートへの別の制御信号の供給を停止する請求項7に記載の表示素子の駆動方法。 - 前記工程の前に、
サンプリング用トランジスタのソース及びドレインの一方の電位が基準電位にある期間内に、サンプリング用トランジスタのゲートに別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、次いで、電源電圧を、所定の電位から、基準電位から第2電位を減じた差が駆動用トランジスタの閾電圧を超える第2電位に切り換え、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第2電位から所定の電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、サンプリング用トランジスタのゲートへの別の制御信号の供給を停止する請求項7に記載の表示素子の駆動方法。 - 発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されている表示素子であって、
サンプリング用トランジスタのソース及びドレインの一方には、基準電位と信号電位とが供給され、
駆動用トランジスタのソース及びドレインの他方に供給される電源電圧が所定の電位とされた状態で、サンプリング用トランジスタのソース及びドレインの一方の電位が信号電位にある第1期間内に、第1期間よりも短い第2期間の間、制御信号がサンプリング用トランジスタのゲートに供給されてサンプリング用トランジスタが導通状態とされ、以て、信号電位が駆動用トランジスタのゲートに印加される表示素子。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204057A JP4984715B2 (ja) | 2006-07-27 | 2006-07-27 | 表示装置の駆動方法、及び、表示素子の駆動方法 |
US11/826,875 US8390543B2 (en) | 2006-07-27 | 2007-07-19 | Display device, driving method thereof, and electronic apparatus |
TW096126374A TWI377544B (en) | 2006-07-27 | 2007-07-19 | Display device, driving method thereof, and electronic apparatus |
KR1020070073957A KR101402815B1 (ko) | 2006-07-27 | 2007-07-24 | 표시 장치, 그 구동 방법 및 전자 장치 |
CN2007101821848A CN101140732B (zh) | 2006-07-27 | 2007-07-27 | 显示装置、其驱动方法、以及电子设备 |
US13/743,629 US9099041B2 (en) | 2006-07-27 | 2013-01-17 | Display device with a correction period of a threshold voltage of a driver transistor and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204057A JP4984715B2 (ja) | 2006-07-27 | 2006-07-27 | 表示装置の駆動方法、及び、表示素子の駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008032863A JP2008032863A (ja) | 2008-02-14 |
JP2008032863A5 true JP2008032863A5 (ja) | 2009-10-01 |
JP4984715B2 JP4984715B2 (ja) | 2012-07-25 |
Family
ID=39122377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204057A Active JP4984715B2 (ja) | 2006-07-27 | 2006-07-27 | 表示装置の駆動方法、及び、表示素子の駆動方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8390543B2 (ja) |
JP (1) | JP4984715B2 (ja) |
KR (1) | KR101402815B1 (ja) |
CN (1) | CN101140732B (ja) |
TW (1) | TWI377544B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5114889B2 (ja) * | 2006-07-27 | 2013-01-09 | ソニー株式会社 | 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法 |
JP2008158378A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 表示装置及びその駆動方法 |
JP5023906B2 (ja) * | 2007-09-12 | 2012-09-12 | ソニー株式会社 | 表示装置及び表示装置の駆動方法 |
JP2009204992A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | El表示パネル、電子機器及びel表示パネルの駆動方法 |
JP5186950B2 (ja) * | 2008-02-28 | 2013-04-24 | ソニー株式会社 | El表示パネル、電子機器及びel表示パネルの駆動方法 |
JP5125671B2 (ja) * | 2008-03-26 | 2013-01-23 | ソニー株式会社 | 画像表示装置、欠陥検出方法及び短絡事故の修復方法 |
JP4640443B2 (ja) | 2008-05-08 | 2011-03-02 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
JP4640442B2 (ja) | 2008-05-08 | 2011-03-02 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
JP2010008523A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
KR101518324B1 (ko) | 2008-09-24 | 2015-05-11 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP2010113188A (ja) * | 2008-11-07 | 2010-05-20 | Sony Corp | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP4957713B2 (ja) * | 2008-12-08 | 2012-06-20 | ソニー株式会社 | 有機エレクトロルミネッセンス表示装置の駆動方法 |
JP4844634B2 (ja) | 2009-01-06 | 2011-12-28 | ソニー株式会社 | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP5262930B2 (ja) * | 2009-04-01 | 2013-08-14 | ソニー株式会社 | 表示素子の駆動方法、及び、表示装置の駆動方法 |
JP2010243891A (ja) * | 2009-04-08 | 2010-10-28 | Sony Corp | 表示装置、表示駆動方法 |
JP5293417B2 (ja) * | 2009-06-03 | 2013-09-18 | ソニー株式会社 | 表示装置の駆動方法 |
JP5305105B2 (ja) * | 2009-11-11 | 2013-10-02 | ソニー株式会社 | 表示装置およびその駆動方法ならびに電子機器 |
JP5577719B2 (ja) * | 2010-01-28 | 2014-08-27 | ソニー株式会社 | 表示装置およびその駆動方法ならびに電子機器 |
JP5531821B2 (ja) * | 2010-06-29 | 2014-06-25 | ソニー株式会社 | 表示装置、表示駆動方法 |
KR101760102B1 (ko) | 2010-07-19 | 2017-07-21 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법 |
JP5686043B2 (ja) * | 2011-06-02 | 2015-03-18 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
KR101411621B1 (ko) * | 2012-12-24 | 2014-07-02 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시장치 및 그 구동 방법 |
CN103996388B (zh) * | 2014-05-04 | 2016-07-06 | 京东方科技集团股份有限公司 | 信号校正方法和信号校正装置 |
JP6677383B2 (ja) * | 2015-03-03 | 2020-04-08 | 天馬微電子有限公司 | 電子回路、走査回路及び表示装置並びに電子回路の寿命延長方法 |
KR102478675B1 (ko) * | 2016-05-31 | 2022-12-19 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그 구동방법 |
KR102542980B1 (ko) | 2017-11-21 | 2023-06-15 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
CN109727578A (zh) * | 2018-12-14 | 2019-05-07 | 合肥鑫晟光电科技有限公司 | 显示装置的补偿方法、装置和显示设备 |
CN109658856B (zh) * | 2019-02-28 | 2021-03-19 | 京东方科技集团股份有限公司 | 像素数据补偿参数获取方法及装置、amoled显示面板 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4052865B2 (ja) * | 2001-09-28 | 2008-02-27 | 三洋電機株式会社 | 半導体装置及び表示装置 |
US7071932B2 (en) * | 2001-11-20 | 2006-07-04 | Toppoly Optoelectronics Corporation | Data voltage current drive amoled pixel circuit |
JP2003228324A (ja) * | 2002-01-31 | 2003-08-15 | Sanyo Electric Co Ltd | 表示装置 |
JP3956347B2 (ja) | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ装置 |
JP3613253B2 (ja) * | 2002-03-14 | 2005-01-26 | 日本電気株式会社 | 電流制御素子の駆動回路及び画像表示装置 |
WO2003075256A1 (fr) * | 2002-03-05 | 2003-09-12 | Nec Corporation | Affichage d'image et procede de commande |
JP2003263129A (ja) * | 2002-03-07 | 2003-09-19 | Sanyo Electric Co Ltd | 表示装置 |
JP2003302936A (ja) * | 2002-03-29 | 2003-10-24 | Internatl Business Mach Corp <Ibm> | ディスプレイ装置、oledパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびoledディスプレイの制御方法 |
JP4195337B2 (ja) | 2002-06-11 | 2008-12-10 | 三星エスディアイ株式会社 | 発光表示装置及びその表示パネルと駆動方法 |
JP2004093682A (ja) | 2002-08-29 | 2004-03-25 | Toshiba Matsushita Display Technology Co Ltd | El表示パネル、el表示パネルの駆動方法、el表示装置の駆動回路およびel表示装置 |
JP2004145278A (ja) * | 2002-08-30 | 2004-05-20 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP3832415B2 (ja) | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
US7612749B2 (en) * | 2003-03-04 | 2009-11-03 | Chi Mei Optoelectronics Corporation | Driving circuits for displays |
JP3772889B2 (ja) * | 2003-05-19 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置およびその駆動装置 |
JP4062179B2 (ja) * | 2003-06-04 | 2008-03-19 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
TWI286654B (en) * | 2003-11-13 | 2007-09-11 | Hannstar Display Corp | Pixel structure in a matrix display and driving method thereof |
TW200540774A (en) * | 2004-04-12 | 2005-12-16 | Sanyo Electric Co | Organic EL pixel circuit |
JP4521400B2 (ja) * | 2004-05-20 | 2010-08-11 | 京セラ株式会社 | 画像表示装置 |
US7173590B2 (en) * | 2004-06-02 | 2007-02-06 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
KR101080351B1 (ko) * | 2004-06-22 | 2011-11-04 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
JP2006084682A (ja) * | 2004-09-15 | 2006-03-30 | Sony Corp | 画素回路および表示装置 |
US20060077138A1 (en) * | 2004-09-15 | 2006-04-13 | Kim Hong K | Organic light emitting display and driving method thereof |
TW200630934A (en) * | 2005-02-24 | 2006-09-01 | Au Optronics Corp | Pixel array and forming method thereof |
JP5037795B2 (ja) * | 2005-03-17 | 2012-10-03 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
JP4203772B2 (ja) * | 2006-08-01 | 2009-01-07 | ソニー株式会社 | 表示装置およびその駆動方法 |
-
2006
- 2006-07-27 JP JP2006204057A patent/JP4984715B2/ja active Active
-
2007
- 2007-07-19 TW TW096126374A patent/TWI377544B/zh not_active IP Right Cessation
- 2007-07-19 US US11/826,875 patent/US8390543B2/en active Active
- 2007-07-24 KR KR1020070073957A patent/KR101402815B1/ko active IP Right Grant
- 2007-07-27 CN CN2007101821848A patent/CN101140732B/zh active Active
-
2013
- 2013-01-17 US US13/743,629 patent/US9099041B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984715B2 (ja) | 表示装置の駆動方法、及び、表示素子の駆動方法 | |
JP4203772B2 (ja) | 表示装置およびその駆動方法 | |
JP4240059B2 (ja) | 表示装置及びその駆動方法 | |
JP2008032863A5 (ja) | ||
JP5114889B2 (ja) | 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP4203773B2 (ja) | 表示装置 | |
JP5055963B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP5245195B2 (ja) | 画素回路 | |
US8294701B2 (en) | Display panel device, display device, and control method thereof | |
JP2008032862A5 (ja) | ||
JP4983018B2 (ja) | 表示装置及びその駆動方法 | |
JP2008122632A5 (ja) | ||
JP2007133284A (ja) | 表示装置及びその駆動方法 | |
JP2008122633A (ja) | 表示装置 | |
JP2008139520A (ja) | 表示装置 | |
JP2008139520A5 (ja) | ||
JP2008158378A (ja) | 表示装置及びその駆動方法 | |
JP2009163275A (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP5399521B2 (ja) | 表示装置およびその駆動方法 | |
JP2010091720A (ja) | 表示装置、表示駆動方法 | |
JP4544355B2 (ja) | 画素回路及びその駆動方法と表示装置及びその駆動方法 | |
JP2009163061A (ja) | 表示装置 | |
JP2008139363A (ja) | 画素回路及び表示装置 | |
JP2009169090A (ja) | 自発光型表示装置およびその駆動方法 | |
JP2008158377A (ja) | 表示装置及びその駆動方法 |