JP2008139363A - 画素回路及び表示装置 - Google Patents

Abstract

【課題】限られた補正期間内で迅速に閾電圧補正機能を実行可能な画素回路を提供する。
【解決手段】サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じてオンし、信号線ＤＴＬ１０１から供給される映像信号をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、保持容量３Ｃに保持された映像信号の信号電位に応じて駆動電流を発光素子３Ｄに流し、以って映像信号に応じた輝度で発光素子３Ｄが発光するす。映像信号のサンプリングに先立って、保持容量３Ｃにはあらかじめ駆動用トランジスタ３Ｂの閾電圧をキャンセルするために調整電位が書き込まれる。駆動用トランジスタ３Ｂの一対の電流端に、調整電位の書き込みを補助するための補助容量３Ｊが接続されている。
【選択図】図１Ｂ

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその画素回路にする。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来から駆動用トランジスタの閾電圧補正機能や移動度補正機能を画素毎に備えた表示装置が提案されている。

ところで閾電圧補正動作は、画素に対する映像信号のサンプリングに先立つ限られた期間で行われる。この閾電圧補正期間では、駆動用トランジスタの閾電圧Ｖｔｈを検出し、これに相当する電圧を調整電位として保持容量に書き込む。保持容量に書き込まれた調整電位は後でサンプリングされる信号電位に足し込まれて、駆動用トランジスタのゲートに印加される。この調整電位は丁度駆動用トランジスタの閾電圧を相殺することが出来るので、各画素の駆動用トランジスタの閾電圧のばらつきを個々にキャンセルすることが出来る。この様にして、各画素の駆動用トランジスタは閾電圧のばらつきの影響を受けることなく、映像信号に応じた輝度で発光素子を発光させることが出来る。

しかしながら、閾電圧補正動作は映像信号のサンプリングに先立って行われるため、補正期間が限られている。この短く限られた補正期間で閾電圧補正動作を行わなければならない。場合によっては補正期間が短すぎるため、保持容量に対する閾電圧キャンセル用の調整電位の書き込みが不十分になることがある。閾電圧のキャンセルが不十分であると、個々の画素間で駆動用トランジスタの閾電圧のばらつきが残るため、画面のユニフォーミティが損なわれるという課題がある。

上述した従来の技術の課題に鑑み、本発明は限られた補正期間内で迅速に閾電圧補正機能を実行可能な画素回路を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状の走査線と列状の信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを含み、前記サンプリング用トランジスタは、該走査線から供給される制御信号に応じてオンし、該信号線から供給される映像信号をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、該保持容量に保持された映像信号の信号電位に応じて駆動電流を該発光素子に流し、以って映像信号に応じた輝度で該発光素子が発光する画素回路であって、前記保持容量は、該映像信号のサンプリングに先立って、あらかじめ該駆動用トランジスタの閾電圧をキャンセルするための調整電位が書き込まれ、前記駆動用トランジスタの一対の電流端に、該調整電位の書き込みを補助するための補助容量が接続されていることを特徴とする。

好ましくは、前記駆動用トランジスタの一方の電流端に印加する電源電圧を低電位から高電位に切り換えて電流を流し、他方の電流端の電位が変動して該駆動用トランジスタがカットオフした時、該他方の電流端に現われる電位を該調整電位として該保持容量に保持し、前記補助容量は、該電源電圧の電位の切り換えによる電圧変動を該駆動用トランジスタの一方の電流端から他方の電流端にカップリングし、以って該駆動用トランジスタのカットオフを促進して該調整電位の書き込みを補助する。この場合、前記保持容量の両端は、該駆動用トランジスタの制御端と他方の電流端との間に接続しており、該保持容量の両端の電圧を該駆動用トランジスタの閾電圧より大きく設定した状態で、該電源電圧の電位を切り換える。

本発明によれば、駆動用トランジスタの一対の電流端（即ちソース及びドレイン）に補助容量を接続し、これにより保持容量に対する調整電位の書き込みを補助している。具体的には、この補助容量は電源電圧の電位の切換えによる電圧変動を駆動用トランジスタのドレイン側からソース側に容量カップリングし、以って駆動用トランジスタのカットオフを促進している。これにより駆動用トランジスタは短い補正期間であっても迅速にカットオフするため、カットオフ電圧に対応する調整電位を速やかに保持容量に書き込むことが出来る。これにより、短く限られた補正期間内で閾電圧補正機能を確実に実行することが可能となり、画面全体にわたって各駆動用トランジスタの閾電圧のばらつきをキャンセルすることが出来、画面のユニフォーミティを改善することが可能になる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１Ａは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。

図１Ｂは、図１Ａに示した表示装置に含まれる画素回路１０１の具体的な構成を示す回路図である。図示するように、本発明にかかる画素回路１０１は、行状の走査線ＷＳＬ１０１と列状の信号線ＤＴＬ１０１とが交差する部分に配され、少なくともサンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃと、発光素子３Ｄとを含む。本実施形態では、サンプリング用トランジスタ３Ａと駆動用トランジスタ３ＢはいずれもＮチャネル型の薄膜トランジスタである。発光素子３Ｄは例えば有機ＥＬ素子である。サンプリング用トランジスタ３Ａは、その制御端（即ちゲート）が走査線ＷＳＬ１０１に接続し、一対の電流端（即ちソースとドレイン）の一方が信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続している。駆動用トランジスタ３Ｂのドレインｄは電源供給線ＤＳＬ１０１に接続する一方、そのソースｓは発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは所定のカソード電位３Ｈに接続している。保持容量３Ｃは駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続されている。

かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じてオンし、信号線ＤＴＬ１０１から供給される映像信号をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、保持容量３Ｃに保持された映像信号の信号電位に応じて駆動電流を発光素子３Ｄに流し、以って映像信号に応じた輝度で発光素子３Ｄが発光する。

ここで保持容量Ｃは、映像信号のサンプリングに先立って、予め駆動用トランジスタ３Ｂの閾電圧Ｖｔｈをキャンセルするための調整電位が書き込まれる。本発明の特徴事項として、駆動用トランジスタ３Ｂの一対の電流端（即ちドレインｄとソースｓ）に、調整電位の書き込みを補助するための補助容量３Ｊが接続されている。

かかる構成を有する画素回路１０１に対して閾電圧補正動作を行わせるため、電源スキャナ１０５は駆動用トランジスタ３Ｂの一方の電流端（即ちドレインｄ）に印加する電源電圧を低電位から高電位に切換えて電流を流す。これにより駆動用トランジスタ３Ｂの他方の電流端（即ちソースｓ）の電位が変動して駆動用トランジスタ３Ｂがカットオフする。このとき駆動用トランジスタ３Ｂのソースｓに現れるカットオフ電位を調整電位として保持容量３Ｃに保持する。その際、補助容量３Ｊは、電源線ＤＳＬ１０１の電位の切換えによる電圧変動を駆動用トランジスタ３Ｂのドレインｄからソースｓにカップリングし、以って駆動用トランジスタ３Ｂのカットオフを促進して、調整電位の書き込みを補助している。前述したように保持容量３Ｃの両端は、駆動用トランジスタ３Ｂの制御端（ゲートｇ）と他方の電流端（ソースｓ）との間に接続しており、保持容量３Ｃの両端の電圧を駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きく設定した状態で、電源線ＤＳＬ１０１の電位を切換える。この後駆動用トランジスタのソース電位が前述した容量カップリングで速やかに上昇し、カットオフ電位に達する。駆動用トランジスタ３Ｂがカットオフしたときそのゲートｇとソースｓとの間に現れる電位が閾電圧Ｖｔｈに相当する。これを調整電位としてそのまま保持容量３Ｃに保持することで、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈをキャンセルすることが出来る。

図２Ａは、図１Ｂに示した画素回路１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。

このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｉ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、電源供給線を低電位に切換える。次の期間（Ｄ）に進み、駆動用トランジスタのゲート電位Ｖｇ及びソース電位Ｖｓを初期化する。この閾値補正準備期間（Ｃ）及び（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓをリセットすることで、閾電圧補正動作の準備が完了する。続いて閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する調整電圧（キャンセル電圧）が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。

この後移動度補正の為の準備期間（Ｆ）及び（Ｇ）を経て、サンプリング期間／移動度補正期間（Ｈ）に進む。ここで映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。このサンプリング期間／移動度補正期間（Ｈ）では、信号線ＤＴＬ１０１が信号電位Ｖｉｎにある時間帯にサンプリグ用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位Ｖｉｎを保持すると同時に駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位Ｖｉｎに加えている。

この後発光期間（Ｉ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお、発光期間（Ｉ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

ここで閾値補正期間（Ｅ）では電源供給線ＤＳＬ１０１の電位が低電位から高電位に切換る。このとき補助容量３Ｊは電源供給線の電位変動を駆動用トランジスタ３Ｂのドレインｄ側からソースｓ側にカップリングするため、駆動用トランジスタ３Ｂのソース電位Ｖｓがすばやく上昇し、短時間で駆動用トランジスタ３Ｂがカットオフする。この様に駆動用トランジスタ３Ｂの一対の電流端に補助容量３Ｊを並列に接続することで、迅速に閾電圧補正動作を行うことが出来る。閾値補正期間（Ｅ）が短く限られた場合でも、確実に閾電圧補正動作を行うことが出来る。

仮に補助容量３Ｊがない場合、電源供給線ＤＳＬ１０１の電位が低電位から高電位に切換った後、駆動用トランジスタ３Ｂのソース電位Ｖｓが比較的穏やかに上昇するため、場合によっては閾値補正期間（Ｅ）が終わった時点でも、駆動用トランジスタ３Ｂがカットオフ状態に達していないことがある。この場合には閾電圧補正動作が不十分となるため、画素間で駆動用トランジスタの閾電圧ばらつきが残り、画面のユニフォーミティを損なうことがある。動作原理上閾電圧のばらつきは走査線単位で現れるため、画面には閾電圧のばらつきの影響が横スジ（水平方向の輝度ムラ）となって現れる。

引き続き図２Ｂ〜図２Ｉを参照して、図１Ｂに示した画素回路の動作を詳細に説明する。なお、図２Ｂ〜図２Ｉの図番は、図２Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｉ）にそれぞれ対応している。理解を容易にするため、図２Ｂ〜図２Ｉは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図２Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。

続いて期間（Ｃ）に入ると図２Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。

次に期間（Ｄ）に進むと図２Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。

次に閾値補正期間（Ｅ）に進むと図２Ｅに示すように、電源供給線ＤＳＬ１０１が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。ここで、電源供給線ＤＳＬ１０１の電位がＶｃｃ＿ＬからＶｃｃ＿Ｈに切換った時、駆動用トランジスタ３ＢのドレインｄがＶｃｃ＿ＬからＶｃｃ＿Ｈに持ち上がる。このドレインｄの電位変動が補助容量３Ｊを通じて駆動用トランジスタ３Ｂのソースｓ側にカップリングされ、ソース電位Ｖｓが速やかに上昇し、短時間でカットオフ電位Ｖｏ−Ｖｔｈに達する。

期間（Ｆ）に進むと図２Ｆに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａが一旦オフ状態になる。このとき駆動用トランジスタ３Ｂのゲートｇはフローティングになるが、ゲート−ソース間電圧Ｖｇｓは駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。

続いて期間（Ｇ）に進むと図２Ｇに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。

サンプリング期間／移動度補正期間（Ｈ）に入ると、図２Ｈに示すように、走査線ＷＳＬ１０１が高電位側に遷移してサンプリング用トランジスタ３Ａがオン状態となる。したがって駆動用トランジスタ３Ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。

最後に発光期間（Ｉ）になると、図２Ｉに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

以上の説明から明らかなように、本発明にかかる表示装置は各画素が閾電圧補正機能及び移動度補正機能を備えている。図３は、かかる補正機能を備えた画素に含まれる駆動用トランジスタの電流／電圧特性を示すグラフである。このグラフは横軸に信号電位Ｖｉｎを取り、縦軸に駆動電流Ｉｄｓを取ってある。異なる画素Ａ及びＢについてそれぞれＶｉｎ／Ｉｄｓ特性をグラフ化している。画素Ａは閾電圧Ｖｔｈが比較的低く移動度μが比較的大きいもので、画素Ｂは逆に閾電圧Ｖｔｈが比較的高く移動度μが比較的小さいものである。

グラフ（１）は、閾値補正及び移動度補正共に行わなかった場合である。このときには画素Ａ及び画素Ｂで閾電圧Ｖｔｈ及び移動度μの補正がまったく行われないため、Ｖｔｈやμの違いでＶｉｎ／Ｉｄｓ特性に大きな違いが出てしまう。したがって同じ信号電位Ｖｉｎを与えても、駆動電流Ｉｄｓ即ち発光輝度が異なってしまい、画面のユニフォーミティが得られない。

グラフ（２）は閾値補正をかける一方移動度補正は行わない場合である。このとき画素Ａと画素ＢでＶｔｈの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがってＶｉｎが高い領域（即ち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には同じ階調（同じＶｉｎ）で、μの大きい画素Ａの輝度（駆動電流Ｉｄｓ）は高く、μの小さい画素Ｂの輝度は低くなっている。

グラフ（３）は閾値補正及び移動度補正共に行った場合であり、本発明に対応している。閾電圧Ｖｔｈ及び移動度μの相違は完全に補正され、その結果画素Ａと画素ＢのＶｉｎ／Ｉｄｓ特性は一致する。したがって全ての階調（Ｖｉｎ）で輝度（Ｉｄｓ）が画素ＡとＢとで同一レベルとなり、画面のユニフォーミティが顕著に改善される。

グラフ（４）は参考例を表しており、移動度補正はかけたものの、閾電圧の補正が不十分な場合である。このときには閾電圧Ｖｔｈの差が除去されないため、画素Ａと画素Ｂでは低階調の領域で輝度（駆動電流Ｉｄｓ）に差が出てしまう。よって閾電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。前述したように閾値補正期間はサンプリング期間に先行しており、その時間幅が短く限られている。この限られた閾値補正期間で閾電圧補正動作が不十分であると、画面のユニフォーミティが損なわれる。

図４は、駆動用トランジスタの電流電圧特性を示すグラフである。特に駆動用トランジスタが飽和領域で動作しているときのドレイン‐ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）^２
で表される。ここでμは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。このトランジスタ特性式から明らかなように、閾電圧Ｖｔｈが変動すると、Ｖｇｓが一定であってもドレイン‐ソース間電流Ｉｄｓが変動する。ここで本発明にかかる画素は、前述したように発光時のゲート‐ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶで表されるため、これを上述のトランジスタ特性式に代入すると、ドレイン‐ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｉｎ−ΔＶ）^２
で表されることになり、閾電圧Ｖｔｈに依存しない。結果として、閾電圧Ｖｔｈが製造プロセスにより変動しても、ドレイン‐ソース間電流Ｉｄｓは変動せず、有機ＥＬデバイスの発光輝度も変動しない。

このような閾電圧補正動作に割り当てられる閾電圧補正期間は比較的短時間に限られている。この限られた期間内に完了できないと、図３のグラフ（４）に示した不具合が生じる。このようなような不具合が生じないようにするため、本発明は駆動用トランジスタ３Ｂと並列に補助容量３Ｊを接続している。前述したように本発明にかかる画素回路１０１は、閾電圧補正動作時に、サンプリング用トランジスタ３Ａがオンし、駆動用トランジスタ３Ｂのドレイン電位ＶｄがＶｃｃ＿ＬからＶｃｃ＿Ｈに変化する。このとき補助容量３Ｊを通じた駆動用トランジスタ３Ｂのソース電位ＶｓへのカップリングＶは、次の式で表すことができる。
Ｖ＝ΔＶｃｃＰ×Ｃｓｕｂ／（Ｃｓｕｂ＋Ｃｏｌｅｄ）
ここでＣｓｕｂは補助容量３Ｊの容量値、Ｃｏｌｅｄは発光素子３Ｄの等価容量値、ΔＶｃｃＰは駆動用トランジスタ３Ｂのドレインｄに印加する電源電圧の振幅であり、Ｖｃｃ＿Ｈ−Ｖｃｃ＿Ｌで表される。上記の式から明らかなように、補助容量の容量値Ｃｓｕｂが大きいほど、Ｖｔｈ補正動作時にソース電位Ｖｓの上方変化がすばやく行われることになる。この容量カップリングを利用してＶｔｈ補正動作を短時間で確実に行うことが可能である。

但しΔＶｃｃＰやＣｓｕｂの値が大き過ぎると、カップリングＶが過度に入るため、ゲートｇとソースｓとの間の電圧ＶｇｓがＶｔｈよりも狭くなったり、最悪の場合ソース電位Ｖｓがゲート電位Ｖｇよりも上昇してしまうことがある。この様な状態では駆動用トランジスタ３Ｂが始めからオフしているため、閾電圧補正に必要な駆動用トランジスタ３Ｂのカットオフ動作を行うことが出来ない。そこで、駆動用トランジスタ３Ｂのカットオフ動作を保証するため回路定数が以下の式を満たすように設計する必要がある。
Ｖｏ−Ｖｔｈ＞Ｖｃｃ＿Ｌ＋ΔＶｃｃＰ×Ｃｓｕｂ／（Ｃｓｕｂ＋Ｃｏｌｅｄ）
例えばＶｔｈ補正動作前の駆動用トランジスタ３Ｂのソースｓに対する初期化電圧Ｖｏが０Ｖ、Ｖｃｃ＿Ｌが−５Ｖ、Ｖｃｃ＿Ｈが１５Ｖ、Ｃｏｌｅｄが３ｐＦだとする。駆動用トランジスタ３Ｂの閾電圧Ｖｔｈは一般的には２〜３Ｖである。ここで仮に閾電圧Ｖｔｈを２Ｖとすると、補助容量３Ｊの容量値Ｃｓｕｂは０．５３ｐＦ以上に設計することで、上式を満たすことになる。この様に最適な容量値Ｃｓｕｂを有する補助容量３Ｊを駆動用トランジスタ３Ｂと並列に接続することで、Ｖｔｈ補正動作をすばやく行うことが可能となる。

図５は、本発明にかかる画素回路の他の実施形態を示す回路図である。理解を容易にするため、図１Ｂに示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、先の実施形態の画素回路が基本的に２個のトランジスタ３Ａ，３Ｂで構成されていたのに対し、本実施形態の画素回路はサンプリング用トランジスタ３Ａ、駆動用トランジスタ３Ｂに加えて、スイッチング用トランジスタ３Ｋを含むことである。このスイッチング用トランジスタ３ＫはＰチャネル型で、電源ラインＶｃｃと駆動用トランジスタ３Ｂのドレインｄとの間に接続されている。このスイッチングトランジスタ３Ｋを追加した代わりに、電源ラインはＶｃｃに固定されている。スイッチングトランジスタ３Ｋのゲートには走査線ＤＳＬ１０１を介してドライブスキャナ１０５ａが接続されている。このドライブスキャナ１０５ａは先の実施形態の電源スキャナ１０５に代えて、スイッチングトランジスタ３Ｋをオンオフ制御するために用いられる。

図６は、図５に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、図２Ａに示した先の実施形態のタイミングチャートと同様の表記を採用している。前のフィールドの発光期間（Ｂ）が終わると、次のフィールドの動作に進む。まず準備期間（Ｃ）でＰチャネル型のスイッチングトランジスタ３Ｋをオフする。この動作により駆動用トランジスタ３Ｂのソース電位ＶｓがＶｃａｔ＋ＶｔｈＥＬまで下がる。ここでＶｃａｔは発光素子３Ｄのカソード電位であり、ＶｔｈＥＬは同じく発光素子３Ｄの閾電圧である。その際サンプリング用トランジスタ３Ａはオフであるため、保持容量３Ｃを介して駆動用トランジスタ３Ｂのゲート電位Ｖｇも下がる。

次に期間（Ｄ）に進むとサンプリング用トランジスタ３Ａがオンになるので、駆動用トランジスタ３Ｂのゲート電位ＶｇがＶｓｉｇＨまで上昇する。このＶｓｉｇＨは映像信号線の信号電位である。このとき駆動用トランジスタ３Ｂのソース電位Ｖｓは保持容量３Ｃを介してカップリングの影響を受けるが、発光素子３Ｄを通じて放電されるため再度Ｖｃａｔ＋ＶｔｈＥＬに戻る。続いてサンプリング用トランジスタ３Ａがオンのまま、映像信号線電位を基準電位ＶｓｉｇＬに変化させる。このときのソース電位Ｖｓへのカップリング量は（ＶｓｉｇＨ−ＶｓｉｇＬ）×Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）で表される。この式でＣｓは保持容量３Ｃの容量値である。このカップリングにより、駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃａｔ＋ＶｔｈＥＬからカップリング分だけ低い電位となる。

次に閾値補正期間（Ｅ）に入るとスイッチングトランジスタ３Ｋがオンし、先の実施形態と同様な原理でＶｔｈ補正動作が行われる。即ちスイッチングトランジスタ３Ｋがオンすると電源Ｖｃｃから駆動用トランジスタ３Ｂを通って電流が流れる。このとき発光素子３Ｄは逆バイアス状態なので電流はもっぱら保持容量３Ｃと発光素子３Ｄの等価容量の充電に使われ、ソース電位Ｖｓが上昇していく。丁度駆動用トランジスタ３Ｂのゲートｇとソースｓの電位差ＶｇｓがＶｔｈに達した時点で駆動用トランジスタ３Ｂがカットオフする。本実施形態でも駆動用トランジスタ３Ｂと並列に補助容量３Ｊが接続されているため、スイッチングトランジスタ３Ｋのオンと同時に速やかにソース電位Ｖｓが上昇し、短時間で駆動用トランジスタ３Ｂはカットオフに達することが出来る。

その後期間（Ｆ）を経て信号書き込み期間（Ｇ）に至り、サンプリング用トランジスタ３Ａがオンした状態で映像信号線を基準電位ＶｓｉｇＬから信号電位ＶｓｉｇＨに変化させる。この信号電位ＶｓｉｇＨが駆動用トランジスタ３Ｂのゲートｇに書き込まれる。

この後移動度補正期間（Ｈ）に入りスイッチングトランジスタ３Ｋをオンすることで、駆動用トランジスタ３Ｂの移動度μの補正動作を行う。この移動度補正期間（Ｈ）の終期でサンプリング用トランジスタ３Ａがオフし、発光期間（Ｉ）に入る。

本実施形態でもＶｔｈ補正動作時に駆動用トランジスタ３Ｂのドレインｄが低電位から高電位に変化している。駆動用トランジスタ３Ｂと並列に補助容量３Ｊを接続することで、ドレインｄ側の電位変化をソースｓ側にカップリングすることが出来、Ｖｔｈ補正動作を補助してすばやく完了させることが可能になる。

本発明にかかる表示装置の全体構成を示すブロック図である。 本発明にかかる画素回路の実施形態を示す回路図である。 図１Ｂに示した画素回路の動作説明に供するタイミングチャートである。 同じく画素回路の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供するグラフである。 本発明にかかる画素回路の他の実施形態を示す回路図である。 図５に示した画素回路の動作説明に供するタイミングチャートである。

符号の説明

１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、３Ｊ…補助容量

Claims (4)

1. 行状の走査線と列状の信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを含み、
   前記サンプリング用トランジスタは、該走査線から供給される制御信号に応じてオンし、該信号線から供給される映像信号をサンプリングして該保持容量に保持し、
   前記駆動用トランジスタは、該保持容量に保持された映像信号の信号電位に応じて駆動電流を該発光素子に流し、以って映像信号に応じた輝度で該発光素子が発光する画素回路であって、
   前記保持容量は、該映像信号のサンプリングに先立って、あらかじめ該駆動用トランジスタの閾電圧をキャンセルするための調整電位が書き込まれ、
   前記駆動用トランジスタの一対の電流端に、該調整電位の書き込みを補助するための補助容量が接続されていることを特徴とする画素回路。
2. 前記駆動用トランジスタの一方の電流端に印加する電源電圧を低電位から高電位に切り換えて電流を流し、他方の電流端の電位が変動して該駆動用トランジスタがカットオフした時、該他方の電流端に現われる電位を該調整電位として該保持容量に保持し、
   前記補助容量は、該電源電圧の電位の切り換えによる電圧変動を該駆動用トランジスタの一方の電流端から他方の電流端にカップリングし、以って該駆動用トランジスタのカットオフを促進して該調整電位の書き込みを補助することを特徴とする請求項１記載の画素回路。
3. 前記保持容量の両端は、該駆動用トランジスタの制御端と他方の電流端との間に接続しており、該保持容量の両端の電圧を該駆動用トランジスタの閾電圧より大きく設定した状態で、該電源電圧の電位を切り換えることを特徴とする請求項２記載の画素回路。
4. 画素アレイ部と駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素とを含み、
   前記駆動部は、該走査線に制御信号を供給するスキャナと、該信号線に映像信号を供給するセレクタとを含み、
   前記画素は、少なくともサンプリング用トランジスタと、駆動用トランジスタと、保持容量と、発光素子とを含み、
   前記サンプリング用トランジスタは、該走査線から供給される制御信号に応じてオンし、該信号線から供給される映像信号をサンプリングして該保持容量に保持し、
   前記駆動用トランジスタは、該保持容量に保持された映像信号の信号電位に応じて駆動電流を該発光素子に流し、以って映像信号に応じた輝度で該発光素子が発光する表示装置であって、
   前記保持容量は、該映像信号のサンプリングに先立って、あらかじめ該駆動用トランジスタの閾電圧をキャンセルするための調整電位が書き込まれ、
   前記駆動用トランジスタの一対の電流端に、該調整電位の書き込みを補助するための補助容量が接続されていることを特徴とする表示装置。

Images