JP2010091720A - 表示装置、表示駆動方法 - Google Patents

表示装置、表示駆動方法 Download PDF

Info

Publication number
JP2010091720A
JP2010091720A JP2008260608A JP2008260608A JP2010091720A JP 2010091720 A JP2010091720 A JP 2010091720A JP 2008260608 A JP2008260608 A JP 2008260608A JP 2008260608 A JP2008260608 A JP 2008260608A JP 2010091720 A JP2010091720 A JP 2010091720A
Authority
JP
Japan
Prior art keywords
signal value
drive
voltage
transistor
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008260608A
Other languages
English (en)
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008260608A priority Critical patent/JP2010091720A/ja
Priority to US12/585,286 priority patent/US8325174B2/en
Priority to TW098133495A priority patent/TW201030702A/zh
Priority to KR1020090094526A priority patent/KR101641381B1/ko
Priority to CN2009101794337A priority patent/CN101714332B/zh
Publication of JP2010091720A publication Critical patent/JP2010091720A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information

Abstract

【課題】高精細化、高輝度化の対応のため移動度補正時間を長くできるようにする。
【解決手段】信号値よりも低い電圧である補正用信号値を駆動トランジスタのゲート・ソース間に書き込んだ状態で移動度補正を行う。そしてこの移動度補正の後に本来与えるべき信号値をゲート・ソース間に与え、発光動作を実行させる。つまり、本来の階調に応じた信号値にとって必要な移動度補正電圧を、より低い階調に相当する補正用信号値の電圧にて行う。これにより、同一輝度を得る為に必要な移動度補正時間を、伸長する事を可能とする。
【選択図】図５

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
特開２００７−１０２０４６号公報 特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報
例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化が強く求められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
ここで本発明では有機ＥＬ素子を用いた表示装置として、更なる高精細化、高輝度化のために適した画素回路動作、特には移動度補正に関して好適な動作を実現することを目的とする。
本発明の表示装置は、少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され入力された信号値を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記保持容量に与える信号値の電圧より低電圧とされた補正用信号値を上記保持容量に保持させた状態で上記駆動トランジスタへ駆動電圧を供給することで、上記駆動トランジスタの移動度補正動作を実行させる移動度補正動作手段と、上記移動度補正動作後に、上記信号値を上記保持容量に保持させ、上記駆動トランジスタへ駆動電圧を供給することで、上記発光素子において上記信号値に応じた輝度による発光動作を実行させる発光動作手段とを備える。
また上記画素アレイ上で列状に配設される各信号線に、上記信号値、上記補正用信号値及び基準値としての電位を供給する信号セレクタと、上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナとを備えるようにする。そして上記移動度補正動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる上記補正用信号値とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現されるようにする。また上記発光動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる上記信号値とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現されるようにする。
また上記画素回路は、上記発光素子と、上記駆動トランジスタと、上記保持容量とに加えてサンプリングトランジスタを備え、上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続されているようにする。そして上記信号セレクタから上記信号線に与えられる電位が上記補正用信号値である期間に、上記書込スキャナが上記サンプリングトランジスタを導通させた後、上記駆動制御スキャナが上記駆動トランジスタへ駆動電圧を供給する動作を行うことで、上記移動度補正動作手段としての動作が実行され、また、上記信号セレクタから上記信号線に与えられる電位が上記信号値である期間に、上記書込スキャナが上記サンプリングトランジスタを導通させた後、上記駆動制御スキャナが上記駆動トランジスタへ駆動電圧を供給する動作を行うことで、上記発光動作手段としての動作が実行されるようにする。
本発明の表示駆動方法は、上記保持容量に与える信号値の電圧より低電圧とされた補正用信号値を上記保持容量に保持させた状態で上記駆動トランジスタへ駆動電圧を供給することで、上記駆動トランジスタの移動度補正動作を実行させる、そして上記移動度補正動作後に、上記信号値を上記保持容量に保持させ、上記駆動トランジスタへ駆動電圧を供給することで、上記発光素子において上記信号値に応じた輝度による発光動作を実行させる。
有機ＥＬ表示装置の画素の高精細化に伴う画素サイズの小サイズ化により、画素回路内部の容量成分の低容量化が余儀なくされる。また高輝度化のために信号値電圧の高圧化やトランジスタサイズの増大も想定される。
一方、各画素回路における駆動トランジスタの移動度特性のばらつきがあると、同じ信号値を与えても発光素子（例えば有機ＥＬ素子）に流れる電流量が画素毎にばらつき、画質劣化が生じる。このために移動度補正を行うわけであるが、画素容量の低下や高輝度の信号値電圧に応じて移動度補正時間（移動度補正のための駆動トランジスタのソース電位上昇時間）が短くなってしまうことが発生し、これによって適切に移動度補正が実行されない場合が生ずる。
そこで本発明では、信号値よりも低い電圧である補正用信号値を駆動トランジスタのゲート・ソース間に書き込んだ状態で移動度補正を行うようにする。そしてこの移動度補正の後に本来与えるべき信号値をゲート・ソース間に与え、発光動作を実行させる。
つまり本発明では、本来の階調に応じた信号値にとって必要な移動度補正電圧を、より低い階調に相当する補正用信号値の電圧にて行う。これにより、同一輝度を得る為に必要な移動度補正時間を、従来より伸長する事が可能となる。
本発明によれば、移動度補正の期間が短くなりすぎることを解消でき、適切な移動度補正を実現することができる。
これによってパネルの高精細化、高輝度化が進んでも、適切な移動度補正を実現することができ、画質向上に寄与できる。
以下、本発明の表示装置の実施の形態として、有機ＥＬ素子を用いた表示装置の例を次の順序で説明する。
［１．実施の形態の表示装置の構成］
［２．本発明に至る過程における画素回路動作］
［３．本発明の実施の形態としての画素回路動作］
［１．実施の形態の表示装置の構成］

図１に実施の形態の表示装置の全体構成を示す。この表示装置は後述するように、駆動トランジスタの閾値電圧や移動度のバラツキに対する補償機能を備えた画素回路１０を含むものである。
図１に示すように、本例の表示装置は、画素回路１０が列方向と行方向にマトリクス状に配列された画素アレイ部２０を備える。なお、画素回路１０には「Ｒ」「Ｇ」「Ｂ」を付しているが、これはＲ（赤）、Ｇ（緑）、Ｂ（青）の各色の発光画素であることを示している。
そしてこの画素アレイ部２０の各画素回路１０を駆動するため、水平セレクタ１１と、ライトスキャナ（書込スキャナ）１２と、ドライブスキャナ（駆動制御スキャナ）１３を備える。
また水平セレクタ１１により選択され、輝度情報に応じた映像信号を画素回路１０に対する入力信号として供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ部２０に対して列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ部２０においてマトリクス配置された画素回路１０の列数分だけ配される。
また画素アレイ部２０に対して、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ部２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１３により駆動される。ドライブスキャナ１３は、ライトスキャナ１２による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に電源制御パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号電位（Ｖｓｉｇ）と基準電位（Ｖｏｆｓ）を供給する。なお本発明の実施の形態では、水平セレクタ１１は後述するように輝度信号値としての信号電位（Ｖｓｉｇ）より低電圧とした補正用信号値（ＶｓｉｇＬ）も発生させる。
図２に画素回路１０の構成を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。なお、図２では簡略化のため、信号線ＤＴＬと書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
この画素回路１０は、発光素子である有機ＥＬ素子１と、１個の保持容量Ｃｓと、サンプリングトランジスタＴｒＳ、駆動トランジスタＴｒＤ、スイッチングトランジスタＴｒＳＷとしての３個の薄膜トランジスタ（ＴＦＴ）とを有する。また補助容量Ｃｓｕｂも設けられている。
サンプリングトランジスタＴｒＳ、駆動トランジスタＴｒＤはｎチャネルＴＦＴとされ、スイッチングトランジスタＴｒＳＷはｐチャネルＴＦＴとされている。
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｒＤのソースに接続され、他方の端子が同じく駆動トランジスタＴｒＤのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｒＤのソースｓに接続され、カソードは所定の接地配線（カソード電位Ｖｃａｔｈ）に接続されている。なお容量ＣELは、有機ＥＬ素子１の寄生容量である。
また有機ＥＬ素子１のアノード・カソード間に補助容量Ｃｓｕｂが接続されている。
サンプリングトランジスタＴｒＳは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｒＤのゲートに接続される。またサンプリングトランジスタＴｒＳのゲートは書込制御線ＷＳＬに接続されている。
スイッチングトランジスタＴｒＳＷは、そのドレインとソースの一端が駆動電圧Ｖｃｃの電源ラインに接続され、他端が駆動トランジスタＴｒＤのドレインに接続される。またスイッチングトランジスタＴｒＳＷのゲートは電源制御線ＤＳＬに接続されている。
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電位Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｒＳが書込制御線ＷＳＬによってライトスキャナ１２から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの入力信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
スイッチングトランジスタＴｒＳＷは、ドライブスキャナ１３によって電源制御線ＤＳＬに与えられる電源制御パルスＤＳによってオン／オフされる。そしてスイッチングトランジスタＴｒＳＷが導通することで、駆動トランジスタＴｒＤに駆動電圧Ｖｃｃが印加される。
駆動トランジスタＴｒＤは駆動電圧Ｖｃｃの印加による電流供給により、保持容量Ｃｓに保持された信号電位に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
また、この画素回路１０では、有機ＥＬ素子１の電流駆動に先立って駆動トランジスタＴｒＤの閾値電圧Ｖｔｈのバラツキの影響を補正する為の動作（以下、Ｖｔｈキャンセル動作）を行う。さらに、上記のように信号線ＤＴＬからの入力信号Ｖｓｉｇを保持容量Ｃｓに書き込む際に、駆動トランジスタＴｒＤの移動度のバラツキの影響をキャンセルするための移動度補正動作も行う。
［２．本発明に至る過程における画素回路動作］

ここで、このような画素回路１０において、本発明に至る過程で検討されていた回路動作を説明する。特には、駆動トランジスタＴｒＤの閾値電圧Ｖｔｈのバラツキのキャンセルする動作（Ｖｔｈ補正）及び移動度のバラツキをキャンセルする為の動作（移動度補正）を含む回路動作を述べる。
図３には水平セレクタ１１によって信号線ＤＴＬに与えられる電位（信号電位Ｖｓｉｇと基準電位Ｖｏｆｓ）を、ＤＴＬ入力信号として示している。
また走査パルスＷＳとして、ライトスキャナ１２によって書込制御線ＷＳＬに印加されるパルスを示している。この走査パルスＷＳにより、サンプリングトランジスタＴｒＳが、導通／非導通に制御される。
また電源制御パルスＤＳとして、ドライブスキャナ１３によって電源制御線ＤＳＬに印加されるパルスと、駆動電圧Ｖｃｃを示している。
また駆動トランジスタＴｒＤのゲート電位Ｖｇ、ソース電位Ｖｓの変動も示している。
図３のタイミングチャートにおける時点ｔ２０〜ｔ２７は、発光素子である有機ＥＬ素子１が発光駆動される１サイクルであり、時点ｔ２０が、例えば画像表示の１フレーム期間の開始タイミングとなる。
まず時点ｔ２０において、駆動電圧Ｖｃｃが一旦、電位Ｖｓｓ２まで下げられ、これにより有機ＥＬ素子１は非発光状態となる。
その状態でドライブスキャナ１３は、電源制御パルスＤＳをＨ（High）レベルとし、スイッチングトランジスタＴｒＳＷを非導通とする。スイッチングトランジスタＴｒＳＷがオフとなって駆動トランジスタＴｒＤへの電源供給を止めた後、駆動電圧Ｖｃｃの供給を再開する。
この時点ｔ２０以降、駆動トランジスタＴｒＤのソース電位Ｖｓは電位Ｖｓｓ２まで低下する。なお電位Ｖｓｓ２は、（有機ＥＬ素子１のカソード電圧Ｖｃａｔｈ）＋（有機ＥＬ素子１の閾値電圧）である。
また浮遊状態の駆動トランジスタＴｒＤのゲート電位Ｖｇも低下する。
その後、時点ｔ２１にＶｔｈ補正動作のための準備を行う。即ち、信号線ＤＴＬが基準電位Ｖｏｆｓとされているときに走査パルスＷＳがＨレベルとされてサンプリングトランジスタＴｒＳが導通される。これにより駆動トランジスタＴｒＤのゲート電位Ｖｇが電圧Ｖｏｆｓに固定される。ソース電位Ｖｓは電位Ｖｓｓ２を維持する。
このようにして、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈ以上に開くことで、Ｖｔｈ補正の準備を行う。
次に時点ｔ２２〜ｔ２３としてＶｔｈ補正動作が行われる。
即ちこの時点ｔ２２〜ｔ２３では、電源制御パルスＤＳがＬ（Low）レベルとされ、スイッチングトランジスタＴｒＳＷが導通される。これによって駆動トランジスタＴｒＤに駆動電圧Ｖｃｃが印加される。サンプリングトランジスタＴｒＳは導通状態を保つため、駆動トランジスタＴｒＤのゲート電位Ｖｇは基準電位Ｖｏｆｓに固定されたまま、ソース電位Ｖｓが上昇することになる。
このＶｔｈ補正動作は、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなると完了する。
Ｖｔｈ補正動作が完了する時点ｔ２３で電源制御パルスＤＳはＨレベルとされ、また走査パルスＷＳはＬレベルとされることで、スイッチングトランジスタＴｒＳＷ及びサンプリングトランジスタＴｒＳは非導通状態となる。
以上のようにＶｔｈ補正が行われた後は、信号値（Ｖｓｉｇ）の書込及び移動度補正が行われる。
まず信号線ＤＴＬが当該画素回路に対する信号電位Ｖｓｉｇとなっているタイミングにおいて、時点ｔ２４でＨレベルとされる。これによりサンプリングトランジスタＴｒＳは導通し、保持容量Ｃｓに信号電位Ｖｓｉｇが書き込まれる。また、時点ｔ２５で電源制御パルスＤＳがＬレベルとされ、スイッチングトランジスタＴｒＳＷが導通される。これによって駆動トランジスタＴｒＤの移動度補正が行われる。
即ち時点ｔ２５〜ｔ２６の期間では、駆動トランジスタＴｒＤの移動度に応じてソース電位Ｖｓが上昇する。この場合、駆動トランジスタＴｒＤの移動度が大きければ、ソース電位Ｖｓの上昇量が大きく、移動度が小さければソース電位Ｖｓの上昇量が小さい。これは結果として発光期間における駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、移動度に応じて調整する動作となる。
そして時点ｔ２５でサンプリングトランジスタＴｒＳは非導通となる。そしてソース電位Ｖｓが有機ＥＬ素子１の閾値を越える電位となることに応じて、有機ＥＬ素子１の発光が開始されることになる。
駆動トランジスタＴｒＤは保持容量Ｃｓに保持されている電位に応じて駆動電流を流し、有機ＥＬ素子１を発光させる。このとき駆動トランジスタＴｒＤのソース電位Ｖｓは所定の動作点に保持されている。
駆動トランジスタＴｒＤのドレインには電源ラインから駆動電位Ｖｃｃが印加されており、常に飽和領域で動作するように設定されているため、駆動トランジスタＴｒＤは定電流源として機能し、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓに応じて、
Figure 2010091720
 となる。但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｒＤの閾値電圧、Ｖｇｓは駆動トランジスタＴｒＤのゲート−ソース間電圧を表わしている。
この（数１）からわかるように、電流Ｉｄｓは駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓの２乗値に依存するため、電流Ｉｄｓとゲート−ソース間電圧Ｖｇｓの関係は図４のようになる。
飽和領域では駆動トランジスタＴｒＤのドレイン電流Ｉｄｓはゲート−ソース間電圧Ｖｇｓによって制御されるが、保持容量Ｃｓの作用により駆動トランジスタＴｒＤのゲート・ソース間電圧Ｖｇｓ（＝Ｖｓｉｇ＋Ｖｔｈ）は一定であるので、駆動トランジスタＴｒＤは一定電流を有機ＥＬ素子１に流す定電流源として動作する。
これにより有機ＥＬ素子１のアノード電位（ソース電位Ｖｓ）は有機ＥＬ素子１に電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。つまり今回のフレームにおける、信号電圧Ｖｓｉｇに応じた輝度での発光が開始される。
このように画素回路１０は１フレーム期間において、Ｖｔｈ補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
Ｖｔｈ補正動作によって各画素回路１０での駆動トランジスタＴｒＤの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｒＤの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｒＤの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｒＤの移動度の大小に応じてソース電位Ｖｓが得られ、結果として各画素回路１０の駆動トランジスタＴｒＤの移動度のバラツキを吸収するようなゲート−ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
ところが有機ＥＬパネルの高精細化、高輝度化を進めるうえでは、このような回路動作をそのまま適用すると移動度補正期間の点で不都合が生じることがあった。
移動度補正時の電流Ｉｄｓは、次の（数２）で表される。
Figure 2010091720
 なお（数２）において、係数ｋは、ｋ＝（１／２）・（Ｗ／Ｌ）・Ｃｏｘである。またＣは画素容量であり、図２の画素回路１０でいえば、Ｃ＝Ｃｓ＋Ｃｓｕｂ＋ＣELである。
そして最適な移動度補正時間ｔは、
Figure 2010091720
 として表される。
これは、画素容量Ｃが小さくなるほど、また信号値Ｖｓｉｇやトランジスタサイズが増加するほど、最適移動度補正時間ｔが短くなることを示している。
ここでパネルの高精細化を図るために画素サイズを小さくしていくと、画素容量Ｃは小さくならざるを得ない。また高輝度化を図ると、信号値Ｖｓｉｇやトランジスタサイズの増大が求められる。
つまり、高精細化、高輝度化を進めると、最適移動度補正時間ｔが短くなるということが発生する。
図３で説明した回路動作の場合、移動度補正の期間（時点ｔ２５〜ｔ２６）は、電源制御パルスＤＳの立ち下がりから走査パルスＷＳの立ち下がりまでの期間となる。
設計上、この電源制御パルスＤＳと走査パルスＷＳのパルスタイミングは、上記の最適移動度補正時間ｔに基づいて決められるが、すると、この移動度補正の期間は、高精細化、高輝度化を進めることで短縮されていくことになる。
ここで電源制御パルスＤＳや走査パルスＷＳのタイミング誤差が移動度補正に影響を与えることを考えなければならない。
ドライブスキャナ１３やライトスキャナ１２によって発生される電源制御パルスＤＳや走査パルスＷＳのタイミングには、或る程度の誤差が生ずることは避けられない。
しかしながら、移動度補正の期間が或る程度長ければ、パルスタイミングの揺らぎは移動度補正に殆ど影響を与えない。これは移動度補正期間の長さに対して、パルスタイミングの誤差変動が無視できる程度であるためである。
ところが移動度補正期間が短くなると、パルスタイミングの誤差が同程度であったとしても、相対的にそのタイミング誤差が、移動度補正期間に対して大きくなる。
つまり、移動度補正期間として、パルスタイミングの誤差によって無視できない程度の変動が生ずる。これによって最適な移動度補正が実現できない可能性が生ずる。
移動度補正が適切に行われないと、表示画像にいわゆるスジむらなどが発生し、画質劣化が生ずる。
このことから、画素容量Ｃの低下や、信号値Ｖｓｉｇやトランジスタサイズの増大がある場合でも、移動度補正期間を或る程度長くとれるようにすることが求められる。
［３．本発明の実施の形態としての画素回路動作］

そこで本発明の実施の形態として、移動度補正期間を伸長できるようにした手法を提案する。
図５に実施の形態の回路動作を示す。
この図５も、図３と同様に、水平セレクタ１１によって信号線ＤＴＬに与えられる電位を、ＤＴＬ入力信号として示している。但しこの場合、水平セレクタ１１は、信号線ＤＴＬに信号電位Ｖｓｉｇを与えるに先立つ期間に、補正用信号値ＶｓｉｇＬを与えるようにしている。即ち水平セレクタ１１は信号電位Ｖｓｉｇと、補正用信号値ＶｓｉｇＬと、基準電位Ｖｏｆｓを所定タイミングで切り換える。
なお、信号値Ｖｓｉｇは、画像信号に基づいて発生する画素に対する輝度信号値である。例えば仮に信号値Ｖｓｉｇの範囲は２Ｖ〜８Ｖであり、この範囲で所定の階調数（例えば２５６階調など）で信号値電圧が制御されるとする。補正用信号値ＶｓｉｇＬは、与える信号値に対して低い電圧値として設定されている。
例えば図７には一例として、信号値Ｖｓｉｇとして、２Ｖ、３Ｖ・・・８Ｖを与える際の補正用信号値ＶｓｉｇＬを示している。この例では信号値Ｖｓｉｇより０．５Ｖ低い電圧値を補正用信号値ＶｓｉｇＬとしている。もちろん補正用信号値ＶｓｉｇＬの値は、このような例に限られるものではない。
また図５では、走査パルスＷＳとして、ライトスキャナ１２によって書込制御線ＷＳＬに印加されるパルスを示している。
また電源制御パルスＤＳとして、ドライブスキャナ１３によって電源制御線ＤＳＬに印加される電圧を示している。また駆動電圧Ｖｃｃを示している。
また駆動トランジスタＴｒＤのゲート電位Ｖｇ、ソース電位Ｖｓの変動も示している。
図５のタイミングチャートにおける時点ｔ０として、有機ＥＬ素子１の発光駆動動作の１サイクル（画像表示の１フレーム期間：ｔ０〜ｔ１０）が開始される。
まず時点ｔ０において、駆動電圧Ｖｃｃが一旦、電位Ｖｓｓ２まで下げられ、これにより有機ＥＬ素子１は非発光状態となる。
その状態でドライブスキャナ１３は、電源制御パルスＤＳをＨレベルとし、スイッチングトランジスタＴｒＳＷを非導通とする。スイッチングトランジスタＴｒＳＷがオフとなって駆動トランジスタＴｒＤへの電源供給を止めた後、駆動電圧Ｖｃｃの供給を再開する。
この時点ｔ０から、駆動トランジスタＴｒＤのソース電位Ｖｓは電位Ｖｓｓ２まで低下する。また浮遊状態の駆動トランジスタＴｒＤのゲート電位Ｖｇも低下する。
その後、時点ｔ１にＶｔｈ補正動作のための準備を行う。即ち、信号線ＤＴＬが基準電位Ｖｏｆｓとされているときに走査パルスＷＳがＨレベルとされてサンプリングトランジスタＴｒＳが導通される。これにより駆動トランジスタＴｒＤのゲート電位Ｖｇが電圧Ｖｏｆｓに固定される。ソース電位Ｖｓは電位Ｖｓｓ２を維持する。
このようにして、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈ以上に開くことで、Ｖｔｈ補正の準備を行う。
次に時点ｔ２〜ｔ３としてＶｔｈ補正動作が行われる。
即ちこの時点ｔ２〜ｔ３では、電源制御パルスＤＳがＬレベルとされ、スイッチングトランジスタＴｒＳＷが導通される。これによって駆動トランジスタＴｒＤに駆動電圧Ｖｃｃが印加される。サンプリングトランジスタＴｒＳは導通状態を保つため、駆動トランジスタＴｒＤのゲート電位Ｖｇは基準電位Ｖｏｆｓに固定されたまま、ソース電位Ｖｓが上昇することになる。
このＶｔｈ補正動作は、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなると完了する。
Ｖｔｈ補正動作が完了する時点ｔ３で電源制御パルスＤＳはＨレベルとされ、また走査パルスＷＳはＬレベルとされることで、スイッチングトランジスタＴｒＳＷ及びサンプリングトランジスタＴｒＳは非導通状態となる。
以上のようにＶｔｈ補正が行われた後は、信号値（Ｖｓｉｇ）の書込及び移動度補正が行われるわけであるが、本例の場合、時点ｔ４〜ｔ９の期間で次の動作が行われる。
まず保持容量Ｃｓに与える信号値Ｖｓｉｇの電圧より低電圧とされた補正用信号値ＶｓｉｇＬを保持容量Ｃｓに保持させた状態で、駆動トランジスタＴｒＤへ駆動電圧Ｖｃｃを供給することで、駆動トランジスタＴｒＤの移動度補正動作を実行させる。
そして移動度補正動作後に、本来の信号値Ｖｓｉｇを保持容量Ｃｓに保持させ、駆動トランジスタＴｒＤへ駆動電圧Ｖｃｃを供給することで、有機ＥＬ素子１において信号値Ｖｓｉｇに応じた輝度による発光動作を実行させる。
なお、図６に時点ｔ４〜ｔ９の期間を拡大して示している。
時点ｔ４〜ｔ９の各動作を説明する。
時点ｔ４において、走査パルスＷＳがＨレベルとなり、サンプリングトランジスタＴｒＳが導通され、信号線ＤＴＬの電位が駆動トランジスタＴｒＤのゲートに導入される。
上述したように、水平セレクタは、信号線ＤＴＬに信号値Ｖｓｉｇを与える前の期間に、補正用信号値ＶｓｉｇＬを与えるようにしている。従って、時点ｔ４から、補正用信号値ＶｓｉｇＬが保持容量Ｃｓに書き込まれることになる。このように時点ｔ４〜ｔ５は、補正用信号値書込期間となる。
続いて時点ｔ５〜ｔ６の期間において電源制御パルスＤＳがＬレベルとされ、スイッチングトランジスタＴｒＳＷが導通される。この時点ｔ５〜ｔ６の期間が移動度補正期間となる。
即ちこの時点ｔ５〜ｔ６の期間では、保持容量Ｃｓに補正用信号値ＶｓｉｇＬが書き込まれている状態において、駆動トランジスタＴｒＤに駆動電圧Ｖｃｃが印加される。このため、駆動トランジスタＴｒＤのドレイン−ソース間に補正用信号値ＶｓｉｇＬに応じた電流Ｉｄｓが流れる。そして駆動トランジスタＴｒＤの移動度に応じてソース電位Ｖｓが上昇することになる（補正電圧ΔＶの上昇）。
この場合、駆動トランジスタＴｒＤの移動度が大きければ、ソース電位Ｖｓの上昇量が大きく、移動度が小さければソース電位Ｖｓの上昇量が小さい。これは結果として発光期間における駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、移動度に応じて調整する動作となる。
その後、時点ｔ７〜ｔ８が信号値書込期間となる。即ちこの期間では、水平セレクタ１１は信号線ＤＴＬに信号値Ｖｓｉｇを与える。サンプリングトランジスタＴｒＳは導通状態であるので、信号値Ｖｓｉｇが保持容量Ｃｓに書き込まれることになる。
そして電源制御パルスＤＳが再びＬレベルとされる。
ソース電位Ｖｓが有機ＥＬ素子１の閾値を越える電位となったときに、有機ＥＬ素子１が発光されることになる。
即ち駆動トランジスタＴｒＤは保持容量Ｃｓに保持されている信号値Ｖｓｉｇの電位に応じて駆動電流を流し、有機ＥＬ素子１を発光させる。このとき駆動トランジスタＴｒＤのソース電位Ｖｓは所定の動作点に保持されている。
駆動トランジスタＴｒＤのドレインには駆動電圧Ｖｃｃが印加されており、常に飽和領域で動作するように設定されているため、駆動トランジスタＴｒＤは定電流源として機能し、有機ＥＬ素子１には、上記（数１）で示される電流Ｉｄｓ、即ち駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓに応じた電流が流れる。これにより有機ＥＬ素子１は、信号値Ｖｓｉｇに応じた輝度で発光を行うこととなる。
このように本例では、まず時点ｔ４〜ｔ５の期間に保持容量Ｃｓに補正用信号値ＶｓｉｇＬを書き込み、時点ｔ５〜ｔ６の期間に移動度補正を行う。そしてその後、時点ｔ７〜ｔ８の期間に信号値Ｖｓｉｇを保持容量Ｃｓに書き込み、有機ＥＬ素子１を信号値Ｖｓｉｇに応じた輝度で発光させるという動作を行う。
このような動作によって、移動度補正期間を延長することが可能となる。以下、この理由を述べる。
本例では、本来の信号値Ｖｓｉｇより低電圧である補正用信号値ＶｓｉｇＬを保持容量Ｃｓに書き込んだ状態で移動度補正を行うが、本来の電圧値である信号値Ｖｓｉｇを書き込んだ後は、移動度補正は行わないで発光させる。
つまり、或る階調の信号値Ｖｓｉｇに必要な移動度補正電圧を、より低い階調の信号電圧（ＶｓｉｇＬ）にて行う。これが、同一輝度を得る為に必要な移動度補正時間を、伸長する事を可能とする。
一般的に移動度バラツキを補正するのに必要な電圧値は、書き込んだ信号値電圧振幅の半分（Ｖｓｉｇ／２）が必要である。例えば白階調に相当する電圧（Ｖｓｉｇ＝８Ｖ）にて発光させる場合、その半分の４Ｖを補正する必要がある。
本例では、それよりも低い階調の補正用信号値ＶｓｉｇＬ（例えばＶｓｉｇ＝７．５Ｖ）などにてこの４Ｖの補正を行う。
低い信号電圧にて本来の信号電圧値についての移動度補正をする為には、より長い移動度補正期間が必要となる。これによって、或る輝度を得る為の移動度補正時間を長く設定する。
例えば、図８には８Ｖ〜２Ｖの範囲での各信号値Ｖｓｉｇの電圧における補正時間と補正電圧値ΔＶの関係を示す。
例えば信号値Ｖｓｉｇ＝８Ｖの場合には、４Ｖの補正電圧が必要であるため、補正時間としては図示するＨＴ１となる。
これを、信号値Ｖｓｉｇ＝８Ｖの場合に、補正用信号値ＶｓｉｇＬ＝７．５Ｖを駆動トランジスタＴｒＤのゲートに与えるとしたとき、本来の信号値Ｖｓｉｇ＝８Ｖを考えて４Ｖの補正を行うには、補正時間は図示するＨＴ２となる。
図８の曲線Ｃ１は、例えば図３の動作例のように、信号値Ｖｓｉｇを与えた状態で移動度補正する場合の補正時間を示したカーブである。
一方、破線で示す曲線Ｃ２は、本例の図５のように、本来の信号値Ｖｓｉｇより０．５Ｖ低い補正用信号値ＶｓｉｇＬ（図７参照）を与えた状態で移動度補正する場合の補正時間を示したカーブである。
この曲線Ｃ１，Ｃ２を比較すると、図３の動作例よりも図５の動作例では補正時間を延長できることが理解される。
移動度補正時間が延長できれば、パルスタイミング誤差による移動度補正への影響を低減することが可能となる。
例えば本例の場合、移動度補正期間である時点ｔ５〜ｔ６は、電源制御パルスＤＳによって規定されることになる。電源制御パルスＤＳの立ち上がりタイミング、立ち下がりタイミングは、多少の誤差が生ずることはやむを得ないが、移動度補正期間を長くとれることで、そのタイミング誤差が移動度補正期間に与える影響を相対的に小さくできる。実際上、電源制御パルスＤＳのタイミング誤差は無視できる程度とすることが可能である。従って移動度補正期間と適切な期間とし、正確な移動度補正を実現できる。
即ち本例のような動作例によれば、同一の画素容量の画素回路においても、移動度補正期間を短くすること無く高輝度化が可能になる。また、より少ない画素容量の場合においても、補正時間を短くすることなく同一の輝度を得る事ができるので、パネルの更なる高精細化も可能となる。
なお、図８は図７のように補正用信号値ＶｓｉｇＬを信号値Ｖｓｉｇより０．５Ｖ低い電圧とした場合の例に対応して示したものであるが、補正用信号値ＶｓｉｇＬの決め方は多様に考えられる。
例えば信号値Ｖｓｉｇ＝８Ｖの場合の補正用信号値ＶｓｉｇＬ＝６Ｖとすると、図９に示すように、信号値Ｖｓｉｇ＝８Ｖの際に４Ｖの補正を行う時間は、ＨＴ１からＨＴ３に延長できる。この場合、補正時間は７００ｎｓｅｃ程度（ＨＴ１）から、１．７μｓｅｃ程度（ＨＴ３）にまで、約２．２倍伸長できる。
８Ｖ以外の他の信号値Ｖｓｉｇについても、それぞれ適切に補正用信号値ＶｓｉｇＬを設定することで、図９の破線の曲線Ｃ３のように補正時間を設定することができる。
各信号値に対する補正用信号値ＶｓｉｇＬの設定は、回路動作設計の都合に応じて適切に決められればよい。
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に限定されるものではなく、各種の変形例が想定される。
例えば実施の形態では画素回路１０として図２のように３つのトランジスタＴｒＤ、ＴｒＳ、ＴｒＳＷと保持容量Ｃｓを有する構成例を挙げたが、これ以外の画素回路、例えば４個以上のトランジスタを有する構成の画素回路でも本発明は適用できる。
また電源ラインで電源電圧Ｖｃｃを駆動電位と初期電位で変化させるようにすれば、スイッチングトランジスタＴｒＳＷを用いない構成も可能となるが、そのような構成（つまりトランジスタＴｒＤ、ＴｒＳと保持容量Ｃｓを有する構成）の画素回路の場合でも、本発明は適用できる。
本発明の実施の形態の表示装置の構成の説明図である。 実施の形態の画素回路構成の説明図である。 実施の形態に至る前の画素回路動作の説明図である。 駆動トランジスタのＩｄｓ−Ｖｇｓ特性の説明図である。 実施の形態の画素回路動作の説明図である。 実施の形態の画素回路動作の信号値書込及び移動度補正の期間の説明図である。 実施の形態の補正用信号値の説明図である。 実施の形態の移動度補正期間の延長の説明図である。 実施の形態の移動度補正期間の延長の他の例の説明図である。
符号の説明
１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ライトスキャナ、１３ ドライブスキャナ、２０ 画素アレイ部、Ｃｓ 保持容量、ＴｒＳ サンプリングトランジスタ、ＴｒＤ 駆動トランジスタ、ＴｒＳＷ スイッチングトランジスタ

Claims (4)

  1. 少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され入力された信号値を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
    上記保持容量に与える信号値の電圧より低電圧とされた補正用信号値を上記保持容量に保持させた状態で上記駆動トランジスタへ駆動電圧を供給することで、上記駆動トランジスタの移動度補正動作を実行させる移動度補正動作手段と、
    上記移動度補正動作後に、上記信号値を上記保持容量に保持させ、上記駆動トランジスタへ駆動電圧を供給することで、上記発光素子において上記信号値に応じた輝度による発光動作を実行させる発光動作手段と、
    を備えた表示装置。
  2. 上記画素アレイ上で列状に配設される各信号線に、上記信号値、上記補正用信号値及び基準値としての電位を供給する信号セレクタと、
    上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、
    上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
    を備え、
    上記移動度補正動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる上記補正用信号値とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現され、
    上記発光動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる上記信号値とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現される請求項１に記載の表示装置。
  3. 上記画素回路は、上記発光素子と、上記駆動トランジスタと、上記保持容量とに加えてサンプリングトランジスタを備え、
    上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続されており、
    上記信号セレクタから上記信号線に与えられる電位が上記補正用信号値である期間に、上記書込スキャナが上記サンプリングトランジスタを導通させた後、上記駆動制御スキャナが上記駆動トランジスタへ駆動電圧を供給する動作を行うことで、上記移動度補正動作手段としての動作が実行され、
    また、上記信号セレクタから上記信号線に与えられる電位が上記信号値である期間に、上記書込スキャナが上記サンプリングトランジスタを導通させた後、上記駆動制御スキャナが上記駆動トランジスタへ駆動電圧を供給する動作を行うことで、上記発光動作手段としての動作が実行される請求項２に記載の表示装置。
  4. 少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され入力された信号値を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを有する表示装置の表示駆動方法として、
    上記保持容量に与える信号値の電圧より低電圧とされた補正用信号値を上記保持容量に保持させた状態で上記駆動トランジスタへ駆動電圧を供給することで、上記駆動トランジスタの移動度補正動作を実行させ、
    上記移動度補正動作後に、上記信号値を上記保持容量に保持させ、上記駆動トランジスタへ駆動電圧を供給することで、上記発光素子において上記信号値に応じた輝度による発光動作を実行させる表示駆動方法。
JP2008260608A 2008-10-07 2008-10-07 表示装置、表示駆動方法 Pending JP2010091720A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008260608A JP2010091720A (ja) 2008-10-07 2008-10-07 表示装置、表示駆動方法
US12/585,286 US8325174B2 (en) 2008-10-07 2009-09-10 Display apparatus and display driving method
TW098133495A TW201030702A (en) 2008-10-07 2009-10-02 Display apparatus and display driving method
KR1020090094526A KR101641381B1 (ko) 2008-10-07 2009-10-06 표시 장치 및 표시 구동 방법
CN2009101794337A CN101714332B (zh) 2008-10-07 2009-10-09 显示器装置和显示器驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008260608A JP2010091720A (ja) 2008-10-07 2008-10-07 表示装置、表示駆動方法

Publications (1)

Publication Number Publication Date
JP2010091720A true JP2010091720A (ja) 2010-04-22

Family

ID=42075444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008260608A Pending JP2010091720A (ja) 2008-10-07 2008-10-07 表示装置、表示駆動方法

Country Status (5)

Country Link
US (1) US8325174B2 (ja)
JP (1) JP2010091720A (ja)
KR (1) KR101641381B1 (ja)
CN (1) CN101714332B (ja)
TW (1) TW201030702A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211108A (ja) * 2009-03-12 2010-09-24 Sony Corp 表示装置及びその駆動方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5531821B2 (ja) * 2010-06-29 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
JP2014048485A (ja) * 2012-08-31 2014-03-17 Sony Corp 表示装置及び電子機器
JP2015034861A (ja) * 2013-08-08 2015-02-19 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN112785982A (zh) * 2014-11-04 2021-05-11 索尼公司 显示装置
CN110782838A (zh) * 2019-11-13 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255897A (ja) * 2002-03-05 2003-09-10 Nec Corp 画像表示装置及び該画像表示装置に用いられる制御方法
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP2008203659A (ja) * 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008256916A (ja) * 2007-04-04 2008-10-23 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4923505B2 (ja) 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255897A (ja) * 2002-03-05 2003-09-10 Nec Corp 画像表示装置及び該画像表示装置に用いられる制御方法
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP2008203659A (ja) * 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008256916A (ja) * 2007-04-04 2008-10-23 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211108A (ja) * 2009-03-12 2010-09-24 Sony Corp 表示装置及びその駆動方法
US8350786B2 (en) 2009-03-12 2013-01-08 Sony Corporation Display apparatus and method of driving the same

Also Published As

Publication number Publication date
CN101714332A (zh) 2010-05-26
TW201030702A (en) 2010-08-16
KR20100039250A (ko) 2010-04-15
US20100085345A1 (en) 2010-04-08
US8325174B2 (en) 2012-12-04
CN101714332B (zh) 2012-11-28
KR101641381B1 (ko) 2016-07-20

Similar Documents

Publication Publication Date Title
JP4983018B2 (ja) 表示装置及びその駆動方法
JP2008233129A (ja) 画素回路および表示装置とその駆動方法
JP2008032863A (ja) 表示装置およびその駆動方法
JP2008158378A (ja) 表示装置及びその駆動方法
JP2010091720A (ja) 表示装置、表示駆動方法
JP4640472B2 (ja) 表示装置、表示駆動方法
JP4281019B2 (ja) ディスプレイ装置
JP2010266493A (ja) 画素回路の駆動方法、表示装置
US9711082B2 (en) Display apparatus and display drive method
JP2010048866A (ja) 表示装置、表示駆動方法
JP2008026468A (ja) 画像表示装置
JP4835062B2 (ja) 表示装置
JP4687026B2 (ja) 表示装置および表示装置の駆動方法
JP4281018B2 (ja) ディスプレイ装置
JP5224729B2 (ja) 表示装置、画素駆動方法
US20110169872A1 (en) Display apparatus and display driving method
JP2010048865A (ja) 表示装置、表示駆動方法
JP2006030729A (ja) 表示装置および表示装置の駆動方法
US8654042B2 (en) Display apparatus and display driving method
JP2011118086A (ja) 表示装置、表示駆動方法
US8334823B2 (en) Display device and display driving method therefor
JP2011118084A (ja) 表示装置、表示駆動方法
JP2011141346A (ja) 表示装置、表示駆動方法
JP2011145328A (ja) 表示装置、表示駆動方法
JP2011118018A (ja) 表示装置、画素駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426