KR101641381B1 - 표시 장치 및 표시 구동 방법 - Google Patents

표시 장치 및 표시 구동 방법 Download PDF

Info

Publication number
KR101641381B1
KR101641381B1 KR1020090094526A KR20090094526A KR101641381B1 KR 101641381 B1 KR101641381 B1 KR 101641381B1 KR 1020090094526 A KR1020090094526 A KR 1020090094526A KR 20090094526 A KR20090094526 A KR 20090094526A KR 101641381 B1 KR101641381 B1 KR 101641381B1
Authority
KR
South Korea
Prior art keywords
signal value
driving
transistor
voltage
correction
Prior art date
Application number
KR1020090094526A
Other languages
English (en)
Other versions
KR20100039250A (ko
Inventor
준이찌 야마시따
가쯔히데 우찌노
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20100039250A publication Critical patent/KR20100039250A/ko
Application granted granted Critical
Publication of KR101641381B1 publication Critical patent/KR101641381B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 다음의 구성요소를 포함한다. 화소 어레이는 각각이 적어도 발광 소자와, 드레인과 소스 간에 구동 전압이 인가되어 게이트와 소스 간에 공급된 신호값에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 간에 접속되어 입력된 신호값을 유지하는 저장 용량을 포함하는 매트릭스 형상의 화소 회로를 포함한다. 이동도 보정 동작부는 상기 용량이 상기 신호값보다 낮은 보정 신호값을 유지하는 동안에, 상기 트랜지스터에 구동 전압을 공급하여, 상기 트랜지스터의 이동도 보정을 행한다. 보정 후에, 발광 동작부는 상기 용량이 상기 신호값을 유지하도록 허용하고, 상기 트랜지스터에 구동 전압을 공급하여, 상기 신호값에 대응하는 휘도에서 발광시킨다.
Figure R1020090094526
이동도 보정 기간, 샘플링 트랜지스터, 기입 스캐너, 드라이브 스캐너

Description

표시 장치 및 표시 구동 방법{DISPLAY APPARATUS AND DISPLAY DRIVING METHOD}
본 발명은 각각이 매트릭스 형상으로 배치되는 화소 회로를 포함하는 화소 어레이를 포함하는 표시 장치와 그 표시 구동 방법이다. 본 발명은 예를 들어, 발광 소자로서 유기 전계발광(EL;electroluminescent) 소자를 포함한 표시 장치에 관한 것이다.
예를 들어, 일본 미심사된 특허 출원 공개 제2003-255856호 및 일본 미심사된 특허 출원 공개 제2003-271095호에 개시된 바와 같이, 각 화소에 유기 EL 소자를 포함하는 화상 표시 장치가 개발되어 있다. 유기 EL 소자가 자기 발광(self-luminous) 소자이므로, 이러한 화상 표시 장치에서는, 예를 들어, 화상의 시인성(visibility)이 액정 디스플레이의 시인성보다 높고, 장치용 백라이트를 제공하는 것이 불필요하며, 응답 속도가 액정 디스플레이의 응답 속도보다 빠르다는 이점이 있다. 각 발광 소자의 휘도 레벨(luminance level)(계조(grayscale level))은 소자에 흐르는 전류에 따라서 제어될 수 있다. 즉, 장치는 전류 제어형이다.
유기 EL 디스플레이의 구동 방법은 액정 디스플레이의 구동 방법과 유사한 방식의 단순 매트릭스 방법과 액티브 매트릭스 방법을 포함한다. 단순 매트릭스 방법에 따르면, 디스플레이가 단순한 구조를 갖도록 허용될 수 있지만, 대형이며 고정밀도의 디스플레이를 실현하기는 어렵다. 이에 따라, 액티브 매트릭스형 디스플레이가 활발히 개발되고 있다. 액티브 매트릭스 방법에 따르면, 각 화소 회로의 발광 소자에 흐르는 전류가 화소 회로 내에 배치된 능동 소자(통상적으로는, 박막 트랜지스터(TFT))에 의해 제어된다.
유기 EL 소자를 포함한 이러한 화소 회로의 구성에 대하여, 화소마다의 휘도 불균일을 보정함으로써 표시 품질의 향상, 고휘도, 및 고정밀도가 강하게 요구되고 있다.
전술된 관점에서, 각종 회로 구성이 검토되어 있다. 예를 들어, 일본 미심사된 특허 출원 공개 제2007-102046호는 화소마다의 구동 트랜지스터의 임계 전압의 편차 및 이동도의 편차를 제거해서 화소마다의 휘도 불균일을 보정할 수 있도록 한 화소 회로의 구성 및 동작에 대하여 개시한다.
유기 EL 소자를 포함한 표시 장치에서는, 보다 고정밀도 및 고휘도에 적합한 화소 회로의 구성 및 동작을 제공하고, 특히 이동도 보정에 적합한 동작을 실현하는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 표시 장치는 매트릭스로 배치된 화소 회로 - 상기 화소 회로는 각기 적어도 발광 소자와, 드레인과 소스 간에 구동 전압이 인가되어 게이트와 소스 간에 공급된 신호값에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 간에 접속되어 입력된 신호값을 유지하는 저장 용량을 포함함 - 를 포함하는 화소 어레이, 상기 저장 용량이 상기 저장 용량에 공급될 상기 신호값의 전압보다 저전압인 보정 신호값을 유지하도록 허용하는 동안에, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 구동 트랜지스터의 이동도를 보정하기 위한 이동도 보정 동작을 행하는 이동도 보정 동작 수단, 및 상기 이동도 보정 동작 후에, 상기 저장 용량이 상기 신호값을 유지하도록 허용하고, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 발광 소자로 하여금 상기 신호값에 대응하는 휘도에서 발광하게 하는 발광 동작을 행하는 발광 동작 수단을 포함한다.
본 실시예에서, 표시 장치는 상기 화소 어레이의 컬럼에 배치된 신호선에, 상기 신호값, 상기 보정 신호값 및 기준값으로서의 전위를 공급하도록 구성된 신호 셀렉터, 상기 화소 어레이의 로우에 배치된 기입 제어선을 구동하여 상기 신호선의 전위를 상기 화소 회로에 인가하도록 구성된 기입 스캐너, 및 상기 화소 어레이의 로우에 배치된 전원 제어선을 사용하여, 상기 화소 회로의 구동 트랜지스터에 구동 전압을 인가하도록 구성된 구동 제어 스캐너를 더 포함하는 것이 바람직하다. 이동도 보정 동작 수단은 상기 신호선으로부터 공급된 상기 보정 신호값을 상기 구동 트랜지스터의 게이트 전위로 설정하기 위한, 상기 기입 스캐너에 의해 수행되는 동작과, 상기 구동 트랜지스터에 구동 전압을 공급하기 위한, 상기 구동 제어 스캐너 에 의해 수행되는 동작에 의해 실현된다. 발광 동작 수단은 상기 신호선으로부터 공급된 상기 신호값을 상기 구동 트랜지스터의 게이트 전위로 설정하기 위한, 상기 기입 스캐너에 의해 수행되는 동작과, 상기 구동 트랜지스터에 구동 전압을 공급하기 위한, 상기 구동 제어 스캐너에 의해 수행되는 동작에 의해 실현된다.
본 실시예에서, 상기 화소 회로는 각기 발광 소자와, 구동 트랜지스터와, 저장 용량 외에 샘플링 트랜지스터를 더 포함하는 것이 바람직하다. 샘플링 트랜지스터의 게이트는 기입 제어선에 접속되며, 샘플링 트랜지스터의 소스 및 드레인 중 한쪽은 상기 신호선에 접속되고, 다른 쪽은 상기 구동 트랜지스터의 게이트에 접속된다. 신호 셀렉터로부터 상기 신호선에 인가되는 전위가 상기 보정 신호값인 동안에, 상기 기입 스캐너가 상기 샘플링 트랜지스터를 도통시킨 후, 상기 구동 제어 스캐너가 상기 구동 트랜지스터에 구동 전압을 공급하기 위한 동작을 행함으로써, 이동도 보정 동작 수단의 동작을 행한다. 신호 셀렉터로부터 상기 신호선에 인가되는 전위가 상기 신호값인 동안에, 상기 기입 스캐너가 상기 샘플링 트랜지스터를 도통시킨 후, 상기 구동 제어 스캐너가 상기 구동 트랜지스터에 구동 전압을 공급하기 위한 동작을 행함으로써, 상기 발광 동작 수단의 동작을 행한다.
본 발명의 다른 실시예에 따르면, 매트릭스로 배치된 화소 회로 - 상기 화소 회로는 각기 적어도 발광 소자와, 드레인과 소스 간에 구동 전압이 인가되어 게이트와 소스 간에 공급된 신호값에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 간에 접속되어 입력된 신호값을 유지하는 저장 용량을 포함함 - 를 포함하는 화소 어레이를 포함하는 표시 장 치의 표시 구동 방법이 제공된다. 본 방법은 저장 용량이 상기 저장 용량에 공급될 상기 신호값의 전압보다 저전압인 보정 신호값을 유지하도록 허용하는 동안에, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 구동 트랜지스터의 이동도를 보정하기 위한 이동도 보정 동작을 행하는 단계, 및 상기 이동도 보정 동작 후에, 상기 저장 용량이 상기 신호값을 유지하도록 허용하고, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 발광 소자로 하여금 상기 신호값에 대응하는 휘도에서 발광하게 하는 발광 동작을 행하는 단계를 포함한다.
유기 EL 표시 장치의 화소의 고정밀화에 수반하는 각 화소의 소형화에 의해, 반드시 각 화소 회로 내의 용량 성분의 저용량화가 일어난다. 또한, 고휘도화에 의해 신호값 전압의 증대 및 트랜지스터 사이즈의 증대도 야기될 수 있다.
각 화소 회로의 구동 트랜지스터의 이동도 특성의 편차가 존재한다고 가정해 보면, 동일한 신호값이 화소 회로에 공급되는 경우라도, 각 발광 소자(예를 들어, 유기 EL 소자)에 흐르는 전류량이 화소마다 달라져, 화질 열화가 발생한다. 이러한 문제를 회피하기 위해서, 이동도 보정이 수행된다. 불리하게도, 화소 용량의 감소로 인하여, 또는 고휘도의 신호값의 전압에 따라서, 이동도 보정 시간(이동도 보정이 행해지는 구동 트랜지스터의 소스 전위가 상승하는 시간)이 단축된다. 따라서, 적절한 이동도 보정이 실행되지 않을 수 있다.
본 발명의 전술된 실시예들에 따르면, 신호선의 전압보다 저전압인 보정 신호값이 구동 트랜지스터의 게이트와 소스 간에 공급되는 동안에, 이동도 보정이 수행된다. 이동도 보정 후에, 원래 공급될 신호값이 게이트와 소스 간에 공급되어, 발광 동작이 일어나게 한다.
즉, 본 발명의 실시예들에 따르면, 원래 계조에 대응하는 신호값에 필요한 이동도 보정 전압을, 보다 낮은 계조에 상당하는 보정 신호값으로 설정한다. 결과적으로, 목표 휘도를 얻기 위해서 필요한 이동도 보정 시간을, 종래의 것보다 길게 연장시킬 수 있다.
본 발명의 실시예들은 이동도 보정 시간이 너무 단축되지 않게 하고, 적절한 이동도 보정을 달성할 수 있다.
따라서, 패널의 고정밀화 및 고휘도화가 진행되어도, 적절한 이동도 보정을 달성하여, 화질 개선에 기여할 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 EL 소자를 포함한 표시 장치에 대하여 설명할 것이다:
1. 본 실시예에 따른 표시 장치의 구조
2. 본 실시예에 이르는 과정에서 화소 회로의 동작
3. 본 실시예의 화소 회로의 동작
1. 실시예의 표시 장치의 구성
도 1은 본 발명의 일 실시예에 따른 표시 장치의 전체 구조를 도시한다. 표시 장치는, 후술하는 바와 같이, 구동 트랜지스터의 임계 전압의 편차 및 이동도의 편차에 대한 보상 기능을 구비한 화소 회로(10)를 포함한다.
도 1을 참조해 보면, 본 실시예에 따른 표시 장치는, 화소 회로(10)가 컬럼과 로우의 매트릭스로 배치되거나, 또는 컬럼 방향과 로우 방향으로 배치되는 화소 어레이부(20)를 포함한다. 또한, 화소 회로(10)에는 참조 부호 "R", "G", "B"를 각각 할당한다. 이런 할당은, 화소 회로(10)가 적(R), 녹(G), 및 청(B)의 서로 다른 색의 발광 화소에 대응하는 것을 의미한다.
표시 장치는 또한 화소 어레이부(20)의 각 화소 회로(10)를 구동하기 위해서 수평 셀렉터(11)와, 기입 스캐너(기입 스캐너)(12)와, 드라이브 스캐너(구동 제어 스캐너)(13)를 포함한다.
수평 셀렉터(11)에 의해 선택될 때에, 휘도 정보에 따른 영상 신호를 화소 회로(10)에 공급하기 위한 신호선 DTL1, DTL2, …이, 화소 어레이부(20)의 컬럼 방향으로 배치되어 있다. 신호선 DTL1, DTL2, …은, 화소 어레이부(20)에서 매트릭스로 배치된 화소 회로(10)의 컬럼 수와 동일하다.
또한, 기입 제어선 WSL1, WSL2, … 및 전원 제어선 DSL1, DSL2, …은 화소 어레이부(20)의 로우 방향으로 배치되어 있다. 기입 제어선 WSL 및 전원 제어선DSL은, 화소 어레이부(20)에서 매트릭스로 배치된 화소 회로(10)의 로우 수와 동일하다.
기입 제어선 WSL(WSL1, WSL2, …)은 기입 스캐너(12)에 의해 구동된다. 기입 스캐너(12)는 소정의 간격마다 로우에 배치된 각 기입 제어선 WSL1, WSL2, …에 주사 펄스 WS(WS1, WS2, …)를 순차 공급함으로써, 선-순차적으로 화소 회로(10)를 로우 단위로 주사한다.
전원 제어선 DSL(DSL1, DSL2, …)은 드라이브 스캐너(13)에 의해 구동된다. 드라이브 스캐너(13)는 기입 스캐너(12)에 의한 선-순차 주사에 동기하여 로우에 배치된 각 전원 제어선 DSL1, DSL2, …에 전원 제어 펄스 DS(DS1, DS2, …)를 공급한다.
수평 셀렉터(11)는 기입 스캐너(12)에 의한 선-순차 주사에 동기하여, 컬럼 방향에 배치된 신호선 DTL1, DTL2, …에 대하여, 화소 회로(10)에 대한 입력 신호로서의 신호 전위(Vsig)와 기준 전위(Vofs)를 공급한다. 본 실시예에서, 수평 셀렉터(11)는 후술하는 바와 같이 휘도 신호값으로의 신호 전위(Vsig)보다 저전압인 보정 신호(VsigL)도 발생시킨다.
도 2는 각 화소 회로(10)의 구성을 도시한다. 이런 구성을 갖는 화소 회로(10)는 도 1에 도시된 바와 같이 매트릭스로 배치된다. 간략화를 위해서, 도 2는 신호선 DTL과 기입 제어선 WSL과 전원 제어선 DSL의 교차 부근에 배치되는 단 하나의 화소 회로(10)만을 도시한다.
화소 회로(10)는 발광 소자로서 기능하는 유기 EL 소자(1)와, 저장 용량 Cs와, 3개의 박막 트랜지스터 (TFT), 즉 샘플링 트랜지스터 TrS, 구동 트랜지스터 TrD, 및 스위칭 트랜지스터 TrSW를 포함한다. 화소 회로(10)는 보조 용량 Csub도 포함한다.
샘플링 트랜지스터 TrS 및 구동 트랜지스터 TrD는 n-채널 TFT이며, 스위칭 트랜지스터 TrSW는 p-채널 TFT이다.
저장 용량 Cs의 한쪽의 단자는 구동 트랜지스터 TrD의 소스에 접속된다. 저 장 용량 Cs의 다른 쪽의 단자는 구동 트랜지스터 TrD의 게이트에 접속된다.
예를 들어, 다이오드 구조를 갖는 유기 EL 소자(1)는 화소 회로(10)의 발광 소자로서 기능한다. 유기 EL 소자(1)는 애노드와 캐소드를 갖는다. 유기 EL 소자(1)의 애노드는 구동 트랜지스터 TrD의 소스에 접속된다. 유기 EL 소자(1)의 캐소드는 소정의 접지 배선(캐소드 전위 Vcath)에 접속된다. 용량 CEL은 유기 EL 소자(1)의 기생 용량이다.
유기 EL 소자(1)의 애노드와 캐소드 사이에는 보조 용량 Csub이 접속된다.
샘플링 트랜지스터 TrS의 드레인 및 소스 각각의 일단부는 신호선 DTL에 접속된다. 그 타단부는 구동 트랜지스터 TrD의 게이트에 접속된다. 샘플링 트랜지스터 TrS의 게이트는 기입 제어선 WSL에 접속된다.
스위칭 트랜지스터 TrSW의 드레인 및 소스 각각의 일단부는 구동 전압 Vcc의 전원 공급선에 접속된다. 그 타단부는 구동 트랜지스터 TrD의 드레인에 접속된다. 스위칭 트랜지스터 TrSW의 게이트는 전원 제어선 DSL에 접속된다.
유기 EL 소자(1)의 발광은, 기본적으로는 다음과 같이 구동된다.
신호 전위 Vsig가 신호선 DTL에 인가되는 시점에, 샘플링 트랜지스터 TrS는 기입 제어선 WSL을 통해 기입 스캐너(12)로부터 공급되는 주사 펄스 WS에 응답하여 도통된다(이하에서는, "턴온된다"라고도 함). 이에 의해, 신호선 DTL을 통해 공급되는 입력 신호 Vsig가 저장 용량 Cs에 기입된다.
스위칭 트랜지스터 TrSW는 드라이브 스캐너(13)로부터 전원 제어선 DSL에 공급되는 전원 제어 펄스 DS에 응답하여 턴온/턴오프된다. 스위칭 트랜지스터 TrSW 가 턴온되므로, 구동 전압 Vcc이 구동 트랜지스터 TrD에 인가된다.
구동 전압 Vcc의 인가에 의해서 전류가 공급되고 있을 때에, 구동 트랜지스터 TrD는 저장 용량 Cs에 유지된 신호 전위에 대응하는 전류를 유기 EL 소자(1) 내에 흘림으로써, 유기 EL 소자(1)를 발광시킨다.
또한, 화소 회로(10)는 유기 EL 소자(1)의 전류 구동에 앞서 구동 트랜지스터 TrD의 임계 전압 Vth의 편차의 영향을 제거하기 위한 동작을 행한다. 또한, 화소 회로(10)는 전술된 방식으로 신호선 DTL로부터 공급된 입력 신호 Vsig를 저장 용량 Cs에 기입할 때에, 구동 트랜지스터 TrD의 이동도의 편차의 영향을 제거하기 위한 이동도 보정 동작을 행한다.
2. 본 실시예에 이르는 과정에서의 화소 회로의 동작
본 발명의 실시예에 이르는 과정에서 고려되는 화소 회로(10)의 동작에 대하여 이제 기술할 것이다. 구체적으로는, 구동 트랜지스터 TrD의 임계 전압 Vth의 편차를 제거하는(Vth 보정을 위한) 동작 및 구동 트랜지스터 TrD의 이동도의 편차를 제거하는(이동도 보정을 위한) 동작을 포함하는 회로 동작에 대하여 하기에 기술할 것이다.
도 3을 참조해 보면, 수평 셀렉터(11)에 의해 신호선 DTL에 공급되는 전위(신호 전위 Vsig 또는 기준 전위 Vofs)가 DTL 입력 신호로서 도시되어 있다.
주사 펄스 WS는 기입 스캐너(12)에 의해 기입 제어선 WSL에 공급되는 펄스이다. 주사 펄스 WS에 의해 샘플링 트랜지스터 TrS는 도통(온 상태)와 비도통(오프 상태) 간에 전환되게 된다.
전원 제어 펄스 DS는 드라이브 스캐너(13)에 의해 전원 제어선 DSL에 공급되는 펄스이다. 구동 전압 Vcc이 또한 도시되어 있다.
도 3은 또한 구동 트랜지스터 TrD의 게이트 전위 Vg의 변동(fluctuation) 및 소스 전위 Vs의 변동을 도시한다.
도 3의 타이밍 차트에서 시점 t20 내지 시점 t27의 기간은, 발광 소자로서 기능하는 유기 EL 소자(1)가 발광하도록 구동되는 1개 사이클에 대응한다. 시점 t20은 예를 들어, 화상 표시의 1개 프레임 기간의 개시 시점에 대응한다.
우선, 시점 t20에서, 구동 전압 Vcc이 일시적으로 전위 Vss2까지 저하한다. 이에 의해, 유기 EL 소자(1)는 비발광 상태가 된다.
그 상태에서, 드라이브 스캐너(13)가 전원 제어 펄스 DS를 레벨 "H"(High)로 설정함으로써, 스위칭 트랜지스터 TrSW를 턴오프한다. 스위칭 트랜지스터 TrSW를 턴오프하는 것에 의해서, 구동 트랜지스터 TrD에의 전원 공급이 중단된다. 그 후에, 구동 전압 Vcc의 공급을 재개한다.
시점 t20 이후, 구동 트랜지스터 TrD의 소스 전위 Vs는 전위 Vss2까지 저하하기 시작한다. 전위 Vss2는 (유기 EL 소자(1)의 캐소드 전압 Vcath) + (유기 EL 소자(1)의 임계 전압)이다.
또한, 구동 트랜지스터 TrD의, 부유 상태(floating)인 게이트 전위 Vg가 저하한다.
그 후, 시점 t21에서, Vth 보정 동작을 위한 준비를 행한다. 구체적으로, 신호선 DTL이 기준 전위 Vofs에서 유지되고 있을 때에, 주사 펄스 WS가 레벨 "H"로 설정됨으로써, 샘플링 트랜지스터 TrS를 턴온한다. 결과적으로, 구동 트랜지스터 TrD의 게이트 전위 Vg가 기준 전압 Vofs로 고정된다. 소스 전위 Vs는 전위 Vss2를 유지한다.
전술된 바와 같이, 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs은 임계 전압 Vth 이상으로 설정됨으로써, Vth 보정을 준비한다.
그 후에, 시점 t22 내지 시점 t23의 기간 동안 Vth 보정 동작이 행해진다.
구체적으로, 시점 t22 내지 시점 t23의 기간 동안 전원 제어 펄스 DS가 레벨 "L"로 설정됨으로써, 스위칭 트랜지스터 TrSW를 턴온한다. 결과적으로, 구동 전압 Vcc이 구동 트랜지스터 TrD에 인가된다. 샘플링 트랜지스터 TrS는 온 상태로 유지되기 때문에, 구동 트랜지스터 TrD의 소스 전위 Vs는, 구동 트랜지스터 TrD의 게이트 전위 Vg가 기준 전위 Vofs에 고정되어 있는 동안, 상승한다.
Vth 보정 동작은, 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs가 임계 전압 Vth과 같아질 때에, 완료된다.
Vth 보정 동작이 완료되는 시점 t23에서, 전원 제어 펄스 DS는 레벨 "H"로 설정되고, 주사 펄스 WS는 레벨 "L"로 설정된다. 이에 의해, 스위칭 트랜지스터 TrSW 및 샘플링 트랜지스터 TrS는 턴오프된다.
전술된 Vth 보정 후에, 신호값(Vsig)의 기입 및 이동도 보정이 행해진다.
우선, 신호선 DTL이 화소 회로에 대한 신호 전위 Vsig에 있을 때에, 주사 펄스 WS가 시점 t24에서 레벨 "H"이 된다. 결과적으로, 샘플링 트랜지스터 TrS가 턴온되어, 신호 전위 Vsig가 저장 용량 Cs에 기입된다. 또한, 시점 t25에서, 전원 제어 펄스 DS가 레벨 "L"이 됨으로써, 스위칭 트랜지스터 TrSW를 턴온한다. 결과적으로, 구동 트랜지스터 TrD의 이동도가 보정된다.
구체적으로, 시점 t25 내지 시점 t26의 기간 동안, 소스 전위 Vs가 구동 트랜지스터 TrD의 이동도에 따라서 상승한다. 이 경우, 구동 트랜지스터 TrD의 이동도가 클수록, 소스 전위 Vs의 상승량이 커진다. 반면에, 구동 트랜지스터 TrD의 이동도가 작을수록, 소스 전위 Vs의 상승량이 작아진다. 이는 발광 동안 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs를 이동도에 따라서 조정하는 동작을 초래한다.
시점 t25에서, 샘플링 트랜지스터 TrS는 턴오프된다. 소스 전위 Vs가 유기 EL 소자(1)의 임계값을 초과할 때에, 유기 EL 소자(1)가 발광을 개시한다.
구동 트랜지스터 TrD는 저장 용량 Cs에 의해 유지되는 전위에 따라서 구동 전류가 유기 EL 소자(1)에 흘러가도록 허용하여, 유기 EL 소자(1)를 발광시킨다. 그 때, 구동 트랜지스터 TrD의 소스 전위 Vs는 소정의 동작점에서 유지된다.
구동 트랜지스터 TrD의 드레인에는 전원 공급선으로부터의 구동 전위 Vcc가 인가되어, 구동 트랜지스터 TrD는 항상 포화 영역에서 동작하게 된다. 이에 따라, 구동 트랜지스터 TrD는 정전류원으로서 기능한다. 유기 EL 소자(1)에 흐르는 전류Ids는 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs에 따르며, 이하의 수학식 1에 의해 나타내진다.
Figure 112009061069656-pat00001
여기서, Ids는 포화 영역에서 동작하는 구동 트랜지스터 TrD의 드레인과 소스 사이에 흐르는 전류를 나타내고, μ는 구동 트랜지스터 TrD의 이동도를 나타내고, W는 구동 트랜지스터 TrD의 채널 폭을 나타내고, L은 구동 트랜지스터 TrD의 채널 길이를 나타내고, Cox는 구동 트랜지스터 TrD의 게이트 용량을 나타내고, Vth는 구동 트랜지스터 TrD의 임계 전압을 나타내고, Vgs는 구동 트랜지스터 TrD의 게이트-소스간 전압을 나타낸다.
수학식 1로부터 이해되는 바와 같이, 전류 Ids는 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs의 제곱값(square)에 따른다. 이에 따라, 전류 Ids와 게이트-소스간 전압 Vgs와의 관계는 도 4에 도시된 바와 같다.
포화 영역에서, 구동 트랜지스터 TrD의 드레인 전류 Ids는 게이트-소스간 전압 Vgs에 의해 제어된다. 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs(= Vsig + Vth)은 저장 용량 Cs의 작용에 의해 일정하게 유지되므로, 구동 트랜지스터 TrD는 정전류를 유기 EL 소자(1)에 흘리는 공급하는 정전류원으로서 기능한다.
결과적으로, 유기 EL 소자(1)의 애노드 전위(소스 전위 Vs)는 유기 EL 소자(1)에 전류가 흐르는 전압까지 상승하여, 유기 EL 소자(1)가 발광하게 된다. 즉, 이 프레임에서는, 입력 신호 전압 Vsig에 대응하는 휘도에서 발광이 개시된다.
전술된 바와 같이, 화소 회로(10)는 1개 프레임 기간 동안, Vth 보정 동작 및 이동도 보정 동작을 포함하는 유기 EL 소자(1)의 발광을 위한 동작을 행한다.
Vth 보정 동작에 의해, 유기 EL 소자(1)에는 구동 트랜지스터 TrD의 임계 전압 Vth의 편차, 및/또는 시간에 따른 변화에 의한 임계 전압 Vth의 변동에 관계없이, 신호 전위 Vsig에 대응하는 전류가 공급되게 된다. 즉, 임계 전압 Vth의 제조 편차, 혹은 시간에 따른 변화에 의해 임계 전압 Vth의 편차를 제거하여, 화면상에 휘도 불균일을 발생시키지 않고 고화질을 유지할 수 있게 된다.
구동 트랜지스터 TrD의 이동도에 따라서 드레인 전류가 변동하므로, 각 화소 회로(10)의 구동 트랜지스터 TrD의 이동도의 편차에 의해 화질이 저하된다. 이동도 보정 동작에 의해, 구동 트랜지스터 TrD의 이동도의 진폭에 따라서 소스 전위 Vs가 얻어짐으로써, 각 화소 회로(10)의 구동 트랜지스터 TrD의 이동도의 편차를 제거하도록 게이트-소스간 전압 Vgs을 조정하게 된다. 유익하게도, 이동도의 편차에 의해 야기되는 화질 저하도 억제된다.
다만, 유기 EL 패널의 고정밀화 및 고휘도화를 추구하기 위해서, 전술된 회로 동작을 그대로 적용하면, 이동도 보정 기간에 대한 역효과가 발생할 수 있다.
이동도 보정 시의 전류 Ids는 이하의 수학식 2에 의해 나타내진다.
Figure 112009061069656-pat00002
수학식 2에서, 계수 k는 k=(1/2)·(W/L)·Cox로 나타내지고, C는 도 2의 화소 회로(10)에서 C = Cs + Csub + CEL로 나타내어진 화소 용량이다.
최적 이동도 보정 시간 t는 이하의 수학식 3에 의해 나타내진다.
Figure 112009061069656-pat00003
전술된 수학식 3은 화소 용량 C가 작아질수록, 다른 대안으로서 신호값 Vsig 또는 트랜지스터 사이즈가 증가할수록, 최적 이동도 보정 시간 t가 짧아지는 것을 나타낸다.
패널의 고정밀도를 도모하기 위해서 화소 사이즈를 작게 하면, 화소 용량 C가 불가피하게 감소한다. 보다 고휘도를 실현하기 위해서는, 신호값 Vsig 또는 트랜지스터 사이즈를 증가시켜야 한다.
즉, 고정밀화 및 고휘도화를 추구하기 위해서는, 최적 이동도 보정 시간 t가 짧아진다.
도 3과 관련하여 기술된 회로 동작에서, 이동도 보정의 기간(시점 t25 내지 시점 t26)은 전원 제어 펄스 DS의 하강 시점과 주사 펄스 WS의 하강 시점 간의 기간에 대응한다.
설계 관점에서, 전원 제어 펄스 DS의 타이밍과 주사 펄스 WS의 타이밍은 전술된 최적 이동도 보정 시간 t에 기초해서 결정된다. 이에 따라, 이동도 보정의 기간은 고정밀화 및 고휘도화가 진행됨과 함께 단축된다.
전원 제어 펄스 DS 또는 주사 펄스 WS의 타이밍의 오차는 이동도 보정에 영향을 준다는 점에 주목해야 한다.
불가피하게도, 드라이브 스캐너(13)에 의해 발생되는 전원 제어 펄스 DS의 타이밍과 기입 스캐너(12)에 의해 발생되는 주사 펄스 WS의 타이밍은 소정량의 오차를 포함한다.
이동도 보정의 기간이 어떤 정도까지 길면, 펄스 타이밍의 변동은 이동도 보정에 거의 영향을 주지 않는다. 그 이유는 이동도 보정 기간의 길이에 비하여 펄스 타이밍의 오차 변동이 무시할 만한 정도이기 때문이다.
하지만, 이동도 보정 기간이 짧아진다고 가정해 보면, 펄스 타이밍이 거의 동일량의 오차를 포함하더라도, 타이밍 오차가 이동도 보정 기간에 비하여 커진다.
즉, 펄스 타이밍 오차에 의해 야기되는 무시할 수 없는 변동이 이동도 보정 기간에 영향을 준다. 불행하게도, 최적 이동도 보정은 달성될 수 없다.
이동도 보정이 적절하게 행해지지 않으면, 표시 화상에 줄무늬 결함이 발생하여, 화질 열화가 발생한다.
따라서, 화소 용량 C가 감소되거나, 또는 신호값 Vsig 또는 트랜지스터 사이즈가 증대하더라도, 이동도 보정 기간을 어떤 정도 길게 제공하는 것이 바람직하다.
3. 본 실시예의 화소 회로의 동작
본 발명의 실시예에 따른, 이동도 보정 기간을 연장할 수 있는 방법에 대하여 하기에 기술할 것이다.
도 5는 본 실시예의 회로 동작을 나타낸다.
도 5에서는, 도 3과 동일한 방식으로, 수평 셀렉터(11)에 의해 신호선 DTL에 인가되는 전위를 DTL 입력 신호로서 나타내고 있다. 이 실시예에서, 수평 셀렉터(11)는 신호선 DTL에 신호 전위 Vsig을 공급하기에 앞서, 보정 신호값 VsigL을 공급한다. 구체적으로, 수평 셀렉터(11)는 신호 전위 Vsig와 보정 신호값 VsigL과 기준 전위 Vofs를 소정 간격마다 전환한다.
또한, 신호값 Vsig는 화상 신호에 기초하여 생성되는, 화소에 대한 휘도 신호이다. 예를 들어, 신호값 Vsig의 범위가 2V 내지 8V이고, 이 범위에서 임의의 소정의 계조수(예를 들어, 256 계조)로 신호 전압이 제어된다고 가정해 본다. 보정 신호값 VsigL은 공급될 신호값보다 저전압이다.
예를 들어, 도 7은 신호값 Vsig으로서 2V, 3V, …, 8V가 공급될 때의 보정 신호값 VsigL을 나타낸다. 이 경우, 각 보정 신호값 VsigL은 대응하는 신호값 Vsig보다 0.5V만큼 낮다. 보정 신호값 VsigL은 이 경우의 값에 제한되는 것이 아니다.
도 5를 참조해 보면, 주사 펄스 WS는 기입 스캐너(12)에 의해 기입 제어선 WSL에 공급되는 펄스이다.
전원 제어 펄스 DS는 드라이브 스캐너(13)에 의해 전원 제어선 DSL에 인가되는 전압이다. 구동 전압 Vcc도 도시되어 있다.
도 5는 또한 구동 트랜지스터 TrD의 게이트 전위 Vg의 변동 및 소스 전위 Vs의 변동을 도시한다.
도 5의 타이밍 차트의 시점 t0에서, 유기 EL 소자(1)의 발광 구동 동작의 1개 사이클(화상 표시의 1개 프레임 기간: t0 내지 t10)이 개시된다.
시점 t0에서, 구동 전압 Vcc가 일시적으로 전위 Vss2까지 저하된다. 따라서, 유기 EL 소자(1)는 비발광 상태가 된다.
이 상태에서, 드라이브 스캐너(13)는 전원 제어 펄스 DS를 레벨 "H"로 설정하여, 스위칭 트랜지스터 TrSW를 턴오프한다. 스위칭 트랜지스터 TrSW를 턴오프하는 것에 의해서, 구동 트랜지스터 TrD에의 전원 공급이 중단된다. 그 후, 구동 전압 Vcc의 공급을 재개한다.
시점 t0에서, 구동 트랜지스터 TrD의 소스 전위 Vs는 전위 Vss2까지 저하하기 시작한다. 구동 트랜지스터 TrD의, 부유 상태인 게이트 전위 Vg도 저하한다.
그 후, 시점 t1에서 Vth 보정 동작을 위한 준비를 행한다. 구체적으로, 신호선 DTL이 기준 전위 Vofs에서 유지되고 있을 때에, 주사 펄스 WS가 레벨 "H"로 설정됨으로써, 샘플링 트랜지스터 TrS를 턴온한다. 결과적으로, 구동 트랜지스터 TrD의 게이트 전위 Vg가 전압 Vofs로 고정된다. 소스 전위 Vs는 전위 Vss2를 유지한다.
전술된 바와 같이, 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs를 임계 전압 Vth 이상으로 설정함으로써, Vth 보정을 준비한다.
후속하여, 시점 t2 내지 시점 t3의 기간 동안, Vth 보정 동작을 행한다.
구체적으로, 시점 t2 내지 시점 t3의 기간 동안, 전원 제어 펄스 DS가 레벨 "L"로 설정됨으로써, 스위칭 트랜지스터 TrSW를 턴온한다. 결과적으로, 구동 전압 Vcc이 구동 트랜지스터 TrD에 인가된다. 샘플링 트랜지스터 TrS는 온 상태로 유지되므로, 구동 트랜지스터 TrD의 소스 전위 Vs는, 구동 트랜지스터 TrD의 게이트 전위 Vg가 기준 전위 Vofs에 고정되어 있는 동안, 상승한다.
Vth 보정 동작은, 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs이 임계 전압 Vth과 동일하게 될 때에, 완료된다.
Vth 보정 동작이 완료되는 시점 t3에서, 전원 제어 펄스 DS는 레벨 "H"로 설정되고, 주사 펄스 WS는 레벨 "L"로 설정된다. 이로써, 스위칭 트랜지스터 TrSW 및 샘플링 트랜지스터 TrS는 턴오프된다.
전술된 Vth 보정 동작 후에, 신호값(Vsig)의 기입 및 이동도 보정이 행해진다. 이 실시예에서는, 시점 t4 내지 시점 t9의 기간 동안 다음의 동작이 행해진다.
우선, 저장 용량 Cs이 저장 용량 Cs에 공급될 신호값 Vsig보다 낮은 보정 신호값 VsigL을 유지하도록 허용하는 동안에, 구동 전압 Vcc를 구동 트랜지스터 TrD에 공급함으로써, 구동 트랜지스터 TrD의 이동도 보정 동작을 행한다.
이동도 보정 동작 후에, 저장 용량 Cs이 원래의 신호값 Vsig을 유지하도록 허용하고, 구동 전압 Vcc을 구동 트랜지스터 TrD에 공급함으로써, 유기 EL 소자(1)로 하여금 신호값 Vsig에 대응하는 휘도에서 발광 동작을 실행하게 한다.
도 6은 도 5의 시점 t4 내지 시점 t9 기간에 대응하는 부분을 확대하여 도시한다.
이제 시점 t4 내지 시점 t9에서의 각 동작에 대하여 기술할 것이다.
시점 t4에서, 주사 펄스 WS가 레벨 "H"가 됨으로써, 샘플링 트랜지스터 TrS를 턴온한다. 따라서, 신호선 DTL의 전위가 구동 트랜지스터 TrD의 게이트에 인가된다.
전술된 바와 같이, 수평 셀렉터(11)는 신호값 Vsig를 공급하기 전의 기간에 신호선 DTL에 보정 신호값 VsigL을 공급한다. 따라서, 시점 t4에서, 보정 신호값VsigL이 저장 용량 Cs에 기입된다. 전술된 바와 같이, 시점 t4 내지 시점 t5의 기간은 보정 신호 기입 기간이다.
시점 t5 내지 시점 t6의 기간 동안, 전원 제어 펄스 DS가 레벨 "L"이 됨으로써, 스위칭 트랜지스터 TrSW를 턴온한다. 시점 t5 내지 시점 t6의 기간은 이동도 보정 기간이다.
구체적으로, 시점 t5 내지 시점 t6의 기간 동안, 저장 용량 Cs에 보정 신호값 VsigL이 기입되어 있는 동안, 구동 전압 Vcc이 구동 트랜지스터 TrD에 인가된다. 따라서, 보정 신호값 VsigL에 따른 전류 Ids가 구동 트랜지스터 TrD의 드레인과 소스 사이에 흐른다. 결과적으로, 구동 트랜지스터 TrD의 이동도에 따라서 소스 전위 Vs가 상승한다(보정 전압 ΔV의 상승).
이 경우, 구동 트랜지스터 TrD의 이동도가 클수록, 소스 전위 Vs의 상승량이 커진다. 반면에, 이동도가 작을수록, 소스 전위 Vs의 상승량이 작아진다. 이는 발광 기간 동안 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs를 이동도에 따라서 조정하는 동작을 초래한다.
그 후, 시점 t7 내지 시점 t8의 기간은 신호 기입 기간이다. 구체적으로, 이 기간 동안, 수평 셀렉터(11)는 신호선 DTL에 신호값 Vsig을 공급한다. 샘플링 트랜지스터 TrS는 온 상태이므로, 신호 전위 Vsig가 저장 용량 Cs에 기입된다.
전원 제어 펄스 DS가 다시 레벨 "L"이 된다.
소스 전위 Vs가 유기 EL 소자(1)의 임계값을 초과할 때에, 유기 EL 소자(1)가 발광한다.
구체적으로, 구동 트랜지스터 TrD는 저장 용량 Cs에 의해 유지되는 신호값Vsig의 전위에 따라서 구동 전류를 공급하여, 유기 EL 소자(1)를 발광시킨다. 이 때, 구동 트랜지스터 TrD의 소스 전위 Vs는 소정의 동작점에서 유지된다.
구동 트랜지스터 TrD의 드레인에는, 구동 전압 Vcc이 공급된다. 구동 트랜지스터 TrD가 항상 포화 영역에서 동작하도록 설정되므로, 구동 트랜지스터 TrD는 정전류원으로서 기능한다. 유기 EL 소자(1)에는, 수학식 1로 나타내어지는 전류Ids, 즉 구동 트랜지스터 TrD의 게이트-소스간 전압 Vgs에 따른 전류가 흐른다. 결과적으로, 유기 EL 소자(1)는 신호값 Vsig에 대응하는 휘도에서 발광한다.
본 실시예에서는, 전술된 동작들이 수행된다. 즉, 시점 t4 내지 시점 t5의 기간 동안, 저장 용량 Cs에 보정 신호값 VsigL을 기입하고, 시점 t5 내지 시점 t6의 기간 동안, 이동도 보정을 행한다. 그 후, 시점 t7 내지 시점 t8의 기간 동안, 신호값 Vsig을 저장 용량 Cs에 기입하고, 유기 EL 소자(1)로 하여금 신호값 Vsig에 대응하는 휘도에서 발광하게 한다.
전술된 동작에 의해, 이동도 보정 기간을 연장할 수 있다. 그 이유는 이하에 기술할 것이다.
본 실시예에서는, 원래의 신호값 Vsig보다 저전압인 보정 신호값 VsigL을 저장 용량 Cs에 기입한 동안에, 이동도 보정을 행한다. 원래의 전압인 신호값 Vsig을 저장 용량 Cs에 기입한 후에, 이동도 보정을 행하지 않고 발광시킨다.
구체적으로, 소정의 계조의 신호값 Vsig에 필요한 이동도 보정 전압으로서, 보다 낮은 계조의 보정 신호 전압(VsigL)이 사용된다. 이는 목표 휘도를 얻기 위해서 필요한 이동도 보정 시간의 연장을 허용한다.
일반적으로, 이동도 편차를 제거하는 데에 필요한 전압(이하에서는 "보정 전압"이라고도 함)은, 기입 신호값의 전압 진폭의 절반(Vsig/2)이어야 한다. 예를 들어, 백색 계조에 상당하는 전압(Vsig=8V)에서 발광시킬 경우, 그 전압의 절반인 4V의 전압이 보정에 필요하다.
본 실시예에 따르면, 더 낮은 계조의 보정 신호값 VsigL(예를 들어, Vsig=7.5V)을 사용하여 4V에서 보정을 행한다.
낮은 신호 전압을 사용하여 원래의 신호 전압에 대한 이동도 보정을 하기 위해서는, 보다 긴 이동도 보정 시간이 필요해진다. 따라서, 소정의 휘도를 얻기 위한 이동도 보정 시간을 길게 설정한다.
예를 들어, 도 8은 8V 내지 2V의 범위에서의 각 신호값 Vsig의 각 전압에 대한 보정 시간과 보정 전압 ΔV의 관계를 도시한다.
예를 들어, 신호값 Vsig가 8V인 경우, 4V의 보정 전압이 사용되어야 한다. 따라서, 보정 시간은 도 8에 도시된 HT1에 나타내어진다.
신호값 Vsig가 8V인 경우를 가정해 보면, 구동 트랜지스터 TrD의 게이트에 인가되는 보정 신호값 VsigL이 7.5V일 때에, 도 8에 도시된 바와 같이 원래의 신호값 Vsig가 8V라는 것을 생각해서 4V의 보정에서는, HT2의 보정 시간이 필요하다.
도 8을 참조해 보면, 곡선 C1은 예를 들어, 도 3의 동작 예에 도시된 바와 같이, 신호값 Vsig가 공급되는 동안, 이동도 보정을 행할 경우의 보정 시간을 나타낸다.
파선으로 나타낸 곡선 C2는, 본 실시예를 나타낸 도 5에 도시된 바와 같이, 원래의 신호값 Vsig보다 0.5V만큼 낮은 보정 신호값 VsigL(도 7을 참조)을 공급하는 동안, 이동도 보정을 행할 경우의 보정 시간을 나타낸다.
곡선 C1와 곡선 C2를 비교해 볼 때에, 도 3의 동작 예보다도 도 5의 동작 예에서 보정 시간을 연장할 수 있는 것으로 이해될 것이다.
이동도 보정 시간의 연장에 의해, 이동도 보정에 대한 펄스 타이밍 오차의 영향을 저감하는 것이 가능해진다.
예를 들어, 본 실시예에서, 이동도 보정 기간으로 기능하는 시점 t5 내지 시점 t6의 기간은 전원 제어 펄스 DS에 의해 결정된다. 전원 제어 펄스 DS의 상승 시점과 하강 시점은, 소정의 오차를 갖는 것이 불가피하다. 이동도 보정 기간이 길기 때문에, 이동도 보정 기간에 대한 이런 타이밍 오차의 영향은 상대적으로 작아질 수 있다. 실제, 전원 제어 펄스 DS의 타이밍 오차는 무시할 수 있는 정도로 저하될 수 있다. 따라서, 이동도 보정 기간이 적절한 기간으로 설정되어, 정확한 이동도 보정을 실현할 수 있다.
즉, 본 실시예의 동작 예에 따르면, 소정의 화소 용량을 갖는 각 화소 회로 에서, 이동도 보정 시간을 짧게 하지 않고 보다 고휘도를 실현할 수 있다. 또한, 각 화소 회로가 보다 적은 화소 용량을 갖는 경우라도, 보정 시간을 짧게 하지 않고 마찬가지로 보다 고휘도를 얻을 수 있다. 유익하게도, 보다 고정밀도의 패널도 실현할 수 있다.
도 8은 도 7에 도시된 바와 같이 각 보정 신호값 VsigL을 대응하는 신호값 Vsig보다 0.5V만큼 낮게 했을 경우의 관계를 도시한다. 보정 신호값 VsigL은 다양한 방식으로 결정될 수 있다.
예를 들어, 신호값 Vsig = 8V에 대응하는 보정 신호값 VsigL이 6V이면, 도 9에 도시된 바와 같이, 신호값 Vsig=8V일 때에 4V의 보정에 필요한 시간은 HT1로부터 HT3까지 연장될 수 있다. 이 경우, 보정 시간은 약 0.7μsec(HT1)로부터, 약 1.7μsec(HT3)까지, 약 2.4배 연장될 수 있다.
8V이외의 다른 신호값 Vsig에 대해서도, 각각 적절하게 보정 신호값 VsigL을 설정하면, 도 9에서, 파선으로 나타내어진, 곡선 C3로 도시된 바와 같이, 보정 시간을 설정할 수 있다.
각 신호값에 대한 보정 신호값 VsigL은 회로 동작 및 설계를 고려하여 적절하게 결정될 수 있다.
본 발명의 실시예들을 기술하였지만, 본 발명은 이들 실시예에 제한되는 것이 아니고, 이들 실시예의 각종 변경 및 변형이 행해질 수 있다는 것으로 이해되어야 한다.
예를 들어, 전술된 실시예들은, 도 2에 도시된 바와 같이, 화소 회로(10)가 3개의 트랜지스터 TrD, TrS, 및 TrSW와 저장 용량 Cs를 포함하는 경우에 관련하여 기술되었다. 본 발명은 다른 구성, 예를 들어, 4개 이상의 트랜지스터를 갖는 구성을 갖는 화소 회로에 적용될 수 있다.
또한, 전원 공급선에 공급되는 전원 전압 Vcc이 구동 전위와 초기 전위 간에 전환되는 한, 스위칭 트랜지스터 TrSW를 생략할 수 있다. 본 발명은, 이러한 구성(즉, 트랜지스터 TrD 및 TrS와, 저장 용량Cs를 포함함)을 갖는 화소 회로에 적용될 수 있다.
본 출원은 2008년 10월 7일자로 일본 특허청에 출원된 일본 우선권 특허 출원 JP 2008-260608에 개시된 것과 관련된 대상을 포함하며, 그 전체 내용은 참조로서 본원에 포함된다.
본 분야의 숙련자는, 각종 수정, 결합, 부분-결합, 및 변경은, 그것들이 첨부된 청구항들 또는 그 등가물의 범위 내에 있는 한, 설계 요건 및 다른 요소에 따라서 일어날 수 있음을 이해해야 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 설명하는 도면.
도 2는 본 실시예에 따른 화소 회로의 구성을 설명하는 도면.
도 3은 본 실시예에 이르는 과정에서 고려되는 화소 회로의 동작을 설명하는 도면.
도 4는 구동 트랜지스터의 Ids-Vgs 특성을 설명하는 도면.
도 5는 본 실시예의 화소 회로의 동작을 설명하는 도면.
도 6은 본 실시예의 화소 회로의 동작에서 신호 기입 기간 및 이동도 보정 기간을 설명하는 도면.
도 7은 본 실시예의 보정 신호값을 설명하는 도면.
도 8은 본 실시예의 이동도 보정 시간의 연장을 설명하는 도면.
도 9는 다른 실시예의 이동도 보정 시간의 연장을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 유기 EL 소자
10 : 화소 회로
11 : 수평 셀렉터
12 : 기입 스캐너
13 : 드라이브 스캐너
20 : 화소 어레이부
Cs : 저장 용량
TrS : 샘플링 트랜지스터
TrD : 구동 트랜지스터

Claims (5)

  1. 표시 장치로서,
    매트릭스로 배치된 화소 회로 - 상기 화소 회로는 각기 적어도 발광 소자와, 드레인과 소스 간에 구동 전압이 인가되어 게이트와 소스 간에 공급된 신호값에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 간에 접속되어 입력된 신호값을 유지하는 저장 용량을 포함함 - 를 포함하는 화소 어레이;
    상기 화소 어레이의 컬럼에 배치된 신호선에, 상기 신호값, 보정 신호값 및 기준값으로서의 전위를 공급하도록 구성된 신호 셀렉터;
    상기 화소 어레이의 로우에 배치된 기입 제어선을 구동하여 상기 신호선의 전위를 상기 화소 회로에 인가하도록 구성된 기입 스캐너; 및
    상기 화소 어레이의 로우에 배치된 전원 제어선을 사용하여, 상기 화소 회로의 상기 구동 트랜지스터에 구동 전압을 인가하도록 구성된 구동 제어 스캐너
    를 포함하고,
    상기 표시 장치는, 상기 기입 스캐너 및 상기 구동 제어 스캐너를 사용하여,
    상기 저장 용량이 상기 저장 용량에 공급될 상기 신호값의 전압보다 저전압인 상기 보정 신호값을 유지하도록 허용하는 동안에, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 구동 트랜지스터의 이동도를 보정하기 위한 이동도 보정 동작을 행하고,
    상기 이동도 보정 동작 후에, 상기 저장 용량이 상기 신호값을 유지하도록 허용하고, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 발광 소자로 하여금 상기 신호값에 대응하는 휘도에서 발광하게 하는 발광 동작을 행하도록 구성된, 표시 장치.
  2. 제1항에 있어서,
    상기 이동도 보정 동작은 상기 신호선으로부터 공급된 상기 보정 신호값을 상기 구동 트랜지스터의 게이트 전위로 설정하기 위한, 상기 기입 스캐너에 의해 수행되는 동작과, 상기 구동 트랜지스터에 구동 전압을 공급하기 위한, 상기 구동 제어 스캐너에 의해 수행되는 동작에 의해 실현되며,
    상기 발광 동작은 상기 신호선으로부터 공급된 상기 신호값을 상기 구동 트랜지스터의 게이트 전위로 설정하기 위한, 상기 기입 스캐너에 의해 수행되는 동작과, 상기 구동 트랜지스터에 구동 전압을 공급하기 위한, 상기 구동 제어 스캐너에 의해 수행되는 동작에 의해 실현되는, 표시 장치.
  3. 제2항에 있어서,
    각 화소 회로는 상기 발광 소자와, 상기 구동 트랜지스터와, 상기 저장 용량 외에 샘플링 트랜지스터를 더 포함하고,
    상기 샘플링 트랜지스터의 게이트는 상기 기입 제어선에 접속되며, 상기 샘플링 트랜지스터의 소스 및 드레인 중 한쪽은 상기 신호선에 접속되고, 다른 쪽은 상기 구동 트랜지스터의 게이트에 접속되고,
    상기 신호 셀렉터로부터 상기 신호선에 인가되는 전위가 상기 보정 신호값인 동안에, 상기 기입 스캐너가 상기 샘플링 트랜지스터를 도통시킨 후, 상기 구동 제어 스캐너가 상기 구동 트랜지스터에 구동 전압을 공급하기 위한 동작을 행함으로써, 상기 이동도 보정 동작을 행하며,
    상기 신호 셀렉터로부터 상기 신호선에 인가되는 전위가 상기 신호값인 동안에, 상기 기입 스캐너가 상기 샘플링 트랜지스터를 도통시킨 후, 상기 구동 제어 스캐너가 상기 구동 트랜지스터에 구동 전압을 공급하기 위한 동작을 행함으로써, 상기 발광 동작을 수행하는, 표시 장치.
  4. 매트릭스로 배치된 화소 회로 - 상기 화소 회로는 각기 적어도 발광 소자와, 드레인과 소스 간에 구동 전압이 인가되어 게이트와 소스 간에 공급된 신호값에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 간에 접속되어 입력된 신호값을 유지하는 저장 용량을 포함함 - 를 포함하는 화소 어레이를 포함하는 표시 장치의 표시 구동 방법으로서,
    상기 저장 용량이 상기 저장 용량에 공급될 상기 신호값의 전압보다 저전압인 보정 신호값을 유지하도록 허용하는 동안에, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 구동 트랜지스터의 이동도를 보정하기 위한 이동도 보정 동작을 행하는 단계; 및
    상기 이동도 보정 동작 후에, 상기 저장 용량이 상기 신호값을 유지하도록 허용하고, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 발광 소자로 하여금 상기 신호값에 대응하는 휘도에서 발광하게 하는 발광 동작을 행하는 단계
    를 포함하는, 표시 장치의 표시 구동 방법.
  5. 표시 장치로서,
    매트릭스로 배치된 화소 회로 - 상기 화소 회로는 각기 적어도 발광 소자와, 드레인과 소스 간에 구동 전압이 인가되어 게이트와 소스 간에 공급된 신호값에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 소스 간에 접속되어 입력된 신호값을 유지하는 저장 용량을 포함함 - 를 포함하는 화소 어레이;
    상기 화소 어레이의 컬럼에 배치된 신호선에, 상기 신호값, 보정 신호값 및 기준값으로서의 전위를 공급하도록 구성된 신호 셀렉터;
    상기 화소 어레이의 로우에 배치된 기입 제어선을 구동하여 상기 신호선의 전위를 상기 화소 회로에 인가하도록 구성된 기입 스캐너; 및
    상기 화소 어레이의 로우에 배치된 전원 제어선을 사용하여, 상기 화소 회로의 상기 구동 트랜지스터에 구동 전압을 인가하도록 구성된 구동 제어 스캐너
    를 포함하고,
    상기 표시 장치는, 상기 기입 스캐너 및 상기 구동 제어 스캐너를 사용하여,
    상기 저장 용량이 상기 저장 용량에 공급될 상기 신호값의 전압보다 저전압인 상기 보정 신호값을 유지하도록 허용하는 동안에, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 구동 트랜지스터의 이동도를 보정하기 위한 이동도 보정 동작을 행하고,
    상기 이동도 보정 동작 후에, 상기 저장 용량이 상기 신호값을 유지하도록 허용하고, 상기 구동 트랜지스터에 구동 전압을 공급하여, 상기 발광 소자로 하여금 상기 신호값에 대응하는 휘도에서 발광하게 하는 발광 동작을 행하도록 구성된, 표시 장치.
KR1020090094526A 2008-10-07 2009-10-06 표시 장치 및 표시 구동 방법 KR101641381B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008260608A JP2010091720A (ja) 2008-10-07 2008-10-07 表示装置、表示駆動方法
JPJP-P-2008-260608 2008-10-07

Publications (2)

Publication Number Publication Date
KR20100039250A KR20100039250A (ko) 2010-04-15
KR101641381B1 true KR101641381B1 (ko) 2016-07-20

Family

ID=42075444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094526A KR101641381B1 (ko) 2008-10-07 2009-10-06 표시 장치 및 표시 구동 방법

Country Status (5)

Country Link
US (1) US8325174B2 (ko)
JP (1) JP2010091720A (ko)
KR (1) KR101641381B1 (ko)
CN (1) CN101714332B (ko)
TW (1) TW201030702A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844641B2 (ja) * 2009-03-12 2011-12-28 ソニー株式会社 表示装置及びその駆動方法
JP5531821B2 (ja) * 2010-06-29 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
JP2014048485A (ja) * 2012-08-31 2014-03-17 Sony Corp 表示装置及び電子機器
JP2015034861A (ja) * 2013-08-08 2015-02-19 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
JP6593339B2 (ja) * 2014-11-04 2019-10-23 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN110782838A (zh) * 2019-11-13 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170628A1 (en) 2005-02-02 2006-08-03 Sony Corporation Pixel circuit, display and driving method thereof
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3750616B2 (ja) * 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP4300490B2 (ja) * 2007-02-21 2009-07-22 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008256916A (ja) * 2007-04-04 2008-10-23 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170628A1 (en) 2005-02-02 2006-08-03 Sony Corporation Pixel circuit, display and driving method thereof
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法

Also Published As

Publication number Publication date
KR20100039250A (ko) 2010-04-15
CN101714332B (zh) 2012-11-28
US8325174B2 (en) 2012-12-04
US20100085345A1 (en) 2010-04-08
TW201030702A (en) 2010-08-16
JP2010091720A (ja) 2010-04-22
CN101714332A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
KR101589902B1 (ko) 자발광형 표시장치 및 그 구동방법
JP4929891B2 (ja) 表示装置
JP4300491B2 (ja) ディスプレイ装置
US9336711B2 (en) Display device and display driving method
KR101641381B1 (ko) 표시 장치 및 표시 구동 방법
JP4281019B2 (ja) ディスプレイ装置
JP2010266493A (ja) 画素回路の駆動方法、表示装置
JP4640472B2 (ja) 表示装置、表示駆動方法
US9711082B2 (en) Display apparatus and display drive method
US9583040B2 (en) Display device and display drive method
JP2008026468A (ja) 画像表示装置
JP5593880B2 (ja) 表示装置、画素回路、表示駆動方法
JP4281018B2 (ja) ディスプレイ装置
US8508445B2 (en) Display device and display drive method
KR20090087796A (ko) 능동 유기 발광 다이오드 디스플레이
US20110169872A1 (en) Display apparatus and display driving method
US8654042B2 (en) Display apparatus and display driving method
JP2011191620A (ja) 表示装置、表示駆動方法
JP2012013741A (ja) 表示装置、表示駆動方法
JP5531821B2 (ja) 表示装置、表示駆動方法
JP2011141346A (ja) 表示装置、表示駆動方法
JP2011118018A (ja) 表示装置、画素駆動方法
JP2011145328A (ja) 表示装置、表示駆動方法
JP2008197314A (ja) 表示装置及びその駆動方法と電子機器
JP2011145479A (ja) 表示装置、表示駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)