JP2008197314A - 表示装置及びその駆動方法と電子機器 - Google Patents
表示装置及びその駆動方法と電子機器 Download PDFInfo
- Publication number
- JP2008197314A JP2008197314A JP2007031695A JP2007031695A JP2008197314A JP 2008197314 A JP2008197314 A JP 2008197314A JP 2007031695 A JP2007031695 A JP 2007031695A JP 2007031695 A JP2007031695 A JP 2007031695A JP 2008197314 A JP2008197314 A JP 2008197314A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- driving transistor
- line
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】破綻の生じる恐れのない時分割方式の閾電圧補正動作が可能な表示装置を提供する。
【解決手段】駆動部は、画素101を制御して映像信号のサンプリングに先立ち、駆動用トランジスタTrdの閾電圧Vthのばらつきをキャンセルする閾電圧補正動作を行う。閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に駆動用トランジスタTrdのソースsとゲートg間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に設定電圧を調整する。各画素101の駆動用トランジスタTrdは、その閾電圧Vthが最小レベルから最大レベルまでばらついており、好ましくは設定電圧を閾電圧Vthの最大レベルに合わせて調整する。
【選択図】図2
【解決手段】駆動部は、画素101を制御して映像信号のサンプリングに先立ち、駆動用トランジスタTrdの閾電圧Vthのばらつきをキャンセルする閾電圧補正動作を行う。閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に駆動用トランジスタTrdのソースsとゲートg間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に設定電圧を調整する。各画素101の駆動用トランジスタTrdは、その閾電圧Vthが最小レベルから最大レベルまでばらついており、好ましくは設定電圧を閾電圧Vthの最大レベルに合わせて調整する。
【選択図】図2
Description
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またかかる表示装置を備えた電子機器に関する。
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856
特開2003−271095
特開2004−133240
特開2004−029791
特開2004−093682
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと保持容量と駆動用トランジスタと発光素子とを含む。サンプリング用トランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた信号電圧を保持する。駆動用トランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流は駆動用トランジスタのチャネル領域の閾電圧に対して依存性を有する。発光素子は、駆動用トランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
駆動用トランジスタは、保持容量に保持された信号電圧(入力電圧)をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更に駆動用トランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、駆動用トランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここで駆動用トランジスタの動作特性は以下の特性式で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
このトランジスタ特性式において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
このトランジスタ特性式において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式から明らかな様に、各駆動用トランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来から駆動用トランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。
閾電圧のばらつきをキャンセルする動作(閾電圧補正動作)は、映像信号のサンプリングに先立って駆動用トランジスタの閾電圧を検出し、これを保持容量に保持しておく動作である。具体的には、駆動用トランジスタのゲート及びソース間の電圧VgsをVthより大きくなるように初期化する。これにより駆動用トランジスタはオン状態となる。一方発光素子は逆バイアス状態にしてカットオフしておく。この状態で発光素子に電流を流す。発光素子はカットオフ状態なので電流は通らず、もっぱら保持容量と発光素子の等価容量の充電に使われ、駆動用トランジスタと発光素子の接続ノードであるソースの電位が上昇していく。まもなくVgsがVthに達したところで駆動用トランジスタがカットオフする。このカットオフしたときの電圧Vgsが閾電圧Vthに相当する電圧として、保持容量に保持される。
この様な閾電圧補正動作は保持容量や発光素子容量の充電を伴うので、1水平走査期間(1H)で完了しないことも考えられる。この場合には、複数の水平走査期間に分けて時分割的に繰り返し閾電圧補正動作を行うことが考えられる。但し、予め駆動用トランジスタのゲート及びソースの電位を初期化する動作が不適切であると、その後の時分割的な閾電圧補正動作に破綻が生じる可能性があり、解決すべき課題となっている。
上述した従来の技術の課題に鑑み、本発明は破綻の生じる恐れのない時分割方式の閾電圧補正動作が可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号を供給し、前記画素は、少なくとも発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に書き込み、前記駆動用トランジスタは、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、前記発光素子は、該駆動電流に応じた輝度で発光し、前記駆動部は、各画素を制御して該映像信号のサンプリングに先立ち、該駆動用トランジスタの閾電圧のばらつきをキャンセルする閾電圧補正動作を行う補正手段を備えており、前記補正手段は、該閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に該駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に該設定電圧を調整することを特徴とする。
一態様では、前記該画素アレイ部に含まれる各画素の駆動用トランジスタは、その閾電圧が最小レベルから最大レベルまでばらついており、前記補正手段は該設定電圧を該閾電圧の最大レベルに合わせて調整する。又前記補正手段は、該駆動用トランジスタのゲートとソース間を設定電圧に初期化した時速やかに最初の閾電圧補正動作を行う。
本発明にかかるアクティブマトリクス型の表示装置は、駆動部側に補正手段を備えており、各画素を制御して閾電圧補正動作を時分割的に繰り返し行わせている。最初の閾電圧補正動作の前に駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、必要な範囲で最小限となるように調整することで、時分割的に繰り返し行う閾電圧補正動作が破綻しないようにしている。具体的には、駆動用トランジスタの初期化のための設定電圧を、画素毎にばらつく駆動用トランジスタの閾電圧の最大レベル相当とし、これを超えないようにすることで、時分割補正動作の破綻を防いでいる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明にかかる表示装置の全体構成を示すブロック図である。図示するように本表示装置100は画素アレイ部102とこれを駆動する駆動部(103,104,105)とからなる。画素アレイ部102は、行状の走査線WSL1〜WSLmと、列状の信号線DTL1〜DTLnと、両者が交差する部分に配された行列状の画素(PXLC)101と、各画素101の各行に対応して配された給電線DSL1〜DSLmとを備えている。駆動部(103,104,105)は、各走査線WSL1〜WSLmに順次制御信号を供給して画素101を行単位で線順次走査する制御用スキャナ(ライトスキャナWSCN)104と、この線順次走査に合わせて各給電線DSL1〜DSLmに第1電位(高電位)と第2電位(低電位)で切換る電源電圧を供給する電源スキャナ(DSCN)105と、この線順次走査に合わせて列状の信号線DTL1〜DTL1nに映像信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタHSEL)103とを備えている。制御用スキャナ104は、画素アレイ部102の左右両側に配され、走査線WSL1〜WSLmを左右両側から同時に駆動する。同様に電源スキャナ105も、画素アレイ部102の左右両側に配され、給電線DSL1〜DSLmを左右両側から同時に駆動する。
図2は、図1に示した表示装置100に含まれる画素101の具体的な構成及び結線関係を示す回路図である。理解を容易にするため、画素アレイ部102の1行目で且つ1列目に位置する画素101を1個のみ代表して描いてある。この画素101は、有機ELデバイスなどで代表される発光素子ELと、サンプリング用トランジスタTrsと、駆動用トランジスタTrdと、保持容量Csとを含む。サンプリング用トランジスタTrsは、そのゲートが対応する走査線WSL1に接続し、そのソース及びドレインの一方が対応する信号線DTL1に接続し、他方が駆動用トランジスタTrdのゲートgに接続する。駆動用トランジスタTrdは、そのソースs及びドレインdの一方が発光素子ELに接続し、他方が対応する給電線DSL1に接続している。本実施形態では、駆動用トランジスタTrdがNチャネル型からなり、そのドレインdが給電線DSL1に接続する一方、ソースsが発光素子ELのアノードに接続している。発光素子ELのカソードは接地配線に接続している。なおこの接地配線は全ての画素101に対して共通に配線されている。保持容量Csは、駆動用トランジスタTrdのソースsとゲートgの間に接続している。補助容量Csubはその一端が保持容量Csに接続し、他端が所定の電位に接続されている。本実施形態では、補助容量Csubの他端は、カソード電位に接続されている。
かかる構成において、サンプリング用トランジスタTrsは、走査線WSL1から供給された制御信号に応じて所定の書き込み時間だけ導通し、信号線DTL1から供給された信号電位をサンプリングして保持容量Csに書き込む。駆動用トランジスタTrdは、第1電位(高電位)にある給電線DSL1から電流の供給を受け保持容量Csに書き込まれた信号電位に応じて駆動電流を発光素子ELに流す。発光素子ELはこの駆動電流に応じた輝度で発光する。
駆動部に含まれるライトスキャナ104、電源スキャナ105及び信号セレクタ103は閾電圧補正機能を備えており、本明細書ではこの機能を閾電圧補正手段もしくは単に補正手段と呼んでいる。具体的には電源スキャナ105が、書き込み時間(サンプリング時間)が到達する前に給電線DSL1を第1電位(高電位)から第2電位(低電位)に切換え、ライトスキャナ104は、信号線WSL1が基準電位にある時間帯でサンプリング用トランジスタTrsを導通させて信号線DTL1から基準電位を駆動用トランジスタTrdのゲートgに設定すると共に、給電線DSL1から第2電位を駆動用トランジスタTrdのソースsに設定する。ここで電源スキャナ105は、信号線DTL1が基準電位になる時間帯で給電線DSL1を第2電位から第1電位に切換えて、駆動用トランジスタTrdの閾電圧Vthに相当する電圧を保持容量Csに書き込む補正動作を行う。
本発明の特徴事項として、閾電圧補正手段は、閾電圧補正動作を複数回の水平走査期間に分けて時分割的に繰り返し行うと共に、最初(初回)の閾電圧補正動作の前に駆動用トランジスタTrdのソースsとゲートg間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しないように設定電圧を調整している。
画素アレイ部102に含まれる各画素101の駆動用トランジスタTrdは、プロセス変動などに起因してその閾電圧Vthが最小レベルから最大レベルまでかなりばらついている。閾電圧補正手段は、駆動用トランジスタTrdのソースsとゲートgの間に設定する電圧を、閾電圧Vthの最大レベルに合わせて調整している。この様に設定電圧を必要な範囲に合わせて調整することで、時分割補正動作に悪影響を及ぼすような過剰な電位設定を防いでいる。好ましくは閾電圧補正手段は、駆動用トランジスタTrdのゲートgとソースs間を設定電圧に初期化したとき、速やかに最初(初回)の閾電圧補正動作を実行する。この様にすることで、閾電圧補正動作に時間的な余裕を持たせ、破綻が生じない様にしている。
図2に示した表示装置は、上述した閾電圧補正機能に加え、映像信号の書き込みと同時に行われる移動度補正機能も備えている。具体的には、制御用スキャナ(ライトスキャナ104)が、信号線DTL1が信号電位にある時間帯にサンプリング用トランジスタTrsを書き込み時間(サンプリング時間)だけ導通状態にするため、所定のパルス幅の制御信号を走査線WSL1に出力し、以って保持容量Csに信号電位を書き込むと同時に駆動用トランジスタTrdの移動度に対する補正を信号電位に加えている。換言すると、映像信号の書き込み時間の間、駆動用トランジスタTrdに流れる電流を保持容量Cs側に負帰還することで、移動度μに対する補正をかけている。移動度μが大きいほど負帰還量が大きくなり、その分Vgsに圧縮がかかるので、移動度μのばらつきを抑えることが出来る。駆動用トランジスタTrdのソースsに補助容量Csubを接続することで、移動度補正動作の間に駆動用トランジスタTrdに流れる電流は、保持容量Csに加えて補助容量Csubも充電する。この結果信号電位の書き込み時間(即ち移動度補正時間)に時間的な余裕ができ、精度の高い移動度補正動作が行われる。
図2に示した表示装置は、さらにブートストラップ機能も備えている。即ちライトスキャナ104は、保持容量Csに信号電位が保持された時点でサンプリング用トランジスタTrsを非道通状態にして駆動用トランジスタTrdのゲートgを信号電位DTL1から電気的に切り離し、以って駆動用トランジスタTrdのソース電位の変動にゲート電位が連動しゲートgとソースs間の電圧Vgsを一定に維持する。
図3は、図2に示した画素回路の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSL1の電位変化、給電線DSL1の電位変化及び信号線DTL1の電位変化を表してある。走査線WSL1の電位変化は、サンプリング用トランジスタTrsのゲートに印加される制御信号WSを表している。図示するようにこの制御信号WSは3個のパルス列からなり、各パルスがNチャネル型のサンプリング用トランジスタTrsのゲートに入力するごとに、サンプリング用トランジスタTrsが導通する。給電線DSL1は高電位側の第1電位Vccと低電位側の第2電位Viniとの間で切換る。また信号線DTL1の電位は、1水平周期(1H)ごとに信号電位Vsigと基準電位Vofsとの間で切換る。図では信号電位Vsigと基準電位Vofsとの間の電位差をVinで表してある。
図3のタイミングチャートは上述した走査線WSL1、給電線DSL1及び信号線DTL1の電位変化と並行に、駆動用トランジスタTrdのゲート電位及びソース電位の変化も表してある。なお、ゲート電位とソース電位の差を表すゲート電圧Vgsは、丁度保持容量Csの両端に印加される電圧である。
まずタイミングT0で給電線DSL1の電位を高電位Vccから低電位Viniに切換える。これにより駆動用トランジスタTrdのソース電位は低電位Viniまで落とされる。この低電位Viniは発光素子ELのカソード電位よりも低く設定されている。したがって発光素子ELはこの時点でアノード側(即ち駆動用トランジスタTrdのソース側)の方がカソード側よりも低くなるため、発光素子ELに逆バイアスがかかる状態になる。
次にタイミングT1で走査線WSL1をハイレベルにし、サンプリング用トランジスタTrsをオンする。このとき信号線DTL1は基準電位Vofsとなる。この様に信号線DTL1が基準電位Vofsとなっているときにサンプリング用トランジスタTrsをオンすることで、駆動用トランジスタTrdのゲートgはVofsが書き込まれる。ここでVgs=Vofs−Viniは、駆動トランジスタTrdの閾電圧Vthよりも大きく設定されている。したがってこの時点で駆動用トランジスタTrdはオン状態に置かれる。
引き続き信号線DTL1が基準電位Vofsにある時間のとき、タイミングT2で給電線DSL1を低電位Viniから高電位Vccに切換える。このときサンプリング用トランジスタTrsは依然としてオン状態であり、駆動用トランジスタTrdのゲートgはVofsに固定されている。給電線DSL1がタイミングT2でViniからVccに切換ると、駆動用トランジスタTrdのゲートgがVofsに抑えられた状態で駆動用トランジスタTrdのソースs/ドレインd間に駆動電流が流れる。しかしながらこの駆動電流は逆バイアス状態にある発光素子ELには流れ込まず、もっぱら保持容量Csやその他の容量の充電に使われる。これにより駆動用トランジスタTrdのソースsの電位が上昇する。
この後タイミングT3で制御信号WSがローレベルになりサンプリング用トランジスタTrsがオフすると共に、信号線DTL1が基準電位Vofsから信号電位Vsigに切換る。この様にして約H/2のVofsの期間が終了し信号線DTL1がVsigに立上がる前にサンプリング用トランジスタTrsをオフして、信号電位Vsigが保持容量Csに書き込まれるのを防ぐ。以上に説明したタイミングT2からT3までが1回目の閾電圧補正期間である。
タイミングT3から再びH/2だけ経過すると、タイミングT4で再び制御信号WSがハイレベルとなってサンプリング用トランジスタTrsがオンする。このタイミングT3からT4までの間は駆動用トランジスタTrdのゲートgが信号線DTL1から切り離されているため、駆動用トランジスタTrdはブートストラップ動作を行い、ゲートg及びソースsの電位がそれぞれ上方にシフトする。タイミングT4では信号線DTL1がVofsの時間帯でサンプリング用トランジスタTrsがオンするため、2回目の閾電圧補正期間に入り、駆動用トランジスタTrdのゲートgがVofsで抑えられている一方、ソース電位が上昇していく。やがてVgsがVthとなった所で駆動用トランジスタTrdはカットオフする。カットオフしたときのVgsの値は保持容量Csの両端に書き込まれる。即ち、閾電圧補正動作により、駆動用トランジスタTrdの閾電圧Vthに相当する電圧が、保持容量Csに書き込まれることになる。図示の例では閾電圧補正動作を2回繰り返すことで閾電圧Vthの書き込みを完了している。2回で足らない場合はさらに繰り返すことも出来る。
タイミングT5で再び信号線DTL1がVofsからVsigに切換る一方、制御信号WSがローレベルになってサンプリング用トランジスタTrsがオフする。タイミングT4からタイミングT5までの期間が、上述した2回目の閾電圧補正期間である。
続いてタイミングT6からT7の期間で制御信号WSが再びハイレベルとなり、サンプリング用トランジスタTrsがオンする。この時点で、信号線DTL1はVofsからVsigに切換っている。したがって導通状態にあるサンプリング用トランジスタTrsを通ってVsigが駆動用トランジスタTrdのゲートgに書き込まれる。よってこのタイミングT6‐T7が、信号電位の書き込み時間を規定している。この期間T6‐T7では、信号電位Vsigと基準電位Vofsの差VinがVthに足し込まれる形で保持容量Csに書き込まれると共に、移動度補正用の電圧ΔVが保持容量Csに保持された電圧から差し引かれる。
上述したようにこのサンプリング期間T6‐T7では、走査線WSL1がハイレベルに遷移してサンプリング用トランジスタTrsがオン状態となる。したがって駆動用トランジスタTrdのゲート電位は信号電位Vsigとなる。ここで発光素子ELは依然として逆バイアス状態にあるため、駆動用トランジスタTrdのドレインdとソースsの間に流れる電流は、保持容量Csに流れ込み充電を開始する。したがって期間T6‐T7では、駆動用トランジスタTrdのソース電位も上昇を開始し、やがて駆動用トランジスタTrdのゲート電圧Vgsは、Vin+Vth−ΔVとなる。この様にしてVinのサンプリングと補正量ΔVの調整が同時に行われる。Vinが高いほど駆動用トランジスタに流れる電流は大きくなり、ΔVの絶対値も大きくなる。したがって信号電位のレベルに応じた移動度補正が行われる。またVinを一定とした場合、駆動用トランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔVが大きくなるので、画素毎の移動度μのばらつきを取り除くことが出来る。
タイミングT7では走査線WSL1がローレベルに戻り、サンプリング用トランジスタTrsはオフ状態となる。これにより駆動用トランジスタTrdのゲートgは信号線DTL1から切り離される。同時に駆動電流が発光素子ELを流れ始める。これにより発光素子ELのアノード電位(即ち駆動用トランジスタTrdのソース電位)は上昇する。発光素子ELのアノード電位の上昇は、即ち駆動用トランジスタTrdのソース電位の上昇に他ならない。駆動用トランジスタTrdのソース電位が上昇すると、保持容量Csのブートストラップ動作により、駆動用トランジスタTrdのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中駆動用トランジスタTrdのゲート電圧VgsはVin+Vth−ΔVで一定に保持される。このVgsのうち、Vinは映像信号の信号電位に応じた分であり、Vthは駆動用トランジスタTrdの閾電圧をキャンセルするための分であり、ΔVは同じく駆動用トランジスタTrdの移動度に対する補正項である。
以上に説明した動作シーケンスで問題となるのが時分割で行われる閾電圧補正(Vthキャンセル)動作である。この点につき図4を参照して詳細に説明する。図4の左上に給電線DSL、走査線WSL及び信号線DTLの電位変化を表してある。図示するように給電線DSLがViniからVccに切換ったところで1回目のVthキャンセルが行われる。走査線WSLの制御信号WSは1水平周期(1H)ごとに入力してくる。これに合わせて信号線DTLも信号電位Vsigと基準電位Vofsの間で切換る。制御信号WSの入力に合わせて信号線DTLは基準電位Vofsとなっており、このタイミングで2回目以降のVthキャンセルが行われる。
図4の右下側は、1回目のVthキャンセル及び2回目のVthキャンセルで現れる駆動用トランジスタのゲートgとソースsの電位変化を示している。Vthキャンセルが破綻する場合のゲートg及びソースsの電圧推移を実線で表し、破綻しない場合の電圧推移を点線で表してある。本発明の理解を容易にするため、実線で示したVthキャンセルの破綻条件を説明する。まず給電線DSLをViniとして駆動用トランジスタTrdのソースsをViniに落としておく。続いて信号線DTLが基準電位Vofsにあるとき制御信号WSを入力してサンプリング用トランジスタTrsをオンする。これにより駆動用トランジスタTrdのゲートgをVofsに設定する。以上により駆動用トランジスタTrdのVgsはVofs−Viniに初期化される。この状態の下タイミングT2で給電線DSLをVccに切換えると、1回目のVthキャンセルがスタートする。Vthキャンセルがスタートすると同時に駆動用トランジスタのゲートgがVofsに押さえられたまま、ソースsの電位が上昇しVgs=Vthに近づいていく。
しかしながらタイミングT2からおよそH/2経過したところで信号線DTLがVsigに切換るため、タイミングT3で制御信号WSを立ち下げサンプリング用トランジスタTrsをオフする。これにより一旦Vthキャンセルを中断する。即ちタイミングT2からタイミングT3までが1回目のVthキャンセルである。1回目のVthキャンセルでVgsがVthよりもかなり広い場合、給電線DSLはVccのままなので駆動用トランジスタTrdのソースsとドレインdの間に電流が流れ続け、ソースsの電位上昇と共にゲートgの電位も上昇する、いわゆるブートストラップ状態となる。仮にこのブートストラップ動作によりソースsの電位がVofs−Vthを越えて上昇した場合、再びタイミングT4で信号線DTLがVofsに切換り制御信号WSをハイレベルにして2回目のVthキャンセルを行う際、Vgs<Vthとなってしまい、Vthキャンセルが破綻してしまう。保持容量Csに保持されたVgsは駆動用トランジスタTrdの閾電圧Vthよりも小さいため、当該画素については閾電圧Vthを完全にキャンセルすることが出来ず誤差が残ってしまう。この誤差が発光輝度のばらつきとなって現れる。このVthキャンセルが破綻する現象は走査線WSLに沿ったライン毎に現れるので、画面にはVthキャンセルの破綻に起因するスジムラが発生することになる。
図5は、図4で説明したVthキャンセルの破綻に対処する方策を模式的に表したものであり、本発明の原理を示している。前述したように分割Vthキャンセルの合間のブートストラップ動作で駆動用トランジスタTrdのソースsの電位がVofs−Vthを超えてしまうと、Vthキャンセルが破綻してスジムラが発生する恐れがある。そこで本発明では図3で示した一連の制御シーケンスは変えずに、電位設定でVthキャンセルが破綻しない方策を講じている。Vthキャンセル破綻の最も大きな原因は1回目のVthキャンセル後にVgsがVthに対して大きく開いていることが挙げられる。この様な条件ではブートストラップ動作が強くかかるため、破綻が生じやすい。そこで本発明ではVthキャンセルに先立って設定するVgsの値を必要な範囲で最低限に抑えている。即ちVthキャンセル前のVgsをパネル面内で最も高いVthのばらつき分とし、Vgsの開きを最低限にしている。Vthキャンセル前の設定電圧Vgsは閾電圧Vthの最大レベルに合わせて調整している。パネル面内に予め形成されたTEGのトランジスタ特性などを測定することにより、画素毎に現れる駆動用トランジスタのVthのばらつき情報を得ることが出来る。このばらつき情報を元に、初期設定のVgsをVthキャンセルで必要な最低限の電圧とすることで、速やかにVthキャンセルをかけることが出来、合間のブートストラップ動作時にソースsの電位上昇を小さくすることが出来る。
上述した第1の方策に加えて、第2の方策を加えることも有効である。第2の方策は、信号線の電位がVofsとなって制御信号WSをハイレベルとしサンプリング用トランジスタTrsをオンした後、直ちに給電線をVccに切換え1回目のVthキャンセルを実行する。この様にすることで1回目のVthキャンセル時間を長くすることが出来る。Vthキャンセル時間を長く取れば、ブートストラップ動作直前のVgsはよりVthに近づくため、ブートストラップ時にソースsの電位上昇を抑えるのに有効である。本発明ではこの様な二つの方策を行うことで、Vthキャンセルを破綻させることなくスジムラを解消することが出来る。この様に本発明はVthキャンセル直前のVgs(Vofs−Vini)をパネル面内の閾電圧Vthの最大レベル相当とし、Vgsの開きを最小限にしている。また信号線がVofsとなって制御信号WSをハイレベルとしサンプリング用トランジスタTrsがオンしたら直ちに給電線もVccに切換え、1回目のVthキャンセルを行う。これらにより時分割Vthキャンセルの合間のブートストラップ動作時に、駆動用トランジスタTrdのソースsの電位上昇をVofs−Vth以下に抑えることが出来、時分割Vthキャンセル動作を正常に実行することが可能になる。
100・・・表示装置、101・・・画素、102・・・画素アレイ部、103・・・信号セレクタ、104・・・制御用スキャナ、105・・・電源スキャナ、WSL・・・走査線、DSL・・・給電線、DTL・・・信号線、Trs・・・サンプリング用トランジスタ、Trd・・・駆動用トランジスタ、EL・・・発光素子、Cs・・・保持容量、Csub・・・補助容量
Claims (5)
- 画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号を供給し、
前記画素は、少なくとも発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタは、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、
前記発光素子は、該駆動電流に応じた輝度で発光し、
前記駆動部は、各画素を制御して該映像信号のサンプリングに先立ち、該駆動用トランジスタの閾電圧のばらつきをキャンセルする閾電圧補正動作を行う補正手段を備えており、
前記補正手段は、該閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に該駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に該設定電圧を調整することを特徴とする表示装置。 - 前記該画素アレイ部に含まれる各画素の駆動用トランジスタは、その閾電圧が最小レベルから最大レベルまでばらついており、
前記補正手段は、該設定電圧を該閾電圧の最大レベルに合わせて調整することを特徴とする請求項1記載の表示装置。 - 前記補正手段は、該駆動用トランジスタのゲートとソース間を設定電圧に初期化した時速やかに最初の閾電圧補正動作を行うことを特徴とする請求項1記載の表示装置。
- 請求項1に記載の表示装置を備えた電子機器。
- 画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号を供給し、
前記画素は、少なくとも発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
前記サンプリング用トランジスタが、該走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタが、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、
前記発光素子が、該駆動電流に応じた輝度で発光し、
各画素を制御して該映像信号のサンプリングに先立ち、該駆動用トランジスタの閾電圧のばらつきをキャンセルする閾電圧補正動作を行う補正手順を含んでおり、
前記補正手順は、該閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に該駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に該設定電圧を調整することを特徴とする表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007031695A JP2008197314A (ja) | 2007-02-13 | 2007-02-13 | 表示装置及びその駆動方法と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007031695A JP2008197314A (ja) | 2007-02-13 | 2007-02-13 | 表示装置及びその駆動方法と電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008197314A true JP2008197314A (ja) | 2008-08-28 |
Family
ID=39756327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007031695A Withdrawn JP2008197314A (ja) | 2007-02-13 | 2007-02-13 | 表示装置及びその駆動方法と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008197314A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060805A (ja) * | 2008-09-03 | 2010-03-18 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
-
2007
- 2007-02-13 JP JP2007031695A patent/JP2008197314A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060805A (ja) * | 2008-09-03 | 2010-03-18 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190180697A1 (en) | Pixel circuit and display apparatus | |
US7768485B2 (en) | Display apparatus and method of driving same | |
JP4203772B2 (ja) | 表示装置およびその駆動方法 | |
JP2007148129A (ja) | 表示装置及びその駆動方法 | |
TWI417838B (zh) | 面板和驅動控制方法 | |
JP2007140318A (ja) | 画素回路 | |
KR20060046387A (ko) | 화소회로, 액티브 매트릭스 장치 및 표시장치 | |
JP2006215275A (ja) | 表示装置 | |
US8797312B2 (en) | Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction | |
JP2009244665A (ja) | パネルおよび駆動制御方法 | |
JP2008026466A (ja) | 表示装置 | |
JP2008122633A (ja) | 表示装置 | |
JP2006227238A (ja) | 表示装置、表示方法 | |
JP2008158378A (ja) | 表示装置及びその駆動方法 | |
JP4706288B2 (ja) | 画素回路及び表示装置 | |
KR20100039250A (ko) | 표시 장치 및 표시 구동 방법 | |
JP2006243525A (ja) | 表示装置 | |
JP4687026B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP2013047717A (ja) | 駆動回路、駆動方法、電子機器、及び表示装置 | |
JP2006030729A (ja) | 表示装置および表示装置の駆動方法 | |
JP2011145481A (ja) | 表示装置、表示駆動方法 | |
JP2009163061A (ja) | 表示装置 | |
JP2008197314A (ja) | 表示装置及びその駆動方法と電子機器 | |
US8654042B2 (en) | Display apparatus and display driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |