JP2006227238A - 表示装置、表示方法 - Google Patents
表示装置、表示方法 Download PDFInfo
- Publication number
- JP2006227238A JP2006227238A JP2005040093A JP2005040093A JP2006227238A JP 2006227238 A JP2006227238 A JP 2006227238A JP 2005040093 A JP2005040093 A JP 2005040093A JP 2005040093 A JP2005040093 A JP 2005040093A JP 2006227238 A JP2006227238 A JP 2006227238A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive transistor
- potential
- detection
- organic electroluminescence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 claims abstract description 95
- 239000003990 capacitor Substances 0.000 claims abstract description 53
- 238000005070 sampling Methods 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 238000005401 electroluminescence Methods 0.000 claims description 36
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000008859 change Effects 0.000 abstract description 13
- 230000006866 deterioration Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 2
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 18
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 101150013423 dsl-1 gene Proteins 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】nチャネルTFTによる画素回路において高品質な画像表示を可能とする。
【解決手段】画素回路は、有機EL素子、1個の保持容量、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第1及び第2の検知トランジスタからなる5個のNチャネル薄膜トランジスタで構成する。さらに、ドライブトランジスタの閾値電圧変動と有機EL素子の経時劣化を補償する保持容量ブートストラップ機能を備え、有機EL素子のI−V特性経時変化やドライブトランジスタ閾値電圧変動を補償する。そしてブートストラップ用ドライブトランジスタ閾値検出動作の開始を、第1の検知トランジスタT1のオフで決定し、また閾値検出動作の終了をドライブトランジスタのドレインと電源電位を接続しているスイッチトランジスタT3のオフで決定することにより、閾値検出動作後にドライブトランジスタが流す電流によって生じる画質不良を回避する。
【選択図】図7
【解決手段】画素回路は、有機EL素子、1個の保持容量、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第1及び第2の検知トランジスタからなる5個のNチャネル薄膜トランジスタで構成する。さらに、ドライブトランジスタの閾値電圧変動と有機EL素子の経時劣化を補償する保持容量ブートストラップ機能を備え、有機EL素子のI−V特性経時変化やドライブトランジスタ閾値電圧変動を補償する。そしてブートストラップ用ドライブトランジスタ閾値検出動作の開始を、第1の検知トランジスタT1のオフで決定し、また閾値検出動作の終了をドライブトランジスタのドレインと電源電位を接続しているスイッチトランジスタT3のオフで決定することにより、閾値検出動作後にドライブトランジスタが流す電流によって生じる画質不良を回避する。
【選択図】図7
Description
本発明は、信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置されて成る表示装置であって、特に発光素子として有機エレクトロルミネッセンス素子(有機EL素子)を用いた表示装置、表示方法に関する。
有機EL素子を画素に用いた画像表示装置が開発されている。有機EL素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能である(いわゆる電流制御型)。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
図10に一般的なアクティブマトリクス型有機EL表示装置のブロック図を示す。
この表示装置は、画素回路100がm×nのマトリクス状に配列された画素アレイ部103、水平セレクタ101、ライトスキャナ102、水平セレクタ101により選択され輝度情報に応じた信号が供給される信号線DTL1、DTL2・・・、ライトスキャナ102により選択駆動される走査線WSL1、WSL2・・・を有する。
この表示装置は、画素回路100がm×nのマトリクス状に配列された画素アレイ部103、水平セレクタ101、ライトスキャナ102、水平セレクタ101により選択され輝度情報に応じた信号が供給される信号線DTL1、DTL2・・・、ライトスキャナ102により選択駆動される走査線WSL1、WSL2・・・を有する。
図11には、図10に示した画素回路100の最も単純な構成例を示している。図示するように、この画素回路100は、nチャネルTFTによるサンプリングトランジスタTs、保持容量C10、pチャネルTFTによるドライブトランジスタTd、有機EL素子1を有する。この画素回路100は、信号線DTLと走査線WSLとの交差部に配され、信号線DTLはサンプリングトランジスタTsのドレインに接続され、走査線WSLはサンプリングトランジスタTsのゲートに接続されている。
ドライブトランジスタTd及び有機EL素子1は、電源電位Vccと接地電位GNDの間で直列に接続されている。すなわちドライブトランジスタ1のソースが電源電位Vccに接続される一方、有機EL素子(発光素子)1のカソードが接地電位GNDに接続されている。一般に有機EL素子1は整流性がある為ダイオードの記号で表わしている。一方、サンプリングトランジスタTs及び保持容量C10は、ドライブトランジスタTdのゲートに接続されている。ドライブトランジスタTdのゲート・ソース間電圧をVgsで表わしている。
ドライブトランジスタTd及び有機EL素子1は、電源電位Vccと接地電位GNDの間で直列に接続されている。すなわちドライブトランジスタ1のソースが電源電位Vccに接続される一方、有機EL素子(発光素子)1のカソードが接地電位GNDに接続されている。一般に有機EL素子1は整流性がある為ダイオードの記号で表わしている。一方、サンプリングトランジスタTs及び保持容量C10は、ドライブトランジスタTdのゲートに接続されている。ドライブトランジスタTdのゲート・ソース間電圧をVgsで表わしている。
この画素回路100では、まず走査線WSLを選択状態とし、信号線DTLに信号を印加すると、サンプリングトランジスタTsが導通して信号が保持容量C10に書き込まれる。保持容量C10に書き込まれた信号電位がドライブトランジスタTdのゲート電位となる。走査線WSLを非選択状態とすると、信号線DTLとドライブトランジスタTdとは電気的に切り離されるが、ドライブトランジスタTdのゲート電位Vgsは保持容量C10によって安定に保持される。そして電源電位Vccから接地電位GNDに向かって駆動電流がドライブトランジスタTd及び有機EL素子1を流れる。
このときドライブトランジスタTd及び有機EL素子1に流れる電流Idsは、ドライブトランジスタTdのゲート・ソース間電圧Vgsに応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路100の場合、保持容量C10に信号線DTLからの信号電位を各込むことによってドライブトランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発色の階調を得る。
このときドライブトランジスタTd及び有機EL素子1に流れる電流Idsは、ドライブトランジスタTdのゲート・ソース間電圧Vgsに応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路100の場合、保持容量C10に信号線DTLからの信号電位を各込むことによってドライブトランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発色の階調を得る。
pチャンネルTFTによるドライブトランジスタTdのソースは電源Vccに接続されており、常に飽和領域で動作するように設計されているので、ドライブトランジスタTdは次の式1に示した値を持つ定電流源となる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthはトランジスタの閾値電圧を表わしている。
この式1から明らかな様に、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。図11に示したドライブトランジスタTdは、Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthはトランジスタの閾値電圧を表わしている。
この式1から明らかな様に、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。図11に示したドライブトランジスタTdは、Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
ここで図12に、有機EL素子の電流−電圧(I−V)特性の経時変化を示す。実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機EL素子のI−V特性は、図示するように時間が経過すると劣化してしまう。そして図11の画素回路100においては、有機EL素子1の経時変化とともに、ドライブトランジスタTdのドレイン電圧が変化してゆく。ところが図11の画素回路100では上記のようにゲート・ソース間電圧Vgsが一定であるので、有機EL素子1には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
ところで図11に示した画素回路100は、pチャネル型のドライブトランジスタTdを用いて構成されているが、nチャネル型のTFTにより構成することができれば、TFT作成において従来のアモルファスシリコン(a−Si)プロセスを用いることが可能になる。これにより、TFT基板の低コスト化が可能となり、開発が期待されている。
図13は、図11に示した画素回路100のpチャネルTFTであるドライブトランジスタTdをnチャネルTFTに置き換えた構成を示す回路図である。図示する様に、この場合の画素回路100は、nチャネル型のTFTとしてサンプリングトランジスタTs、ドライブトランジスタTd、保持容量C10、有機EL素子1で構成されている。
この画素回路100では、ドライブトランジスタTdのドレイン側が電源電位Vccに接続され、ソースは有機EL素子1のアノードに接続されており、ソースフォロワ回路を形成している。
図13は、図11に示した画素回路100のpチャネルTFTであるドライブトランジスタTdをnチャネルTFTに置き換えた構成を示す回路図である。図示する様に、この場合の画素回路100は、nチャネル型のTFTとしてサンプリングトランジスタTs、ドライブトランジスタTd、保持容量C10、有機EL素子1で構成されている。
この画素回路100では、ドライブトランジスタTdのドレイン側が電源電位Vccに接続され、ソースは有機EL素子1のアノードに接続されており、ソースフォロワ回路を形成している。
ところが、このようにドライブトランジスタTdをnチャネルTFTに置き換えた場合は、ソースが有機EL素子1に接続されてしまうため、図12に示したような有機EL素子1の経時変化とともにゲート・ソース間電圧Vgsが変化してしまう。これにより、有機EL素子1に流れる電流量が変化し、その結果発光輝度は変化してしまう。つまり適切な階調制御ができなくなる。
また、アクティブマトリクス型の有機ELディスプレイは、有機EL素子1の特性変動に加え、画素回路100を構成するnチャネル型TFTの閾値電圧も経時的に変化する。前述の式1から明らかな様に、ドライブトランジスタTdの閾値電圧Vthが変動すると、ドレイン電流Idsが変化してしまう。これにより、同じゲート電圧Vgsを与えても、閾値電圧Vthの変動により発光輝度が変化してしまう。このため発光輝度も画素ごとに変化してしまう。
nチャネルTFTにより画素回路100を構成した場合、以上のように有機EL素子1の経時劣化やドライブトランジスタTdの閾値電圧の変動やバラツキにより電流量が変動してしまうことで、表示画像として高品質な画像表示が実現できないという課題があった。
また、アクティブマトリクス型の有機ELディスプレイは、有機EL素子1の特性変動に加え、画素回路100を構成するnチャネル型TFTの閾値電圧も経時的に変化する。前述の式1から明らかな様に、ドライブトランジスタTdの閾値電圧Vthが変動すると、ドレイン電流Idsが変化してしまう。これにより、同じゲート電圧Vgsを与えても、閾値電圧Vthの変動により発光輝度が変化してしまう。このため発光輝度も画素ごとに変化してしまう。
nチャネルTFTにより画素回路100を構成した場合、以上のように有機EL素子1の経時劣化やドライブトランジスタTdの閾値電圧の変動やバラツキにより電流量が変動してしまうことで、表示画像として高品質な画像表示が実現できないという課題があった。
そこで本発明では、nチャネルTFTによる画素回路を用いても、高品質な画像表示が可能な表示装置、表示方法を実現することを目的とする。
本発明の表示装置は、信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置されて成る表示装置であって、各画素回路は、有機エレクトロルミネッセンス素子と、保持容量と、サンプリングトランジスタ、ドライブトランジスタ、第1,第2の検知トランジスタ、及びスイッチングトランジスタからなる5個のnチャネル薄膜トランジスタとを備える。そして上記ドライブトランジスタのソースとゲートとの間に上記保持容量が接続され、上記ドライブトランジスタのソースと所定のカソード電位との間に上記有機エレクトロルミネッセンス素子が接続され、上記ドライブトランジスタのソースと第1の固定電位との間に上記第1の検知トランジスタが接続され、上記ドライブトランジスタのゲートと第2の固定電位との間に上記第2の検知トランジスタが接続され、上記ドライブトランジスタのゲートと上記信号線との間に上記サンプリングトランジスタが接続され、上記ドライブトランジスタのドレインと所定の電源電位との間に上記スイッチングトランジスタが接続される。また上記サンプリングトランジスタ、上記第1,第2の検知トランジスタ、及び上記スイッチングトランジスタは、それぞれ対応する走査線によって導通制御されるように構成される。そして上記有機エレクトロルミネッセンス素子の1発光サイクルにおいて、上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持される。次に上記スイッチングトランジスタが導通されることで上記電源電位から上記ドライブトランジスタに電流が供給されて、上記ドライブトランジスタは、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する。次に上記ドライブトランジスタが上記有機エレクトロルミネッセンス素子を発光駆動しているときに、上記第1の検知トランジスタが導通されることで、上記有機エレクトロルミネッセンス素子が非発光とされる。次に上記第2の検知トランジスタが導通され、また上記有機エレクトロルミネッセンス素子が非発光とされた後に上記第1の検知トランジスタが非導通とされることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作が開始される。そして上記スイッチングトランジスタが非導通とされることで、上記閾値検出動作が終了される。
この構成において、上記第1の固定電位は、上記有機エレクトロルミネッセンス素子の閾値電圧と、上記カソード電位の和より小さく設定されていることで、上記第1の検知トランジスタの導通により、上記有機エレクトロルミネッセンス素子の非発光期間が得られる。この第1の固定電位は例えば負電源電位である。
また上記第2の固定電位は、上記ドライブトランジスタの閾値電圧と、上記有機エレクトロルミネッセンス素子の閾値電圧と、上記カソード電圧の和よりも小さく設定されていることで、上記第1の検知トランジスタが非導通とされた後において、上記有機エレクトロルミネッセンス素子の非発光期間が得られる。この上記第2の固定電位は例えばグランド電位である。
また上記第2の固定電位は、上記ドライブトランジスタの閾値電圧と、上記有機エレクトロルミネッセンス素子の閾値電圧と、上記カソード電圧の和よりも小さく設定されていることで、上記第1の検知トランジスタが非導通とされた後において、上記有機エレクトロルミネッセンス素子の非発光期間が得られる。この上記第2の固定電位は例えばグランド電位である。
本発明の表示方法は、上記構成の表示装置において、上記サンプリングトランジスタのみを導通させることで、上記信号線からの入力信号をサンプリングし上記保持容量に保持するサンプリングステップと、上記スイッチングトランジスタを導通させることで上記電源電位から上記ドライブトランジスタに電流を供給し、上記ドライブトランジスタは、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する発光駆動ステップと、上記ドライブトランジスタが上記有機エレクトロルミネッセンス素子を発光駆動しているときに、上記第1の検知トランジスタを導通させ、上記有機エレクトロルミネッセンス素子を非発光とする発光停止ステップと、上記第2の検知トランジスタを導通し、また上記有機エレクトロルミネッセンス素子が非発光とされた後に上記第1の検知トランジスタを非導通とすることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作を開始する閾値検出開始ステップと、上記スイッチングトランジスタを非導通とすることで、上記閾値検出動作を終了させる閾値検出終了ステップとが上記有機エレクトロルミネッセンス素子の1発光サイクルに実行される。
即ち本発明では画素回路は、有機EL素子と、1個の保持容量と、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第1及び第2の検知トランジスタからなる5個のnチャネル薄膜トランジスタとで構成されている。そしてこの画素回路は、ドライブトランジスタの閾値電圧の変動と有機EL素子の経時劣化を補償する保持容量のブートストラップ機能(特性変動補償機能)を備えることになるため、電流駆動型の有機EL素子のI−V特性が経時変化しても、発光輝度を一定に保持することができる。また、第1及び第2の検知トランジスタでドライブトランジスタの閾値電圧を検出し、その経時変化を回路的に補償することで、安定して有機EL素子を駆動できる。
その上で、閾値検出動作の開始及び終了を上記のタイミングで行うことで、ブートストラップ機能を安定化させる。つまりドライブトランジスタの閾値検出動作の開始を、第1の検知トランジスタのオフで決定し、また閾値検出動作の終了をドライブトランジスタのドレインと電源電位を接続しているスイッチングトランジスタのオフで決定する。これによって閾値検出動作後にドライブトランジスタが流す電流によって生じる画質不良を回避する。
その上で、閾値検出動作の開始及び終了を上記のタイミングで行うことで、ブートストラップ機能を安定化させる。つまりドライブトランジスタの閾値検出動作の開始を、第1の検知トランジスタのオフで決定し、また閾値検出動作の終了をドライブトランジスタのドレインと電源電位を接続しているスイッチングトランジスタのオフで決定する。これによって閾値検出動作後にドライブトランジスタが流す電流によって生じる画質不良を回避する。
本発明によれば、画素回路を有機EL素子と、1個の保持容量と、サンプリングトランジスタ、ドライブトランジスタ、スイッチングトランジスタ、第1及び第2の検知トランジスタからなる5個のnチャネル薄膜トランジスタとで構成し、この画素回路にブートストラップ機能を備えることで、有機EL素子の経時劣化やドライブトランジスタの閾値電圧変動によっても安定して有機EL素子を駆動でき、nチャネルTFTによる画素回路を用いた表示装置として、表示画像の高画質化を実現できる。
また、それにより、トランジスタを全てnチャンネルTFTで構成し、ソースフォロワーが可能となり、アノード接続のできる回路構成を実用化できる。このため一般的なアモルファスシリコンのプロセスを導入することが可能となり、低コスト化が促進できる。
その上で、本発明では、ブートストラップ機能のための閾値検出動作としては、第2の検知トランジスタを導通し、また有機EL素子が非発光とされた後に第1の検知トランジスタを非導通とすることで開始させ、スイッチングトランジスタを非導通とすることで終了させる。即ち第1の検知トランジスタのオフをドライブトランジスタの閾値検出動作の開始タイミングとし、またスイッチングトランジスタのオフを、閾値検出動作の終了タイミングとする。この動作により、閾値検出後にドライブトランジスタのゲート電圧及びソース電圧が変動してしまうことがなくなり、ブートストラップ機能が正常に機能する。
もし閾値検出動作後にドライブトランジスタのゲート電圧及びソース電圧が変動してしまうと、保持容量に閾値電圧が反映されていても、閾値変動の補正が正常に機能しない状態となり、これによって表示画面上にいわゆる面ザラや階調つぶれといった現象が発生してしまうが、本発明によりこのような現象は回避され、高画質表示を維持できる。
また本発明の閾値検出動作のタイミングによっては閾値検出動作期間を短くすることができ、有機EL素子の発光期間をより多く取ることができるため、画質劣化なしに高輝度を得ることができるようになる。
また、それにより、トランジスタを全てnチャンネルTFTで構成し、ソースフォロワーが可能となり、アノード接続のできる回路構成を実用化できる。このため一般的なアモルファスシリコンのプロセスを導入することが可能となり、低コスト化が促進できる。
その上で、本発明では、ブートストラップ機能のための閾値検出動作としては、第2の検知トランジスタを導通し、また有機EL素子が非発光とされた後に第1の検知トランジスタを非導通とすることで開始させ、スイッチングトランジスタを非導通とすることで終了させる。即ち第1の検知トランジスタのオフをドライブトランジスタの閾値検出動作の開始タイミングとし、またスイッチングトランジスタのオフを、閾値検出動作の終了タイミングとする。この動作により、閾値検出後にドライブトランジスタのゲート電圧及びソース電圧が変動してしまうことがなくなり、ブートストラップ機能が正常に機能する。
もし閾値検出動作後にドライブトランジスタのゲート電圧及びソース電圧が変動してしまうと、保持容量に閾値電圧が反映されていても、閾値変動の補正が正常に機能しない状態となり、これによって表示画面上にいわゆる面ザラや階調つぶれといった現象が発生してしまうが、本発明によりこのような現象は回避され、高画質表示を維持できる。
また本発明の閾値検出動作のタイミングによっては閾値検出動作期間を短くすることができ、有機EL素子の発光期間をより多く取ることができるため、画質劣化なしに高輝度を得ることができるようになる。
以下、本発明の表示装置、表示方法の実施の形態を説明するが、説明の都合上、まず実施の形態の表示装置としての構成を述べた後、その表示装置構成において本発明に相当しない参考例としての画素回路の動作を説明し、その後、実施の形態としての画素回路の動作を説明する。即ち以下の順序で説明する。
[1.表示装置の構成]
[2.画素回路の動作の参考例]
[3.実施の形態の画素回路の動作]
[1.表示装置の構成]
[2.画素回路の動作の参考例]
[3.実施の形態の画素回路の動作]
[1.表示装置の構成]
図1に実施の形態の表示装置の構成を示す。この表示装置は後述するように、発光素子である有機EL素子の特性変動及びドライブトランジスタの閾値電圧変動に対する補償機能であるブートストラップ機能を備えた画素回路を含むものである。
図1に示すように、本例の表示装置は、画素回路10がm行×n列のマトリクス状に配列された画素アレイ部20、水平セレクタ11、ドライブスキャナ12、ライトスキャナ13、第1AZスキャナ14、第2AZスキャナ15を備える。
また水平セレクタ11により選択され、輝度情報に応じた映像信号を画素10に対する入力信号として供給する信号線DTL1、DTL2・・・が、画素アレイ部20に対して列方向に配されている。信号線DTL1、DTL2・・・は、画素アレイ部20においてマトリクス配置された画素回路10の列数分だけ配される。
また画素アレイ部20に対して、行方向に走査線WSL1,WSL2・・・、走査線DSL1,DSL2・・・、走査線AZL1−1,AZL1−2・・・、走査線AZL2−1,AZL2−2・・・、が配されている。これらの走査線はそれぞれ、画素アレイ部20においてマトリクス配置された画素回路10の行数分だけ配される。
走査線WSL(WSL1,WSL2・・・)はライトスキャナ13により選択駆動される。
走査線DSL(DSL1,DSL2・・・)はドライブスキャナ12により選択駆動される。
走査線AZL1(AZL1−1,AZL1−2・・・)は第1AZスキャナ14により選択駆動される。
走査線AZL2(AZL2−1,AZL2−2・・・)は第2AZスキャナ15により選択駆動される。
ドライブスキャナ12、ライトスキャナ13、第1AZスキャナ14、第2AZスキャナ15は、それぞれ入力されるスタートパルスspとクロックckを基準として、設定された所定のタイミングで各走査線に選択パルスを与える。
図1に実施の形態の表示装置の構成を示す。この表示装置は後述するように、発光素子である有機EL素子の特性変動及びドライブトランジスタの閾値電圧変動に対する補償機能であるブートストラップ機能を備えた画素回路を含むものである。
図1に示すように、本例の表示装置は、画素回路10がm行×n列のマトリクス状に配列された画素アレイ部20、水平セレクタ11、ドライブスキャナ12、ライトスキャナ13、第1AZスキャナ14、第2AZスキャナ15を備える。
また水平セレクタ11により選択され、輝度情報に応じた映像信号を画素10に対する入力信号として供給する信号線DTL1、DTL2・・・が、画素アレイ部20に対して列方向に配されている。信号線DTL1、DTL2・・・は、画素アレイ部20においてマトリクス配置された画素回路10の列数分だけ配される。
また画素アレイ部20に対して、行方向に走査線WSL1,WSL2・・・、走査線DSL1,DSL2・・・、走査線AZL1−1,AZL1−2・・・、走査線AZL2−1,AZL2−2・・・、が配されている。これらの走査線はそれぞれ、画素アレイ部20においてマトリクス配置された画素回路10の行数分だけ配される。
走査線WSL(WSL1,WSL2・・・)はライトスキャナ13により選択駆動される。
走査線DSL(DSL1,DSL2・・・)はドライブスキャナ12により選択駆動される。
走査線AZL1(AZL1−1,AZL1−2・・・)は第1AZスキャナ14により選択駆動される。
走査線AZL2(AZL2−1,AZL2−2・・・)は第2AZスキャナ15により選択駆動される。
ドライブスキャナ12、ライトスキャナ13、第1AZスキャナ14、第2AZスキャナ15は、それぞれ入力されるスタートパルスspとクロックckを基準として、設定された所定のタイミングで各走査線に選択パルスを与える。
図2に画素回路10の構成を示している。なお、図2では簡略化のため、信号線DTLと走査線WSL,DSL,AZL1,AZL2が交差する部分に配される1つの画素回路10のみを示している。
この画素回路10は、発光素子である有機EL素子1と、1個の保持容量C1と、サンプリングトランジスタT1、ドライブトランジスタT5、スイッチングトランジスタT3、第1の検知トランジスタT4、第2の検知トランジスタT2からなる5個のnチャネル薄膜トランジスタとで構成されている。
この画素回路10は、発光素子である有機EL素子1と、1個の保持容量C1と、サンプリングトランジスタT1、ドライブトランジスタT5、スイッチングトランジスタT3、第1の検知トランジスタT4、第2の検知トランジスタT2からなる5個のnチャネル薄膜トランジスタとで構成されている。
保持容量C1は、一方の端子がドライブトランジスタT5のソースに接続され、他方の端子が同じくドライブトランジスタT5のゲートに接続されている。図では、ドライブトランジスタT5のソースノードをノードNd1、ドライブトランジスタT5のゲートノードをノードNd2として示している。従って、保持容量C1はノードNd1とノードNd2の間に接続されていることになる。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードはドライブトランジスタT5のソース(ノードNd1)に接続され、カソードは所定のカソード電位Vcatに接続されている。なお、有機EL素子1はアノード/カソード間に容量成分を含んでおり、後述する図では、この容量成分をCelとして示す場合がある。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードはドライブトランジスタT5のソース(ノードNd1)に接続され、カソードは所定のカソード電位Vcatに接続されている。なお、有機EL素子1はアノード/カソード間に容量成分を含んでおり、後述する図では、この容量成分をCelとして示す場合がある。
第1の検知トランジスタT4は、そのソースが第1の固定電位Vssに接続され、そのドレインがドライブトランジスタT5のソース(ノードNd1)に接続され、ゲートが走査線AZL1に接続されている。
第2の検知トランジスタT2は、そのソースが第2の固定電位Vofsに接続され、そのドレインがドライブトランジスタT5のゲート(ノードNd2)に接続され、そのゲートは走査線AZL2に接続されている。
サンプリングトランジスタT1は、その一端が信号線DTLに接続され、他端がドライブトランジスタT5のゲート(ノードNd2)に接続され、そのゲートが走査線WSLに接続されている。
スイッチングトランジスタT3は、そのドレインが電源電位Vccに接続され、そのソースがドライブトランジスタT5のドレインに接続され、そのゲートが走査線DSLに接続されている。
第2の検知トランジスタT2は、そのソースが第2の固定電位Vofsに接続され、そのドレインがドライブトランジスタT5のゲート(ノードNd2)に接続され、そのゲートは走査線AZL2に接続されている。
サンプリングトランジスタT1は、その一端が信号線DTLに接続され、他端がドライブトランジスタT5のゲート(ノードNd2)に接続され、そのゲートが走査線WSLに接続されている。
スイッチングトランジスタT3は、そのドレインが電源電位Vccに接続され、そのソースがドライブトランジスタT5のドレインに接続され、そのゲートが走査線DSLに接続されている。
サンプリングトランジスタT1は走査線WSLによって選択されたときに動作し、信号線DTLからの入力信号VsigをサンプリングしてノードNd2を介し保持容量C1に保持させる。
ドライブトランジスタT5は、保持容量C1に保持された信号電位に応じて有機EL素子1を電流駆動する。
スイッチングトランジスタT3は走査線DSLによって選択されたときに導通して電源電位VccからドライブトランジスタT5に電流を供給する。
第1,第2の検知トランジスタT4,T2は、それぞれ走査線AZL1,AZL2によって所定のタイミングで選択されることで導通される。これによって有機EL素子1の電流駆動に先立ってドライブトランジスタT5の閾値電圧Vthを検知し、あらかじめその影響をキャンセルする為に該検知した閾値電圧を保持容量C1に保持する動作(閾値検出動作)が実行される。
ドライブトランジスタT5は、保持容量C1に保持された信号電位に応じて有機EL素子1を電流駆動する。
スイッチングトランジスタT3は走査線DSLによって選択されたときに導通して電源電位VccからドライブトランジスタT5に電流を供給する。
第1,第2の検知トランジスタT4,T2は、それぞれ走査線AZL1,AZL2によって所定のタイミングで選択されることで導通される。これによって有機EL素子1の電流駆動に先立ってドライブトランジスタT5の閾値電圧Vthを検知し、あらかじめその影響をキャンセルする為に該検知した閾値電圧を保持容量C1に保持する動作(閾値検出動作)が実行される。
この画素回路10の正常な動作を保証する為の条件として、固定電位Vssは、固定電位VofsからドライブトランジスタT5の閾値電圧Vthを差し引いたレベルよりも低く設定されている。すなわち、Vss<Vofs−Vthである。
また固定電位Vssは、有機EL素子1の閾値電圧Velと、カソード電位Vcatの和より小さく設定されている(Vss<Vthel+Vcat)。
また固定電位Vofsは、ドライブトランジスタT5の閾値電圧Vthと、有機EL素子1の閾値電圧Vthelと、カソード電圧Vcatの和よりも小さく設定されている(Vofs<Vth+Vthel+Vcat)。
例えば固定電位Vofsはグランド電位、固定電位Vssは負電位とされ、上記各条件を満たすようにされる。
また固定電位Vssは、有機EL素子1の閾値電圧Velと、カソード電位Vcatの和より小さく設定されている(Vss<Vthel+Vcat)。
また固定電位Vofsは、ドライブトランジスタT5の閾値電圧Vthと、有機EL素子1の閾値電圧Vthelと、カソード電圧Vcatの和よりも小さく設定されている(Vofs<Vth+Vthel+Vcat)。
例えば固定電位Vofsはグランド電位、固定電位Vssは負電位とされ、上記各条件を満たすようにされる。
[2.画素回路の動作の参考例]
ここでは以上の画素回路10の構成において実行可能な、参考例としての動作を図3〜図6で説明する。
図3に走査線WSL、AZL2、AZL1、DSLのタイミングチャートを示している。これは上記構成からわかるように、それぞれサンプリングトランジスタT1、検知トランジスタT2、検知トランジスタT4、スイッチングトランジスタT3のオン/オフタイミングとなる。
まず、この走査線WSL、AZL2、AZL1、DSLのタイミングチャートと、図5,図6の等価回路を参照して参考例としての動作を説明する。
ここでは以上の画素回路10の構成において実行可能な、参考例としての動作を図3〜図6で説明する。
図3に走査線WSL、AZL2、AZL1、DSLのタイミングチャートを示している。これは上記構成からわかるように、それぞれサンプリングトランジスタT1、検知トランジスタT2、検知トランジスタT4、スイッチングトランジスタT3のオン/オフタイミングとなる。
まず、この走査線WSL、AZL2、AZL1、DSLのタイミングチャートと、図5,図6の等価回路を参照して参考例としての動作を説明する。
図3のタイミングチャートは、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間を表している。1フレーム期間は、有機EL素子1の非発光期間と発光期間から成り、例えば時点tm1が、前回の1フレームの終了タイミング、かつ今回の1フレームの開始タイミングとしている。
図3の時点tm1に至るまでの期間、つまり前のフレームの終了直前の期間では、走査線WSL,AZL2,AZL1がローレベルにある一方、走査線DSLがハイレベルにある。従って図5(a)に示すように、スイッチングトランジスタT3がオン状態にある一方、サンプリングトランジスタT1、及び検知トランジスタT2,T4はオフ状態にある。
このときドライブトランジスタT5は保持容量C1に保持されている電位に応じて駆動電流Idsを流し、有機EL素子1を発光させている。このときドライブトランジスタT5のソース電位(ノードNd1の電位)は所定の動作点に保持されている。
図3のタイミングチャートには、ノードNd2,Nd1の電位も示しており、それぞれドライブトランジスタT5のゲート電位及びソース電位の変化を表わしている。
ドライブトランジスタT5は飽和領域で動作するように設定されているため、有機EL素子1に流れる電流IdsはドライブトランジスタT5のゲート・ソース間電圧Vgsに応じて、上述した式1に示される値をとる。
このときドライブトランジスタT5は保持容量C1に保持されている電位に応じて駆動電流Idsを流し、有機EL素子1を発光させている。このときドライブトランジスタT5のソース電位(ノードNd1の電位)は所定の動作点に保持されている。
図3のタイミングチャートには、ノードNd2,Nd1の電位も示しており、それぞれドライブトランジスタT5のゲート電位及びソース電位の変化を表わしている。
ドライブトランジスタT5は飽和領域で動作するように設定されているため、有機EL素子1に流れる電流IdsはドライブトランジスタT5のゲート・ソース間電圧Vgsに応じて、上述した式1に示される値をとる。
時点tm1から、1フレーム期間が開始される。このとき、走査線AZL2、AZL1が共にローレベルからハイレベルに立ち上がる。この結果、図5(b)に示すように、検知トランジスタT2、T4が共にオフ状態からオン状態に切り替わる。
これによりノードNd2は急速に固定電位Vofsまで下がり、ノードNd1も急速に固定電位Vssまで下がる。つまりドライブトランジスタT5のゲート電圧はVofs、ソース電圧はVssという値に充電される。上記のように、Vss<Vofs−Vthに設定されている為、ドライブトランジスタT5はオン状態を維持し、ドレイン電流Ids2が流れる。
そしてこのときドライブトランジスタT5のゲート・ソース間電圧Vgsは、Vofs−Vssという値をとり、それに応じた電流Ids2が、図5(b)の破線で示すように、電源Vcc側から固定電位Vss側に流れることになる。
また、有機EL素子1を非発光とするために、上述のように有機EL素子1にかかる電圧Vel(=ノードNd1電位)が、有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和より小さくなるように固定電位Vofs、Vssの電圧値が設定されているため、有機EL素子1には電流は流れず、従って、非発光状態になる。
なお、この時点tm1となった後、検知トランジスタT2、T4はどちらが先にオンしてもよい。
これによりノードNd2は急速に固定電位Vofsまで下がり、ノードNd1も急速に固定電位Vssまで下がる。つまりドライブトランジスタT5のゲート電圧はVofs、ソース電圧はVssという値に充電される。上記のように、Vss<Vofs−Vthに設定されている為、ドライブトランジスタT5はオン状態を維持し、ドレイン電流Ids2が流れる。
そしてこのときドライブトランジスタT5のゲート・ソース間電圧Vgsは、Vofs−Vssという値をとり、それに応じた電流Ids2が、図5(b)の破線で示すように、電源Vcc側から固定電位Vss側に流れることになる。
また、有機EL素子1を非発光とするために、上述のように有機EL素子1にかかる電圧Vel(=ノードNd1電位)が、有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和より小さくなるように固定電位Vofs、Vssの電圧値が設定されているため、有機EL素子1には電流は流れず、従って、非発光状態になる。
なお、この時点tm1となった後、検知トランジスタT2、T4はどちらが先にオンしてもよい。
時点tm2では、ブートストラップ機能のための閾値検出動作が開始される。このため走査線AZL1がハイレベルからローレベルに戻され図5(c)のように検知トランジスタT4がオフ状態とされる。
そして有機EL素子1の等価回路は図5(c)に示されるようにダイオードと容量で表されるため、ノードNd1の電圧Velについて、Vel≦Vcat+Vthel(有機EL素子1のリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は保持容量C1と有機EL素子1の容量Celを充電するために使われる。
このときドライブトランジスタT5を流れるドレイン電流の電流路が遮断される為、有機EL素子1にかかる電圧Vel(=ノードNd1電位)は時間と共に図6(d)のように上昇してゆく。
一定時間経過後、ドライブトランジスタT5のゲート・ソース間電圧Vgsは閾値電圧Vthをとる。このとき有機EL素子1にかかる電圧Vel=Vofs−Vth≦Vcat+Vthelとなっている。
このときに、ノードNd1とノードNd2の間に現われた電位差Vth(即ちドライブトランジスタT5の閾値電圧)は保持容量C1に保持されることになる。
このように閾値検出動作として、検知トランジスタT2,T4が走査線AZL2,AZL1によってそれぞれ適切なタイミングで選択されたて動作することで、ドライブトランジスタT5の閾値電圧Vthを検知し、これを保持容量C1に保持する。
そして有機EL素子1の等価回路は図5(c)に示されるようにダイオードと容量で表されるため、ノードNd1の電圧Velについて、Vel≦Vcat+Vthel(有機EL素子1のリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は保持容量C1と有機EL素子1の容量Celを充電するために使われる。
このときドライブトランジスタT5を流れるドレイン電流の電流路が遮断される為、有機EL素子1にかかる電圧Vel(=ノードNd1電位)は時間と共に図6(d)のように上昇してゆく。
一定時間経過後、ドライブトランジスタT5のゲート・ソース間電圧Vgsは閾値電圧Vthをとる。このとき有機EL素子1にかかる電圧Vel=Vofs−Vth≦Vcat+Vthelとなっている。
このときに、ノードNd1とノードNd2の間に現われた電位差Vth(即ちドライブトランジスタT5の閾値電圧)は保持容量C1に保持されることになる。
このように閾値検出動作として、検知トランジスタT2,T4が走査線AZL2,AZL1によってそれぞれ適切なタイミングで選択されたて動作することで、ドライブトランジスタT5の閾値電圧Vthを検知し、これを保持容量C1に保持する。
時点tm3では、走査線AZL2がローレベルとされ、図5(d)のように検知トランジスタT2がオフとされる。この時点で閾値検出動作が終了される。
次に時点tm4で走査線DSLがローレベルとされ、図6(a)のようにスイッチングトランジスタT3がオフとされる。これによりドレイン電流は流れなくなる。
次に時点tm4で走査線DSLがローレベルとされ、図6(a)のようにスイッチングトランジスタT3がオフとされる。これによりドレイン電流は流れなくなる。
時点tm5では、走査線WSLがハイレベルとされ、図6(b)のようにサンプリングトランジスタT1がオンとされて信号線DTLからの信号電圧Vsigの保持容量C1への書込が行われる。これによりドライブトランジスタT5のゲート電圧が信号線DTLからの信号電圧Vsigとされる。
このとき、ドライブトランジスタT5のゲート・ソース間電圧Vgsは保持容量C1、有機EL素子1の寄生容量Cel、ドライブトランジスタT5の寄生容量C2によって式2のように決定される。
Vgs=(Cel/(Cel+C1+C2))・(Vsig−Vofs)+Vth
・・・(式2)
しかし、寄生容量Celは容量C1、C2に比べて大きいために、ドライブトランジスタT5のゲート・ソース間電圧Vgsは、ほぼVsig+Vthとなる。
このとき、ドライブトランジスタT5のゲート・ソース間電圧Vgsは保持容量C1、有機EL素子1の寄生容量Cel、ドライブトランジスタT5の寄生容量C2によって式2のように決定される。
Vgs=(Cel/(Cel+C1+C2))・(Vsig−Vofs)+Vth
・・・(式2)
しかし、寄生容量Celは容量C1、C2に比べて大きいために、ドライブトランジスタT5のゲート・ソース間電圧Vgsは、ほぼVsig+Vthとなる。
信号線DTLからの信号電圧Vsigの書込が終了した時点tm6の後に、時点tm7で走査線DSLがハイレベルとされ、図6(c)のようにスイッチングトランジスタT3がオンとされることで、ドライブトランジスタT5のドレイン電圧が電源電圧まで上昇される。
保持容量C1の作用によりドライブトランジスタT5のゲート・ソース間電圧Vgsは一定であるので、ドライブトランジスタT5は一定電流Ids3を有機EL素子1に流し、ノードNd1の電位は有機EL素子1に電流が流れる電圧まで上昇し、これにより有機EL素子1は発光する。つまり今回のフレームにおける発光期間が開始される。
保持容量C1の作用によりドライブトランジスタT5のゲート・ソース間電圧Vgsは一定であるので、ドライブトランジスタT5は一定電流Ids3を有機EL素子1に流し、ノードNd1の電位は有機EL素子1に電流が流れる電圧まで上昇し、これにより有機EL素子1は発光する。つまり今回のフレームにおける発光期間が開始される。
参考例としての動作は以上のようになるが、実施の形態としての図2の画素回路10においても、有機EL素子1は発光時間が長くなるとそのI−V特性は変化してしまう。そのためノードNd1の電位も変化する。
しかしながら、上記動作の場合、ドライブトランジスタT5のゲート・ソース間電圧Vgsは一定値に保たれているので有機EL素子1に流れる電流は変化しない。よって有機EL素子1のI−V特性が劣化しても、一定電流Idsが常に流れ続け、有機EL素子1の輝度が変化することはない。
しかしながら、上記動作の場合、ドライブトランジスタT5のゲート・ソース間電圧Vgsは一定値に保たれているので有機EL素子1に流れる電流は変化しない。よって有機EL素子1のI−V特性が劣化しても、一定電流Idsが常に流れ続け、有機EL素子1の輝度が変化することはない。
ただし、上記参考例としての動作では、閾値検出動作の終了後(時点tm3以降)において不都合が発生する場合がある。
閾値検出動作終了後の動作としては、時点tm3で検知トランジスタT2をオフすることで、保持容量C1に充電されている電圧は一定となり、図5(d)のようにドライブトランジスタT5は電流Ids2を流し続ける。電流Ids2が流れ続けることで有機EL素子1にかかるドライブトランジスタT5のソース電圧(ノードNd1の電位)は、図3に示すように時間とともに上昇していく。
ドライブトランジスタT5のゲート・ソース間電圧Vgsは保持容量C1によって一定に保持されているため、図3のようにソース電圧の変化に合わせてゲート電圧も変化してしまう。
このように時点tm3以降、ドライブトランジスタT5のゲート電圧(Nd2)とソース電圧(Nd1)が上昇してしまうが、このときノードNd1の電位(有機EL素子1にかかるソース電圧)であるVelがVel≧Vthel+Vcatとなり、図のようにソース電圧(Nd1)が有機EL素子1の閾値電圧Vthelを越えてしまうと、有機EL素子1に電流が流れてしまう。即ち図中Xで示す期間、僅かに発光してしまう。
また、このようにソース電圧(Nd1)が有機EL素子1の閾値電圧Vthelを越えてしまうと、時点tm4でスイッチングトランジスタT3がオフしたときに、ノードNd1の電位は有機EL素子1に電流が流れなくなる電位までしか低下しないため、ノードNd1の電位Velは、Vel=Vthel+Vcatとなる。そしてゲート電圧(Nd2)はVel+Vth(=Vthel+Vcat+Vth)という値をとることになる。
さらに時点tm5〜tm6の書き込み動作において、ゲート電圧は入力信号Vsigに充電されるので、書き込み後のドライブトランジスタT5のゲート・ソース間電圧Vgsは、Vgs=Vsig−Vthel−Vcatとなる。
この式からわかるように、ゲート・ソース間電圧VgsにドライブトランジスタTdの閾値電圧Vthが反映されていない状態となり、つまりドライブトランジスタTdの閾値電圧の変動はキャンセルされないものとなってしまう。
閾値検出動作終了後の動作としては、時点tm3で検知トランジスタT2をオフすることで、保持容量C1に充電されている電圧は一定となり、図5(d)のようにドライブトランジスタT5は電流Ids2を流し続ける。電流Ids2が流れ続けることで有機EL素子1にかかるドライブトランジスタT5のソース電圧(ノードNd1の電位)は、図3に示すように時間とともに上昇していく。
ドライブトランジスタT5のゲート・ソース間電圧Vgsは保持容量C1によって一定に保持されているため、図3のようにソース電圧の変化に合わせてゲート電圧も変化してしまう。
このように時点tm3以降、ドライブトランジスタT5のゲート電圧(Nd2)とソース電圧(Nd1)が上昇してしまうが、このときノードNd1の電位(有機EL素子1にかかるソース電圧)であるVelがVel≧Vthel+Vcatとなり、図のようにソース電圧(Nd1)が有機EL素子1の閾値電圧Vthelを越えてしまうと、有機EL素子1に電流が流れてしまう。即ち図中Xで示す期間、僅かに発光してしまう。
また、このようにソース電圧(Nd1)が有機EL素子1の閾値電圧Vthelを越えてしまうと、時点tm4でスイッチングトランジスタT3がオフしたときに、ノードNd1の電位は有機EL素子1に電流が流れなくなる電位までしか低下しないため、ノードNd1の電位Velは、Vel=Vthel+Vcatとなる。そしてゲート電圧(Nd2)はVel+Vth(=Vthel+Vcat+Vth)という値をとることになる。
さらに時点tm5〜tm6の書き込み動作において、ゲート電圧は入力信号Vsigに充電されるので、書き込み後のドライブトランジスタT5のゲート・ソース間電圧Vgsは、Vgs=Vsig−Vthel−Vcatとなる。
この式からわかるように、ゲート・ソース間電圧VgsにドライブトランジスタTdの閾値電圧Vthが反映されていない状態となり、つまりドライブトランジスタTdの閾値電圧の変動はキャンセルされないものとなってしまう。
また、時点tm3以降のドライブトランジスタT5のゲート電圧(Nd2)とソース電圧(Nd1)が上昇が、Vel<Vthel+Vcat、つまりソース電圧が有機EL素子1の閾値電圧Vthelを越えなかったとしても問題がある。
図4は、図3と同様のタイミングチャートにおいて、Vel<Vthel+Vcatとなった場合を示しており、時点tm3以降のノードNd1,Nd2の電位上昇があっても、ソース電圧(Nd1)が有機EL素子1の閾値電圧Vthelを越えない場合を示している。
ところが実線の場合と破線の場合とを示すように、ドライブトランジスタT5の駆動能力の違い(個体差)によって電流量がばらつく。つまり或る画素では実線のように変化しても、或る画素では破線のように変化するようなバラツキが生じる。これによって発光期間における各有機EL素子1の発光輝度のバラツキが生じる。
このように各画素回路10でのドライブトランジスタT5の特性のバラツキによって表示輝度がばらついてしまい、表示画像上でいわゆる面ザラや階調つぶれが発生してしまう。
この現象の対策としては閾値検出時間を長く取り時点tm3〜tm4を小さくすることでドライブトランジスタT5のソース電圧の変異量を小さくするということが考えられるが、閾値検出時間を長く取ることで発光期間が短くなってしまい、所望の輝度が得られないという問題が発生してしまう。
図4は、図3と同様のタイミングチャートにおいて、Vel<Vthel+Vcatとなった場合を示しており、時点tm3以降のノードNd1,Nd2の電位上昇があっても、ソース電圧(Nd1)が有機EL素子1の閾値電圧Vthelを越えない場合を示している。
ところが実線の場合と破線の場合とを示すように、ドライブトランジスタT5の駆動能力の違い(個体差)によって電流量がばらつく。つまり或る画素では実線のように変化しても、或る画素では破線のように変化するようなバラツキが生じる。これによって発光期間における各有機EL素子1の発光輝度のバラツキが生じる。
このように各画素回路10でのドライブトランジスタT5の特性のバラツキによって表示輝度がばらついてしまい、表示画像上でいわゆる面ザラや階調つぶれが発生してしまう。
この現象の対策としては閾値検出時間を長く取り時点tm3〜tm4を小さくすることでドライブトランジスタT5のソース電圧の変異量を小さくするということが考えられるが、閾値検出時間を長く取ることで発光期間が短くなってしまい、所望の輝度が得られないという問題が発生してしまう。
[3.実施の形態の画素回路の動作]
以上のように参考例としての動作では、特に閾値検出動作を終了した時点tm3以降の動作において、正常に閾値電圧の変動キャンセル機能が働かないことや、ドライブトランジスタT5の電流駆動能力個体差の影響が生じてしまうことがある。
そこで本実施の形態としては、上記図1,図2の画素回路構成において、以下のように動作するようにしている。
実施の形態の動作を図7〜図9で説明する。
図7は、上記図3と同様に、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間での走査線WSL、AZL2、AZL1、DSLのタイミングチャート、及びドライブトランジスタT5のゲート電圧(ノードNd2)、ソース電圧(ノードNd1)の変化を示している。また、図8,図9は各時点の等価回路を示している。
以上のように参考例としての動作では、特に閾値検出動作を終了した時点tm3以降の動作において、正常に閾値電圧の変動キャンセル機能が働かないことや、ドライブトランジスタT5の電流駆動能力個体差の影響が生じてしまうことがある。
そこで本実施の形態としては、上記図1,図2の画素回路構成において、以下のように動作するようにしている。
実施の形態の動作を図7〜図9で説明する。
図7は、上記図3と同様に、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間での走査線WSL、AZL2、AZL1、DSLのタイミングチャート、及びドライブトランジスタT5のゲート電圧(ノードNd2)、ソース電圧(ノードNd1)の変化を示している。また、図8,図9は各時点の等価回路を示している。
図7では、時点tm11から1フレーム期間が開始されるとしている。この時点tm1に至るまでの期間、つまり前のフレームの終了直前の期間では、走査線WSL,AZL2,AZL1がローレベルにある一方、走査線DSLがハイレベルにある。従って図8(a)に示すように、スイッチングトランジスタT3がオン状態にある一方、サンプリングトランジスタT1、及び検知トランジスタT2,T4はオフ状態にある。
このときドライブトランジスタT5は保持容量C1に保持されている電位に応じて駆動電流Idsを流し、有機EL素子1を発光させている。このときドライブトランジスタT5のソース電位(ノードNd1の電位)は所定の動作点に保持されている。
ドライブトランジスタT5は飽和領域で動作するように設定されているため、有機EL素子1に流れる電流IdsはドライブトランジスタT5のゲート・ソース間電圧Vgsに応じて、上述した式1に示される値をとる。
このときドライブトランジスタT5は保持容量C1に保持されている電位に応じて駆動電流Idsを流し、有機EL素子1を発光させている。このときドライブトランジスタT5のソース電位(ノードNd1の電位)は所定の動作点に保持されている。
ドライブトランジスタT5は飽和領域で動作するように設定されているため、有機EL素子1に流れる電流IdsはドライブトランジスタT5のゲート・ソース間電圧Vgsに応じて、上述した式1に示される値をとる。
時点tm11から、1フレーム期間が開始される。このとき、走査線AZL2、AZL1が共にローレベルからハイレベルに立ち上がる。この結果、図8(b)に示すように、検知トランジスタT2、T4が共にオフ状態からオン状態に切り替わる。
これによりノードNd2は急速に固定電位Vofsまで下がり、ノードNd1も急速に固定電位Vssまで下がる。つまりドライブトランジスタT5のゲート電圧はVofs、ソース電圧はVssという値に充電される。上記のように、Vss<Vofs−Vthに設定されている為、ドライブトランジスタT5はオン状態を維持し、ドレイン電流Ids2が流れる。
そしてこのときドライブトランジスタT5のゲート・ソース間電圧Vgsは、Vofs−Vssという値をとり、それに応じた電流Ids2が、図8(b)の破線で示すように、電源Vcc側から固定電位Vss側に流れることになる。
また、有機EL素子1を非発光とするために、上述のように有機EL素子1にかかる電圧Vel(=ノードNd1電位)が、有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和より小さくなるように固定電位Vofs、Vssの電圧値が設定されているため、有機EL素子1には電流は流れず、従って、非発光状態になる。
なお、この時点tm11となった後、検知トランジスタT2、T4はどちらが先にオンしてもよい。
これによりノードNd2は急速に固定電位Vofsまで下がり、ノードNd1も急速に固定電位Vssまで下がる。つまりドライブトランジスタT5のゲート電圧はVofs、ソース電圧はVssという値に充電される。上記のように、Vss<Vofs−Vthに設定されている為、ドライブトランジスタT5はオン状態を維持し、ドレイン電流Ids2が流れる。
そしてこのときドライブトランジスタT5のゲート・ソース間電圧Vgsは、Vofs−Vssという値をとり、それに応じた電流Ids2が、図8(b)の破線で示すように、電源Vcc側から固定電位Vss側に流れることになる。
また、有機EL素子1を非発光とするために、上述のように有機EL素子1にかかる電圧Vel(=ノードNd1電位)が、有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和より小さくなるように固定電位Vofs、Vssの電圧値が設定されているため、有機EL素子1には電流は流れず、従って、非発光状態になる。
なお、この時点tm11となった後、検知トランジスタT2、T4はどちらが先にオンしてもよい。
時点tm12では、ブートストラップ機能のための閾値検出動作が開始される。このため走査線AZL1がハイレベルからローレベルに戻され図8(c)のように検知トランジスタT4がオフ状態とされる。
そして有機EL素子1の等価回路はダイオードと容量で表されるため、Vel≦Vcat+Vthel(有機EL素子1のリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は保持容量C1と有機EL素子1の容量Celを充電するために使われる。
このときドライブトランジスタT5を流れるドレイン電流の電流路が遮断される為、有機EL素子1にかかる電圧Vel(=ノードNd1電位)は上記参考例と同様図6(d)のように、時間と共に上昇してゆく。
一定時間経過後、ドライブトランジスタT5のゲート・ソース間電圧Vgsは閾値電圧Vthをとる。このとき有機EL素子1にかかる電圧Vel=Vofs−Vth≦Vcat+Vthelとなっている。
このときに、ノードNd1とノードNd2の間に現われた電位差Vth(即ちドライブトランジスタT5の閾値電圧)は保持容量C1に保持されることになる。つまり上記参考例と同様に、閾値検出動作として、検知トランジスタT2,T4及びスイッチングトランジスタT3が走査線AZL2,AZL1及びDSLによってそれぞれ適切なタイミングで選択されて動作することで、ドライブトランジスタT5の閾値電圧Vthを検知し、これを保持容量C1に保持する。
そして有機EL素子1の等価回路はダイオードと容量で表されるため、Vel≦Vcat+Vthel(有機EL素子1のリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は保持容量C1と有機EL素子1の容量Celを充電するために使われる。
このときドライブトランジスタT5を流れるドレイン電流の電流路が遮断される為、有機EL素子1にかかる電圧Vel(=ノードNd1電位)は上記参考例と同様図6(d)のように、時間と共に上昇してゆく。
一定時間経過後、ドライブトランジスタT5のゲート・ソース間電圧Vgsは閾値電圧Vthをとる。このとき有機EL素子1にかかる電圧Vel=Vofs−Vth≦Vcat+Vthelとなっている。
このときに、ノードNd1とノードNd2の間に現われた電位差Vth(即ちドライブトランジスタT5の閾値電圧)は保持容量C1に保持されることになる。つまり上記参考例と同様に、閾値検出動作として、検知トランジスタT2,T4及びスイッチングトランジスタT3が走査線AZL2,AZL1及びDSLによってそれぞれ適切なタイミングで選択されて動作することで、ドライブトランジスタT5の閾値電圧Vthを検知し、これを保持容量C1に保持する。
この図7の実施の形態の動作では、時点tm13において、走査線DSLがローレベルとされ、図8(d)のようにスイッチングトランジスタT3がオフとされる。これによって電流が流れなくなり、この時点で閾値検出動作が終了される。
その後、時点tm14で走査線AZL2がローレベルとされ、図9(a)のように検知トランジスタT2がオフとされる。
その後、時点tm14で走査線AZL2がローレベルとされ、図9(a)のように検知トランジスタT2がオフとされる。
次に時点tm15では、走査線WSLがハイレベルとされ、図9(b)のようにサンプリングトランジスタT1がオンとされて信号線DTLからの信号電圧Vsigの保持容量C1への書込が行われる。これによりドライブトランジスタT5のゲート電圧が信号線DTLからの信号電圧Vsigとされる。
このとき、ドライブトランジスタT5のゲート・ソース間電圧Vgsは保持容量C1、有機EL素子1の寄生容量Cel、ドライブトランジスタT5の寄生容量C2によって上述した式2のように決定される。
ただし、寄生容量Celは容量C1、C2に比べて大きいために、ドライブトランジスタT5のゲート・ソース間電圧Vgsは、ほぼVsig+Vthとなる。
このとき、ドライブトランジスタT5のゲート・ソース間電圧Vgsは保持容量C1、有機EL素子1の寄生容量Cel、ドライブトランジスタT5の寄生容量C2によって上述した式2のように決定される。
ただし、寄生容量Celは容量C1、C2に比べて大きいために、ドライブトランジスタT5のゲート・ソース間電圧Vgsは、ほぼVsig+Vthとなる。
信号線DTLからの信号電圧Vsigの書込が終了した時点tm16の後に、時点tm17で走査線DSLがハイレベルとされ、図9(c)のようにスイッチングトランジスタT3がオンとされることで、ドライブトランジスタT5のドレイン電圧が電源電圧まで上昇される。
保持容量C1の作用によりドライブトランジスタT5のゲート・ソース間電圧Vgsは一定であるので、ドライブトランジスタT5は一定電流Ids3を有機EL素子1に流し、ノードNd1の電位は有機EL素子1に電流が流れる電圧まで上昇し、これにより有機EL素子1は発光する。つまり今回のフレームにおける発光期間が開始される。
保持容量C1の作用によりドライブトランジスタT5のゲート・ソース間電圧Vgsは一定であるので、ドライブトランジスタT5は一定電流Ids3を有機EL素子1に流し、ノードNd1の電位は有機EL素子1に電流が流れる電圧まで上昇し、これにより有機EL素子1は発光する。つまり今回のフレームにおける発光期間が開始される。
この実施の形態の動作でも、有機EL素子1のI−V特性は変化は補償される。つまりドライブトランジスタT5のゲート・ソース間電圧Vgsは一定値に保たれているので有機EL素子1に流れる電流は変化しない。よって有機EL素子1のI−V特性が劣化しても、一定電流Idsが常に流れ続け、有機EL素子1の輝度が変化することはない。
さらに本実施の形態の動作として、上記参考例と異なる点は、時点tm13で、スイッチングトランジスタT3をオフすることで閾値検出動作を終了させ、その後に時点tm14で検知トランジスタT2をオフすることにある。
つまり、閾値検出動作は、時点tm12で検知トランジスタT4がオフとされることで開始され、時点tm13でスイッチングトランジスタT3をオフすることで終了される。
スイッチングトランジスタT3をオフする際、検知トランジスタT2はオンしたままであるので、ドライブトランジスタT5のゲート電圧は一定値Vofsに保持されたままである。
またスイッチングトランジスタT3を先にオフするために、ドライブトランジスタT5のゲート・ソース間電圧Vgsは一定値だが、ドレインはフローティング状態となり電流の供給源がないため電流は流れない。
従って図7に示すように、ゲート電圧(Nd2)及びソース電圧(Nd1)は、時点tm13からtm15まで、変動することはなくなり、ドライブトランジスタT5のゲート電圧をVofsとしたまま時点tm15からの書き込み動作を行うことができるため、正常に閾値キャンセル動作を行うことができるものとなる。
より詳しく言えば、時点tm13で閾値検出動作が終了された後、ゲート電圧(Nd2)とともにソース電圧(Nd1)が上昇し、有機EL素子1の閾値電圧Vthelを越えて電流が流れてしまうことがなく、これによって非発光期間で発光してしまったり、ゲート・ソース間電圧VgsにドライブトランジスタTdの閾値電圧Vthが反映されていない状態となることは解消される。
また閾値検出動作終了後にドライブトランジスタT5の駆動能力の差によって電流量がばらつくことも、本例の場合、そもそも時点tm13以降、ドライブトランジスタT5が電源電圧Vccから切り離されるため、発生しない。
このため、閾値電圧の変動キャンセル機能は適正に機能し、また画質劣化、階調つぶれのない表示画質を得ることができる。
そして、ドライブトランジスタT5にnチャネルTFTを使用した本例のソースフォロワーとしての画素回路10において、適正に閾値電圧の変動及び有機EL素子1の経時劣化の補償が実現できることで、画素回路10のトランジスタを全てnチャネル化することに問題が無くなり、一般的なアモルファスシリコンのプロセスを導入することが可能となるため、低コスト化が実現できる。
さらに本実施の形態の動作によれば、閾値検出期間を短くすることができ、画質劣化なしに高輝度を得ることも可能である。
さらに本実施の形態の動作として、上記参考例と異なる点は、時点tm13で、スイッチングトランジスタT3をオフすることで閾値検出動作を終了させ、その後に時点tm14で検知トランジスタT2をオフすることにある。
つまり、閾値検出動作は、時点tm12で検知トランジスタT4がオフとされることで開始され、時点tm13でスイッチングトランジスタT3をオフすることで終了される。
スイッチングトランジスタT3をオフする際、検知トランジスタT2はオンしたままであるので、ドライブトランジスタT5のゲート電圧は一定値Vofsに保持されたままである。
またスイッチングトランジスタT3を先にオフするために、ドライブトランジスタT5のゲート・ソース間電圧Vgsは一定値だが、ドレインはフローティング状態となり電流の供給源がないため電流は流れない。
従って図7に示すように、ゲート電圧(Nd2)及びソース電圧(Nd1)は、時点tm13からtm15まで、変動することはなくなり、ドライブトランジスタT5のゲート電圧をVofsとしたまま時点tm15からの書き込み動作を行うことができるため、正常に閾値キャンセル動作を行うことができるものとなる。
より詳しく言えば、時点tm13で閾値検出動作が終了された後、ゲート電圧(Nd2)とともにソース電圧(Nd1)が上昇し、有機EL素子1の閾値電圧Vthelを越えて電流が流れてしまうことがなく、これによって非発光期間で発光してしまったり、ゲート・ソース間電圧VgsにドライブトランジスタTdの閾値電圧Vthが反映されていない状態となることは解消される。
また閾値検出動作終了後にドライブトランジスタT5の駆動能力の差によって電流量がばらつくことも、本例の場合、そもそも時点tm13以降、ドライブトランジスタT5が電源電圧Vccから切り離されるため、発生しない。
このため、閾値電圧の変動キャンセル機能は適正に機能し、また画質劣化、階調つぶれのない表示画質を得ることができる。
そして、ドライブトランジスタT5にnチャネルTFTを使用した本例のソースフォロワーとしての画素回路10において、適正に閾値電圧の変動及び有機EL素子1の経時劣化の補償が実現できることで、画素回路10のトランジスタを全てnチャネル化することに問題が無くなり、一般的なアモルファスシリコンのプロセスを導入することが可能となるため、低コスト化が実現できる。
さらに本実施の形態の動作によれば、閾値検出期間を短くすることができ、画質劣化なしに高輝度を得ることも可能である。
1 有機EL素子、10 画素回路、11 水平セレクタ、12 ドライブスキャナ、13 ライトスキャナ、14 第1AZスキャナ、15 第2AZスキャナ、C1 保持容量、T1 サンプリングトランジスタ、T2,T4 検知トランジスタ、T3 スイッチングトランジスタ
Claims (6)
- 信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置されて成る表示装置であって、
各画素回路は、有機エレクトロルミネッセンス素子と、保持容量と、サンプリングトランジスタ、ドライブトランジスタ、第1,第2の検知トランジスタ、及びスイッチングトランジスタからなる5個のnチャネル薄膜トランジスタとを備え、
上記ドライブトランジスタのソースとゲートとの間に上記保持容量が接続され、
上記ドライブトランジスタのソースと所定のカソード電位との間に上記有機エレクトロルミネッセンス素子が接続され、
上記ドライブトランジスタのソースと第1の固定電位との間に上記第1の検知トランジスタが接続され、
上記ドライブトランジスタのゲートと第2の固定電位との間に上記第2の検知トランジスタが接続され、
上記ドライブトランジスタのゲートと上記信号線との間に上記サンプリングトランジスタが接続され、
上記ドライブトランジスタのドレインと所定の電源電位との間に上記スイッチングトランジスタが接続され、
上記サンプリングトランジスタ、上記第1,第2の検知トランジスタ、及び上記スイッチングトランジスタは、それぞれ対応する走査線によって導通制御されるように構成されているとともに、
上記有機エレクトロルミネッセンス素子の1発光サイクルにおいて、
上記サンプリングトランジスタのみが導通されることで、上記信号線からの入力信号がサンプリングされて上記保持容量に保持され、
上記スイッチングトランジスタが導通されることで上記電源電位から上記ドライブトランジスタに電流が供給されて、上記ドライブトランジスタは、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動し、
上記ドライブトランジスタが上記有機エレクトロルミネッセンス素子を発光駆動しているときに、上記第1の検知トランジスタが導通されることで、上記有機エレクトロルミネッセンス素子が非発光とされ、
上記第2の検知トランジスタが導通され、また上記有機エレクトロルミネッセンス素子が非発光とされた後に上記第1の検知トランジスタが非導通とされることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作が開始され、
上記スイッチングトランジスタが非導通とされることで、上記閾値検出動作が終了されることを特徴とする表示装置。 - 上記第1の固定電位は、上記有機エレクトロルミネッセンス素子の閾値電圧と、上記カソード電位の和より小さく設定されていることで、上記第1の検知トランジスタの導通により、上記有機エレクトロルミネッセンス素子の非発光期間が得られることを特徴とする請求項1に記載の表示装置。
- 上記第1の固定電位は負電源電位であることを特徴とする請求項2に記載の表示装置。
- 上記第2の固定電位は、上記ドライブトランジスタの閾値電圧と、上記有機エレクトロルミネッセンス素子の閾値電圧と、上記カソード電圧の和よりも小さく設定されていることで、上記第1の検知トランジスタが非導通とされた後において、上記有機エレクトロルミネッセンス素子の非発光期間が得られることを特徴とする請求項1に記載の表示装置。
- 上記第2の固定電位はグランド電位であることを特徴とする請求項4に記載の表示装置。
- 信号線と所要数の走査線が交差する部分に形成される画素回路がマトリクス状に配置され、上記各画素回路は、有機エレクトロルミネッセンス素子と、保持容量と、サンプリングトランジスタ、ドライブトランジスタ、第1,第2の検知トランジスタ、及びスイッチングトランジスタからなる5個のnチャネル薄膜トランジスタとを備え、
上記ドライブトランジスタのソースとゲートとの間に上記保持容量が接続され、
上記ドライブトランジスタのソースと所定のカソード電位との間に上記有機エレクトロルミネッセンス素子が接続され、
上記ドライブトランジスタのソースと第1の固定電位との間に上記第1の検知トランジスタが接続され、
上記ドライブトランジスタのゲートと第2の固定電位との間に上記第2の検知トランジスタが接続され、
上記ドライブトランジスタのゲートと上記信号線との間に上記サンプリングトランジスタが接続され、
上記ドライブトランジスタのドレインと所定の電源電位との間に上記スイッチングトランジスタが接続され、
上記サンプリングトランジスタ、上記第1,第2の検知トランジスタ、及び上記スイッチングトランジスタは、それぞれ対応する走査線によって導通制御されるように構成されている表示装置の表示方法として、
上記サンプリングトランジスタのみを導通させることで、上記信号線からの入力信号をサンプリングし上記保持容量に保持するサンプリングステップと、
上記スイッチングトランジスタを導通させることで上記電源電位から上記ドライブトランジスタに電流を供給し、上記ドライブトランジスタは、上記保持容量に保持された信号電位に応じた電流を上記有機エレクトロルミネッセンス素子に供給して発光駆動する発光駆動ステップと、
上記ドライブトランジスタが上記有機エレクトロルミネッセンス素子を発光駆動しているときに、上記第1の検知トランジスタを導通させ、上記有機エレクトロルミネッセンス素子を非発光とする発光停止ステップと、
上記第2の検知トランジスタを導通し、また上記有機エレクトロルミネッセンス素子が非発光とされた後に上記第1の検知トランジスタを非導通とすることで、上記ドライブトランジスタの閾値電圧を検知し、その検知した電位を上記保持容量に保持する閾値検出動作を開始する閾値検出開始ステップと、
上記スイッチングトランジスタを非導通とすることで、上記閾値検出動作を終了させる閾値検出終了ステップと、
が上記有機エレクトロルミネッセンス素子の1発光サイクルに実行されることを特徴とする表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040093A JP2006227238A (ja) | 2005-02-17 | 2005-02-17 | 表示装置、表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040093A JP2006227238A (ja) | 2005-02-17 | 2005-02-17 | 表示装置、表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006227238A true JP2006227238A (ja) | 2006-08-31 |
Family
ID=36988667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005040093A Pending JP2006227238A (ja) | 2005-02-17 | 2005-02-17 | 表示装置、表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006227238A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006227237A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
JP2006227239A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
JP2008203657A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP2009109619A (ja) * | 2007-10-29 | 2009-05-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009204881A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 |
US7671826B2 (en) | 2005-12-02 | 2010-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US7808008B2 (en) | 2007-06-29 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2015052789A (ja) * | 2008-11-07 | 2015-03-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2015125199A1 (ja) * | 2014-02-19 | 2015-08-27 | 株式会社Joled | 表示装置およびその駆動方法 |
WO2016146053A1 (zh) * | 2015-03-19 | 2016-09-22 | 北京大学深圳研究生院 | 显示装置及其像素电路和驱动方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003186437A (ja) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | 表示装置 |
JP2003271095A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 電流制御素子の駆動回路及び画像表示装置 |
JP2004361640A (ja) * | 2003-06-04 | 2004-12-24 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
JP2005004173A (ja) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | 電気光学装置およびその駆動装置 |
JP2006215275A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 表示装置 |
JP2006227237A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
JP2006227239A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
JP4103850B2 (ja) * | 2004-06-02 | 2008-06-18 | ソニー株式会社 | 画素回路及、アクティブマトリクス装置及び表示装置 |
-
2005
- 2005-02-17 JP JP2005040093A patent/JP2006227238A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003186437A (ja) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | 表示装置 |
JP2003271095A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 電流制御素子の駆動回路及び画像表示装置 |
JP2005004173A (ja) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | 電気光学装置およびその駆動装置 |
JP2004361640A (ja) * | 2003-06-04 | 2004-12-24 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
JP4103850B2 (ja) * | 2004-06-02 | 2008-06-18 | ソニー株式会社 | 画素回路及、アクティブマトリクス装置及び表示装置 |
JP2006215275A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 表示装置 |
JP2006227237A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
JP2006227239A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006227239A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
JP2006227237A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
US11417720B2 (en) | 2005-12-02 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including n-channel transistor including polysilicon |
US9997584B2 (en) | 2005-12-02 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9276037B2 (en) | 2005-12-02 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US7671826B2 (en) | 2005-12-02 | 2010-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8264430B2 (en) | 2005-12-02 | 2012-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8717261B2 (en) | 2005-12-02 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
TWI397039B (zh) * | 2007-02-21 | 2013-05-21 | Sony Corp | Display device and its driving method and electronic machine |
JP2008203657A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
US7808008B2 (en) | 2007-06-29 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8816359B2 (en) | 2007-06-29 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8338835B2 (en) | 2007-06-29 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
JP2009109619A (ja) * | 2007-10-29 | 2009-05-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
US8982018B2 (en) | 2008-02-28 | 2015-03-17 | Sony Corporation | EL display panel module, EL display panel, integrated circuit device, electronic apparatus and driving controlling method |
US8384626B2 (en) | 2008-02-28 | 2013-02-26 | Sony Corporation | EL display panel module, EL display panel, integrated circuit device, electronic apparatus and driving controlling method |
JP2009204881A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 |
JP2015052789A (ja) * | 2008-11-07 | 2015-03-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9847396B2 (en) | 2008-11-07 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9293545B2 (en) | 2008-11-07 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10411102B2 (en) | 2008-11-07 | 2019-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10665684B2 (en) | 2008-11-07 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11239332B2 (en) | 2008-11-07 | 2022-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JPWO2015125199A1 (ja) * | 2014-02-19 | 2017-03-30 | 株式会社Joled | 表示装置およびその駆動方法 |
US9892667B2 (en) | 2014-02-19 | 2018-02-13 | Joled Inc. | Display device and method for driving same |
WO2015125199A1 (ja) * | 2014-02-19 | 2015-08-27 | 株式会社Joled | 表示装置およびその駆動方法 |
WO2016146053A1 (zh) * | 2015-03-19 | 2016-09-22 | 北京大学深圳研究生院 | 显示装置及其像素电路和驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11183119B2 (en) | Display apparatus including pixel circuit with transistors connected to different control lines | |
JP4103850B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
JP2006227238A (ja) | 表示装置、表示方法 | |
JP2006215275A (ja) | 表示装置 | |
JP4103851B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP2006227237A (ja) | 表示装置、表示方法 | |
JP2007140318A (ja) | 画素回路 | |
JP2007148129A (ja) | 表示装置及びその駆動方法 | |
JP4929891B2 (ja) | 表示装置 | |
JP2007108378A (ja) | 表示装置の駆動方法および表示装置 | |
JP2007148128A (ja) | 画素回路 | |
JP2006243526A (ja) | 表示装置、画素駆動方法 | |
JP4831392B2 (ja) | 画素回路及び表示装置 | |
JP2006227239A (ja) | 表示装置、表示方法 | |
JP4552108B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2006243525A (ja) | 表示装置 | |
JP2008026468A (ja) | 画像表示装置 | |
JP2007034001A (ja) | 表示装置 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP5477004B2 (ja) | 表示装置、表示駆動方法 | |
JP2008250348A (ja) | 画素回路及びその駆動方法 | |
JP2008146090A (ja) | 画素回路及びその駆動方法 | |
JP2008146091A (ja) | 画素回路及びその駆動方法 | |
JP2011141346A (ja) | 表示装置、表示駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |