JP5477004B2 - 表示装置、表示駆動方法 - Google Patents
表示装置、表示駆動方法 Download PDFInfo
- Publication number
- JP5477004B2 JP5477004B2 JP2010005964A JP2010005964A JP5477004B2 JP 5477004 B2 JP5477004 B2 JP 5477004B2 JP 2010005964 A JP2010005964 A JP 2010005964A JP 2010005964 A JP2010005964 A JP 2010005964A JP 5477004 B2 JP5477004 B2 JP 5477004B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- threshold
- gate
- threshold correction
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000012937 correction Methods 0.000 claims description 158
- 238000005070 sampling Methods 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 12
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 12
- 241000750042 Vini Species 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Description
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献1のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機EL素子を用いた表示装置として、高周波数化、倍速駆動などの高速化にも好適な画素回路動作を実現することを目的とする。
上記プリブートストラップは、上記書込スキャナが上記最初の閾値補正のために上記走査パルスによって上記サンプリングトランジスタを導通させる直前の上記所定期間、上記駆動制御スキャナが上記駆動電圧の印加を行うことで実行される。
そこで、1回目の閾値補正動作の開始前にプリブートストラップを実行させる。これにより、ソース電圧を或る程度上昇させ、1回目の閾値補正のときに、駆動トランジスタのゲート・ソース間電圧を適度に小さくする。すると、次の休止期間のブートストラップ量を抑えることができ、過大なブートストラップによる閾値補正動作の破綻を防止できる。
[1.表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作:分割閾値補正]
[3.実施の形態の画素回路動作]
図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWS、電源パルスDSのタイミングを設定する。
本実施の形態では、水平セレクタ11は、各信号線に対し、信号線電圧として、閾値補正基準電圧Vofsと映像信号電圧Vsigを供給する。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
ここで、本発明の理解のため、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、閾値補正基準電圧Vofs及び映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図3には、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3には、図2に示したノードND1、ND2の電圧として、駆動トランジスタTdのゲート電圧Vgとソース電圧Vsの変化を示している。
この時点tsに至る前(期間LT0)は、前フレームの発光が行われている。期間LT0の等価回路を図5(a)に示す。
即ち、有機EL素子1の発光状態は、電源パルスDSが駆動電圧Vccであり、サンプリングトランジスタTsがオフした状態である。この時、駆動トランジスタTdは飽和領域で動作するように設定されているため、有機EL素子1に流れる電流Ids’は駆動トランジスタTdのゲート・ソース間電圧Vgsに応じて、上述した式1に示される値となる。
まず電源パルスDS=初期電位Viniとされる。図5(b)に期間LT1の等価回路を示す。
このとき、初期電位Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電位Viniに充電される。
即ち期間LT2a,LT2bでは、信号線DTLの電位が閾値補正基準電圧Vofsとなった時に、走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsとなる。
駆動トランジスタTdのゲート・ソース間電圧Vgs=Vofs−Viniとなる。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電位Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
まず期間LT3aとして1回目の閾値補正(Vth補正)が行われる。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、またドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。等価回路を図6(b)に示すが、この場合、有機EL素子1のアノード(ノードND2)が駆動トランジスタTdのソースとなり電流が流れる。このため、駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
有機EL素子1のアノード電位(ノードND2の電位)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。有機EL素子1のアノード電位がVcat+Vthel以下である限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためノードND2の電位(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
しかし、ゲートノードを閾値補正基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
さらに閾値補正動作を休止する。なお、2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT3cで3回目の閾値補正を行い、さらに休止を経て、期間LT3dで4回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
この時、ソース電位(ノードND2:有機EL素子1のアノード電位)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
この図3の場合では、4回目の閾値補正の期間LT3dの後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスWSがHレベルとなる期間LT4として、サンプリングトランジスタTsがオンしてから、駆動トランジスタTdのソース電圧Vsは上昇し、サンプリングトランジスタTsがオフしたときには、ソース電圧Vsは移動度μを反映した電圧Vs0となる。駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり(Vgs=Vsig−Vs0)、一定時間経過後に完全に移動度を補正する電圧となる。
即ち走査パルスWSをLレベルとしてサンプリングトランジスタTsをオフして書き込みが終了し、有機EL素子1を発光させる。この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
閾値補正動作によって、各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=閾値補正基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
図4に示す1回目の閾値補正期間LT3aは、その期間長が短いため、ソース電圧Vsの上昇が比較的少なかったとする。
すると、期間LT3aの終了時点で、ゲート・ソース間電圧Vgsは、まだ比較的大きな状態となる。
ここで、閾値補正動作の休止期間に入るが、このときのブートストラップ量は、駆動トランジスタTdのゲート・ソース間電圧Vgs及び移動度μによるものとなる。つまり、ゲート・ソース間電圧Vgsが高いほど、また移動度μが大きいほど、ブートストラップの速度が速くなり、休止期間のブートストラップ量(つまりソース電圧Vs及びゲート電圧Vgの上昇)は大きくなる。
そして休止期間を終え、期間LT3bで2回目の閾値補正が開始されるとき、ゲート電圧Vgは閾値補正基準電圧Vofsに戻される。しかし直前の休止期間のブートストラップによるソース電圧Vs上昇が過大であると、図のように、ゲート・ソース間電圧Vgsが閾値電圧Vth以下となってしまうことがある。過大な上昇とは、2回目以降の閾値補正動作時に、ソース電圧VsがVofs−Vthより高くなってしまうような上昇となる場合である。
閾値補正は、上述のように、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthとする動作である。従って閾値補正動作が完了する前に、ゲート・ソース間電圧が閾値電圧Vth以下となってしまうと、正常に閾値補正ができなくなり、閾値補正が破綻する。その結果、図4のように、ゲート・ソース間電圧Vgsが閾値電圧Vthとはなっていない状態で、信号書込、移動度補正、発光の各動作に移っていくが、閾値補正されないまま発光することになる。このため画質の低下を招く。
本実施の形態では、このような閾値補正の破綻を防止するため、図8のような駆動タイミングで画素回路10を動作させる。
これは、分割閾値補正における最初の閾値補正の開始の直前の所定期間(期間LT5)、駆動トランジスタTdのソース電圧Vs及びゲート電圧Vgを上昇させるプリブートストラップ(以下、「プリブート」という)を実行するものである。
なお、水平セレクタ11による信号線DTLの駆動(信号線電圧)、及びライトスキャナ13による走査パルスWSは、図3と同様である。
この図8の場合、ドライブスキャナ12よる電源パルスDSが駆動電圧Vccとされるタイミングが図3と異なる。
この時点tsに至る前(期間LT0)は、前フレームの発光が行われている(図3の場合と同様:等価回路は図5(a))。
まず電源パルスDS=初期電位Viniとされる。このとき、初期電位Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電位Viniに充電される。等価回路は図5(b)となる。
即ち期間LT2a,LT2bでは、信号線DTLの電位が閾値補正基準電圧Vofsとなった時に、走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsとなる。従って駆動トランジスタTdのゲート・ソース間電圧Vgsは、Vofs−Viniとなる(図6(a)参照)。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電位Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
即ち、走査パルスWSが立ち上げられる前に、ドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。等価回路を図9に示す。このとき、ノードND2側が駆動トランジスタTdのソースとなる。そしてゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図8に示すようにゲート電圧Vg、ソース電圧Vsは上昇する。
まず期間LT3aとして1回目の閾値補正(Vth補正)が行われる。
この場合、すでにドライブスキャナ12が電源パルスDSを駆動電圧Vccとしているため、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、サンプリングトランジスタTsをオンすることで、閾値補正が開始される。(等価回路は図6(b)参照)
そして引き続き駆動トランジスタTdのゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れる。
このため、駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
有機EL素子1のアノード電位(ノードND2の電位)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。このためノードND2の電位(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
そして続く休止期間では、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
但し、1回目の閾値補正の終了時は、その直前プリブートによりソース電圧Vsが或る程度上昇された後に行われているため、期間LT3aとしての閾値補正期間長が短くても、ゲート・ソース間電圧Vgsは、閾値電圧Vth以上において適度に小さくなる。
このため1回目の閾値補正後の休止期間ではブートストラップ量は比較的抑えられる。
さらに閾値補正動作を休止する。なお、2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間よりさらに小さくなる。
また期間LT3cで3回目の閾値補正を行い、さらに休止を経て、期間LT3dで4回目の閾値補正を行う。
そして4回の閾値補正によって最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。つまり、ゲート・ソース間電圧Vgsが閾値電圧Vthに達するように4回の総合的な閾値補正時間が設定されている。
駆動トランジスタTdのゲート電位は映像信号電圧Vsigの電位となるが、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。そして駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
即ち、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。これによって、走査パルスWSがHレベルとなる期間LT4として、サンプリングトランジスタTsがオンしてから、駆動トランジスタTdのソース電圧Vsは上昇し、サンプリングトランジスタTsがオフしたときには、ソース電圧Vsは移動度μを反映した電圧Vs0となる。駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度μを反映して小さくなり(Vgs=Vsig−Vs0)、一定時間経過後に完全に移動度μを補正する電圧となる。
即ち走査パルスWSをLレベルとしてサンプリングトランジスタTsをオフして書き込みが終了し、有機EL素子1を発光させる。(等価回路は図7(b)参照)
この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
プリブートは、走査パルスWSによってサンプリングトランジスタTsをオンする前に、ドライブスキャナ12が電源パルスDS=駆動電圧Vccとすることで行われる。
このため、閾値補正期間LT3aが時間的に短いものであっても、1回目の閾値補正の終了時点で、ゲート・ソース間電圧Vgsは適度に小さくなっている。これにより、仮に駆動トランジスタTdが移動度μが高いものであったとしても、1回目の閾値補正後の休止期間のブートストラップ量が抑えられることになる。
結果として、ブートストラップ量が過大で、ソース電圧Vsの上昇が過大となり、2回目以降の閾値補正を行う際に、ゲート・ソース間電圧Vgsが閾値電圧Vth以下となってしまうことを防止できる。
このことから、閾値補正動作が破綻する可能性のある画素回路10ほど、休止期間のブートストラップ量を抑えることができることとなり、閾値補正動作の破綻を防止することができる。
上記例では1発光サイクル内に4回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば2回、3回、5回以上という例もある。
また、プリブート期間LT6としての所定期間長は、閾値補正回数や各電圧設定に応じて、閾値補正動作が破綻しない範囲で決定されればよい。プリブート期間が長すぎれば、逆にソース電圧VsがVofs−Vth以上となって閾値補正動作の破綻が生ずることがあるため、そのような長すぎる期間長とならないようにプリブートの期間長を設定すべきことは言うまでもない。
Claims (3)
- 発光素子と、
ゲート・ソース間電圧に応じた電流印加を上記発光素子に対して行うように構成された駆動トランジスタと、
上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを含む電圧を保持し、上記駆動トランジスタのゲート・ソース間に印加するように構成された保持容量と、
導通されることで信号線電圧を上記保持容量に入力するように構成されたサンプリングトランジスタと、
を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電流の供給を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナであって、各画素回路の1発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させる書込スキャナと、
を備え、
上記複数回の閾値補正における最初の閾値補正の開始の直前の所定期間、上記駆動トランジスタのソース電圧及びゲート電圧を上昇させてゲート・ソース間電圧が上記閾値電圧より高い状態を保つプリブートストラップを実行する
表示装置。 - 上記プリブートストラップは、上記書込スキャナが上記最初の閾値補正のために上記走査パルスによって上記サンプリングトランジスタを導通させる直前の上記所定期間、上記駆動制御スキャナが駆動電圧の印加を行うことで実行される請求項1に記載の表示装置。
- 発光素子と、
ゲート・ソース間電圧に応じた電流印加を上記発光素子に対して行うように構成された駆動トランジスタと、
上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを含む電圧を保持し、上記駆動トランジスタのゲート・ソース間に印加するように構成された保持容量と、
導通されることで信号線電圧を上記保持容量に入力するように構成されたサンプリングトランジスタと、
を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電流の供給を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備えた表示装置の表示駆動方法として、
上記書込スキャナが、各画素回路の1発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、
上記複数回の閾値補正における最初の閾値補正の開始の直前の所定期間、上記駆動トランジスタのソース電圧及びゲート電圧を上昇させてゲート・ソース間電圧が上記閾値電圧より高い状態を保つプリブートストラップを実行する表示駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010005964A JP5477004B2 (ja) | 2010-01-14 | 2010-01-14 | 表示装置、表示駆動方法 |
US12/985,386 US8654042B2 (en) | 2010-01-14 | 2011-01-06 | Display apparatus and display driving method |
CN2011100026563A CN102129835B (zh) | 2010-01-14 | 2011-01-07 | 显示装置及显示驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010005964A JP5477004B2 (ja) | 2010-01-14 | 2010-01-14 | 表示装置、表示駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011145480A JP2011145480A (ja) | 2011-07-28 |
JP2011145480A5 JP2011145480A5 (ja) | 2013-01-17 |
JP5477004B2 true JP5477004B2 (ja) | 2014-04-23 |
Family
ID=44258195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010005964A Active JP5477004B2 (ja) | 2010-01-14 | 2010-01-14 | 表示装置、表示駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8654042B2 (ja) |
JP (1) | JP5477004B2 (ja) |
CN (1) | CN102129835B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101952936B1 (ko) | 2012-05-23 | 2019-02-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3956347B2 (ja) | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ装置 |
JP3613253B2 (ja) | 2002-03-14 | 2005-01-26 | 日本電気株式会社 | 電流制御素子の駆動回路及び画像表示装置 |
WO2003075256A1 (fr) * | 2002-03-05 | 2003-09-12 | Nec Corporation | Affichage d'image et procede de commande |
JP5245195B2 (ja) | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
JP4203773B2 (ja) * | 2006-08-01 | 2009-01-07 | ソニー株式会社 | 表示装置 |
JP2008164796A (ja) * | 2006-12-27 | 2008-07-17 | Sony Corp | 画素回路および表示装置とその駆動方法 |
KR101517110B1 (ko) * | 2007-11-14 | 2015-05-04 | 소니 주식회사 | 표시장치 및 그 구동 방법과 전자기기 |
JP5287111B2 (ja) * | 2007-11-14 | 2013-09-11 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP5119889B2 (ja) * | 2007-11-26 | 2013-01-16 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP2009157019A (ja) * | 2007-12-26 | 2009-07-16 | Sony Corp | 表示装置と電子機器 |
JP4816653B2 (ja) * | 2008-02-04 | 2011-11-16 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP5146090B2 (ja) * | 2008-05-08 | 2013-02-20 | ソニー株式会社 | El表示パネル、電子機器及びel表示パネルの駆動方法 |
JP4640449B2 (ja) * | 2008-06-02 | 2011-03-02 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
-
2010
- 2010-01-14 JP JP2010005964A patent/JP5477004B2/ja active Active
-
2011
- 2011-01-06 US US12/985,386 patent/US8654042B2/en active Active
- 2011-01-07 CN CN2011100026563A patent/CN102129835B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102129835B (zh) | 2013-11-06 |
CN102129835A (zh) | 2011-07-20 |
JP2011145480A (ja) | 2011-07-28 |
US8654042B2 (en) | 2014-02-18 |
US20110169804A1 (en) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9336711B2 (en) | Display device and display driving method | |
JP2010008521A (ja) | 表示装置 | |
JP2006215275A (ja) | 表示装置 | |
JP2006317696A (ja) | 画素回路および表示装置、並びに画素回路の制御方法 | |
JP2006227237A (ja) | 表示装置、表示方法 | |
JP2006227238A (ja) | 表示装置、表示方法 | |
JP2010002498A (ja) | パネルおよび駆動制御方法 | |
KR101641381B1 (ko) | 표시 장치 및 표시 구동 방법 | |
JP2010266493A (ja) | 画素回路の駆動方法、表示装置 | |
JP2006227239A (ja) | 表示装置、表示方法 | |
US9711082B2 (en) | Display apparatus and display drive method | |
JP5593880B2 (ja) | 表示装置、画素回路、表示駆動方法 | |
JP2006243525A (ja) | 表示装置 | |
JP2010048866A (ja) | 表示装置、表示駆動方法 | |
JP2011145481A (ja) | 表示装置、表示駆動方法 | |
JP5477004B2 (ja) | 表示装置、表示駆動方法 | |
JP2011209370A (ja) | 表示装置、表示駆動方法 | |
US20100045654A1 (en) | Display device and display drive method | |
JP5531821B2 (ja) | 表示装置、表示駆動方法 | |
JP2011145328A (ja) | 表示装置、表示駆動方法 | |
JP2011118084A (ja) | 表示装置、表示駆動方法 | |
JP2011191620A (ja) | 表示装置、表示駆動方法 | |
JP2011141346A (ja) | 表示装置、表示駆動方法 | |
JP2011118086A (ja) | 表示装置、表示駆動方法 | |
JP2009075408A (ja) | 表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5477004 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |