KR101952936B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101952936B1
KR101952936B1 KR1020120054709A KR20120054709A KR101952936B1 KR 101952936 B1 KR101952936 B1 KR 101952936B1 KR 1020120054709 A KR1020120054709 A KR 1020120054709A KR 20120054709 A KR20120054709 A KR 20120054709A KR 101952936 B1 KR101952936 B1 KR 101952936B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
clock signal
signal
modulated
Prior art date
Application number
KR1020120054709A
Other languages
English (en)
Other versions
KR20130130999A (ko
Inventor
김훈태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120054709A priority Critical patent/KR101952936B1/ko
Priority to US13/603,863 priority patent/US9105225B2/en
Priority to CN201210433234.6A priority patent/CN103426388B/zh
Priority to JP2012246970A priority patent/JP6140425B2/ja
Publication of KR20130130999A publication Critical patent/KR20130130999A/ko
Application granted granted Critical
Publication of KR101952936B1 publication Critical patent/KR101952936B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

본 발명은 구동 장치를 포함하는 표시 장치 및 그 구동 방법에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 복수의 게이트선 및 복수의 화소가 형성되어 있는 표시판, 상기 게이트선에 게이트 신호를 인가하는 게이트 구동부, 그리고 상기 게이트 구동부를 제어하는 제어부를 포함하고, 상기 제어부는 상기 게이트 신호의 주사 시작을 지시하는 주사 시작 신호(STV) 및 복수의 펄스를 포함하는 적어도 하나의 게이트 클록 신호(CPV)를 생성하는 신호 제어부, 그리고 기본 게이트 온 전압 및 기본 게이트 오프 전압을 기준으로 상기 게이트 클록 신호의 펄스의 상승 엣지에 맞추어 오버슛 전압을 추가하거나 상기 게이트 클록 신호의 상기 펄스의 하강 엣지에 맞추어 언더슛 전압을 추가하여 변조된 게이트 온 전압 및 변조된 게이트 오프 전압을 생성하는 구동 전압 변조부를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 구동 장치를 포함하는 표시 장치 및 그 구동 방법에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하는 단위인 복수의 화소와 복수의 구동부를 포함한다.
복수의 화소는 복수의 게이트선 및 데이터선과 연결되어 있다. 각 화소는 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터 등의 스위칭 소자 및 이와 연결된 화소 전극을 포함할 수 있다. 게이트선과 데이터선은 서로 다른 방향으로 뻗으며 서로 교차할 수 있다.
구동부는 화소에 데이터 전압을 인가하는 데이터 구동부 및 데이터 전압의 전달을 제어하는 게이트 신호를 인가하는 게이트 구동부를 포함한다.
게이트 구동부 및 데이터 구동부는 표시판에 집적되거나 칩(chip) 형태로 표시판과 연결된 인쇄 회로 기판(printed circuit board, PCB) 또는 표시판에 실장될 수 있다.
게이트 구동부는 종속적으로 연결된 복수의 스테이지로 이루어진 시프트 레지스터 또는 주사 구동 회로를 포함한다. 게이트 구동부는 복수의 구동 전압 및 복수의 게이트 제어 신호를 전달받아 게이트 신호를 생성할 수 있다. 구동 전압은 스위칭 소자를 턴온할 수 있는 게이트 온 전압과 턴오프할 수 있는 게이트 오프 전압을 포함하고, 게이트 제어 신호는 주사 시작을 지시하는 주사 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 등을 포함할 수 있다. 게이트 구동부는 구동 전압 및 게이트 제어 신호를 바탕으로 각 게이트선에 입력될 게이트 신호를 생성하여 게이트선에 출력한다.
최근에 표시 장치의 표시판이 대형화되면서 게이트선 및 데이터선 등의 구동 신호선이 길어지고 있다. 따라서 각 게이트선의 끝 부분과 같이 게이트 구동부로부터 먼 곳에서는 게에트 신호에 지연이 생겨 게이트 온 펄스의 파형에 왜곡이 생길 수 있다. 또한 표시 장치가 대형화될수록 게이트 구동부로 입력되는 구동 전압 및 게이트 제어 신호를 전달하는 신호 배선이 길어져 이들 신호의 입력 지점으로부터 멀어질수록 구동 전압 및 게이트 제어 신호의 파형에 왜곡이 발생할 수 있다. 그러면 표시 장치의 표시판의 위치에 따라 게이트 신호의 게이트 온 펄스에 편차가 발생할 수 있다. 또한 표시판이 대형화될수록 데이터선도 길어져 표시판의 위치에 따라 데이터 신호가 지연될 수 있다. 이에 따라 스위칭 소자로 입력되는 데이터 전압의 입력 타이밍과 게이트 신호의 입력 타이밍이 맞지 않아 영상의 정확한 휘도를 표시하기 힘들 수 있다.
본 발명이 해결하고자 하는 과제는 표시판의 위치에 따른 게이트 신호의 왜곡을 방지하고, 데이터 전압의 신호 지연을 보상할 수 있는 구동 장치를 포함하는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 복수의 게이트선 및 복수의 화소가 형성되어 있는 표시판, 상기 게이트선에 게이트 신호를 인가하는 게이트 구동부, 그리고 상기 게이트 구동부를 제어하는 제어부를 포함하고, 상기 제어부는 상기 게이트 신호의 주사 시작을 지시하는 주사 시작 신호(STV) 및 복수의 펄스를 포함하는 적어도 하나의 게이트 클록 신호(CPV)를 생성하는 신호 제어부, 그리고 기본 게이트 온 전압 및 기본 게이트 오프 전압을 기준으로 상기 게이트 클록 신호의 펄스의 상승 엣지에 맞추어 오버슛 전압을 추가하거나 상기 게이트 클록 신호의 상기 펄스의 하강 엣지에 맞추어 언더슛 전압을 추가하여 변조된 게이트 온 전압 및 변조된 게이트 오프 전압을 생성하는 구동 전압 변조부를 포함한다.
상기 복수의 게이트선 중 한 게이트선에 인가되는 상기 게이트 신호는 적어도 하나의 게이트 온 펄스를 포함하고, 상기 게이트 온 펄스는 상기 게이트 클록 신호의 상기 펄스의 고레벨 구간에 대응하는 상기 변조된 게이트 온 전압과 상기 게이트 클록 신호의 저레벨 구간에 대응하는 상기 변조된 게이트 오프 전압을 포함할 수 있다.
상기 기본 게이트 전압은 한 프레임을 주기로 증가하여 상기 복수의 게이트선에 대응하는 상기 기본 게이트 온 전압은 적어도 한 게이트선마다 바뀔 수 있다.
상기 기본 게이트 오프 전압은 일정할 수 있다.
상기 신호 제어부는 한 프레임을 주기로 변화하는 상기 오버슛 전압 및 한 프레임을 주기로 변화하는 상기 언더슛 전압 중 적어도 하나에 대한 정보를 보함하는 슛 디지털 신호를 생성하여 상기 구동 전압 변조부에 입력하고, 상기 구동 전압 변조부는 상기 슛 디지털 신호를 슛 아날로그 전압으로 변환하는 디지털-아날로그 변환부를 포함하고, 상기 구동 전압 변조부는 상기 슛 아날로그 전압을 바탕으로 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압을 생성할 수 있다.
상기 오버슛 전압 및 상기 언더슛 전압 중 적어도 하나는 상기 게이트 클록 신호의 적어도 한 펄스마다 변화할 수 있다.
상기 게이트 구동부는 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압, 그리고 상기 게이트 클록 신호를 입력받아 상기 복수의 게이트선에 순차적으로 입력될 상기 게이트 신호를 생성할 수 있다.
상기 제어부는 상기 변조된 게이트 온 전압과 공통 저전압을 입력 받고 상기 주사 시작 신호 및 상기 게이트 클록 신호를 바탕으로 클록 신호를 생성하여 상기 게이트 구동부에 전달하는 클록 신호 생성부를 더 포함할 수 있다.
상기 게이트 클록 신호는 서로 반전된 형태인 제1 및 제2 게이트 클록 신호를 포함하고, 상기 변조된 게이트 온 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 온 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 온 전압을 포함하고, 상기 변조된 게이트 오프 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 오프 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 오프 전압을 포함하고, 상기 클록 신호는 상기 변조된 제1 게이트 온 전압과 상기 제1 게이트 클록 신호를 바탕으로 생성된 제1 클록 신호 및 상기 변조된 제2 게이트 온 전압과 상기 제2 게이트 클록 신호를 바탕으로 생성된 제2 클록 신호를 포함할 수 있다.
상기 게이트 구동부는 복수의 스테이지를 포함하고, 상기 주사 시작 신호, 상기 제1 및 제2 클록 신호, 상기 변조된 제1 및 제2 게이트 오프 전압을 바탕으로 상기 게이트 신호를 생성하여 상기 게이트선에 출력할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은 복수의 게이트선 및 복수의 화소가 형성되어 있는 표시판, 상기 게이트선과 연결되어 있는 게이트 구동부, 그리고 상기 게이트 구동부를 제어하는 제어부를 포함하고, 상기 제어부는 신호 제어부 및 구동 전압 변조부를 포함하는 표시 장치에서, 상기 신호 제어부에서 주사 시작을 지시하는 주사 시작 신호(STV) 및 복수의 펄스를 포함하는 적어도 하나의 게이트 클록 신호(CPV)를 생성하는 단계, 상기 주사 시작 신호를 바탕으로 기본 게이트 온 전압 및 기본 게이트 오프 전압을 생성하는 단계, 그리고 상기 기본 게이트 온 전압 및 상기 게이트 오프 전압을 기준으로 상기 게이트 클록 신호의 펄스의 상승 엣지에 맞추어 오버슛 전압을 추가하거나 상기 게이트 클록 신호의 상기 펄스의 하강 엣지에 맞추어 언더슛 전압을 추가하여 변조된 게이트 온 전압 및 변조된 게이트 오프 전압을 생성하는 단계를 포함한다.
본 발명의 한 실시예에 따르면 표시판의 위치에 따른 게이트 신호의 왜곡을 방지하여 게이트 온 펄스의 특성을 균일하게 할 수 있다. 또한 게이트 온 펄스 파형을 제어하여 데이터 전압의 신호 지연에 따른 왜곡을 보상할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치의 구동 전압 생성부가 생성하는 기본 게이트 온 신호의 파형도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치의 구동 전압 변조부에서 변조된 게이트 온 펄스의 파형도이고,
도 4는 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이고,
도 5는 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 6은 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부의 블록도이고,
도 7은 도 6에 도시한 게이트 구동부용 시프트 레지스터의 j번째 스테이지의 회로도의 한 예이고,
도 8은 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이고,
도 9는 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 10은 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이고,
도 11은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 12는 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이고,
도 13은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
먼저, 도 1, 도 2, 도 3 및 도 4를 참조하여 본 발명의 한 실시예에 따른 구동 장치 및 이를 포함하는 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치의 구동 전압 생성부가 생성하는 기본 게이트 온 신호의 파형도이고, 도 3은 본 발명의 한 실시예에 따른 표시 장치의 구동 전압 변조부에서 변조된 게이트 온 펄스의 파형도이고, 도 4는 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(300) 및 이를 구동하기 위한 구동 장치를 포함한다. 구동 장치는 게이트 구동부(scanning driver)(400a), 데이터 구동부(500) 및 이들과 연결된 제어부(controller)(700)를 포함한다.
표시판(300)은 복수의 신호선(signal line)(G1-Gn)과 이에 연결되어 있으며 대략 행렬의 형태로 배열될 수 있는 복수의 화소(pixel)(도시하지 않음)를 포함한다.
신호선(G1-Gn)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 전압을 전달하는 복수의 데이터선(D1-Dm)을 포함한다.
각 화소는 게이트선(G1-Gn)과 데이터선(D1-Dm)에 연결된 박막 트랜지스터 등의 스위칭 소자와 이에 연결된 화소 전극(도시하지 않음)을 포함할 수 있다. 스위칭 소자는 삼단자 소자로서 그 제어 단자는 게이트선(G1-Gn)과 연결되어 있고, 입력 단자는 데이터선(D1-Dm)과 연결될 수 있으며, 출력 단자는 화소 전극과 연결될 수 있다.
제어부(700)는 신호 제어부(600), 구동 전압 생성부(710), 그리고 구동 전압 변조부(720)를 포함할 수 있다.
신호 제어부(600)는 게이트 구동부(400a), 데이터 구동부(500), 구동 전압 생성부(710), 그리고 구동 전압 변조부(720)를 제어한다.
구체적으로 신호 제어부(600)는 주사 시작을 지시하는 주사 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 등의 게이트 제어 신호를 게이트 구동부(400a) 및 구동 전압 변조부(720)로 내보내고, 주사 시작 신호(STV)를 구동 전압 생성부(710)로 내보낸다. 도 4를 참조하면, 주사 시작 신호(STV)는 한 프레임을 주기로 발생되는 펄스를 포함하고, 게이트 클록 신호(CPV)는 한 프레임 동안 게이트선(G1-Gn)의 수 또는 화면의 해상도에 따른 펄스를 포함할 수 있다. 게이트 클록 신호(CPV)의 펄스의 주기는 1 수평 주기(1H)일 수 있다.
신호 제어부(600)는 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 전압을 인가하라는 로드 신호 및 데이터 클록 신호(HCLK)를 포함하는 데이터 제어 신호를 데이터 구동부(500)에 내보낼 수 있다.
구동 전압 생성부(710)는 신호 제어부(600)로부터 주사 시작 신호(STV)를 입력 받아 스위칭 소자를 턴온시킬 수 있는 기본 게이트 온 전압(Von)과 스위칭 소자를 턴오프시킬 수 있는 기본 게이트 오프 전압(Voff)을 생성하여 구동 전압 변조부(720)로 내보낸다.
도 2를 참조하면, 구동 전압 생성부(710)가 생성하는 기본 게이트 온 전압(Von)은 일정하지 않고 한 프레임 시간(1T)을 주기로 시간에 따라 증가할 수 있다. 이때 기본 게이트 온 전압(Von)이 이후 여러 처리 과정을 거쳐 게이트선(G1-Gn)에 게이트 온 펄스로서 인가되는 것을 고려할 때 도 2에서 시간의 증가는 게이트 온 펄스를 순차적으로 내보내는 게이트선(G1-Gn)의 순서에 대응할 수 있다.
구체적으로, 한 프레임 시간(1T)의 시작점에서 기본 게이트 온 전압(Von)은 제1 기본 게이트 온 전압(Von1)이고 이는 제1 게이트선(G1)에 대응한다. 기본 게이트 온 전압(Von)은 시간에 따라 증가하여 제2 게이트선(G2)에는 제2 기본 게이트 온 전압(Von2)이 대응하고, 제3 게이트선(G3)에는 제3 기본 게이트 온 전압(Von3)이 대응하고, 제4 게이트선(G4)에는 제4 기본 게이트 온 전압(Von4)이 대응하며, 마지막 게이트선(Gn)에는 마지막 기본 게이트 온 전압(Vonn)이 대응할 수 있다. 다음 프레임의 시작점에서 다시 기본 게이트 온 전압(Von)은 제1 기본 게이트 온 전압(Von1)이 된다.
주사 시작 신호(STV)는 기본 게이트 온 전압(Von)을 제1 기본 게이트 온 전압(Von1)으로 리셋하는 기준이 될 수 있다. 예를 들어 주사 시작 신호(STV)의 펄스의 하강 엣지 이후 일정 시간이 지난 다음의 기본 게이트 온 전압(Von)을 제1 기본 게이트 온 전압(Von1)으로 정할 수 있다.
한 프레임 동안 기본 게이트 온 전압(Von)은 도 2에 도시한 바와 같이 일정 비율로 증가할 수도 있고, 이와 달리 기하 급수적으로 증가하거나 2차 이상 함수에 따르는 등 다양한 방식으로 증가할 수 있다.
본 실시예와 달리 기본 게이트 온 전압(Von)은 두 개 이상의 게이트선(G1-Gn)마다 바뀔 수도 있다. 예를 들어, 제1 및 제2 게이트선(G1, G2)에 제1 기본 게이트 온 전압(Von1)이 대응하고, 제3 및 제4 게이트선(G3, G4)에 제2 기본 게이트 온 전압(Von2)이 대응할 수 있다.
구동 전압 생성부(710)가 생성하는 기본 게이트 오프 전압(Voff)은 기본 게이트 온 전압(Von)보다 낮은 값으로 일정한 값을 가질 수 있다.
구동 전압 변조부(720)는 신호 제어부(600)로부터 주사 시작 신호(STV) 및 게이트 클록 신호(CPV) 등의 게이트 제어 신호를 입력받고 구동 전압 생성부(710)로부터 기본 게이트 온 전압(Von)과 기본 게이트 오프 전압(Voff)을 입력받아 이들을 바탕으로 변조된 게이트 온 전압(Von’)과 변조된 게이트 오프 전압(Voff’)을 생성한다.
구체적으로, 구동 전압 변조부(720)는 오버슛 생성부(722) 및 언더슛 생성부(724)를 포함할 수 있다. 오버슛 생성부(722)는 각 게이트선(G1-Gn)에 대응하는 기본 게이트 온 전압(Von1, Von2, ···, Vonn)을 기준으로 오버슛 전압(Vos)을 추가하여 변조된 게이트 온 전압(Von’)을 생성하고, 언더슛 생성부(724)는 기본 게이트 오프 전압(Voff)을 기준으로 언더슛 전압(Vus)을 추가하여 변조된 게이트 오프 전압(Voff’)을 생성할 수 있다.
도 4를 참조하면, 오버슛 생성부(722)는 주사 시작 신호(STV)의 펄스 이후 발생하는 게이트 클록 신호(CPV)의 각 펄스의 상승 엣지에 대응하는 기본 게이트 온 전압(Von)을 선택하여 1 수평 주기(1H) 동안 유지한다. 게이트 클록 신호(CPV)의 펄스의 상승 엣지에 대응하는 기본 게이트 온 전압(Von)은 도 2에 도시한 제1 내지 제n 기본 게이트 온 전압(Von1, Von2, ···, Vonn)일 수 있다.
또한 각 게이트 클록 신호(CPV)의 펄스의 상승 엣지에서 기본 게이트 온 전압(Von1, Von2, ···, Vonn)에 양(+)이 값을 가지는 오버슛 전압(Vos)을 일정 시간 동안 추가하여 변조된 게이트 온 전압(Von’)을 생성한다. 오버슛 전압(Vos)의 추가 시간(t1)은 1 수평 주기(1H)보다 짧으며 적절히 조정될 수 있다. 예를 들어 오버슛 전압(Vos)의 추가 시간(t1)은 1 수평 주기(1H)의 대략 1/2보다 작을 수 있다.
언더슛 생성부(724)는 주사 시작 신호(STV)의 펄스 이후 발생하는 게이트 클록 신호(CPV)의 각 펄스의 하강 엣지에서 기본 게이트 오프 전압(Voff)에 음(-)의 값을 가지는 언더슛 전압(Vus)을 일정 시간 동안 추가하여 변조된 게이트 오프 전압(Voff’)을 생성한다. 언더슛 전압(Vus)의 추가 시간(t2)은 1 수평 주기(1H)보다 짧으며 게이트 클록 신호(CPV)의 펄스 사이의 간격, 즉 하나의 저레벨 구간과 동일할 수 있다. 그러나 언더슛 전압(Vus)의 추가 시간(t2)은 적절히 조정될 수 있으며, 예를 들어 1 수평 주기(1H)의 대략 1/2보다 작을 수 있다.
게이트 구동부(400a)는 표시판(300)의 게이트선(G1-Gn)과 연결되어 있다. 게이트 구동부(400a)는 신호 제어부(600)로부터 주사 시작 신호(STV) 및 게이트 클록 신호(CPV) 등의 게이트 제어 신호를 입력받고 구동 전압 변조부(720)로부터 변조된 게이트 온 전압(Von’)과 변조된 게이트 오프 전압(Voff’)을 입력받아 적어도 하나의 게이트 온 펄스(GP)를 포함하는 게이트 신호(Vg)를 생성하여 게이트선(G1-Gn)에 인가한다. 특히, 제어부(700)로부터 입력되는 게이트 제어 신호, 변조된 게이트 온 전압(Von’)과 변조된 게이트 오프 전압(Voff’)은 별도의 신호 배선을 통해 게이트 구동부(400a)에 입력될 수 있다.
도 4를 참조하면, 게이트 구동부(400a)는 1 수평 주기(1H)의 게이트 클록 신호(CPV)에 대응하는 변조된 게이트 온 전압(Von’)과 변조된 게이트 오프 전압(Voff’)을 이용하여 게이트 온 펄스(GP)를 생성하고, 게이트 클록 신호(CPV)의 연속적인 펄스에 대응하여 생성한 게이트 온 펄스(GP)를 게이트선(G1-Gn)에 순차적으로 인가한다. 구체적으로, 게이트 구동부(400a)는 게이트 클록 신호(CPV)의 각 펄스의 고레벨 구간에 대응하는 변조된 게이트 온 전압(Von’)을 선택하고 게이트 클록 신호(CPV)의 저레벨 구간에 대응하는 변조된 게이트 오프 전압(Voff’)을 선택하여 각 게이트선(G1-Gn)에 인가되는 게이트 온 펄스(GP)를 생성한다.
도 3 및 도 4를 참조하면, 각 게이트 신호(Vg)의 게이트 온 펄스(GP)는 게이트 클록 신호(CPV)의 각 펄스에 대응하는 기본 게이트 온 전압(Von1, Von2, Von3, ···, Vonn)을 기준으로 게이트 클록 신호(CPV)의 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)의 추가 부분과 게이트 클록 신호(CPV)의 펄스의 하강 엣지에 대응하는 언더슛 전압(Vus)의 추가 부분을 포함한다. 각 게이트 온 펄스(GP)의 폭은 1 수평 주기(1H)일 수 있다.
게이트 구동부(400a)는 게이트 온 펄스(GP)를 인가하지 않는 구간에서는 기본 게이트 오프 전압(Voff)을 게이트선(G1-Gn)에 인가할 수 있다.
데이터 구동부(500)는 표시판(300)의 데이터선(D1-Dm)과 연결되어 있으며, 입력 영상 신호에 대응하는 데이터 전압을 데이터선(D1-Dm)에 인가한다.
본 실시예에서 게이트 구동부(400a) 또는 데이터 구동부(500)는 하나 이상의 칩의 형태로 표시판(300)에 장착되거나 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 표시판(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 게이트 구동부(400a) 또는 데이터 구동부(500)는 박막 트랜지스터 스위칭 소자 따위와 함께 표시판(300)에 집적될 수도 있다.
이와 같이 게이트 신호(Vg)의 게이트 온 펄스(GP)의 시작 부분에 오버슛 전압(Vos)을 추가하고 마지막 부분에 언더슛 전압(Vus)을 추가하여 게이트선(G1-Gn)에 인가하면, 제어부(700)로부터 게이트 구동부(400a)로 입력되는 여러 구동 전압 및 구동 신호의 신호 지연에 따른 게이트 신호 파형의 왜곡을 줄일 수 있다. 이에 따라 표시판(300)의 위치에 따른 게이트 온 펄스의 파형 편차에 의한 휘도 편차를 줄일 수 있다. 또한 화소의 스위칭 소자에 입력되는 데이터 전압의 타이밍과 게이트 온 펄스의 타이밍을 정확하게 맞출 수 있어 표현하고자 하는 영상을 정확히 표시할 수 있다. 특히, 표시판(300)의 대형화에 유리하다.
또한 표시판(300)이 대형화되면서 데이터선(D1-Dm)이 길어지면 신호 지연에 의해 데이터 구동부(500)로부터 먼 곳의 화소의 스위칭 소자에 지연되거나 왜곡된 데이터 전압이 인가될 수 있다. 이 경우 게이트 온 펄스(GP)의 기본 게이트 온 전압(Von), 오버슛 전압(Vos), 언더슛 전압(Vus), 그리고 오버슛 전압(Vos) 및 언더슛 전압(Vus)의 추가 시간 등을 조절하여 게이트 온 펄스의 인가 타이밍과 데이터 전압의 인가 타이밍을 맞출 수 있다.
그러면 앞에서 설명한 도 1 내지 도 4를 참조하여, 본 발명의 한 실시예에 따른 표시 장치의 구동 방법에 대해 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호는 각 화소의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효의 계조(gray)를 가지고 있다. 입력 제어 신호 예로는 수직 동기 신호와 수평 동기 신호, 메인 클록 신호, 데이터 인에이블 신호 등이 있다.
신호 제어부(600)는 입력 영상 신호와 입력 제어 신호를 기초로 입력 영상 신호를 적절히 처리하여 출력 영상 신호로 변환하고, 주사 시작 신호(STV) 및 게이트 클록 신호(CPV)를 포함하는 게이트 제어 신호를 생성하여 게이트 구동부(400a) 및 구동 전압 변조부(720)로 내보내고 데이터 제어 신호를 생성하여 데이터 구동부(500)로 내보낸다.
구동 전압 생성부(710)는 신호 제어부(600)로부터 주사 시작 신호(STV)를 입력 받아 기본 게이트 오프 전압(Voff)을 생성하여 구동 전압 변조부(720)로 내보낸다.
구동 전압 변조부(720)는 신호 제어부(600)로부터 주사 시작 신호(STV) 및 게이트 클록 신호(CPV) 등의 게이트 제어 신호를 입력받고 구동 전압 생성부(710)로부터 기본 게이트 온 전압(Von)과 기본 게이트 오프 전압(Voff)을 입력받아 이들을 바탕으로 변조된 게이트 온 전압(Von’)과 변조된 게이트 오프 전압(Voff’)을 생성한다.
데이터 구동부(500)는 출력 영상 신호에 대응하는 데이터 전압을 생성하여 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400a)는 신호 제어부(600)로부터의 게이트 제어 신호 및 구동 전압 변조부(720)로부터의 변조된 게이트 온 전압(Von’)과 변조된 게이트 오프 전압(Voff’)을 바탕으로 앞에서 설명한 바와 같은 게이트 온 펄스(GP)를 포함하는 게이트 신호를 생성하여 게이트선(G1-Gn)에 인가한다.
그러면, 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자를 통하여 해당 화소에 인가된다. 따라서 화소는 입력 영상 신호의 계조가 나타내는 휘도를 표시할 수 있다.
다음, 도 5, 도 6, 도 7 및 도 8을 참조하여 본 발명의 한 실시예에 따른 구동 장치 및 이를 포함하는 표시 장치에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략하며, 이후 동일하다.
도 5는 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 6은 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부의 블록도이고, 도 7은 도 6에 도시한 게이트 구동부용 시프트 레지스터의 j번째 스테이지의 회로도의 한 예이고, 도 8은 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이다.
도 5를 참조하면, 본 실시예에 따른 표시 장치는 앞선 실시예와 대부분 동일하므로 차이점을 중심으로 설명한다.
본 발명의 한 실시예에 따른 표시 장치는 표시판(300) 및 이를 구동하기 위한 구동 장치로서 게이트 구동부(400b), 데이터 구동부(500) 및 이들과 연결된 제어부(700)를 포함한다.
제어부(700)는 신호 제어부(600), 구동 전압 생성부(710), 구동 전압 변조부(720), 그리고 클록 신호 생성부(726)를 포함한다.
신호 제어부(600)는 주사 시작 신호(STV), 그리고 제1 및 제2 게이트 클록 신호(CPV1, CPV2)를 구동 전압 변조부(720) 및 클록 신호 생성부(726)로 내보내고, 주사 시작 신호(STV)를 구동 전압 생성부(710)로 내보낸다. 도 8을 참조하면, 주사 시작 신호(STV)는 한 프레임을 주기로 발생되는 펄스를 포함한다. 제1 게이트 클록 신호(CPV1)와 제2 게이트 클록 신호(CPV2)는 서로 반전 형태의 파형을 가지고, 그 펄스의 주기는 2 수평 주기(2H)일 수 있다. 제1 및 제2 게이트 클록 신호(CPV1, CPV2)의 듀티비는 50%일 수 있다.
구동 전압 생성부(710)는 신호 제어부(600)로부터 주사 시작 신호(STV)를 입력 받아 이를 바탕으로 기본 게이트 온 전압(Von)과 기본 게이트 오프 전압(Voff), 그리고 공통 저전압(Vss)을 생성하여 구동 전압 변조부(720)로 내보낸다. 공통 저전압(Vss)은 일정한 직류 전압(DC)으로서 게이트 구동부(400b)가 포함하는 박막 트랜지스터를 턴오프할 수 있는 전압일 수 있으며, 기본 게이트 오프 전압(Voff)가 동일할 수 있다.
구동 전압 변조부(720)는 신호 제어부(600)로부터 주사 시작 신호(STV), 그리고 제1 및 제2 게이트 클록 신호(CPV1, CPV2)를 입력받고 구동 전압 생성부(710)로부터 기본 게이트 온 전압(Von), 기본 게이트 오프 전압(Voff), 그리고 공통 저전압(Vss)을 입력받아 이들을 바탕으로 변조된 제1 및 제2 게이트 온 전압(Von’1, Von’2)과 변조된 제1 및 제2 게이트 오프 전압(Voff’1, Voff’2)을 생성한다.
구체적으로, 구동 전압 변조부(720)는 오버슛 생성부(722) 및 언더슛 생성부(724)를 포함할 수 있다. 오버슛 생성부(722)는 각 게이트선(G1-Gn)에 대응하는 기본 게이트 온 전압(Von1, Von2, ··· Vonn)을 기준으로 오버슛 전압(Vos)을 추가하여 제1 게이트 클록 신호(CPV1)에 대응하는 변조된 제1 게이트 온 전압(Von’1) 및 제2 게이트 클록 신호(CPV2)에 대응하는 변조된 제2 게이트 온 전압(Von’2)을 생성한다. 언더슛 생성부(724)는 기본 게이트 오프 전압(Voff)을 기준으로 언더슛 전압(Vus)을 추가하여 제1 게이트 클록 신호(CPV1)에 대응하는 변조된 제1 게이트 오프 전압(Voff’1) 및 제2 게이트 클록 신호(CPV2)에 대응하는 변조된 제2 게이트 오프 전압(Voff’2)을 생성한다.
도 8을 참조하면, 오버슛 생성부(722)는 주사 시작 신호(STV)의 펄스 이후 발생하는 제1 게이트 클록 신호(CPV1)의 펄스의 상승 엣지에 대응하는 기본 게이트 온 전압(Von)을 선택하여 2 수평 주기(2H) 동안 유지한다. 제1 게이트 클록 신호(CPV1)의 이웃한 두 펄스는 하나의 게이트선을 사이에 둔 두 게이트선(G1-Gn)에 대응할 수 있다. 따라서 주사 시작 신호(STV)의 펄스 이후 첫 번째 제1 게이트 클록 신호(CPV1)의 펄스에 대응하는 기본 게이트 온 전압은 제1 기본 게이트 온 전압(Von1)이고, 두 번째 제1 게이트 클록 신호(CPV1)의 펄스에 대응하는 기본 게이트 온 전압은 제3 기본 게이트 온 전압(Von3)일 수 있다.
또한 오버슛 생성부(722)는 제1 게이트 클록 신호(CPV)의 펄스의 상승 엣지에서 기본 게이트 온 전압(Von1, Von3, ···)에 오버슛 전압(Vos)을 일정 시간 동안 추가하여 변조된 제1 게이트 온 전압(Von’1)을 생성한다.
마찬가지로 오버슛 생성부(722)는 주사 시작 신호(STV)의 펄스의 하강 엣지 이후 발생하는 제2 게이트 클록 신호(CPV2)의 펄스의 상승 엣지에 대응하는 기본 게이트 온 전압(Von)을 선택하여 2 수평 주기(2H) 동안 유지한다. 제2 게이트 클록 신호(CPV2)의 이웃한 두 펄스는 하나의 게이트선을 사이에 둔 두 게이트선(G1-Gn)에 대응할 수 있다. 따라서 주사 시작 신호(STV) 이후 첫 번째 제2 게이트 클록 신호(CPV1)의 펄스에 대응하는 기본 게이트 온 전압은 제2 기본 게이트 온 전압(Von2)이고, 두 번째 제2 게이트 클록 신호(CPV1)의 펄스에 대응하는 기본 게이트 온 전압은 제4 기본 게이트 온 전압(Von4)일 수 있다.
또한 오버슛 생성부(722)는 제2 게이트 클록 신호(CPV)의 펄스의 상승 엣지에서 기본 게이트 온 전압(Von2, Von4, ···)에 오버슛 전압(Vos)을 일정 시간 동안 추가하여 변조된 제2 게이트 온 전압(Von’2)을 생성한다.
이와 달리 두 개 이상의 게이트선(G1-Gn)마다 기본 게이트 온 전압(Von)이 바뀔 수도 있다. 이 경우, 주사 시작 신호(STV)의 펄스 이후 변조된 제1 게이트 온 전압(Von’1)의 첫 번째 기본 게이트 온 전압 및 변조된 제2 게이트 온 전압(Von’2)의 첫 번째 기본 게이트 온 전압이 제1 게이트 온 전압(Von1)으로 동일할 수 있다. 두 개의 게이트선(G1-Gn)마다 기본 게이트 온 전압(Von)이 바뀌는 경우 변조된 제1 게이트 온 전압(Von’1)과 변조된 제2 게이트 온 전압(Von’2)은 1 수평 주기(1H)의 위상차를 가진 동일한 파형을 가질 수 있다.
언더슛 생성부(724)는 주사 시작 신호(STV)의 펄스의 하강 엣지 이후 발생하는 제1 게이트 클록 신호(CPV1)의 펄스의 하강 엣지에서 기본 게이트 오프 전압(Voff)에 언더슛 전압(Vus)을 일정 시간 동안 추가하여 변조된 제1 게이트 오프 전압(Voff’1)을 생성하고, 제2 게이트 클록 신호(CPV2)의 펄스의 하강 엣지에서 기본 게이트 오프 전압(Voff)에 언더슛 전압(Vus)을 일정 시간 동안 추가하여 변조된 제2 게이트 오프 전압(Voff’2)을 생성한다.
두 개의 게이트선(G1-Gn)마다 기본 게이트 온 전압(Von)이 바뀌는 경우 변조된 제1 게이트 오프 전압(Voff’1)과 변조된 제2 게이트 오프 전압(Voff’2)은 1 수평 주기(1H)의 위상차를 가진 동일한 파형을 가질 수 있다.
클록 신호 생성부(726)는 구동 전압 변조부(720)로부터 변조된 제1 게이트 온 전압(Von’1)과 변조된 제2 게이트 온 전압(Von’2), 그리고 공통 저전압(Vss)을 입력받고 신호 제어부(600)로부터 제1 및 제2 게이트 클록 신호(CPV1, CPV2)를 입력받아 제1 및 제2 클록 신호(CLK1, CLK2)를 생성할 수 있다.
도 8을 참조하면, 클록 신호 생성부(726)는 제1 게이트 클록 신호(CPV1)의 각 펄스의 고레벨 구간에 대응하는 변조된 제1 게이트 온 전압(Von’1)을 선택하고 제1 게이트 클록 신호(CPV1)의 저레벨 구간에 대응하는 시간에는 공통 저전압(Vss)을 선택하여 제1 클록 신호(CLK1)를 생성할 수 있다. 또한 클록 신호 생성부(726)는 제2 게이트 클록 신호(CPV1)의 각 펄스의 고레벨 구간에 대응하는 변조된 제2 게이트 온 전압(Von’2)을 선택하고 제2 게이트 클록 신호(CPV2)의 저레벨 구간에 대응하는 시간에는 공통 저전압(Vss)을 선택하여 제2 클록 신호(CLK2)를 생성할 수 있다. 제1 및 제2 클록 신호(CLK1, CLK2) 각각의 펄스는 2H의 주기를 가질 수 있고, 그 듀티비는 50%일 수 있으나 이에 한정되는 것은 아니다. 또한 제1 및 제2 클록 신호(CLK1, CLK2)의 펄스 파형은 서로 1H의 위상차를 가질 수 있다.
게이트 구동부(400b)는 클록 신호 생성부(726)로부터 제1 및 제2 클록 신호(CLK1, CLK2)를 입력받고, 구동 전압 변조부(720)로부터 변조된 제1 및 제2 게이트 오프 전압(Voff’1, Voff’2)를 입력받아 게이트 온 펄스(GP)를 포함하는 게이트 신호(Vg)를 생성하여 게이트선(G1-Gn)에 인가한다. 특히, 클록 신호 생성부(726)로부터 입력되는 제1 및 제2 클록 신호(CLK1, CLK2)와 구동 전압 변조부(720)로부터 입력되는 변조된 제1 및 제2 게이트 오프 전압(Voff’1, Voff’2)은 별도의 신호 배선을 통해 게이트 구동부(400b)에 입력될 수 있다.
게이트 구동부(400b)는 제1 게이트 클록 신호(CPV1)의 펄스에 각각 대응하는 제1 클록 신호(CLK1)의 전압을 선택하여 생성된 게이트 온 펄스(GP)를 홀수 번째 게이트선(G1, G3, ···)에 순차적으로 인가하고, 제2 게이트 클록 신호(CPV2)의 펄스에 각각 대응하는 제2 클록 신호(CLK2)의 전압을 선택하여 생성된 게이트 온 펄스(GP)를 짝수 번째 게이트선(G2, G4, ···)에 순차적으로 인가할 수 있다.
도 8을 참조하면, 게이트선(G1-Gn)에 인가되는 각 게이트 신호(Vg)의 게이트 온 펄스(GP)는 제1 및 제2 게이트 클록 신호(CPV1, CPV2)의 각 펄스에 대응하는 기본 게이트 온 전압(Von1, Von2, Von3, ···, Vonn)을 기준으로 제1 및 제2 게이트 클록 신호(CPV1, CPV2)의 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)의 추가 부분과 제1 및 제2 게이트 클록 신호(CPV1, CPV2)의 펄스의 하강 엣지에 대응하는 언더슛 전압(Vus)의 추가 부분을 포함한다. 언더슛 전압(Vus) 추가 부분을 제외한 각 게이트 온 펄스(GP)의 폭은 1 수평 주기(1H)일 수 있다.
게이트 구동부(400b)는 게이트 온 펄스(GP)를 인가하지 않는 구간에는 기본 게이트 오프 전압(Voff)을 게이트선(G1-Gn)에 인가할 수 있다.
데이터 구동부(500)는 표시판(300)의 데이터선(D1-Dm)과 연결되어 있으며, 영상 신호에 대응하는 데이터 전압을 데이터선(D1-Dm)에 인가한다.
본 실시예에서 게이트 구동부(400b)는 표시판(300)에 집적되어 있을 수 있다. 이러한 게이트 구동부(400b)에 대해 도 6 및 도 7을 참조하여 설명한다.
본 실시예에 따른 게이트 구동부(400b)는 게이트선(G1-Gn)에 각각 연결되어 있는 복수의 스테이지(410)를 포함하는 시프트 레지스터로서, 별도의 배선을 통해 주사 시작 신호(STV), 제1 및 제2 클록 신호(CLK1, CLK2), 그리고 변조된 제1 및 제2 및 게이트 오프 전압(Voff’1, Voff’2)이 입력된다.
각 스테이지(410)는 세트 단자(S), 리세트 단자(R), 게이트 오프 전압 단자(GV), 출력 단자(OUT), 그리고 클록 단자(CK1, CK2)를 포함한다.
각 스테이지(410), 예를 들면 j번째 스테이지[ST(j)]의 세트 단자(S)에는 전단 스테이지[ST(j-1)]의 게이트 신호, 즉 전단 게이트 신호[Gout(j-1)]가, 리세트 단자(R)에는 후단 스테이지[ST(j+1)]의 게이트 신호, 즉 후단 게이트 신호[Gout(j+1)]가 입력되고, 클록 단자(CK1, CK2)에는 제1 및 제2 클록 신호(CLK1, CLK2)가 각각 입력된다. 출력 단자(OUT)는 게이트선(Gj)과 전단 및 후단 스테이지[ST(j-1), ST(j+1)]로 게이트 신호[Gout(j)]를 내보낸다. 이와는 달리, 전단 및 후단 스테이지[ST(j-1), ST(j+1)]로 출력되는 캐리 신호를 내보내는 별개의 출력 단자를 하나 더 둘 수 있으며, 출력 단자(OUT)에 연결되는 버퍼를 더 둘 수도 있다.
즉, 각 스테이지(410)는 전단 게이트 신호[Gout(j-1)]와 후단 게이트 신호[Gout(j+1)]에 기초하고 제1 및 제2 클록 신호(CLK1, CLK2)에 동기하여 게이트 신호를 생성하여 출력한다.
단, 게이트 구동부(400b)의 첫 번째 스테이지(ST1)에는 전단 게이트 신호 대신 주사 시작 신호(STV)가 입력된다.
이때, 예를 들어 j번째 스테이지[ST(j)]의 클록 단자(CK1)에 제1 클록 신호(CLK1)가, 클록 단자(CK2)에 제2 클록 신호(CLK2)가 입력되는 경우, 이에 인접한 (j-1)번째 및 (j+1)번째 스테이지[ST(j-1), ST(j+1)]의 클록 단자(CK1)에는 제2 클록 신호(CLK2)가, 클록 단자(CK2)에는 제1 클록 신호(CLK1)가 입력될 수 있다.
도 7을 참조하면, 본 발명의 한 실시예에 따른 게이트 구동부(400b)의 각 스테이지, 예를 들면 j번째 스테이지는 적어도 하나의 트랜지스터(T1-T7) 및 축전기(C1, C2)를 포함할 수 있으나 도시된 바에 한정되는 것은 아니다. 또한, 축전기(C1, C2)는 실제로 공정시에 형성되는 게이트와 드레인/소스간 기생 용량(parasitic capacitance)일 수 있다.
트랜지스터(T2)는 제어 단자와 입력 단자가 세트 단자(S)에 연결되어 있으며, 전단 게이트 신호[Gout(j-1)]를 접점(J1)으로 전달할 수 있다. 트랜지스터(T3)는 제어 단자가 리세트 단자(R)에 연결되어 있으며, 변조된 제1 게이트 오프 전압(Voff’1)을 접점(J1)으로 출력할 수 있다. 트랜지스터(T4)와 트랜지스터(T5)의 제어 단자는 접점(J2)에 공통적으로 연결되어 있으며, 변조된 제1 게이트 오프 전압(Voff’1)을 접점(J1)과 출력 단자(OUT)로 각각 전달할 수 있다. 트랜지스터(T6)는 클록 단자(CK2)에, 트랜지스터(T7)는 접점(J1)에 연결되어 변조된 제1 게이트 오프 전압(Voff’1)을 접점(J2)과 출력 단자(OUT)로 각각 전달할 수 있다. 트랜지스터(T1)는 제어 단자가 접점(J1)에 연결되어 있으며 제1 클록 신호(CLK1)를 출력 단자(OUT)로 전달할 수 있다. 축전기(C1)는 클록 단자(CK1)와 접점(J2)사이에 연결되어 있으며, 축전기(C2)는 접점(J1)과 출력 단자(OUT) 사이에 연결되어 있다.
그러면 도 7에 도시한 시프트 레지스터의 동작에 대하여 j번째 스테이지를 예를 들어 설명한다.
j번째 스테이지[ST(j)]가 제1 클록 신호(CLK1)에 동기하여 게이트 신호를 생성하는 경우, 전단 및 후단 스테이지[ST(j-1), ST(j+1)]는 제2 클록 신호(CLK2)에 동기하여 게이트 신호를 생성할 수 있다.
먼저, 제2 클록 신호(CLK2) 및 전단 게이트 신호[Gout(j-1)]가 하이가 되면, 트랜지스터(T2)와 트랜지스터(T6)가 턴온된다. 그러면 트랜지스터(T2)는 게이트 온 펄스의 고전압을 접점(J1)으로 전달하여 두 트랜지스터(T1, T7)를 턴온시킨다. 이에 따라, 트랜지스터(T7)는 변조된 제1 게이트 오프 전압(Voff’1)을 접점(J2)으로, 트랜지스터(T6)는 출력 단자(OUT)로 전달한다. 또한, 트랜지스터(T1)가 턴온되어 제1 클록 신호(CLK1)가 출력 단자(OUT)로 출력되는데, 이 때 제1 클록 신호(CLK1)가 공통 저전압(Vss)이므로, 게이트 신호[Gout(j)]는 공통 저전압(Vss)을 유지한다. 이와 동시에, 축전기(C2)는 게이트 온 펄스(GP)의 고전압과 공통 저전압(Vss)의 차에 해당하는 크기의 전압을 충전한다.
이 때, 후단 게이트 신호[Gout(j+1)]가 로우이므로 리세트 단자(R)의 입력 역시 로우이다. 따라서, 리세트 단자(R)와 접점(J2)에 제어 단자가 연결되어 있는 트랜지스터(T3, T4, T5)는 턴오프 상태이다.
이어, 제1 클록 신호(CLK1)가 하이가 되고 제2 클록 신호(CLK2)가 로우가 되면 트랜지스터(T6)가 턴오프된다. 이에 따라, 출력 단자(OUT)는 변조된 제1 게이트 오프 전압(Voff’1)과는 차단되는 동시에 제1 클록 신호(CLK1)에 연결되어 게이트 온 펄스(GP)의 고전압을 게이트 신호[Gout(j)]로서 내보낸다.
다음, 후단 게이트 신호[Gout(j+1)]가 하이가 되면, 트랜지스터(T3)가 턴온되어 변조된 제1 게이트 오프 전압(Voff’1)을 접점(J1)으로 전달한다. 이에 따라, 트랜지스터(T1)가 턴오프되어 제1 클록 신호(CLK1)와 출력 단자(OUT)의 연결이 차단된다.
이와 동시에, 제2 클록 신호(CLK2)가 하이가 되어 트랜지스터(T6)가 턴온되면서 출력 단자(OUT)와 변조된 제1 게이트 오프 전압(Voff’1)이 연결되므로, 출력 단(OUT)는 변조된 제1 게이트 오프 전압(Voff’1)을 내보낸다. 또한, 트랜지스터(T7)가 턴오프되면서 접점(J2)은 부유 상태가 되므로 접점(J2)은 이전 전압인 저전압인 변조된 제1 게이트 오프 전압(Voff’1)을 유지한다.
이어, 후단 게이트 신호[Gout(j+1)]와 제2 클록 신호(CLK2)가 로우가 되면, 접점(J1, J2)은 부유 상태에서 이전 전압을 유지한다. 이때, 축전기(C1)의 일단은 제1 클록 신호(CLK1)에 연결되어 있으므로, 부유 상태인 접점(J2)의 전위는 제1 클록 신호(CLK1)의 레벨에 따라 변화한다.
이후에는 출력 단자(OUT)는 접점(J2)이 고전압이 될 때, 즉 제1 클록 신호(CLK1)가 하이일 때 트랜지스터(T5)를 통하여 변조된 제1 게이트 오프 전압(Voff’1)에 연결되고, 제2 클록 신호(CLK2)가 하이일 때는 트랜지스터(T6)를 통하여 변조된 제1 게이트 오프 전압(Voff’1)에 연결된다.
이러한 방식으로, 첫 번째 스테이지(ST1)부터 마지막 스테이지[ST(n)]까지 게이트 신호를 생성하여 게이트선(G1-Gn)에 출력하면 한 프레임 동안의 동작이 완료된다.
이 밖에 앞에서 설명한 도 1 내지 도 4의 여러 특징, 동작 및 효과가 본 실시예에도 적용될 수 있다.
다음 도 9 및 도 10을 참조하여, 본 발명의 한 실시예에 따른 구동 장치 및 이를 포함하는 표시 장치에 대하여 설명한다.
도 9는 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 10은 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이다.
본 실시예에 따른 표시 장치는 앞에서 설명한 도 1 내지 도 4에 도시한 실시예와 대부분 동일하므로 차이점을 중심으로 설명한다.
본 실시예에 따른 신호 제어부(600)는 슛 디지털 신호(Ds)를 생성하여 구동 전압 변조부(720)에 전달할 수 있다. 또한 구동 전압 변조부(720)는 오버슛 생성부(722) 및 언더슛 생성부(724) 외에 디지털-아날로그 변환부(digital to analog converter, DAC)(728)를 더 포함할 수 있다.
본 실시예에서 오버슛 전압(Vos)은 한 프레임 동안 일정하지 않을 수 있다. 예를 들어, 오버슛 전압(Vos)은 한 프레임 동안 0부터 시작하여 점점 증가할 수 있다. 이때 오버슛 전압(Vos)의 증가 비율은 일정할 수 있으나 이에 한정되는 것은 아니고 다양한 함수 식에 따라 증가할 수도 있다. 또한 게이트 클록 신호(CPV)의 매 펄스마다 오버슛 전압(Vos)이 증가할 수도 있고 두 개 이상의 펄스마다 오버슛 전압(Vos)이 증가할 수도 있다. 도 10은 게이트 클록 신호(CPV)의 두 펄스마다 오버슛 전압(Vos)이 변화하는 예를 도시한다.
도 10을 참조하면, 주사 시작 신호(STV)의 펄스 이후 발생하는 두 개의 게이트 클록 신호(CPV)의 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)은 0이고, 다음 두 개의 게이트 클록 신호(CPV)의 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)은 제1 오버슛 전압(Vos1)이고, 또 다음 두 개의 게이트 클록 신호(CPV)의 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)은 제2 오버슛 전압(Vos2)일 수 있으며, 양(+)인 오버슛 전압(Vos1, Vos2, ···)은 점차 증가할 수 있다.
또한 언더슛 전압(Vus)도 한 프레임 동안 일정하지 않을 수 있다. 예를 들어, 언더슛 전압(Vus)의 절대값은 한 프레임 동안 0부터 시작하여 점점 증가할 수 있다. 이때 언더슛 전압(Vus)의 절대값의 증가 비율은 일정할 수 있으나 이에 한정되는 것은 아니고 다양한 함수 식에 따라 증가할 수 있다. 또한 게이트 클록 신호(CPV)의 매 펄스마다 언더슛 전압(Vus)의 절대값이 증가할 수도 있고 두 개 이상의 펄스마다 언더슛 전압(Vus)이 바뀔 수도 있다. 도 10은 게이트 클록 신호(CPV)의 두 펄스마다 언더슛 전압(Vus)이 변화하는 예를 도시한다.
도 10을 참조하면, 주사 시작 신호(STV)의 펄스 이후 발생하는 두 개의 게이트 클록 신호(CPV)의 펄스의 하강 엣지에 대응하는 언더슛 전압(Vus)은 0이고, 다음 두 개의 게이트 클록 신호(CPV)의 펄스의 하강 엣지에 대응하는 언더슛 전압(Vus)은 제1 언더슛 전압(Vus1)이고, 또 다음 두 개의 게이트 클록 신호(CPV)의 펄스의 하강 엣지에 대응하는 언더슛 전압(Vus)은 제2 언더슛 전압(Vus2)일 수 있으며, 음(-)인 언더슛 전압(Vus1, Vus2, ···)의 절대값은 점차 증가할 수 있다.
슛 디지털 신호(Ds)는 이와 같이 한 프레임을 주기로 변화하는 오버슛 전압(Vos) 및 언더슛 전압(Vus) 중 적어도 하나에 대한 정보를 포함한다. 슛 디지털 신호(Ds)의 비트수는 화면의 해상도 또는 표시판(300)이 포함하는 게이트선(G1-Gn)의 수에 따를 수 있다.
디지털-아날로그 변환부(728)는 슛 디지털 신호(Ds)를 슛 아날로그 전압으로 변환하여 오버슛 생성부(722) 및 언더슛 생성부(724)에 전달한다. 그러면, 오버슛 생성부(722) 및 언더슛 생성부(724)는 슛 아날로그 전압을 이용하여 도 10에 도시한 바와 같은 변조된 게이트 온 전압(Von’) 및 변조된 게이트 오프 전압(Voff’)을 생성할 수 있다.
본 실시에에 따라 생성된 게이트 신호(Vg)는 게이트선(G1-Gn)의 순서가 증가할수록 게이트 온 펄스(GP)가 포함하는 오버슛 전압(Vos)의 절대값 및 언더슛 전압(Vus)의 절대값이 증가할 수 있다. 예를 들어, 제1 및 제2 게이트선(G1, G2)에 출력되는 게이트 온 펄스(GP)의 오버슛 전압(Vos)과 언더슛 전압(Vus)은 0이고, 제3 및 제4 게이트선(G3, G4)에 출력되는 게이트 온 펄스(GP)는 제1 오버슛 전압(Vos1) 및 제1 언더슛 전압(Vus1)을 포함할 수 있다. 마찬가지로 제5 및 제6 게이트선(G5, G6)에 출력되는 게이트 온 펄스(GP)는 제2 오버슛 전압(Vos2) 및 제2 언더슛 전압(Vus2)을 포함할 수 있다. 이와 같은 오버슛 전압(Vos) 및 언더슛 전압(Vus)은 주사 시작 신호(STV)의 펄스가 시작되면 다시 초기 값으로 리셋될 수 있다.
이와 같이 게이트 온 펄스(GP)의 오버슛 전압(Vos)과 언더슛 전압(Vus)의 절대값을 신호 지연이 심한 후단의 게이트선 쪽으로 갈수록 크게 함으로써 신호 지연이 거의 없는 전단 부분의 게이트선에 인가되는 게이트 온 펄스(GP)가 불필요한 오버슛 전압 및 언더슛 전압을 포함하지 않을 수 있다. 또한 표시판(300)의 대형화에 따른 신호 지연에 의한 게이트 신호 파형의 왜곡을 더욱 줄일 수 있고, 표시판(300)의 위치에 따른 휘도 편차를 더욱 줄일 수 있다.
다음 도 11 및 도 12를 참조하여, 본 발명의 한 실시예에 따른 구동 장치 및 이를 포함하는 표시 장치에 대하여 설명한다.
도 11은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 12는 본 발명의 한 실시예에 따른 표시 장치의 구동 신호 및 게이트 신호의 파형도이다.
본 실시예에 따른 표시 장치는 앞에서 설명한 도 5 내지 도 8에 도시한 실시예와 대부분 동일하므로 차이점을 중심으로 설명한다.
본 실시예에 따른 신호 제어부(600)는 슛 디지털 신호(Ds)를 더 생성하여 구동 전압 변조부(720)에 전달할 수 있다. 또한 구동 전압 변조부(720)는 오버슛 생성부(722) 및 언더슛 생성부(724) 외에 디지털-아날로그 변환부(728)를 더 포함할 수 있다.
본 실시예에서 오버슛 전압(Vos) 및 언더슛 전압(Vus)은 한 프레임 동안 일정하지 않을 수 있으며, 앞에서 설명한 도 9 및 도 10에 도시한 실시예와 유사할 수 있으며 동일한 설명은 생략한다.
도 12는 제1 게이트 클록 신호(CPV1) 또는 제2 게이트 클록 신호(CPV2)의 두 펄스마다 오버슛 전압(Vos)이 변화하는 예를 도시한다. 주사 시작 신호(STV)의 펄스 이후 발생하는 제1 게이트 클록 신호(CPV1)의 두 펄스 및 제2 게이트 클록 신호(CPV2)의 두 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)은 0이고, 제1 게이트 클록 신호(CPV1) 또는 제2 게이트 클록 신호(CPV2)의 다음 두 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)은 제1 오버슛 전압(Vos1)이고, 또 다음 두 펄스의 상승 엣지에 대응하는 오버슛 전압(Vos)은 제2 오버슛 전압(Vos2)일 수 있으며, 양(+)인 오버슛 전압(Vos1, Vos2, ···)은 점차 증가할 수 있다.
또한 언더슛 전압(Vus)도 제1 게이트 클록 신호(CPV1) 또는 제2 게이트 클록 신호(CPV2)의 두 펄스마다 변화할 수 있다. 주사 시작 신호(STV)의 펄스 이후 발생하는 제1 게이트 클록 신호(CPV1)의 두 펄스 및 제2 게이트 클록 신호(CPV2)의 두 펄스의 하강 엣지에 대응하는 언더슛 전압(Vus)은 0이고, 제1 게이트 클록 신호(CPV1) 또는 제2 게이트 클록 신호(CPV2)의 다음 두 펄스의 하강 엣지에 대응하는 언더슛 전압(Vus)은 제1 언더슛 전압(Vus1)이고, 또 다음 두 펼스의 하강 엣지에 대응하는 언더슛 전압(Vus)은 제2 언더슛 전압(Vus2)일 수 있으며, 음(-)인 언더슛 전압(Vus1, Vus2, ···)의 절대값은 점차 증가할 수 있다.
슛 디지털 신호(Ds)는 이와 같이 한 프레임 동안 변화하는 오버슛 전압(Vos) 및 언더슛 전압(Vus)에 대한 정보를 포함한다.
디지털-아날로그 변환부(728)는 슛 디지털 신호(Ds)를 슛 아날로그 전압으로 변환하여 오버슛 생성부(722) 및 언더슛 생성부(724)에 전달한다. 그러면, 오버슛 생성부(722) 및 언더슛 생성부(724)는 슛 아날로그 전압을 이용하여 도 12에 도시한 바와 같은 변조된 제1 및 제2 게이트 온 전압(Von’1, Von’2) 및 변조된 제1 및 제2 게이트 오프 전압(Voff’1, Voff’2)을 생성할 수 있다.
본 실시예에 따라 생성된 게이트 신호(Vg) 중 제1 내지 제4 게이트선(G1-G4)에 인가되는 게이트 신호(Vg)의 게이트 온 펄스(GP)는 오버슛 전압(Vos) 또는 언더슛 전압(Vus)을 포함하고 있지 않으며, 제5 게이트선(G5)에 인가되는 게이트 신호(Vg)의 게이트 온 펄스(GP)부터 오버슛 전압(Vos) 및 언더슛 전압(Vus)을 포함할 수 있다. 또한 도 12에 도시한 예에서는 네 개의 게이트선(G1-Gn)마다 오버슛 전압(Vos) 또는 언더슛 전압(Vus)의 절대값이 증가할 수 있다. 그러나 이에 한정되는 것은 아니고 한 개 이상의 게이트선(G1-Gn)마다 오버슛 전압(Vos) 또는 언더슛 전압(Vus)의 절대값이 증가할 수도 있다.
다음 도 13을 참조하여, 본 발명의 한 실시예에 따른 표시 장치에 대해 설명한다.
도 13은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.
도 13을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(300) 및 이를 구동하기 위한 구동 장치를 포함하며, 구동 장치는 게이트 구동부(400c) 및 앞에서 설명한 여러 실시예가 포함하는 다른 구성 요소를 포함할 수 있다.
본 실시예에 따른 게이트 구동부(400c)는 연결선(B1, B2, ···, B(n-1), Bn)을 통해 게이트선(G1-Gn)과 연결될 수 있다. 연결선(B1, B2, ···, B(n-1), Bn)과 게이트선(G1-Gn)은 접촉부(Cnt)를 통해 서로 전기적으로 연결될 수 있다.
게이트선(G1-Gn)이 대략 가로 방향으로 뻗을 때 연결선(B1, B2, ···, B(n-1), Bn)은 게이트선(G1-Gn)과 교차하며 대략 세로 방향으로 뻗을 수 있다. 이때, 게이트 구동부(400c)는 마지막 게이트선(Gn)보다 첫 번째 게이트선(G1)에 더 가까운 곳에 위치할 수 있다. 따라서 첫 번째 게이트선(G1) 또는 제1 게이트선(G1)과 연결된 제1 연결선(B1)부터 시작하여 마지막 게이트선(Gn)과 연결된 n번째 연결선(Bn)까지 갈수록 연결선(B1, B2, ···, B(n-1), Bn)의 길이는 점점 길어진다. 따라서 본 실시예에서 게이트 구동부(400c)에서 생성된 게이트 신호(Vg)는 마지막 게이트선(Gn)이 위치하는 하단부로 갈수록 배선 저항 또는 기생 용량 등에 의한 게이트 신호의 신호 지연이 커질 수 있다.
그러나 앞에서 설명한 본 발명의 여러 실시예에 따르면, 게이트 온 펄스(GP)가 오버슛 전압(Vos)과 언더슛 전압(Vus)을 포함하고, 기본 게이트 온 전압(Von)이 표시판(300)의 하단부로 갈수록 증가하므로 신호 지연에 의한 게이트 신호(Vg)의 게이트 온 펄스(GP)의 왜곡 및 편차를 줄일 수 있다. 따라서 표시판(300)의 위치에 상관없이 균일한 휘도의 영상을 표시할 수 있다.
또한 표시판(300)의 상단부에서 하단부로 뻗는 데이터선(도시하지 않음)의 저항 및 기생 용량 등에 의해 데이터 전압에 왜곡이 생기거나 화소의 스위칭 소자에 인가되는 타이밍에 편차가 생기더라도 본 발명의 여러 실시예와 같이 게이트 신호(Vg)의 게이트 온 펄스(GP)를 변조하여 게이트선(G1-Gn)에 인가함으로써 게이트 신호(Vg)의 인가 타이밍과 데이터 전압의 인가 타이밍을 일치시킬 수 있고, 데이터 전압의 신호 지연을 보상할 수 있다.
지금까지 본 발명의 여러 실시예에서는 게이트 온 펄스(GP)가 기본 게이트 온 전압(Von)과 기본 게이트 오프 전압(Voff)을 기준으로 오버슛 전압(Vos)과 언더슛 전압(Vus)을 모두 포함하는 예를 중심으로 설명하였으나, 이에 한정되지 않고 오버슛 전압(Vos)과 언더슛 전압(Vus) 중 어느 하나만 추가될 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
300: 표시판
400a, 400b, 400c; 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
700: 제어부 710: 구동 전압 생성부
720: 구동 전압 변조부 722: 오버슛 생성부
724: 언더슛 생성부 726: 클록 신호 생성부
728: 디지털-아날로그 변환부 CLK1, CLK2: 클록 신호
CPV: 게이트 클록 신호 GP: 게이트 온 펄스
STV: 주사 시작 신호 Vg: 게이트 신호

Claims (26)

  1. 복수의 게이트선 및 복수의 화소가 형성되어 있는 표시판,
    상기 게이트선에 게이트 신호를 인가하는 게이트 구동부, 그리고
    상기 게이트 구동부를 제어하는 제어부를 포함하고,
    상기 제어부는
    상기 게이트 신호의 주사 시작을 지시하는 주사 시작 신호(STV) 및 복수의 펄스를 포함하는 적어도 하나의 게이트 클록 신호(CPV)를 생성하는 신호 제어부, 그리고
    기본 게이트 온 전압 및 기본 게이트 오프 전압을 기준으로 상기 게이트 클록 신호의 펄스의 상승 엣지에 맞추어 오버슛 전압을 추가하거나 상기 게이트 클록 신호의 상기 펄스의 하강 엣지에 맞추어 언더슛 전압을 추가하여 변조된 게이트 온 전압 및 변조된 게이트 오프 전압을 생성하는 구동 전압 변조부
    를 포함하고,
    상기 오버슛 전압 및 상기 언더슛 전압 중 적어도 하나는 상기 게이트 클록 신호의 적어도 한 펄스마다 변화하는 표시 장치.
  2. 제1항에서,
    상기 복수의 게이트선 중 한 게이트선에 인가되는 상기 게이트 신호는 적어도 하나의 게이트 온 펄스를 포함하고,
    상기 게이트 온 펄스는 상기 게이트 클록 신호의 상기 펄스의 고레벨 구간에 대응하는 상기 변조된 게이트 온 전압과 상기 게이트 클록 신호의 저레벨 구간에 대응하는 상기 변조된 게이트 오프 전압을 포함하는
    표시 장치.
  3. 제2항에서,
    상기 기본 게이트 온 전압은 한 프레임을 주기로 증가하여 상기 복수의 게이트선에 대응하는 상기 기본 게이트 온 전압은 적어도 한 게이트선마다 바뀌는 표시 장치.
  4. 제3항에서,
    상기 기본 게이트 오프 전압은 일정한 표시 장치.
  5. 제4항에서,
    상기 신호 제어부는 한 프레임을 주기로 변화하는 상기 오버슛 전압 및 한 프레임을 주기로 변화하는 상기 언더슛 전압 중 적어도 하나에 대한 정보를 포함하는 슛 디지털 신호를 생성하여 상기 구동 전압 변조부에 입력하고,
    상기 구동 전압 변조부는 상기 슛 디지털 신호를 슛 아날로그 전압으로 변환하는 디지털-아날로그 변환부를 포함하고,
    상기 구동 전압 변조부는 상기 슛 아날로그 전압을 바탕으로 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압을 생성하는
    표시 장치.
  6. 삭제
  7. 제5항에서,
    상기 게이트 구동부는 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압, 그리고 상기 게이트 클록 신호를 입력받아 상기 복수의 게이트선에 순차적으로 입력될 상기 게이트 신호를 생성하는 표시 장치.
  8. 제5항에서,
    상기 제어부는 상기 변조된 게이트 온 전압과 공통 저전압을 입력 받고 상기 주사 시작 신호 및 상기 게이트 클록 신호를 바탕으로 클록 신호를 생성하여 상기 게이트 구동부에 전달하는 클록 신호 생성부를 더 포함하는 표시 장치.
  9. 제8항에서,
    상기 게이트 클록 신호는 서로 반전된 형태인 제1 및 제2 게이트 클록 신호를 포함하고,
    상기 변조된 게이트 온 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 온 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 온 전압을 포함하고,
    상기 변조된 게이트 오프 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 오프 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 오프 전압을 포함하고,
    상기 클록 신호는 상기 변조된 제1 게이트 온 전압과 상기 제1 게이트 클록 신호를 바탕으로 생성된 제1 클록 신호 및 상기 변조된 제2 게이트 온 전압과 상기 제2 게이트 클록 신호를 바탕으로 생성된 제2 클록 신호를 포함하는
    표시 장치.
  10. 제9항에서,
    상기 게이트 구동부는 복수의 스테이지를 포함하고, 상기 주사 시작 신호, 상기 제1 및 제2 클록 신호, 상기 변조된 제1 및 제2 게이트 오프 전압을 바탕으로 상기 게이트 신호를 생성하여 상기 게이트선에 출력하는 표시 장치.
  11. 제1항에서,
    상기 기본 게이트 온 전압은 한 프레임을 주기로 증가하여 상기 복수의 게이트선에 대응하는 상기 기본 게이트 온 전압은 적어도 한 게이트선마다 바뀌는 표시 장치.
  12. 제1항에서,
    상기 신호 제어부는 한 프레임을 주기로 변화하는 상기 오버슛 전압 및 한 프레임을 주기로 변화하는 상기 언더슛 전압 중 적어도 하나에 대한 정보를 포함하는 슛 디지털 신호를 생성하여 상기 구동 전압 변조부에 입력하고,
    상기 구동 전압 변조부는 상기 슛 디지털 신호를 슛 아날로그 전압으로 변환하는 디지털-아날로그 변환부를 포함하고,
    상기 구동 전압 변조부는 상기 슛 아날로그 전압을 바탕으로 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압을 생성하는
    표시 장치.
  13. 제12항에서,
    상기 오버슛 전압 및 상기 언더슛 전압 중 적어도 하나는 상기 게이트 클록 신호의 적어도 한 펄스마다 변화하는 표시 장치.
  14. 제1항에서,
    상기 게이트 구동부는 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압, 그리고 상기 게이트 클록 신호를 입력받아 상기 복수의 게이트선에 순차적으로 입력될 상기 게이트 신호를 생성하는 표시 장치.
  15. 제1항에서,
    상기 제어부는 상기 변조된 게이트 온 전압과 공통 저전압을 입력 받고 상기 주사 시작 신호 및 상기 게이트 클록 신호를 바탕으로 클록 신호를 생성하여 상기 게이트 구동부에 전달하는 클록 신호 생성부를 더 포함하는 표시 장치.
  16. 제15항에서,
    상기 게이트 클록 신호는 서로 반전된 형태인 제1 및 제2 게이트 클록 신호를 포함하고,
    상기 변조된 게이트 온 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 온 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 온 전압을 포함하고,
    상기 변조된 게이트 오프 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 오프 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 오프 전압을 포함하고,
    상기 클록 신호는 상기 변조된 제1 게이트 온 전압과 상기 제1 게이트 클록 신호를 바탕으로 생성된 제1 클록 신호 및 상기 변조된 제2 게이트 온 전압과 상기 제2 게이트 클록 신호를 바탕으로 생성된 제2 클록 신호를 포함하는
    표시 장치.
  17. 제16항에서,
    상기 게이트 구동부는 복수의 스테이지를 포함하고, 상기 주사 시작 신호, 상기 제1 및 제2 클록 신호, 상기 변조된 제1 및 제2 게이트 오프 전압을 바탕으로 상기 게이트 신호를 생성하여 상기 게이트선에 출력하는 표시 장치.
  18. 복수의 게이트선 및 복수의 화소가 형성되어 있는 표시판, 상기 게이트선과 연결되어 있는 게이트 구동부, 그리고 상기 게이트 구동부를 제어하는 제어부를 포함하고, 상기 제어부는 신호 제어부 및 구동 전압 변조부를 포함하는 표시 장치에서,
    상기 신호 제어부에서 주사 시작을 지시하는 주사 시작 신호(STV) 및 복수의 펄스를 포함하는 적어도 하나의 게이트 클록 신호(CPV)를 생성하는 단계,
    상기 주사 시작 신호를 바탕으로 기본 게이트 온 전압 및 기본 게이트 오프 전압을 생성하는 단계, 그리고
    상기 기본 게이트 온 전압 및 상기 게이트 오프 전압을 기준으로 상기 게이트 클록 신호의 펄스의 상승 엣지에 맞추어 오버슛 전압을 추가하거나 상기 게이트 클록 신호의 상기 펄스의 하강 엣지에 맞추어 언더슛 전압을 추가하여 변조된 게이트 온 전압 및 변조된 게이트 오프 전압을 생성하는 단계
    를 포함하고,
    상기 오버슛 전압 및 상기 언더슛 전압 중 적어도 하나는 상기 게이트 클록 신호의 적어도 한 펄스마다 변화하는 표시 장치의 구동 방법.
  19. 제18항에서,
    상기 복수의 게이트선 중 한 게이트선에 인가되는 게이트 신호는 적어도 하나의 게이트 온 펄스를 포함하고,
    상기 게이트 온 펄스는 상기 게이트 클록 신호의 상기 펄스의 고레벨 구간에 대응하는 상기 변조된 게이트 온 전압과 상기 게이트 클록 신호의 저레벨 구간에 대응하는 상기 변조된 게이트 오프 전압을 포함하는
    표시 장치의 구동 방법.
  20. 제19항에서,
    상기 기본 게이트 온 전압은 한 프레임을 주기로 증가하여 상기 복수의 게이트선에 대응하는 상기 기본 게이트 온 전압은 적어도 한 게이트선마다 바뀌는 표시 장치의 구동 방법.
  21. 제20항에서,
    상기 신호 제어부에서 한 프레임을 주기로 변화하는 상기 오버슛 전압 및 한 프레임을 주기로 변화하는 상기 언더슛 전압 중 적어도 하나에 대한 정보를 포함하는 슛 디지털 신호를 생성하여 상기 구동 전압 변조부에 입력하는 단계,
    상기 구동 전압 변조부에서 상기 슛 디지털 신호를 슛 아날로그 전압으로 변환하는 단계, 그리고
    상기 구동 전압 변조부에서 상기 슛 아날로그 전압을 바탕으로 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압을 생성하는 단계
    를 포함하는 표시 장치의 구동 방법.
  22. 삭제
  23. 제21항에서,
    상기 게이트 구동부에서 상기 변조된 게이트 온 전압 및 상기 변조된 게이트 오프 전압, 그리고 상기 게이트 클록 신호를 입력받아 상기 복수의 게이트선에 순차적으로 입력될 게이트 신호를 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  24. 제21항에서,
    상기 제어부가 포함하는 클록 신호 생성부에서 상기 변조된 게이트 온 전압과 공통 저전압을 입력 받고 상기 주사 시작 신호 및 상기 게이트 클록 신호를 바탕으로 클록 신호를 생성하여 상기 게이트 구동부에 전달하는 단계를 더 포함하는 표시 장치의 구동 방법.
  25. 제24항에서,
    상기 게이트 클록 신호는 서로 반전된 형태인 제1 및 제2 게이트 클록 신호를 포함하고,
    상기 변조된 게이트 온 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 온 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 온 전압을 포함하고,
    상기 변조된 게이트 오프 전압은 상기 제1 게이트 클록 신호에 대응하는 변조된 제1 게이트 오프 전압 및 상기 제2 게이트 클록 신호에 대응하는 변조된 제2 게이트 오프 전압을 포함하고,
    상기 클록 신호는 상기 변조된 제1 게이트 온 전압과 상기 제1 게이트 클록 신호를 바탕으로 생성된 제1 클록 신호 및 상기 변조된 제2 게이트 온 전압과 상기 제2 게이트 클록 신호를 바탕으로 생성된 제2 클록 신호를 포함하는
    표시 장치의 구동 방법.
  26. 제25항에서,
    상기 게이트 구동부는 복수의 스테이지를 포함하고, 상기 주사 시작 신호, 상기 제1 및 제2 클록 신호, 상기 변조된 제1 및 제2 게이트 오프 전압을 바탕으로 게이트 신호를 생성하여 상기 게이트선에 출력하는 표시 장치의 구동 방법.
KR1020120054709A 2012-05-23 2012-05-23 표시 장치 및 그 구동 방법 KR101952936B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120054709A KR101952936B1 (ko) 2012-05-23 2012-05-23 표시 장치 및 그 구동 방법
US13/603,863 US9105225B2 (en) 2012-05-23 2012-09-05 Display device with modulated gate-on gate-off voltages and driving method thereof
CN201210433234.6A CN103426388B (zh) 2012-05-23 2012-11-02 显示装置以及其驱动方法
JP2012246970A JP6140425B2 (ja) 2012-05-23 2012-11-09 表示装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120054709A KR101952936B1 (ko) 2012-05-23 2012-05-23 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20130130999A KR20130130999A (ko) 2013-12-03
KR101952936B1 true KR101952936B1 (ko) 2019-02-28

Family

ID=49621236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120054709A KR101952936B1 (ko) 2012-05-23 2012-05-23 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US9105225B2 (ko)
JP (1) JP6140425B2 (ko)
KR (1) KR101952936B1 (ko)
CN (1) CN103426388B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021369A (zh) * 2012-12-21 2013-04-03 北京京东方光电科技有限公司 液晶显示器的驱动方法
FR3005754B1 (fr) * 2013-05-17 2019-04-05 Thales Dispositif electrooptique a matrice de pixels de grande dimension
CN103941439B (zh) * 2013-06-28 2016-09-28 上海中航光电子有限公司 一种补偿馈通电压驱动电路及阵列基板
KR102194666B1 (ko) * 2014-07-02 2020-12-24 삼성디스플레이 주식회사 표시 패널
KR102250309B1 (ko) * 2014-10-13 2021-05-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102431311B1 (ko) * 2015-01-15 2022-08-12 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
KR102401062B1 (ko) * 2015-01-29 2022-05-24 엘지디스플레이 주식회사 게이트 드라이버
CN104575435B (zh) * 2015-02-05 2017-12-15 京东方科技集团股份有限公司 显示基板栅极线驱动方法及驱动单元、显示装置
KR102348945B1 (ko) * 2015-06-02 2022-01-11 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법, 및 이를 포함하는 표시 장치
KR102412675B1 (ko) * 2015-06-03 2022-06-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN104882111B (zh) * 2015-06-24 2017-03-29 京东方科技集团股份有限公司 一种显示驱动电路及其驱动方法、显示装置
KR102447536B1 (ko) * 2015-10-14 2022-09-28 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
US20170124979A1 (en) * 2015-10-28 2017-05-04 Novatek Microelectronics Corp. Display panel, manufacturing method thereof, and driving method thereof
CN105427823A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 一种栅极驱动电压的调节方法、调节装置及显示装置
KR102620569B1 (ko) * 2016-07-29 2024-01-04 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102522115B1 (ko) * 2016-09-28 2023-04-14 주식회사 엘엑스세미콘 게이트구동회로, 레벨시프터 및 표시장치
KR102495199B1 (ko) * 2016-09-29 2023-02-01 엘지디스플레이 주식회사 표시장치
KR102529516B1 (ko) * 2016-10-27 2023-05-04 주식회사 엘엑스세미콘 디스플레이 구동 장치
KR102306579B1 (ko) * 2017-03-16 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10923064B2 (en) * 2017-04-17 2021-02-16 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device equipped with same
CN106875913A (zh) * 2017-04-21 2017-06-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路
CN107492353B (zh) * 2017-07-21 2019-06-11 惠科股份有限公司 显示面板的驱动方法及驱动装置
CN107909978B (zh) * 2017-12-07 2020-06-05 深圳市华星光电技术有限公司 显示面板驱动电路及显示面板
US11315513B2 (en) * 2017-12-20 2022-04-26 Sitronix Technology Corp. Driving circuit for display panel and high voltage tolerant circuit
CN109949758B (zh) * 2017-12-21 2022-01-04 咸阳彩虹光电科技有限公司 基于栅极驱动电路的扫描信号补偿方法及装置
CN108172187B (zh) * 2018-01-03 2020-07-14 京东方科技集团股份有限公司 一种信号控制装置及控制方法、显示控制装置、显示装置
KR20200042989A (ko) * 2018-10-16 2020-04-27 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 포함하는 표시 장치
CN109345989A (zh) * 2018-11-30 2019-02-15 苏州华兴源创科技股份有限公司 一种检测液晶面板的驱动方法
KR102614690B1 (ko) * 2018-12-26 2023-12-19 삼성디스플레이 주식회사 표시 장치
KR102636630B1 (ko) * 2018-12-28 2024-02-13 엘지디스플레이 주식회사 표시 장치
CN109658861B (zh) * 2019-02-28 2021-12-03 武汉天马微电子有限公司 显示面板和显示装置
JP7181825B2 (ja) * 2019-03-26 2022-12-01 株式会社ジャパンディスプレイ 表示装置
CN110085156A (zh) * 2019-04-12 2019-08-02 深圳市华星光电半导体显示技术有限公司 阵列基板驱动电路及驱动方法
CN109935220B (zh) * 2019-04-17 2022-01-25 Tcl华星光电技术有限公司 驱动电路及显示装置
KR20210055860A (ko) * 2019-11-07 2021-05-18 삼성디스플레이 주식회사 표시 장치
KR102601635B1 (ko) * 2019-12-20 2023-11-13 엘지디스플레이 주식회사 표시장치, 게이트 구동회로 및 구동방법
CN113450732B (zh) * 2020-03-25 2023-06-02 Oppo广东移动通信有限公司 像素电路及其驱动方法、显示装置、电子设备
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법
CN113516938B (zh) * 2021-06-23 2024-03-26 惠科股份有限公司 显示面板的驱动电路和驱动方法以及显示装置
KR20230013306A (ko) * 2021-07-19 2023-01-26 주식회사 엘엑스세미콘 전원관리회로 및 이의 구동방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008077005A (ja) * 2006-09-25 2008-04-03 Casio Comput Co Ltd 表示駆動装置及びそれを備える表示装置
JP2011158864A (ja) * 2010-02-04 2011-08-18 Casio Computer Co Ltd 発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244429A (ja) * 1988-03-25 1989-09-28 Seiko Instr & Electron Ltd 薄膜トランジスタアレイを用いた電気光学装置の駆動方法
JPH0643427A (ja) * 1992-07-22 1994-02-18 Sharp Corp 液晶表示装置の駆動回路
JP3517503B2 (ja) * 1995-12-21 2004-04-12 株式会社日立製作所 Ｔｆｔ液晶ディスプレイの駆動回路
KR100623990B1 (ko) * 2000-07-27 2006-09-13 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR20040016662A (ko) 2002-08-19 2004-02-25 삼성전자주식회사 액정 표시 장치 및 표시 장치용 게이트 구동 장치
KR100878244B1 (ko) * 2002-09-12 2009-01-13 삼성전자주식회사 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치
KR100914196B1 (ko) 2002-12-27 2009-08-27 엘지디스플레이 주식회사 액정 패널의 구동장치 및 그 방법
KR101182298B1 (ko) * 2005-09-12 2012-09-20 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR101249775B1 (ko) * 2006-06-14 2013-04-01 엘지디스플레이 주식회사 액정표시장치의 게이트 구동방법
KR101315382B1 (ko) 2006-10-31 2013-10-07 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR20080052916A (ko) 2006-12-08 2008-06-12 삼성전자주식회사 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법
KR20080060681A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 액정 표시 장치의 게이트 구동 장치 및 방법
JP2008236660A (ja) 2007-03-23 2008-10-02 Citizen Holdings Co Ltd インバータアンプ
TWI375198B (en) 2007-05-17 2012-10-21 Tpo Displays Corp A system for displaying images
KR100899157B1 (ko) * 2007-06-25 2009-05-27 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR101547565B1 (ko) * 2008-10-08 2015-09-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20100051456A (ko) * 2008-11-07 2010-05-17 엘지이노텍 주식회사 액정 패널 구동 장치
KR101310378B1 (ko) * 2008-11-19 2013-09-23 엘지디스플레이 주식회사 액정표시장치
KR20100074858A (ko) 2008-12-24 2010-07-02 엘지디스플레이 주식회사 액정표시장치
KR101652015B1 (ko) 2009-11-03 2016-08-29 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101611910B1 (ko) 2009-12-18 2016-04-26 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101619047B1 (ko) * 2009-12-23 2016-05-11 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101324428B1 (ko) * 2009-12-24 2013-10-31 엘지디스플레이 주식회사 표시장치
KR101392336B1 (ko) * 2009-12-30 2014-05-07 엘지디스플레이 주식회사 표시장치
JP5477004B2 (ja) 2010-01-14 2014-04-23 ソニー株式会社 表示装置、表示駆動方法
KR101696462B1 (ko) * 2010-03-10 2017-01-16 엘지디스플레이 주식회사 게이트펄스 변조장치와 방법, 및 이를 이용한 표시장치
JP5538559B2 (ja) * 2010-11-02 2014-07-02 シャープ株式会社 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008077005A (ja) * 2006-09-25 2008-04-03 Casio Comput Co Ltd 表示駆動装置及びそれを備える表示装置
JP2011158864A (ja) * 2010-02-04 2011-08-18 Casio Computer Co Ltd 発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Also Published As

Publication number Publication date
US20130314392A1 (en) 2013-11-28
JP6140425B2 (ja) 2017-05-31
US9105225B2 (en) 2015-08-11
CN103426388A (zh) 2013-12-04
JP2013246431A (ja) 2013-12-09
KR20130130999A (ko) 2013-12-03
CN103426388B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
KR101952936B1 (ko) 표시 장치 및 그 구동 방법
JP4887657B2 (ja) アクティブマトリクス型表示装置及びその駆動方法
CN110716658B (zh) 显示装置及其驱动方法
US6011533A (en) Image display device, image display method and display drive device, together with electronic equipment using the same
KR101286506B1 (ko) 액정 표시장치와 그의 구동방법
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
KR100849214B1 (ko) 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치
US9460681B2 (en) Display device and driving circuit thereof for improving the accuracy of gamma tuning
EP2610852B1 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal diplay panel
KR101169052B1 (ko) 액정표시장치의 아날로그 샘플링 장치
US20150138176A1 (en) Scanning signal line drive circuit and display device provided with same
KR20180036893A (ko) 게이트 구동 회로와 이를 이용한 표시장치
US20050140633A1 (en) Common inversion driving type liquid crystal display device and its driving method capable of suppressing color errors
JP2007034305A (ja) 表示装置
JP4822131B2 (ja) デジタル・アナログ変換器及び表示装置の駆動方法
EP2317502A2 (en) Display apparatus
KR20170014072A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
CN112992034A (zh) 显示装置、数据驱动电路和数据驱动方法
KR102392504B1 (ko) 데이터 구동회로와 이를 이용하는 표시장치와 그의 구동방법
KR100764051B1 (ko) 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정 디스플레이 장치
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법
KR101313650B1 (ko) 액정표시장치의 클럭신호 보정회로
KR20170010218A (ko) 게이트 구동 방법, 게이트 구동 회로 및 표시장치
KR20230103567A (ko) 이형 표시패널 및 이를 이용한 이형 표시장치
KR20220001964A (ko) 게이트 구동 회로와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant