KR102401062B1 - 게이트 드라이버 - Google Patents

게이트 드라이버 Download PDF

Info

Publication number
KR102401062B1
KR102401062B1 KR1020150014391A KR20150014391A KR102401062B1 KR 102401062 B1 KR102401062 B1 KR 102401062B1 KR 1020150014391 A KR1020150014391 A KR 1020150014391A KR 20150014391 A KR20150014391 A KR 20150014391A KR 102401062 B1 KR102401062 B1 KR 102401062B1
Authority
KR
South Korea
Prior art keywords
output unit
gate
scan pulse
output
control signal
Prior art date
Application number
KR1020150014391A
Other languages
English (en)
Other versions
KR20160093411A (ko
Inventor
우경돈
이병재
이수연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150014391A priority Critical patent/KR102401062B1/ko
Publication of KR20160093411A publication Critical patent/KR20160093411A/ko
Application granted granted Critical
Publication of KR102401062B1 publication Critical patent/KR102401062B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

본 발명은 프리차지 출력부 및 노멀 출력부를 구비하여, 스캔 펄스의 상승 또는 하강 속도를 상기 프리차지용 출력부를 이용하여 향상시킴으로써 상기 게이트 드라이버로부터 멀리 떨어진 화소에 공급되는 스캔 펄스의 상승/하강 속도를 향상시켜 빠른 구동 속도를 가진 게이트 드라이버를 제공하는 것을 목적으로 하며, 본 발명에 따른 게이트 드라이버는, 상기 스캔 펄스의 상승/하강시에는 상기 프리차지용 출력부를 구동하여 종래에 비해 높은 게이트 하이 전압 및 낮은 게이트 로우 전압을 출력하고, 상기 스캔 펄스를 일정 레벨로 유지할 경우에는 상기 노멀 출력부를 구동하여 종래와 같은 게이트 하이 전압 및 낮은 게이트 로우 전압을 출력하는 특징을 가진다.

Description

게이트 드라이버 {Gate Driver}
본 발명은 표시 장치용 게이트 드라이버에 관한 것으로, 게이트 드라이버에서 멀리 떨어진 픽셀에 전달하는 스캔 펄스의 출력 도달 시간을 빠르게 하여 고속 구동이 가능한 게이트 드라이버에 관한 것이다.
최근, 대두되고 있는 평판 표시장치(Flat Panel Display)로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 유기 발광 다이오드 표시장치(Organic Light Emitting Display) 등이 있다. 이 중 유기 발광 다이오드 표시장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자로 휘도가 높고 구동 전압이 낮으며 초박막화가 가능하여 차세대 표시 장치로 기대되고 있다.
유기 발광 다이오드 표시장치를 구성하는 다수의 단위 화소들 각각은 양극 및 음극 사이의 유기 발광층으로 구성된 유기 발광 다이오드와, 각 유기 발광 다이오드를 독립적으로 구동하는 화소 회로를 구비한다.
상기 화소 회로는 주로 스위칭 트랜지스터와 커패시터 및 구동 트랜지스터를 포함한다. 스위칭 트랜지스터는 게이트 드라이버로부터의 스캔 펄스에 응답하여 데이터 신호를 커패시터에 충전시키고, 상기 구동 트랜지스터는 커패시터에 충전된 데이터 전압의 크기에 따라 각 유기 발광 다이오드로 공급되는 전류의 크기를 조절함으로써 각 화소의 계조를 조절한다.
상기 게이트 드라이버는 상기 스캔 펄스를 각 채널별로 순차적으로 출력할 수 있도록 제어신호 출력부를 구비한다. 상기 제어신호 출력부는 서로 종속적으로 연결된 n개의 스테이지들로 구성된다. 상기 각 채널에는 하나의 스테이지가 할당된다.
상기 각 스테이지에는 드레인 전극이 서로 연결된 PMOS와 NMOS로 이루어진 출력부가 구비된다. 상기 출력부에 구비된 PMOS의 소스 전극에는 게이트 하이 전압이 접속되고, 상기 CMOS에 구비된 NMOS의 소스 전극에는 게이트 로우 전압이 접속된다.
상기 각 스테이지는 상기 제어신호 출력부의 제어에 의해 표시 패널의 스캔 라인에 순차적으로 상기 게이트 하이 전압을 출력하고, 상기 게이트 하이 전압이 출력되지 않는 나머지 기간에는 상기 게이트 로우 전압을 출력한다.
그런데, 상기 유기 발광 다이오드 표시장치가 대형화됨에 따라, 상기 게이트 드라이버로부터의 스캔 펄스를 각 픽셀에 공급하는 스캔 라인의 길이도 길어지게 된다. 그에 따라 상기 스캔 라인 자체에 발생하는 기생 저항 또한 무시할 수 없을 정도로 커진다. 그에 더하여, 상기 스캔 라인과 접속된 한 수평라인 상의 박막 트랜지스터(TFT) 각각의 게이트 전극 및 활성층 사이에 형성되는 기생 커패시터의 영향 또한 크게 증대된다. 그 결과, 상기 기생 저항 및 상기 기생 커패시터의 영향으로 상기 게이트 드라이버로부터 먼 곳에 위치한 픽셀에 공급되는 스캔 펄스의 상승/하강 시간은, 상기 게이트 드라이버로부터 가까운 곳에 위치한 픽셀에 공급되는 스캔 펄스의 상승/하강 시간에 비하여 크게 증가한다. 이와 같은 상기 스캔 펄스의 상승/하강 시간의 증가는 전체 게이트 드라이버의 구동 속도를 감소시킨다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명에 따른 게이트 드라이버는 프리차지 출력부 및 노멀 출력부를 구비하여, 상기 프리차지 출력부를 통해 상기 게이트 드라이버로부터 멀리 떨어진 화소에 공급되는 스캔 펄스의 상승/하강 속도를 향상시켜 빠른 구동 속도를 가진 게이트 드라이버를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 게이트 드라이버는 제어신호 출력부와 접속된 노멀 출력부, 및 상기 노멀 출력부에 비하여 높은 게이트 하이 전압 및 낮은 게이트 로우 전압을 출력하는 프리차지 출력부를 구비한다. 본 발명은, 상기 스캔 펄스 출력 전압이 상승하거나 하강하는 상승/하강 기간에는 상기 프리차지 출력부를 구동하여 상기 스캔 펄스의 출력이 빠른 속도로 상승 또는 하강할 수 있도록 하고, 상기 스캔 펄스를 유지하는 유지 기간에는 상기 노멀 출력부를 구비하여 상기 스캔 펄스의 출력이 유지될 수 있도록 한다.
본 발명에 따른 게이트 드라이버는 상기 스캔 펄스의 출력이 상승, 또는 하강하는 상승/하강 구간에서는 상기 프리차지 출력단을 구동하여 상기 게이트 드라이버로부터 멀리 떨어진 화소에 공급되는 스캔 펄스의 상승/하강 속도가 향상되며, 그에 따라 게이트 드라이버의 구동 속도가 개선된다.
도 1은 본 발명에 따른 게이트 드라이버의 출력부를 설명하기 위한 예시도이다.
도 2 는 종래의 노멀 출력부만 구비한 게이트 드라이버를 이용한 경우, 상기 게이트 드라이버로부터 가까운 픽셀에 인가되는 게이트 전압 및 상기 게이트 드라이버로부터 먼 픽셀에 인가되는 게이트 전압을 도시한 파형도이다.
도 3은 제 2 게이트 하이 전압(VGH_Pre) 및 제 2 게이트 로우 전압(VGL_Pre)을 인가할 때 상기 게이트 드라이버로부터 까까운 픽셀에 인가되는 스캔 펄스 및 상기 게이트 드라이버로부터 먼 픽셀에 인가되는 스캔 펄스를 도시한 파형도이다.
도 4의 (a)는 본 발명에 따른 게이트 드라이버의 노멀 출력부 및 프리차지 출력부를 구동하기 위한 파형이고, 도 4의 (b)는 상기 파형도에 따라 구동할 때 상기 게이트 드라이버에서 가까운 픽셀(Near)에 인가되는 스캔 펄스 및 상기 게이트 드라이버에서 먼 픽셀(Far)에 인가되는 스캔 펄스를 도시한 것이다.
도 5는 본 발명의 제 2 실시예에 따른 게이트 드라이버를 설명하기 위한 예시도이다.
이하, 도면을 참고하여 본 발명에 의한 게이트 드라이버를 보다 상세히 설명하도록 한다.
도 1은 본 발명의 제 1 실시예에 따른 게이트 드라이버의 출력부를 설명하기 위한 예시도이다.
본 발명에 따른 게이트 드라이버는, 표시 패널에 배치된 스캔 라인에 순차적으로 스캔 펄스를 출력하는 쉬프트 레지스터를 구비한다. 상기 쉬프트 레지스터는 서로 종속적으로 연결된 n개의 스테이지들로 구성된다. 각 스캔 라인에는 하나의 스테이지가 할당된다.
각 스테이지는, 복수 개의 채널을 통해 스캔 펄스 출력 제어신호를 출력하는 제어신호 출력부(2)와, 상기 제어신호 출력부의 채널들에 구비된 복수의 노멀 출력부(3) 및 프리차지 출력부(4)를 포함한다.
상기 노멀 출력부(3)는 상기 스캔 펄스의 상승 또는 하강 유지 기간에 제 1 게이트 하이 전압(VGH), 또는 제 1 게이트 로우 전압(VGL)을 출력하는 특징을 가지며, 상기 프리차지 출력부는 상기 스캔 펄스의 상승 또는 하강 기간에 상기 제 1 게이트 하이 전압(VGH)보다 높은 제 2 게이트 하이 전압(VGH_PRE)과, 상기 제 1 게이트 로우 전압(VGL)보다 낮은 제 2 게이트 로우 전압(VGL_PRE)을 출력하는 특징을 가진다.
상기 노멀 출력부(2)는, 제 1 게이트 하이 전압원(VGH)에 소스 전극이 접속되고, 드레인 전극이 상기 노멀 출력부(3)의 출력단(5)과 접속되며, 게이트 전극이 상기 제어신호 출력부(2)의 제 1 출력핀(P1)에 접속된 제 1 PMOS(PMOS1) 및 상기 제 1 게이트 로우 전압원(VGL)에 소스 전극이 접속되고, 드레인 전극이 상기 노멀 출력부(3)의 출력단(5)과 접속되며, 게이트 전극이 상기 제어신호 출력부(2)의 제 2 출력핀(P2)에 접속된 제 1 NMOS(NMOS1)를 구비한다.
상기 프리차지 출력부(4)는, 제 2 게이트 하이 전압원(VGL_Pre)에 소스 전극이 접속되고, 드레인 전극이 상기 프리차지 출력부(4)의 출력단(6)과 접속되며, 게이트 전극이 상기 제어신호 출력부(2)의 제 3 출력핀(P3)에 접속된 제 2 PMOS(PMOS2) 및 상기 제 2 게이트 로우 전압원(VGL_Pre)에 소스 전극이 접속되고, 드레인 전극이 상기 프리차지 출력부(4)의 출력단(6)과 접속되며, 게이트 전극이 상기 제어신호 출력부(2)의 제 4 출력핀(P4)에 접속된 제 2 NMOS(NMOS2)를 구비한다.
이하, 본 발명에 의한 노멀 출력부(3) 및 프리차지 출력부(4)를 구비한 게이트 드라이버를 이용한 경우의 구동 속도의 향상 원리 본 발명에 의한 게이트 드라이버의 구동 방법을 도면을 참고하여 설명하도록 한다.
도 2 는 종래의 노멀 출력부(3)만 구비한 게이트 드라이버를 이용한 경우, 상기 게이트 드라이버로부터 가까운 픽셀에 인가되는 게이트 전압 및 상기 게이트 드라이버로부터 먼 픽셀에 인가되는 게이트 전압을 도시한 파형도이다. 도 2 에서는, 종래의 게이트 드라이버에서 출력되는 게이트 하이 전압(VGH)를 10V로 하고, 게이트 로우 전압(VGL)을 -5V라고 가정하였다.
종래의 게이트 드라이버는 각 채널에 접속된 스캔 라인에 스캔 펄스를 순차적으로 출력한다. 상기 스캔 펄스의 상승 기간 및 상승 유지 기간에 상기 노멀 출력부(3)는 상기 제 1 게이트 하이 전압(VGH)을 출력하고, 상기 스캔 펄스의 하강 및 하강 유지 기간에 상기 노멀 출력부(3)는 상기 제 1 게이트 로우 전압(VGL)을 출력한다.
상기 스캔 펄스의 상승 기간에, 상기 게이트 드라이버로부터 가까운(Near) 픽셀에서는, 상기 노멀 출력부(3)로부터 상기 제 1 게이트 하이 전압(VGH)이 출력됨과 거의 동시에 상기 스캔 펄스가 상기 제 1 게이트 하이 전압(VGH)값으로 상승한다.
또한 상기 스캔 펄스의 하강 기간에, 상기 게이트 드라이버로부터 가까운(Near)픽셀에서는, 상기 노멀 출력부(3)로부터 상기 제 1 게이트 로우 전압(VGL)이 출력됨과 거의 동시에 상기 스캔 펄스가 상기 제 1 게이트 로우 전압(VGL)값으로 하강한다.
반면, 상기 게이트 드라이버로부터 먼(Far) 픽셀에 인가되는 스캔 펄스는, 앞에서 설명한 바와 같이 스캔 라인 자체의 저항과 기생 커패시터의 영향으로 인한 딜레이가 발생한다.
즉, 상기 스캔 펄스의 상승 기간에, 상기 게이트 드라이버로부터 먼(Far) 픽셀에서는, 상기 노멀 출력부(3)로부터 상기 제 1 게이트 하이 전압(VGH)이 출력된 후 일정한 딜레이를 두고 상기 스캔 펄스가 상기 제 1 게이트 하이 전압(VGH)값으로 상승한다.
마찬가지로, 또한 상기 스캔 펄스의 하강 기간에, 상기 게이트 드라이버로부터 먼(Far)픽셀에서는, 상기 노멀 출력부(3)로부터 상기 제 1 게이트 로우 전압(VGL)이 출력된 후 일정한 딜레이를 두고 상기 스캔 펄스가 상기 제 1 게이트 로우 전압(VGL)값으로 하강한다.
상기 딜레이를 감소시키기 위하여 상기 제 1 게이트 하이 전압(VGH)에 비하여 더 높은 제 2 게이트 하이 전압(VGH_Pre)을 인가하고, 상기 제 1 게이트 로우 전압(VGL)에 비하여 더 낮은 제 2 게이트 로우 전압(VGL_Pre)을 인가할 필요가 있다.
도 3은 상기 제 1 게이트 하이 전압(VGH)에 비하여 더 높은 제 2 게이트 하이 전압(VGH_Pre) 및 상기 제 1 게이트 로우 전압(VGL)에 비하여 더 낮은 제 2 게이트 로우 전압(VGL_Pre)을 인가할 때 상기 게이트 드라이버로부터 가까운 픽셀에 인가되는 게이트 전압 및 상기 게이트 드라이버로부터 먼 픽셀에 인가되는 게이트 전압을 도시한 파형도이다. 이 때 출력된 제 2 게이트 하이 전압(VGH_Pre)은 20V, 게이트 로우 전압(VGL_Pre)은 -10V라고 가정한다.
도 3에 도시된 바와 같이, 상기 10V의 제 1 게이트 하이 전압(VGH) 및 -5V의 제 1 게이트 로우 전압(VGL)을 인가할 때에 비하여, 제 2 게이트 하이 전압(VGH_Pre) 및 제 2 게이트 로우 전압(VGL_Pre)을 인가할 때 상기 스캔 라인으로부터 먼(FAR) 픽셀의 스캔 펄스의 상승 또는 하강 속도가 빨라진 것을 알 수 있다.
즉, 상기 스캔 펄스를 출력할 때, 더 높은 게이트 하이 전압 및 더 낮은 게이트 로우 전압을 스캔 라인에 인가하면 상기 스캔 라인으로부터 먼 픽셀의 스캔 펄스의 상승 또는 하강 속도가 향상된다.
그러나, 상기와 같이 더 높은 제 2 게이트 하이 전압(VGH_Pre) 및 낮은 제 2 게이트 로우 전압(VGL_Pre)을 상기 스캔 라인에 인가하면, 상기 스캔 라인과 접속된 스위칭 트랜지스터에는 과전류가 흐르게 되어 상기 스위칭 트랜지스터뿐 아니라 구동 트랜지스터 또는 유기 발광 다이오드 소자의 열화를 촉진할 우려가 있다.
따라서, 본 발명에 따른 게이트 드라이버는 상기 노멀 출력부(3) 및 프리차지 출력부(4)를 구비하고, 상기 스캔 펄스의 상승/하강 구간에서는 상기 제 2 게이트 하이 전압(VGH_Pre) 및 제 2 게이트 로우 전압(VGL_Pre)을 출력하고, 상기 스캔 펄스의 유지 구간에서는 상기 제 1 게이트 하이 전압(VGH) 및 상기 제 1 게이트 로우 전압(VGL)을 출력한다.
도 4의 (a)는 본 발명에 따른 게이트 드라이버의 노멀 출력부(3) 및 프리차지 출력부(4)를 구동하기 위한 파형이고, 도 4의 (b)는 상기 파형도에 따라 구동할 때 상기 게이트 드라이버에서 가까운 픽셀(Near)에 인가되는 스캔 펄스 및 상기 게이트 드라이버에서 먼 픽셀(Far)에 인가되는 스캔 펄스를 도시한 것이다. 여기서는, 상기 제 1 게이트 하이 전압은 10V, 상기 제 1 게이트 로우 전압은 -5V이며, 상기 제 2 게이트 하이 전압은 20V, 상기 제 2 게이트 로우 전압은 -10V인 경우를 예로 들어 설명한다.
본 발명에 따른 게이트 드라이버는, 상기 스캔 펄스의 상승 구간(t1)에서는 상기 제 1 게이트 하이 전압(VGH) 보다 더 높은 제 2 게이트 하이 전압(VGH_Pre)을 출력하고, 상기 스캔 펄스의 하강 구간(t3)에서는 상기 제 1 게이트 로우 전압(VGL)보다 낮은 제 2 게이트 로우 전압(VGL_Pre)을 출력하여, 상기 스캔 라인으로부터 먼 픽셀의 스캔 펄스의 상승 및 하강 속도를 향상시키고, 상기 스캔 펄스가 하이 상태로 유지되는 구간(t2)에서는 상기 제 1 게이트 하이 전압(VGH)을 출력하고, 상기 스캔 펄스가 로우 상태로 유지되는 구간(t4)에서는 상기 제 1 게이트 로우 전압(VGL)을 출력하는 것을 주요 기술적 특징으로 한다.
도 4의 (a)에 따르면, 상기 스캔 펄스를 하이 상태로 천이시키기 위하여, 상기 제어신호 출력부(2)는 상기 제 3 출력핀(P3)을 통해 상기 프리차지 출력부(4)의 제 2 PMOS에 로우 신호를 인가한다. 그에 따라, 상기 프리차지 출력부(4)는 상기 제 1 게이트 하이 전압(VGH)에 비해 높은 제 2 게이트 하이 전압(VGH_Pre)을 스캔 라인에 출력한다. 상기 제 2 게이트 하이 전압(VGH_Pre)은 빠른 속도로 상기 스캔 펄스가 상승할 수 있도록 한다.
그리고, 상기 게이트 드라이버로부터 먼(Far) 픽셀에 인가되는 스캔 펄스의 크기가 상기 제 1 게이트 하이 전압(VGH)에 근접하는 시간(제 2 PMOS에 로우 신호를 인가하고 일정 시간(t1)이 지난 후)에, 상기 제어신호 출력부(2)는 제 2 PMOS에 하이 신호를 인가함과 동시에 제 1 출력핀(P1)을 통해 상기 노멀 출력부(3)의 제 1 PMOS 에 로우 신호를 인가한다. 그에 따라, 상기 노멀 출력부(3)는 상기 제 1 게이트 하이 전압(VGH)인 10V로 상기 스캔 펄스를 유지한다.
이 때, 상기 제어신호 출력부(2)는 제 2 및 제 4 출력핀(P2, P4)을 통해 상기 제 1 NMOS 및 제 2 NMOS에는 로우 신호를 인가하여, 상기 제 1 NMOS 및 제 2 NMOS는 턴 오프 상태를 유지한다.
그 다음, 상기 스캔 펄스를 로우 상태로 천이시키기 위해서, 상기 제어신호 출력부(2)는 상기 제 4 출력핀(P4)을 통해 상기 프리차지 출력부(4)의 제 2 NMOS에 하이 신호를 인가한다. 그에 따라 상기 프리차지 출력부(4)는 상기 제 2 게이트 로우 전압(VGL_Pre)를 상기 스캔 라인에 출력한다. 상기 제 2 게이트 로우 전압(VGL_Pre)은 빠른 속도로 상기 스캔 펄스가 하강할 수 있도록 한다.
상기 게이트 드라이버로부터 먼(Far) 픽셀에 인가되는 스캔 펄스의 크기가 상기 제 1 게이트 로우 전압(VGL)에 근접하는 시간(제 2 NMOS에 하이 신호를 인가하고 일정 시간(t3)이 지난 후), 상기 제어신호 출력부(2)는 상기 제 2 NMOS에 로우 신호를 인가함과 동시에 상기 노멀 출력부(3)의 제 1 NMOS에 하이 신호를 인가한다. 그에 따라, 상기 노멀 출력부(3)는 제 1 게이트 로우 전압(VGL)을 상기 스캔 라인에 출력하여 상기 스캔 펄스를 -5V로 유지한다.
이 때, 상기 제어신호 출력부(2)는 상기 제 1, 제 3 출력핀(P1, P3)을 통해 상기 제 1 PMOS .및 제 2 PMOS에는 하이 신호를 인가하여, 상기 제 1 PMOS 및 상기 제 2 PMOS 는 턴 오프 상태를 유지한다.
이 때, 상기 도 4의 (a)에 도시된 바와 같이, 상기 게이트 드라이버를 구동할 때에는, 서로 다른 전압의 충돌을 방지하기 위하여, 상기 제 2 PMOS가 턴 온되는 구간(t1)과 상기 제 1 PMOS가 턴 온되는 구간 사이(t2), 상기 제 1 PMOS가 턴 온되는 구간(t2)과 상기 제 2 NMOS가 턴 온되는 구간 사이(t3), 상기 제 2 NMOS가 턴 온되는 구간(t3)과 상기 제 1 NMOS가 턴 온되는 구간 사이(t4) 및 상기 제 1 NMOS가 턴 온되는 구간(t4)과 상기 제 2 PMOS가 턴 온되는 구간 사이(t1)사이의 매우 짧은 기간 동안 상기 제 1, 2 PMOS 및 NMOS를 모두 턴 오프 시켜 상기 노멀 출력부(3) 및 프리차지 출력부(4)를 모두 구동하지 않는 짧은 데드 타임(t')을 두는것이 바람직하다. 도 4의 (a)에 도시된 상기 데드 타임(t')은 설명의 편의를 위하여 조금 더 길게 도시되어 있다.
상기와 같은 게이트 드라이버의 구동에 의해, 도 4의 (b)에 도시된 것과 같이 상기 게이트 드라이버로부터 먼(Far) 픽셀에 공급되는 스캔 펄스의 상승/하강 속도가 향상된다. 또한, 상기 게이트 드라이버로부터 가까운(Near)픽셀에 공급되는 스캔 펄스는 제 2 게이트 하이 전압(VGH_Pre)-제 1 게이트 하이 전압(VGH_Pre), 제 2 게이트 로우 전압(VGL_Pre)-제 1 게이트 로우 전압(VGL)순으로 변동하여, 계단형의 파형을 가지나, 상기 제 2 게이트 하이 전압(VGH_Pre) 및 제 2 게이트 로우 전압(VGL_Pre)이 출력되는 시간은 전체 구동 시간에 비하여 상당히 짧기 때문에(1.1-1.5㎲) 상기 게이트 드라이버로부터 가까운(Near) 픽셀에 미치는 영향은 제한적이다.
상기 프리차지 출력부(4)는 필요에 따라 2~4개가 구비될 수 있으며, 상기 프리차지 출력부의 개수가 증가할 경우, 더욱 다양한 레벨의 게이트 하이 전압 또는 게이트 로우 전압을 출력할 수 있다는 장점이 있다.
도 5는 본 발명의 제 2 실시예에 따른 게이트 드라이버를 설명하기 위한 예시도이다.
본 발명의 제 2 실시예에 따른 게이트 드라이버는, 복수 개의 출력부(13, 14)를 제어하기 위하여, 상기 제어신호 출력부(11, 12)를 2개 이상 구비한다. 도 5 에서는 설명의 편의를 위해 2개의 제어신호 출력부(11, 12)가 구비된 게이트 드라이버를 도시하였다.
제 1 제어신호 출력부(11)의 2개의 채널에는 제 1 출력부(13)가 접속된다.
상기 제 1 출력부(13)는, 제 1 게이트 하이 전압원(VGH)에 소스 전극이 접속되고, 드레인 전극이 상기 제 1 출력부(13)의 출력단(15)과 접속되며, 게이트 전극이 상기 제 1 제어신호 출력부(12)의 제 1 출력핀(P1a)에 접속된 제 1 PMOS(PMOS1) 및 상기 제 1 게이트 로우 전압원(VGL)에 소스 전극이 접속되고, 드레인 전극이 상기 제 1 출력부(13)의 출력단(15)과 접속되며, 게이트 전극이 상기 제 1 제어신호 출력부(11)의 제 2 출력핀(P2a)에 접속된 제 1 NMOS(NMOS1)를 구비한다.
상기 제 2 제어신호 출력부(12)의 2개의 채널에는 제 2 출력부(14)가 접속된다.
상기 제 2 출력부(14)는, 제 2 게이트 하이 전압원(VGL_Pre)에 소스 전극이 접속되고, 드레인 전극이 상기 제 2 출력부(14)의 출력단(16)과 접속되며, 게이트 전극이 상기 제 2 제어신호 출력부(12)의 제 1 출력핀(P1b)에 접속된 제 2 PMOS(PMOS2) 및 상기 제 2 게이트 로우 전압원(VGL_Pre)에 소스 전극이 접속되고, 드레인 전극이 상기 제 2 출력부(14)의 출력단(16)과 접속되며, 게이트 전극이 상기 제 2 제어신호 출력부(12)의 제 2 출력핀(P2b)에 접속된 제 2 NMOS(NMOS2)를 구비한다.
상기 본 발명의 제 2 실시예에 의한 게이트 드라이버의 구동 방법은 본 발명의 제 1 실시예에 의한 게이트 드라이버의 구동 방법과 거의 동일하다.
즉, 본 발명의 제 2 실시예에 의한 게이트 드라이버는, 도 4에 기재된 것과 동일한 방식으로 구동되며, 상기 제 1 제어신호 출력부(11)가 상기 제 1 출력부(13)에 구비된 제 1 PMOS(PMOS1)와 제 2 PMOS(PMOS2)에 하이 신호 또는 로우 신호를 출력하고, 상기 제 2 제어신호 출력부(12)가 제 2 출력부(14)에 구비된 제 2 PMOS(PMOS2) 및 제 2 NMOS(NMOS2)에 하이 신호 또는 로우 신호를 출력한다는 점에서 차이가 있다. 이 때 본 발명의 상기 제 1 출력부(13)는 제 1 실시예의 노멀 출력부(3)와 동일하게 구동할 수 있으며, 상기 제 2 출력부(14)는 상기 제 1 실시예의 프리차지 출력부(4)와 동일하게 구동할 수 있다.
상기와 같이 복수 개의 제어신호 출력부(11, 12)를 구비할 경우, 출력부(13, 14)의 개수가 증가하더라도 상기 각각의 출력부(13, 14)를 서로 다른 제어신호 출력부(11, 12)가 구동하므로, 상기 제어신호 출력부(11, 12)의 오작동을 줄일 수 있으며, 신호의 충돌이 감소한다는 장점이 있다. 그러나 상기 제어신호 출력부(11, 12)의 숫자가 증가하면, 상기 제어신호 출력부(11, 12)자체의 오작동이나 신호 충돌이 빈번해질 수 있으므로, 상기 제어신호 출력부(11,12)는 4개를 넘지 않는 것이 바람직하다.
아래의 표 1은 종래의 게이트 드라이버를 구동했을 때 상기 게이트 드라이버로부터 먼 픽셀의 스캔 펄스의 상승/하강 시간과, 본 발명의 제 1 실시예에 의한 게이트 드라이버를 구동했을 때 상기 게이트 드라이버로부터 먼 픽셀의 스캔 펄스의 상승/하강 시간을 실험을 통해 측정한 결과를 나타낸 것이다.
Far 픽셀 기준 VGH= 10V , VGL = -5V VGH = 20V, VGL = -10V 본 발명
상승 시간 4.05㎲ 0.98㎲ 1.11㎲
하강 시간 4.08㎲ 1.58㎲ 1.59㎲
상기 표 1에 따르면, 종래의 게이트 드라이버를 구동하며 10V의 게이트 하이 전압, 및 -5V의 게이트 로우 전압을 출력할 경우에 상기 스캔 펄스의 상승 시간은 4.05㎲이고, 하강 시간은 4.08㎲이다.
또한, 종래의 게이트 드라이버를 구동하여 20V의 게이트 하이 전압, 및 -10V의 게이트 로우 전압을 출력할 경우에 상기 스캔 펄스의 상승 시간은 0.98㎲이고, 하강 시간은 1.58㎲이다.
본 발명에 따른 게이트 드라이버를 구동하여 제 1, 2 게이트 하이 전압(VGH, VGH_Pre) 및 제 1, 2 게이트 로우 전압(VGL, VGL_Pre)을 출력할 경우에 상기 스캔 펄스의 상승 시간은 1.11㎲이고, 하강 시간은 1.59㎲이다.
즉, 상기 표 1에 나타난 바와 같이, 본 발명에 따른 게이트 드라이버는 종래 기술에 따른 게이트 드라이버보다 상기 게이트 드라이버로부터 먼 픽셀의 스캔 펄스의 상승/하강 시간을 1/3 내지 1/4로 단축시킬 수 있다.
비록, 종래의 게이트 드라이버를 구동하여 20V의 게이트 하이 전압 및 -10V의 게이트 로우 전압을 출력한 것에 비해서는 스캔 펄스의 상승/하강 시간이 미미하게 늘어나지만, 전압 스윙 범위를 넓인 종래의 게이트 드라이버에 비해 고전압이 인가되는 시간이 현저히 감소하므로, 화소의 열화를 방지할 수 있으면서도 상기 스캔 펄스의 상승/하강 시간의 단축 효과는 우수한 장점이 있다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음이 자명하다.
2 : 제어신호 출력부 3 : 노멀 출력부
4 : 프리차지 출력부 5 : 노멀 출력부 출력단
6 : 프리차지 출력부 출력단 11 : 제 1 제어신호 출력부
12 : 제 2 제어신호 출력부 13 : 제 1 출력단
14 : 제 2 출력단

Claims (5)

  1. 표시 패널에 배치된 복수 개의 스캔 라인들에 순차적으로 스캔 펄스를 출력하는 쉬프트 레지스터를 구비하고,
    상기 쉬프트 레지스터는 서로 종속적으로 연결된 n개의 스테이지들로 구성되며
    각 스테이지는,
    복수 개의 채널을 통해 스캔 펄스 출력 제어신호를 출력하는 제어신호 출력부와,
    상기 제어신호 출력부의 스캔 펄스 출력 제어신호에 따라 스캔 펄스의 상승 유지 기간에 제 1 게이트 하이 전압을 해당 스캔 라인에 출력하고, 스캔 펄스의 하강 유지 기간에 제 1 게이트 로우 전압을 해당 스캔 라인에 출력하는 노멀 출력부, 및
    상기 제어신호 출력부의 스캔 펄스 출력 제어신호에 따라 상기 스캔 펄스의 상승 유지기간 전의 상승 기간에 상기 제 1 게이트 하이 전압보다 높은 제 2 게이트 하이 전압을 해당 스캔 라인에 출력하고, 상기 스캔 펄스의 하강 유지기간 전의 하강 기간에 상기 제 1 게이트 로우 전압보다 낮은 제 2 게이트 로우 전압을 해당 스캔 라인에 출력하는 적어도 하나의 프리차지 출력부를 구비하며,
    상기 노멀 출력부는,
    제 1 게이트 하이 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 노멀 출력부의 출력단과 접속되며, 상기 제어신호 출력부의 제 1 출력핀에 게이트 전극이 접속된 제 1 PMOS 및 상기 제 1 게이트 로우 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 노멀 출력부의 출력단과 접속되며, 상기 제어신호 출력부의 제 2 출력핀에 게이트 전극이 접속된 제 1 NMOS를 구비한 것을 특징으로 하는 게이트 드라이버.
  2. 청구항 1 에 있어서,
    상기 프리차지 출력부는,
    제 2 게이트 하이 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 프리차지 출력부의 출력단과 접속되며, 게이트 전극이 상기 제어신호 출력부에 접속된 제 2 PMOS 및 상기 제 2 게이트 로우 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 프리차지 출력부의 출력단과 접속되며, 게이트 전극이 상기 제어신호 출력부에 접속된 제 2 NMOS를 구비한 것을 특징으로 하는 게이트 드라이버.
  3. 청구항 1 에 있어서,
    상기 스캔 펄스의 상승 기간과 상기 스캔 펄스의 상승 유지 기간 사이, 상기 스캔 펄스의 상승 유지 기간과 상기 스캔 펄스의 하강 기간 사이, 상기 스캔 펄스의 하강 기간과 상기 스캔 펄스의 하강 유지 기간 사이, 또는 상기 스캔 펄스의 하강 유지 기간과 상기 스캔 펄스의 상승 기간 사이 중 적어도 하나의 사이에 상기 노멀 출력부 및 상기 프리차지 출력부가 모두 구동하지 않는 데드 타임을 두는 것을 특징으로 하는 게이트 드라이버.
  4. 표시 패널에 배치된 복수 개의 스캔 라인들에 순차적으로 스캔 펄스를 출력하는 쉬프트 레지스터를 구비하고,
    상기 쉬프트 레지스터는 서로 종속적으로 연결된 n개의 스테이지들로 구성되며,
    각 스테이지는,
    복수 개의 채널을 통해 스캔 펄스 출력 제어신호를 각각 출력하는 적어도 제 1 제어신호 출력부 및 제 2 제어신호 출력부,
    상기 제1 제어신호 출력부의 스캔 펄스 출력 제어신호에 따라 스캔 펄스의 상승 유지 기간에 제 1 게이트 하이 전압을 해당 스캔 라인에 출력하고, 스캔 펄스의 하강 유지 기간에 제 1 게이트 로우 전압을 해당 스캔 라인에 출력하는 적어도 하나의 제 1 출력부, 및
    상기 제2 제어신호 출력부의 스캔 펄스 출력 제어신호에 따라 상기 스캔 펄스의 상승 유지기간 전의 상승 기간에 상기 제 1 게이트 하이 전압보다 높은 제 2 게이트 하이 전압을 해당 스캔 라인에 출력하고, 상기 스캔 펄스의 하강 유지기간 전의 하강 기간에 상기 제 1 게이트 로우 전압보다 낮은 제 2 게이트 로우 전압을 출력하는 적어도 하나의 제 2 출력부를 포함하며,
    상기 각 제 1 출력부는,
    제 1 게이트 하이 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 제1 출력부의 출력단과 접속되며, 상기 제어신호 출력부의 제 1 출력핀에 게이트 전극이 접속된 제 1 PMOS 및 상기 제 1 게이트 로우 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 제1 출력부의 출력단과 접속되며, 상기 제1 제어신호 출력부의 제 2 출력핀에 게이트 전극이 접속된 제 1 NMOS를 구비하는 게이트 드라이버.
  5. 청구항 4 에 있어서,
    상기 각 제 2 출력부는,
    제 2 게이트 하이 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 제2 출력부의 출력단과 접속되며, 게이트 전극이 상기 제2 제어신호 출력부에 접속된 제 2 PMOS 및 상기 제 2 게이트 로우 전압원에 소스 전극이 접속되고, 드레인 전극이 상기 제2 출력부의 출력단과 접속되며, 게이트 전극이 상기 제2 제어신호 출력부에 접속된 제 2 NMOS를 구비한 것을 특징으로 하는 게이트 드라이버.
KR1020150014391A 2015-01-29 2015-01-29 게이트 드라이버 KR102401062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150014391A KR102401062B1 (ko) 2015-01-29 2015-01-29 게이트 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014391A KR102401062B1 (ko) 2015-01-29 2015-01-29 게이트 드라이버

Publications (2)

Publication Number Publication Date
KR20160093411A KR20160093411A (ko) 2016-08-08
KR102401062B1 true KR102401062B1 (ko) 2022-05-24

Family

ID=56711877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014391A KR102401062B1 (ko) 2015-01-29 2015-01-29 게이트 드라이버

Country Status (1)

Country Link
KR (1) KR102401062B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486908B1 (ko) * 2001-12-29 2005-05-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널의 구동 방법 및 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952936B1 (ko) * 2012-05-23 2019-02-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486908B1 (ko) * 2001-12-29 2005-05-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널의 구동 방법 및 장치

Also Published As

Publication number Publication date
KR20160093411A (ko) 2016-08-08

Similar Documents

Publication Publication Date Title
US9583041B2 (en) Pixel circuit and driving method thereof, display panel, and display device
KR100606416B1 (ko) 유기전계발광 다이오드의 구동 장치 및 구동방법
US9892676B2 (en) Gate driving circuit providing a matched gate driving signal, corresponding driving method, display circuit and display apparatus
KR102522536B1 (ko) 게이트클럭 생성부 및 이를 포함하는 표시장치
KR101528147B1 (ko) 발광표시장치
JP5236156B2 (ja) 有機発光ダイオード表示装置
US10665170B2 (en) Display device
KR101992898B1 (ko) Oled 표시 장치
EP3159881B1 (en) Pixel circuit and driving method therefor, and display device
US8629816B2 (en) Emission control driver and organic light emitting display using the same
US8199073B2 (en) Electro-luminescence display device that reduces the number of output channels of a data driver
US9552765B2 (en) Pixel, pixel driving method, and display device including the pixel
US20140333682A1 (en) Pixel circuit and driving method thereof
KR102575436B1 (ko) 표시장치, 표시패널, 구동방법 및 게이트 구동회로
US20150356915A1 (en) Active Matrix LED Pixel Driving Circuit And Layout Method
KR101213837B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR20080020352A (ko) 발광제어구동부 및 그를 이용한 유기전계발광표시장치
KR102156777B1 (ko) 리셋구동부를 포함하는 유기전계 발광표시장치
JP6196809B2 (ja) 画素回路及びその駆動方法
KR101950819B1 (ko) 발광표시장치
KR101862603B1 (ko) 발광표시장치
KR20140140814A (ko) 유기전계발광 표시장치
KR20080086134A (ko) 화소회로 및 이를 구비한 표시패널
KR102401062B1 (ko) 게이트 드라이버
KR20130046149A (ko) 발광다이오드표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant