KR102614690B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102614690B1
KR102614690B1 KR1020180169607A KR20180169607A KR102614690B1 KR 102614690 B1 KR102614690 B1 KR 102614690B1 KR 1020180169607 A KR1020180169607 A KR 1020180169607A KR 20180169607 A KR20180169607 A KR 20180169607A KR 102614690 B1 KR102614690 B1 KR 102614690B1
Authority
KR
South Korea
Prior art keywords
voltage
scan
overdriving
scan line
clock signal
Prior art date
Application number
KR1020180169607A
Other languages
English (en)
Other versions
KR20200080472A (ko
Inventor
인해정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180169607A priority Critical patent/KR102614690B1/ko
Priority to US16/683,193 priority patent/US11094264B2/en
Priority to CN201911346678.4A priority patent/CN111383573B/zh
Publication of KR20200080472A publication Critical patent/KR20200080472A/ko
Application granted granted Critical
Publication of KR102614690B1 publication Critical patent/KR102614690B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

표시 장치는 제1 내지 제n(단, n은 1보다 큰 자연수) 스캔 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널; 제1 내지 제n 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지들을 포함하는 스캔 구동부; 및 스캔 구동부에 클럭 신호를 제공하고, 클럭 신호의 오버드라이빙 펄스(overdriving pulse)를 제어하여 스캔 구동부를 제어하는 타이밍 제어부를 포함할 수 있다. 한 프레임 주기 내에서 제1 스캔 라인으로의 출력에 대응하는 클럭 신호의 오버드라이빙 펄스와 제n 스캔 라인으로의 출력에 대응하는 클럭 신호의 오버드라이빙 펄스가 서로 다를 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 전자 기기에 관한 것으로서, 더욱 상세하게는 표시 장치에 관한 것이다.
표시 장치는 데이터 라인들로 데이터 신호를 공급하기 위한 데이터 구동부, 스캔 라인들로 스캔 신호를 공급하기 위한 스캔 구동부, 발광 제어 라인으로 발광 제어 신호를 공급하기 위한 발광 구동부, 데이터 라인들, 스캔 라인들 및 발광 제어 라인들과 접속되도록 위치되는 화소들을 구비한다.
스캔 구동부는 종속적으로 연결된 복수의 스테이지로 이루어진 시프트 레지스터 또는 스캔 구동 회로를 포함한다. 스캔 구동부는 복수의 구동 전압 및 복수의 제어 신호를 전달받아 스캔 신호를 생성할 수 있다.
구동 전압은 스위칭 소자를 턴 온할 수 있는 게이트 온 전압과 턴 오프할 수 있는 게이트 오프 전압을 포함하고, 제어 신호는 스캔 시작을 지시하는 스캔 시작 신호, 스캔 신호의 펄스 출력 시기를 제어하는 클럭 신호들을 포함할 수 있다.
다만, 스테이지 및/또는 스캔 라인의 위치에 따라 RC 지연이 달라져, 스캔 라인들에서의 스캔 신호 출력에 편차가 발생할 수 있다.
본 발명의 일 목적은 스캔 신호의 출력을 제어하는 클럭 신호의 오버드라이빙을 조절하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는 제1 내지 제n(단, n은 1보다 큰 자연수) 스캔 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널; 상기 제1 내지 제n 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지들을 포함하는 스캔 구동부; 및 상기 스캔 구동부에 클럭 신호를 제공하고, 상기 클럭 신호의 오버드라이빙 펄스(overdriving pulse)를 제어하여 상기 스캔 구동부를 제어하는 타이밍 제어부를 포함할 수 있다. 한 프레임 주기 내에서 상기 제1 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 오버드라이빙 펄스와 상기 제n 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 상기 오버드라이빙 펄스가 서로 다를 수 있다.
일 실시예에 의하면, 상기 한 프레임 주기 내에서 시간 경과에 따라 상기 오버드라이빙 펄스의 오버드라이빙 폭이 감소할 수 있다.
일 실시예에 의하면, 상기 한 프레임 주기 내에서 시간 경과에 따라 상기 오버드라이빙 펄스의 오버드라이빙 폭이 증가할 수 있다.
일 실시예에 의하면, 상기 제1 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭이 상기 제n 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제1 스캔 라인과 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인과 상기 타이밍 제어부 사이의 거리보다 멀 수 있다.
일 실시예에 의하면, 상기 제n 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭이 상기 제1 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제1 스캔 라인과 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인과 상기 타이밍 제어부 사이의 거리보다 가까울 수 있다.
일 실시예에 의하면, 상기 클럭 신호는 제1 전압, 상기 제1 전압보다 큰 제2 전압을 포함하고, 상기 클럭 신호의 상기 오버드라이빙 펄스는 상기 제1 전압보다 낮은 언더슛(undershoot) 전압, 및 상기 제2 전압보다 높은 오버슛(overshoot) 전압을 포함할 수 있다.
일 실시예에 의하면, 상기 한 프레임 주기 내에서 시간 경과에 따라 언더슛 전압 구간 및 오버슛 전압 구간 중 적어도 하나의 폭이 감소할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 복수의 클럭 제어 신호들에 응답하여 상기 클럭 신호의 천이 타이밍을 제어하는 복수의 스위치들을 포함할 수 있다.
일 실시예에 의하면, 상기 한 프레임 주기 내에서 시간 경과에 따라 상기 언더슛 전압의 크기 및 상기 오버슛 전압의 크기가 변할 수 있다.
일 실시예에 의하면, 상기 제1 전압 및 상기 제2 전압은 각각 일정한 전압 레벨을 유지할 수 있다.
일 실시예에 의하면, 한 프레임 주기 내에서 시간 경과에 따라 상기 언더슛 전압이 상승하고, 상기 오버슛 전압이 하강할 수 있다.
일 실시예에 의하면, 상기 제1 스캔 라인에 대응하는 상기 언더슛 전압이 상기 제n 스캔 라인에 대응하는 상기 언더슛 전압보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 스캔 라인에 대응하는 상기 오버슛 전압이 상기 제n 스캔 라인에 대응하는 상기 오버슛 전압보다 클 수 있다.
일 실시예에 의하면, 상기 제1 스캔 라인에 연결되는 제1 스테이지와 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인에 연결되는 제n 스테이지와 상기 타이밍 제어부 사이의 거리보다 멀 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 타이밍 제어부로부터 상기 스캔 구동부로 상기 클럭 신호를 전달하는 클럭 신호 라인에 연결되는 정전기 보호부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 정전기 보호부는, 상기 클럭 신호 라인에 연결되는 제1 단자 및 상기 언더슛 전압을 공급하는 제1 전압원에 연결되는 제2 단자를 포함하는 제1 다이오드; 및 상기 오버슛 전압을 공급하는 제2 전압원에 연결되는 제1 단자 및 상기 클럭 신호 라인에 연결되는 제2 단자를 포함하는 제2 다이오드를 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 내지 제n(단, n은 1보다 큰 자연수) 스캔 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널; 상기 제1 내지 제n 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지들을 포함하는 스캔 구동부; 및 상기 스캔 구동부에 공급되는 클럭 신호의 오버 드라이빙 펄스(over driving pulse)를 제어하여 상기 스캔 구동부를 제어하는 타이밍 제어부를 포함할 수 있다. 상기 오버 드라이빙 펄스는 언더슛 전압과 오버슛 전압을 포함할 수 있다. 상기 제1 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 오버 드라이빙 폭이 상기 제n 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 상기 오버 드라이빙 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제1 스캔 라인에 연결되는 제1 스테이지와 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인에 연결되는 제n 스테이지와 상기 타이밍 제어부 사이의 거리보다 멀 수 있다.
본 발명의 실시예들에 따른 표시 장치는 스캔 신호 출력에 관련된 클럭 신호들을 공급하는 제어부(예를 들어, 타이밍 제어부)와 스캔 구동부의 스테이지(및/또는 스캔 라인) 사이의 거리에 기초하여 클럭 신호들의 오버드라이빙 시간(즉, 오버드라이빙 폭)을 제어할 수 있다. 따라서, 제어부에 상대적으로 가까운 스캔 라인의 출력에 대한 불필요한 과충전이 방지되고, 불필요한 오버드라이빙에 의한 전력 소모가 감소될 수 있다. 또한, 스캔 신호의 노이즈가 감소되고, 전체 스캔 라인들의 스캔 신호 출력 편차가 최소화됨으로써 영상 품질이 개선될 수 있다.
또한, 본 발명의 실시예들에 따른 표시 장치는 스테이지(및 스캔 라인)와 상기 제어부 사이의 거리에 기초하여 클럭 신호들의 오버드라이빙 전압의 크기를 조절함으로써, 상기 제어부에 상대적으로 가까운 스캔 라인의 출력에 대한 불필요한 과충전이 방지되고, 오버드라이빙에 의한 전력 소모가 감소될 수 있다. 또한, 스캔 신호의 노이즈가 감소되고, 전체 스캔 라인들의 스캔 신호 출력 편차가 최소화됨으로써 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 스캔 구동부의 일 예를 나타내는 블록도이다.
도 3은 도 2의 스캔 구동부에 포함되는 스테이지의 일 예를 나타내는 블록도이다.
도 4는 도 3의 스테이지에 포함되는 출력 버퍼부의 일 예를 나타내는 도면이다.
도 5는 도 1의 표시 장치에 포함되는 타이밍 제어부의 일 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 7은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 8은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 9는 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 10은 도 1의 표시 장치의 일 예를 나타내는 도면이다.
도 11은 도 3의 스테이지에 포함되는 출력 버퍼부의 일 예를 나타내는 도면이다.
도 12는 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 13은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 14는 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(200), 스캔 구동부(100), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
표시 패널(200)은 영상을 표시한다. 표시 패널(200)은 복수의 스캔 라인들(SL1 내지 SLn), 복수의 데이터 라인들(DL1 내지 DLm), 복수의 발광 제어 라인들(EL1 내지 ELn), 및 스캔 라인들(SL1 내지 SLn), 발광 제어 라인들(EL1 내지 ELn) 및 데이터 라인들(DL1 내지 DLm)에 연결되는 복수의 화소(P)들을 포함한다.
일 실시예에서, 스캔 라인들(SL1 내지 SLn) 및 발광 제어 라인들(EL1 내지 ELn) 개수는 각각 n개일 수 있다. 데이터 라인들(DL1 내지 DLm)의 개수는 m개일 수 있다. n 및 m은 자연수이다. 이에 따라, 화소들(P)의 개수는 n Х m개일 수 있다. 표시 패널(10)는 외부(예를 들어, 전원 공급부)로부터 제1 구동 전원(ELVDD) 및 제2 구동 전원(ELVSS)을 공급받을 수 있다.
타이밍 제어부(500)는 외부의 그래픽 기기와 같은 화상 소스로부터 입력 제어 신호 및 입력 영상 신호를 수신할 수 있다. 타이밍 제어부(500)는 입력 영상 신호에 기초하여 표시 패널(200)의 동작 조건에 맞는 데이터 신호(RGB)를 생성하여 데이터 구동부(400)에 제공한다. 타이밍 제어부(500)는 입력 제어 신호에 기초하여 스캔 구동부(100)의 구동 타이밍을 제어하기 위한 스캔 구동 제어 신호, 발광 제어 구동부(300)의 구동 타이밍을 제어하기 위한 발광 구동 제어 신호 및 데이터 구동부(400)의 구동 타이밍을 제어하기 위한 데이터 구동 제어 신호(DCS)를 생성하여 각각 스캔 구동부(100), 발광 구동부(300) 및 데이터 구동부(400) 에 제공할 수 있다.
스캔 구동 제어 신호는 스캔 스타트 신호(SSP) 및 클럭 신호들(CLK)이 포함될 수 있다. 스캔 스타트 신호(SSP)는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들(CLK)은 스캔 스타트 신호(SSP)를 쉬프트시키기 위하여 사용된다.
일 실시예에서, 스캔 구동부(100)에 공급되는 클럭 신호들(CLK)은 오버드라이빙(overdriving) 펄스들을 더 포함할 수 있다. 이에 따라, 클럭 신호들(CLK)을 전달하는 신호 라인에서의 RC 지연이 개선될 수 있다. 따라서, 출력되는 스캔 신호의 폴링(falling) 천이 시간 및/또는 라이징(rising) 천이 시간이 줄어들 수 있다.
발광 구동 제어 신호에는 발광 제어 스타트 펄스(ESP) 및 클럭 신호들이 포함될 수 있다. 발광 제어 스타트 펄스(ESP)는 발광 제어 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 발광 제어 스타트 펄스를 쉬프트시키기 위하여 사용된다.
데이터 구동 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
스캔 구동부(100)는 타이밍 제어부(500)로부터 스캔 구동 제어 신호를 수신할 수 있다. 스캔 구동부(100)는 스캔 구동 제어 신호에 응답하여 스캔 라인들(S1 내지 Sn)로 스캔 신호를 공급할 수 있다.
발광 구동부(300)는 타이밍 제어부(500)로부터 발광 구동 제어 신호를 수신할 수 있다. 발광 구동부(300)는 발광 구동 제어 신호에 응답하여 발광 제어 라인들(EL1 내지 ELn)로 발광 제어 신호를 공급한다.
데이터 구동부(400)는 타이밍 제어부(500)로부터 데이터 구동 제어 신호(DCS)를 수신할 수 있다. 데이터 구동부(400)는 데이터 구동 제어 신호(DCS)에 응답하여 데이터 라인들(D1 내지 Dm)로 아날로그 형태의 데이터 신호(데이터 전압)를 공급할 수 있다. 데이터 라인들(D1 내지 Dm)로 공급된 데이터 신호는 스캔 신호에 의하여 선택된 화소(P)들로 공급된다.
도 2는 도 1의 표시 장치에 포함되는 스캔 구동부의 일 예를 나타내는 블록도이다.
도 2에서는 설명의 편의성을 위하여 4개의 스테이지들(ST1 내지 ST4)을 도시하기로 한다.
도 2를 참조하면, 스캔 구동부(100)는 복수의 스테이지들(ST1 내지 ST4)을 구비한다. 제1 내지 제4 스테이지(ST1 내지 ST4) 각각은 제1 내지 제4 스캔 라인들 각각에 접속되며 클럭신호(CLK1, CLK2)에 대응하여 구동된다. 이와 같은 스테이지(ST1 내지 ST4)들은 동일한 회로로 구성될 수 있다.
스테이지(ST1 내지 ST4) 각각은 제1 입력 단자(101), 제2 입력 단자(102), 제3 입력 단자(103), 및 출력 단자(104)를 구비한다.
제1 입력 단자(101)는 이전 스테이지의 출력 신호(즉, 스캔 신호) 또는 스캔 스타트 신호(SSP)를 수신할 수 있다. 일례로, 제1 스테이지(ST1)의 제1 입력 단자(101)는 스캔 스타트 신호(SSP)를 수신하고, 제2 스테이지(ST2)의 제1 입력 단자(101)는 제1 스테이지(ST1)에서 출력된 스캔 신호(S1)를 수신할 수 있다.
일 실시예에서, 제k(단, k는 n보다 작은 자연수) 스테이지의 제2 입력 단자(102)는 제1 클럭 신호(CLK1)를 수신하고, 제3 입력 단자(103)는 제2 클럭 신호(CLK2)를 수신할 수 있다. 반면에, 제k+1 스테이지의 제2 입력 단자(102)는 제2 클럭 신호(CLK2)를 수신하고, 제3 입력 단자(103)는 제1 클럭 신호(CLK1)를 수신할 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 동일한 주기를 가지며 위상이 서로 중첩되지 않는다. 일례로, 하나의 스캔 라인으로 스캔 신호가 공급되는 기간을 1수평기간(1H) 이라고 할 때, 클럭 신호들(CLK1, CLK2) 각각은 2H의 주기를 가지며 서로 다른 수평기간에 공급된다.
한편, 도 2에는 스캔 구동부(100)에 2개의 클럭 신호들이 공급되는 것으로 개시되어 있지만, 스캔 구동부(100)에 공급되는 클럭 신호의 개수가 이에 한정되는 것은 아니다. 예를 들어, 스테이지의 구성에 따라 3개 이상의 클럭 신호가 스캔 구동부(100)에 제공될 수 있다.
일 실시예에서, 제1 클럭 신호(CLK1)과 제2 클럭 신호(CLK2)는 오버드라이빙 펄스를 가질 수 있다.
추가적으로, 스테이지들(ST1 내지 ST4)은 제1 전압(VGL) 및 제2 전압(VGH)을 공급받는다. 제1 전압(VGL) 및 제2 전압(VGH)은 직류 전압 레벨을 가질 수 있다. 제2 전압(VGH)은 제1 전압(VGL)보다 높은 값을 가질 수 있다.
일 실시예에서, 제1 전압(VGL)은 게이트 온 전압, 제2 전압(VGH)은 게이트 오프 전압으로 설정될 수 있다. 예를 들어, 화소(P) 및 스캔 구동부(100)가 피모스(PMOS; P-channel metal oxide semiconductor) 트랜지스터들로 구성되는 경우, 제1 전압(VGL)은 논리 로우 레벨에 대응하고, 제2 전압(VGH)은 논리 하이 레벨에 대응할 수 있다. 다만, 이는 예시적인 것으로서, 제1 전압(VGL)과 제2 전압(VGH)이 이에 한정되는 것은 아니다. 예를 들어, 제1 전압(VGL)과 제2 전압(VGH)은 트랜지스터의 종류, 유기 발광 표시 장치의 사용 환경 등에 따라 설정될 수 있다.
도 3은 도 2의 스캔 구동부에 포함되는 스테이지의 일 예를 나타내는 블록도이고, 도 4는 도 3의 스테이지에 포함되는 출력 버퍼부의 일 예를 나타내는 도면이다.
도 1 내지 도 4를 참조하면, 제k(단, k는 n 이하의 자연수) 스테이지(STk)는 노드 제어부(120) 및 출력 버퍼부(140)를 포함할 수 있다.
노드 제어부(120)는 이전 스테이지의 출력 신호(캐리 신호(Ck-1))에 응답하여 제1 및 제2 노드들(Q, QB)의 전압을 제어하는 다수의 트랜지스터와 적어도 1개의 커패시터를 구비할 수 있다. 노드 제어부(120)는 캐리 신호(Ck-1) 및 제2 클럭 신호(CLK2)에 응답하여 제1 노드(Q)에 게이트 오프 전압을 인가하고 제2 노드(QB)에 게이트 온 전압을 인가할 수 있다.
출력 버퍼부(140)는 타이밍 제어부(500)로부터 제공된 제1 및 제2 클럭 신호들(CLK1, CLK2) 중 하나를 입력받는다.
출력 버퍼부(140)는 제2 노드(QB)의 전압이 게이트 오프 전압을 가지면 제1 클럭 신호(CLK1)를 출력 단자(NO)에 인가할 수 있다. 그리고 출력 버퍼부(140)는 제2 노드(QB)의 전압이 상승하면 출력 단자(NO)의 전압을 게이트 오프 전압을 상승시킬 수 있다. 일례로, 출력 버퍼부(140)는 도 4에 도시된 바와 같이, 풀업 트랜지스터(TU)와, 풀다운 트랜지스터(TD)를 포함할 수 있다.
풀업 트랜지스터(TU)는 제1 노드(Q)의 전압 상태에 따라 턴온 또는 턴오프되며, 턴온 시 제2 전압(VGH)를 출력 단자(NO)에 인가할 수 있다.
풀다운 트랜지스터(TD)는 제2 노드(QB)의 전압 상태에 따라 턴온 또는 턴오프되며, 턴온 시 제1 클럭 신호(CLK1)를 출력 단자(NO)에 인가할 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 오버드라이빙 펄스(OVP)를 가질 수 있다. 일 실시예에서, 클럭 신호들(CLK1, CLK2)은 게이트 온 전압인 제1 전압(VGL) 및 게이트 오프 전압인 제2 전압(VGH)을 가질 수 있다.
오버드라이빙 펄스(OVP)는 제2 전압(VGH)으로부터 제1 전압(VGL)으로 천이될 때 적용되는 언더슛(undershoot) 전압과 제1 전압(VGL)으로부터 제2 전압(VGH)으로 천이될 때 적용되는 오버슛(overshoot) 전압을 포함할 수 있다.
언더슛 전압은 스캔 신호(Sk)의 폴링 타임(falling time)을 짧게 하고, 오버슛 전압은 스캔 신호(Sk)의 라이징 타임(rising time)을 짧게 할 수 있다. 이에 따라, 스캔 신호(Sk)의 풀-온 타임(full-on time)의 길이가 보장될 수 있다. 특히, 고해상도 표시 패널이나 60Hz 보다 큰 고주파수 구동의 경우, 1수평기간(1H)의 길이가 짧아지므로, 폴링 타임 및 라이징 타임을 최소화하여 풀-온 타임을 확보하는 것이 중요하다.
다만, 오버드라이빙 펄스(OVP)가 모든 스캔 신호들(즉, 스테이지들)에 동일하게 적용되는 경우, 표시 패널(100) 내에서 스캔 라인의 위치에 따라 스캔 신호의 출력이 달라질 수 있다.
예를 들어, 클럭 신호(CLK1, CLK2)에 클럭 신호(CLK1, CLK2)를 전달하는 신호 라인의 저항, 다른 배선들과의 커패시턴스에 의해 RC 지연이 발생된다. 이러한 RC 지연은 해당 위치에서의 등가 저항 및 등가 커패시턴스에 따라 달라진다. 예를 들어, 타이밍 제어부(500)와 클럭 신호(CLK1, CLK2)가 공급되는 스테이지 사이의 거리가 멀수록 RC 지연이 크다.
따라서, RC 지연이 가장 큰 워스트 케이스(worst case)를 기초로 오버드라이빙 펄스(OVP)가 설정되는 경우, 타이밍 제어부(500)와 상대적으로 가까이 배치되는 스테이지에는 과충전/과방전이 발생되고, 글리치(glitch)를 야기하여 영상 노이즈가 발생될 수 있다.
본 발명의 실시예들에 따른 표시 장치(1000)는 스테이지(및 스캔 라인)와 타이밍 제어부(500) 사이의 거리, 즉, 화소 행들에 따라 클럭 신호들(CLK1, CLK2)의 오버드라이빙 펄스의 폭을 조절할 수 있다. 이에 따라, 비교적 충분한 풀-온 타임을 갖는 스캔 신호가 전체 스캔 라인들로부터 안정적으로 출력될 수 있다.
도 5는 도 1의 표시 장치에 포함되는 타이밍 제어부의 일 예를 나타내는 도면이고, 도 6은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 1, 도 2, 도 5, 및 도 6을 참조하면, 타이밍 제어부(500)는 스캔 구동부(100)에 공급되는 제1 및 제2 클럭 신호들(CLK1, CLK2)의 오버드라이빙 폭을 시간 경과에 따라 제어할 수 있다.
일 실시예에서, 타이밍 제어부(500)는 복수의 클럭 제어 신호들(CCS1 내지 CCS8)에 응답하여 제1 및 제2 클럭 신호들(CLK1, CLK2)의 전압 변경 타이밍을 제어하는 복수의 스위치들(SW1 내지 SW8)을 포함할 수 있다.
제1 내지 제4 스위치들(SW1 내지 SW4) 및 제1 내지 제4 클럭 제어 신호들(CCS1 내지 CCS4)은 제1 클럭 신호(CLK1)의 파형(전압 변경 타이밍)을 제어하기 위한 구성이고, 제5 내지 제8 스위치들(SW5 내지 SW8) 및 제5 내지 제8 클럭 제어 신호들(CCS5 내지 CCS8)은 제2 클럭 신호(CLK2)의 파형(전압 변경 타이밍)을 제어하기 위한 구성이다.
제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)와 실질적으로 동일한 주기를 가질 수 있다. 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)가 기 설정된 시간만큼 시프트된 신호일 수 있다.
제1 및 제2 클럭 신호들(CLK1, CLK2)은 제1 전압(VGL), 제2 전압(VGH), 오버슛 전압(VOS), 및 언더슛 전압(VUS)을 가질 수 있다. 제1 클럭 신호(CLK1)의 오버슛 전압(VOS)은 제1 클럭 제어 신호(CCS1)에 의해 제어되고, 제1 전압(VGL)은 제3 클럭 제어 신호(CCS3)에 의해 제어되며, 제2 전압(VGH)은 제2 클럭 제어 신호(CCS2)에 의해 제어되고, 언더슛 전압(VUS)은 제4 클럭 제어 신호(CCS4)에 의해 제어될 수 있다.
제1 클럭 제어 신호(CCS1)에 응답하여 제1 스위치(SW1)가 턴 온되고, 제1 클럭 신호(CLK1)는 오버슛 전압(VOS)으로 출력될 수 있다.
제2 클럭 제어 신호(CCS2)에 응답하여 제2 스위치(SW2)가 턴 온되고, 제1 클럭 신호(CLK1)는 제2 전압(VGH)으로 출력될 수 있다.
제3 클럭 제어 신호(CCS3)에 응답하여 제3 스위치(SW3)가 턴 온되고, 제1 클럭 신호(CLK1)는 제1 전압(VGL)으로 출력될 수 있다.
제4 클럭 제어 신호(CCS4)에 응답하여 제4 스위치(SW4)가 턴 온되고, 제1 클럭 신호(CLK1)는 언더슛 전압(VUS)으로 출력될 수 있다.
일 실시예에서, 제1 내지 제4 클럭 제어 신호들(CCS1 내지 CCS4) 각각의 게이트 온 전압 구간은 서로 중첩하지 않는다. 예를 들어, 제4 클럭 제어 신호(CCS4)의 라이징 시점과 제2 클럭 제어 신호(CCS2)의 폴링 시점이 동기하고, 제4 클럭 제어 신호(CCS4)의 폴링 시점과 제3 클럭 제어 신호(CCS3)의 라이징 시점이 동기할 수 있다. 또한, 제1 클럭 제어 신호(CCS1)의 라이징 시점과 제3 클럭 제어 신호(CCS3)의 폴링 시점이 동기하고, 제1 클럭 제어 신호(CCS1)의 폴링 시점과 제2 클럭 제어 신호(CCS2)의 라이징 시점이 동기할 수 있다.
도 6에 도시된 바와 같이, 제1 내지 제4 클럭 제어 신호들(CCS1 내지 CCS4)의 게이트 온 전압은 논리 하이 레벨일 수 있다. 다만, 이는 예시적인 것으로서, 제1 내지 제4 스위치들(SW1 내지 SW4)의 타입에 따라 1 내지 제4 클럭 제어 신호들(CCS1 내지 CCS4)의 게이트 온 전압은 논리 로우 레벨일 수도 있다.
제1 클럭 신호(CLK1)의 오버드라이빙 펄스의 오버드라이빙 폭은 언더슛 전압(VUS)을 갖는 언더슛 구간 및 오버슛 전압(VOS)을 갖는 오버슛 구간에 각각 대응할 수 있다.
일 실시예에서, 한 프레임 주기 내에서 시간 경과에 따라 오버드라이빙 폭이 감소할 수 있다. 즉, 한 프레임 주기의 초기의 언더슛 구간의 폭(W11) 및 오버슛 구간의 폭(W21)은 이후의 언더슛 구간의 폭(W12) 및 오버슛 구간의 폭(W22)보다 넓을 수 있다. 이 경우, 제1 스캔 라인(SL1)과 타이밍 제어부(500) 사이의 거리가 제n 스캔 라인(SLn)과 타이밍 제어부(500) 사이의 거리보다 멀 수 있다. 즉, 제1 스캔 라인(SL1)에 연결되는 제1 스테이지(ST1)에 제1 및 제2 클럭 신호들(CLK1, CLK2)을 전달하는 신호 라인들에서의 RC 지연이 제n 스캔 라인(SLn)에 연결되는 제n 스테이지(STn)에 제1 및 제2 클럭 신호들(CLK1, CLK2)을 전달하는 신호 라인들에서의 RC 지연보다 클 수 있다.
이러한 RC 지연의 차이를 반영하기 위해 제n 스캔 라인(SLn)의 출력에 대응하는 오버드라이빙 폭이 제1 스캔 라인(SL1)의 출력에 대응하는 상기 오버드라이빙 폭보다 작을 수 있다. 따라서, 한 프레임 주기 내에서 시간 경과에 따라 기 설정된 주기로 오버드라이빙 폭이 감소할 수 있다.
일 실시예에서, 제n 스캔 라인(SLn)의 출력 타이밍에 대응하는 제1 및 제2 클럭 신호들(CLK1, CLK2)은 오버드라이빙 펄스를 갖지 않을 수도 있다. 예를 들어, 제n 스테이지(STn)와 타이밍 제어부(500) 사이에서의 RC 지연이 매우 작은 경우, 제1 및 제2 클럭 신호들(CLK1, CLK2)의 오버드라이빙 펄스에 의한 글리치 발생 방지를 위해 제n 스캔 라인(SLn)의 출력 타이밍에 대응하는 제1 및 제2 클럭 신호들(CLK1, CLK2)은 오버드라이빙 펄스를 갖지 않을 수 있다.
일 실시예에서, 오버드라이빙 펄스의 폭은 제1 클럭 제어 신호(CCS1)의 게이트 온 전압 구간의 폭과 제4 클럭 제어 신호(CCS4)의 게이트 온 전압 구간의 폭에 상응할 수 있다. 예를 들어, 언더슛 전압 구간의 폭은 제4 클럭 제어 신호(CCS4)의 게이트 온 전압 구간의 폭에 대응하고, 오버슛 전압 구간의 폭은 제1 클럭 제어 신호(CCS1)의 게이트 온 전압 구간의 폭에 대응할 수 있다.
도 6에 도시된 바와 같이, 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 서로 교번하여 스캔 신호들(S1 내지 S4)의 출력에 대응할 수 있다. 한 프레임 주기 내에서 시간 경과에 따라 제1 스캔 라인(SL1)으로부터 제n 스캔 라인(SLn)으로 순차적으로 스캔 신호가 인가될 수 있다.
제2 클럭 신호(CLK2)의 출력 방식은 제1 클럭 신호(CLK1)와 실질적으로 동일하므로, 중복되는 설명은 생략하기로 한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(1000)는 스테이지(및 스캔 라인)와 타이밍 제어부(500) 사이의 거리에 따라 한 프레임 주기 내에서 언더슛 전압 구간 및 오버슛 전압 구간 중 적어도 하나의 폭을 감소시킬 수 있다. 예를 들어, 스테이지가 클럭 신호를 공급하는 제어부(예를 들어, 타이밍 제어부(500))로부터 가까워질수록 스테이지에 대응하는 오버드라이빙 시간(즉, 오버드라이빙 폭)이 짧아질 수 있다. 따라서, 타이밍 제어부(500)에 상대적으로 가까운 스캔 라인의 출력에 대한 불필요한 과충전이 방지되고, 오버드라이빙에 의한 전력 소모가 감소될 수 있다. 또한, 스캔 신호의 노이즈가 감소되고, 전체 스캔 라인들의 스캔 신호 출력이 균일해짐으로써 영상 품질이 개선될 수 있다.
도 7은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 1 내지 도 4 및 도 7을 참조하면, 스캔 구동부(100)에 공급되는 제1 및 제2 클럭 신호들(CLK1, CLK2)의 오버드라이빙 펄스의 오버드라이빙 폭은 한 프레임 주기 내에서 시간 경과에 따라 증가할 수 있다.
한 프레임 주기 내에서, 제1 스캔 라인(SL1) 및 이에 연결된 제1 스테이지(ST1)에 대응하는 오버드라이빙 폭이 가장 작고, 제n 스캔 라인(SLn) 및 이에 연결된 제n 스테이지(STn)에 대응하는 오버드라이빙 폭이 가장 클 수 있다. 이 경우, 제1 스캔 라인(SL1) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리가 제n 스캔 라인(SLn) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리보다 가까울 수 있다. 도 7에 도시된 바와 같이, 스캔 신호는 제1 및 제2 클럭 신호들(CLK1, CLK2)에 대응하여 제1 스캔 라인(SL1)으로부터 제n 스캔 라인(SLn)까지 순차적으로 출력될 수 있다.
일 실시예에서, 도 7의 클럭 신호들(CLK1, CLK2)에 있어서, 스캔 방향이 제n 스캔 라인(SLn)으로부터 제1 스캔 라인(SL1)으로의 방향인 경우, 제n 스캔 라인(SLn)의 출력에 대응하는 오버드라이빙 폭이 가장 작고, 제1 스캔 라인(SL1)의 출력에 대응하는 오버드라이빙 폭이 가장 클 수 있다.
도 8은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이고, 도 9는 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
본 실시예들 따른 클럭 신호들은 오버드라이빙 펄스를 제외하면 도 6의 클럭 신호들과 유사하므로, 중복되는 설명은 생략한다.
도 1, 도 6, 도 8, 및 도 9를 참조하면, 제1 및 제2 클럭 신호들(CLK1, CLK2)의 오버드라이빙 펄스(OVP1, OVP2)의 오버드라이빙 폭은 한 프레임 주기 내에서 시간 경과에 따라 감소할 수 있다.
한 프레임 주기 내에서, 제1 스캔 라인(SL1) 및 이에 연결된 제1 스테이지(ST1)에 대응하는 오버드라이빙 폭이 가장 크고, 제n 스캔 라인(SLn) 및 이에 연결된 제n 스테이지(STn)에 대응하는 오버드라이빙 폭이 가장 작을 수 있다. 이 경우, 제1 스캔 라인(SL1) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리가 제n 스캔 라인(SLn) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리보다 가까울 수 있다. 일 실시예에서, 제n 스캔 라인(SLn)의 출력에 대응하는 클럭 신호는 오버드라이빙 펄스를 갖지 않는다.
일 실시예에서, 도 8에 도시된 바와 같이, 오버드라이빙 펄스(OVP1)는 언더슛 전압 구간만을 가질 수 있다. 이 경우, 스캔 신호의 폴링 천이 시간이 짧아질 수 있다.
일 실시예에서, 도 9에 도시된 바와 같이, 오버드라이빙 펄스(OVP2)는 오버슛 전압 구간만을 가질 수도 있다. 이 경우, 스캔 신호의 라이징 천이 시간이 짧아질 수 있다.
도 10은 도 1의 표시 장치의 일 예를 나타내는 도면이다.
본 실시예에 따른 표시 장치는 정전기 보호부의 구성을 제외하면 도 1에 따른 표시 장치와 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 6, 및 도 10을 참조하면, 표시 장치(1001)는 표시 패널(200), 스캔 구동부(100), 발광 구동부(300), 데이터 구동부(400), 타이밍 제어부(500), 및 정전기 보호부(600)를 포함할 수 있다.
정전기 보호부(600)는 타이밍 제어부(500)로부터 스캔 구동부(100)로 클럭 신호(CLK1, CLK2)를 전달하는 클럭 신호 라인에 연결될 수 있다.
정전기 보호부(600)는 복수의 다이오드들 또는 다이오드 연결된 트랜지스터들로 구성될 수 있다.
일 실시예에서, 정전기 보호부(600)는 클럭 신호 라인에 연결되는 제1 단자 및 언더슛 전압(VUS)을 공급하는 제1 전압원(10)에 연결되는 제2 단자를 포함하는 제1 다이오드(D1) 및 오버슛 전압(VOS)을 공급하는 제2 전압원(20)에 연결되는 제1 단자 및 클럭 신호 라인에 연결되는 제2 단자를 포함하는 제2 다이오드(D2)를 포함할 수 있다.
클럭 신호들(CLK1, CLK2)은 오버드라이빙 펄스를 갖고, 오버드라이빙 펄스는 언더슛 전압(VUS) 및 오버슛 전압(VOS)을 포함할 수 있다. 따라서, 클럭 신호 라인에는 언더슛 전압(VUS)과 오버슛 전압(VOS) 사이의 전압이 인가될 수 있다.
제1 다이오드(D1)의 제2 단자에 언더슛 전압(VUS)보다 높은 전압의 전압원이 연결되면, 오버드라이빙 펄스의 언더슛 전압(VUS)이 정전기 보호부(600)를 통해 방전될 수 있다. 또한, 제2 다이오드(D2)의 제1 단자에 오버슛 전압(VOS)보다 높은 전압의 전압원이 연결되면, 오버드라이빙 펄스의 오버슛 전압(VOS)이 정전기 보호부(600)를 통해 방전될 수 있다. 이에 따라, 클럭 신호들(CLK1, CLK2)의 오버드라이빙 펄스가 제거될 수 있다.
이러한 문제점을 방지하기 위해, 제1 다이오드(D1)의 제2 단자에 언더슛 전압(VUS) 또는 언더슛 전압(VUS)보다 낮은 전압이 인가되고, 제2 다이오드(D2)의 제1 단자에 오버슛 전압(VOS) 또는 오버슛 전압(VOS)보다 높은 전압이 인가될 수 있다.
도 11은 도 3의 스테이지에 포함되는 출력 버퍼부의 일 예를 나타내는 도면이다.
본 실시예에 따른 표시 장치는 트랜지스터들의 구성 및 신호 파형을 제외하면 도 4에 따른 출력 버퍼와 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 3, 및 도 11을 참조하면, 출력 버퍼부(140)는 풀업 트랜지스터(TU)와, 풀다운 트랜지스터(TD)를 포함할 수 있다.
풀업 트랜지스터(TU)는 제1 노드(Q)의 전압 상태에 따라 턴온 또는 턴오프되며, 턴온 시 제1 클럭 신호(CLK1)를 출력 단자(NO)에 인가할 수 있다.
풀다운 트랜지스터(TD)는 제2 노드(QB)의 전압 상태에 따라 턴온 또는 턴오프되며, 턴온 시 제1 전압(VGL)을 출력 단자(NO)에 인가할 수 있다.
풀업 트랜지스터(TU) 및 풀다운 트랜지스터(TD)는 NMOS 트랜지스터일 수 있다. 제1 및 제2 클럭 신호들(CLK1, CLK2)의 게이트 온 전압은 논리 하이 레벨이고, 스캔 신호(Sk)의 게이트 온 전압도 논리 하이 레벨일 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 오버드라이빙 펄스(OVP)를 가질 수 있다. 일 실시예에서, 클럭 신호들(CLK1, CLK2)은 게이트 온 전압인 제2 전압(VGH) 및 게이트 오프 전압인 제1 전압(VGL)을 가질 수 있다.
오버드라이빙 펄스(OVP)는 제2 전압(VGH)으로부터 제1 전압(VGL)으로 천이될 때 적용되는 언더슛 전압과 제1 전압(VGL)으로부터 제2 전압(VGH)으로 천이될 때 적용되는 오버슛 전압을 포함할 수 있다.
도 12는 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 11 및 도 12를 참조하면, 한 프레임 주기 내에서 시간 경과에 따라 오버드라이빙 폭이 감소할 수 있다.
일 실시예에서, 오버드라이빙 폭은 기 설정된 클럭 신호 개수 간격으로 감소될 수 있다. 예를 들어, 도 12에 도시된 바와 같이, 오버드라이빙 폭은 3개의 클럭 펄스를 주기로 감소될 수 있다.
도 12의 클럭 신호들(CLK1, CLK2)은 게이트 온 전압이 제2 전압(VGH)인 것을 제외하고 도 6 및 도 7의 클럭 신호의 파형과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 13은 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이고, 도 14는 도 1의 표시 장치에 포함되는 스캔 구동부에 공급되는 클럭 신호들의 일 예를 나타내는 파형도이다.
도 1 내지 도 4, 도 13, 및 도 14를 참조하면, 한 프레임 주기 내에서 시간 경과에 따라 클럭 신호들(CLK1, CLK2) 각각의 언더슛 전압의 크기 및 오버슛 전압의 크기가 변할 수 있다.
도 13에 도시된 바와 같이, 일 실시예에서, 한 프레임 주기 내에서 시간 경과에 따라 언더슛 전압이 상승하고, 오버슛 전압이 하강할 수 있다. 예를 들어, 스캔 방향이 제1 스캔 라인(SL1)으로부터 제n 스캔 라인(SLn)으로의 방향인 경우, 제1 스캔 라인(SL1)의 출력에 대응하는 언더슛 전압이 제n 스캔 라인(SLn)의 출력에 대응하는 언더슛 전압보다 작을 수 있다. 이와 마찬가지로, 제1 스캔 라인(SL1)의 출력에 대응하는 오버슛 전압이 제n 스캔 라인(SLn)의 출력에 대응하는 오버슛 전압보다 클 수 있다.
이 경우, 제1 스캔 라인(SL1) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리가 제n 스캔 라인(SLn) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리보다 멀 수 있다. 즉, 제1 스캔 라인(SL1)의 출력에 대응하는 클럭 신호(CLK1, CLK2)에 대한 RC 지연이 제n 스캔 라인(SLn)의 출력에 대응하는 클럭 신호(CLK1, CLK2)에 대한 RC 지연보다 클 수 있다.
즉, 한 프레임 구간 내에서 시간 경과에 따라 오버드라이빙 전압의 절대값의 크기가 작아질 수 있다.
이와 반대로, 도 14에 도시된 바와 같이, 일 실시예에서, 한 프레임 주기 내에서 시간 경과에 따라 언더슛 전압이 하강하고, 오버슛 전압이 상승할 수 있다. 예를 들어, 스캔 방향이 제1 스캔 라인(SL1)으로부터 제n 스캔 라인(SLn)으로의 방향인 경우, 제1 스캔 라인(SL1)의 출력에 대응하는 언더슛 전압이 제n 스캔 라인(SLn)의 출력에 대응하는 언더슛 전압보다 클 수 있다. 이와 마찬가지로, 제1 스캔 라인(SL1)의 출력에 대응하는 오버슛 전압이 제n 스캔 라인(SLn)의 출력에 대응하는 오버슛 전압보다 작을 수 있다.
이 경우, 제1 스캔 라인(SL1) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리가 제n 스캔 라인(SLn) (및 제1 스테이지(ST1))과 타이밍 제어부(500) 사이의 거리보다 가까울 수 있다. 즉, 제1 스캔 라인(SL1)의 출력에 대응하는 클럭 신호(CLK1, CLK2)에 대한 RC 지연이 제n 스캔 라인(SLn)의 출력에 대응하는 클럭 신호(CLK1, CLK2)에 대한 RC 지연보다 작을 수 있다.
즉, 한 프레임 구간 내에서 시간 경과에 따라 오버드라이빙 전압의 절대값의 크기가 커질 수 있다.
이에 따라, 스테이지(및 스캔 라인)가 클럭 신호를 공급하는 제어부(예를 들어, 타이밍 제어부(500))로부터 가까워질수록 상기 스테이지(스캔 라인)에 대응하는 오버드라이빙 전압(즉, 오버드라이빙 전압과 게이트 온/오프 전압의 차이)이 작아질 수 있다.
한편, 오버드라이빙 전압 변화와 무관하게 클럭 신호들(CLK1, CLK2)의 제1 전압(VGL) 및 제2 전압(VGH)은 각각 일정한 전압 레벨을 유지할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(1000)는 스테이지(및 스캔 라인)와 타이밍 제어부(500) 사이의 거리에 따라 클럭 신호들(CLK1, CLK2)의 오버드라이빙 전압의 크기를 조절함으로써, 타이밍 제어부(500)에 상대적으로 가까운 스캔 라인의 출력에 대한 불필요한 과충전이 방지되고, 오버드라이빙에 의한 전력 소모가 감소될 수 있다. 또한, 스캔 신호의 노이즈가 감소되고, 전체 스캔 라인들의 스캔 신호 출력이 균일해짐으로써 영상 품질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 스캔 구동부 120: 노드 제어부
140: 출력 버퍼부 200: 표시 패널
300: 발광 구동부 400: 데이터 구동부
500: 타이밍 제어부 1000: 표시 장치

Claims (20)

  1. 제1 내지 제n(단, n은 1보다 큰 자연수) 스캔 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널;
    상기 제1 내지 제n 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지들을 포함하는 스캔 구동부; 및
    상기 스캔 구동부에 가변하는 오버드라이빙 펄스(overdriving pulse)를 갖는 클럭 신호를 제공하고, 상기 클럭 신호의 상기 오버드라이빙 펄스를 제어하여 상기 스캔 구동부를 제어하는 타이밍 제어부를 포함하고,
    한 프레임 주기 내에서 상기 제1 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 오버드라이빙 펄스의 오버드라이빙 폭과 상기 제n 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 상기 오버드라이빙 펄스의 오버드라이빙 폭이 서로 다르고,
    상기 타이밍 제어부는
    복수의 클럭 제어 신호들에 응답하여 상기 클럭 신호의 천이 타이밍을 제어하는 복수의 스위치들을 포함하는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서, 상기 한 프레임 주기 내에서 시간 경과에 따라 상기 오버드라이빙 펄스의 상기 오버드라이빙 폭이 감소하는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서, 상기 한 프레임 주기 내에서 시간 경과에 따라 상기 오버드라이빙 펄스의 상기 오버드라이빙 폭이 증가하는 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서, 상기 제1 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭이 상기 제n 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭보다 큰 것을 특징으로 하는 표시 장치.
  5. 제 3 항에 있어서, 상기 제1 스캔 라인과 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인과 상기 타이밍 제어부 사이의 거리보다 먼 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서, 상기 제n 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭이 상기 제1 스캔 라인의 출력에 대응하는 상기 오버드라이빙 폭보다 큰 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 상기 제1 스캔 라인과 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인과 상기 타이밍 제어부 사이의 거리보다 가까운 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서, 상기 클럭 신호는 제1 전압, 상기 제1 전압보다 큰 제2 전압을 포함하고,
    상기 클럭 신호의 상기 오버드라이빙 펄스는 상기 제1 전압보다 낮은 언더슛(undershoot) 전압, 및 상기 제2 전압보다 높은 오버슛(overshoot) 전압을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서, 상기 한 프레임 주기 내에서 시간 경과에 따라 언더슛 전압 구간 및 오버슛 전압 구간 중 적어도 하나의 폭이 감소하는 것을 특징으로 하는 표시 장치.
  10. 삭제
  11. 제 8 항에 있어서, 상기 한 프레임 주기 내에서 시간 경과에 따라 상기 언더슛 전압의 크기 및 상기 오버슛 전압의 크기가 변하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 제1 전압 및 상기 제2 전압은 각각 일정한 전압 레벨을 유지하는 것을 특징으로 하는 표시 장치.
  13. 제1 내지 제n(단, n은 1보다 큰 자연수) 스캔 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널;
    상기 제1 내지 제n 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지들을 포함하는 스캔 구동부; 및
    상기 스캔 구동부에 가변하는 오버드라이빙 펄스(overdriving pulse)를 갖는 클럭 신호를 제공하고, 상기 클럭 신호의 상기 오버드라이빙 펄스를 제어하여 상기 스캔 구동부를 제어하는 타이밍 제어부를 포함하고,
    상기 클럭 신호는 제1 전압 및 상기 제1 전압보다 큰 제2 전압을 가지며,
    상기 클럭 신호의 상기 오버드라이빙 펄스는 상기 제1 전압보다 낮은 언더슛 전압 및 상기 제2 전압보다 높은 오버슛 전압을 포함하고,
    한 프레임 주기 내에서 상기 제1 스캔 라인에 상기 스캔 신호를 공급하는 시점부터 상기 제n 스캔 라인에 상기 스캔 신호를 공급하는 시점까지 상기 언더슛 전압이 상승하고, 상기 오버슛 전압이 하강하는 것을 특징으로 하는 표시 장치.
  14. 제 9 항에 있어서, 상기 제1 스캔 라인에 대응하는 상기 언더슛 전압이 상기 제n 스캔 라인에 대응하는 상기 언더슛 전압보다 작은 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 제1 스캔 라인에 대응하는 상기 오버슛 전압이 상기 제n 스캔 라인에 대응하는 상기 오버슛 전압보다 큰 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서, 상기 제1 스캔 라인에 연결되는 제1 스테이지와 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인에 연결되는 제n 스테이지와 상기 타이밍 제어부 사이의 거리보다 먼 것을 특징으로 하는 표시 장치.
  17. 제 8 항에 있어서,
    상기 타이밍 제어부로부터 상기 스캔 구동부로 상기 클럭 신호를 전달하는 클럭 신호 라인에 연결되는 정전기 보호부를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 정전기 보호부는
    상기 클럭 신호 라인에 연결되는 제1 단자 및 상기 언더슛 전압을 공급하는 제1 전압원에 연결되는 제2 단자를 포함하는 제1 다이오드; 및
    상기 오버슛 전압을 공급하는 제2 전압원에 연결되는 제1 단자 및 상기 클럭 신호 라인에 연결되는 제2 단자를 포함하는 제2 다이오드를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제1 내지 제n(단, n은 1보다 큰 자연수) 스캔 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널;
    상기 제1 내지 제n 스캔 라인들에 스캔 신호를 공급하는 복수의 스테이지들을 포함하는 스캔 구동부; 및
    상기 스캔 구동부에 공급되는 클럭 신호의 오버 드라이빙 펄스(over driving pulse)를 제어하여 상기 스캔 구동부를 제어하는 타이밍 제어부를 포함하고,
    상기 오버 드라이빙 펄스는 언더슛 전압과 오버슛 전압을 포함하고,
    상기 제1 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 오버 드라이빙 폭이 상기 제n 스캔 라인으로의 출력에 대응하는 상기 클럭 신호의 상기 오버 드라이빙 폭보다 크고,
    상기 타이밍 제어부는
    복수의 클럭 제어 신호들에 응답하여 상기 클럭 신호의 천이 타이밍을 제어하는 복수의 스위치들을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 19 항에 있어서, 상기 제1 스캔 라인에 연결되는 제1 스테이지와 상기 타이밍 제어부 사이의 거리가 상기 제n 스캔 라인에 연결되는 제n 스테이지와 상기 타이밍 제어부 사이의 거리보다 먼 것을 특징으로 하는 표시 장치.
KR1020180169607A 2018-12-26 2018-12-26 표시 장치 KR102614690B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180169607A KR102614690B1 (ko) 2018-12-26 2018-12-26 표시 장치
US16/683,193 US11094264B2 (en) 2018-12-26 2019-11-13 Display device
CN201911346678.4A CN111383573B (zh) 2018-12-26 2019-12-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180169607A KR102614690B1 (ko) 2018-12-26 2018-12-26 표시 장치

Publications (2)

Publication Number Publication Date
KR20200080472A KR20200080472A (ko) 2020-07-07
KR102614690B1 true KR102614690B1 (ko) 2023-12-19

Family

ID=71123177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180169607A KR102614690B1 (ko) 2018-12-26 2018-12-26 표시 장치

Country Status (3)

Country Link
US (1) US11094264B2 (ko)
KR (1) KR102614690B1 (ko)
CN (1) CN111383573B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767149B (zh) * 2019-11-18 2021-10-22 合肥京东方卓印科技有限公司 栅极驱动电路、显示装置及修复方法
CN112216249B (zh) * 2020-10-20 2022-05-20 京东方科技集团股份有限公司 栅极驱动电路及显示装置
KR20220090011A (ko) 2020-12-22 2022-06-29 주식회사 엘엑스세미콘 데이터구동장치 및 이를 포함하는 디스플레이장치
CN114488593B (zh) * 2022-01-26 2023-10-10 长沙惠科光电有限公司 显示面板的驱动电路、阵列基板及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074417B1 (ko) 2005-06-14 2011-10-18 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치
TWI407417B (zh) * 2007-04-13 2013-09-01 Innolux Corp 能改善動態畫面之顯示品質之液晶顯示器及其驅動方法
KR101056213B1 (ko) 2009-10-07 2011-08-11 삼성모바일디스플레이주식회사 구동부 및 이를 이용한 유기전계발광 표시장치
KR101808338B1 (ko) 2010-10-21 2017-12-13 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 제어방법
KR101917765B1 (ko) 2012-02-13 2018-11-14 삼성디스플레이 주식회사 표시장치를 위한 주사 구동 장치 및 그 구동 방법
KR101952936B1 (ko) * 2012-05-23 2019-02-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20140036729A (ko) 2012-09-18 2014-03-26 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR101962432B1 (ko) 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102492365B1 (ko) * 2016-05-18 2023-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102566655B1 (ko) * 2016-07-11 2023-08-14 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN111383573B (zh) 2024-03-12
KR20200080472A (ko) 2020-07-07
US20200211466A1 (en) 2020-07-02
CN111383573A (zh) 2020-07-07
US11094264B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
KR102614690B1 (ko) 표시 장치
US10217414B2 (en) Emission control driver and display device having the same
EP3048602B1 (en) Sensing driving circuit and display device including the same
EP3324397B1 (en) Display device
US10706784B2 (en) Stage circuit and scan driver using the same
KR101022092B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101022173B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR102268965B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
US8994629B2 (en) Gate shift register and display device comprising the same
KR102519539B1 (ko) 스테이지 및 이를 이용한 주사 구동부
US9230482B2 (en) Shift register and method of driving the same
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR20180096843A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20120024214A (ko) 발광제어부와 이를 이용한 표시장치
KR20100081481A (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US9898948B2 (en) Data driver and display device having the same
KR20210029336A (ko) 발광 구동부 및 이를 포함하는 표시 장치
KR20200100247A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR20160089937A (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
KR20160067307A (ko) 표시장치의 발광제어신호 구동부 및 이의 구동방법, 유기발광 표시장치
KR20190069179A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
CN113920933A (zh) 扫描驱动器
KR20170015704A (ko) 게이트 드라이버 및 이를 이용한 표시장치
KR20170064288A (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant