KR20160089937A - 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치 - Google Patents

게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20160089937A
KR20160089937A KR1020150009413A KR20150009413A KR20160089937A KR 20160089937 A KR20160089937 A KR 20160089937A KR 1020150009413 A KR1020150009413 A KR 1020150009413A KR 20150009413 A KR20150009413 A KR 20150009413A KR 20160089937 A KR20160089937 A KR 20160089937A
Authority
KR
South Korea
Prior art keywords
terminal
node
transistor
gate
stage
Prior art date
Application number
KR1020150009413A
Other languages
English (en)
Other versions
KR102309625B1 (ko
Inventor
타다시 아미노
김종희
카노
박준현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150009413A priority Critical patent/KR102309625B1/ko
Priority to US14/862,388 priority patent/US9837036B2/en
Publication of KR20160089937A publication Critical patent/KR20160089937A/ko
Application granted granted Critical
Publication of KR102309625B1 publication Critical patent/KR102309625B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 게이트 구동 회로는 대응되는 게이트 선으로 게이트 신호를 출력하는 스테이지를 복수로 포함하고, 상기 복수의 스테이지 중 하나는, 일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단은 이전 스테이지 출력 신호 또는 스캔 개시 신호가 인가되는 제1 입력 단자와 연결되며, 상기 타단은 제2 노드에 연결된 제1 트랜지스터, 제1 노드에 연결되는 제어단, 클락 입력 단자와 연결되는 일단 및 상기 스테이지의 제1 출력 단자에 연결되는 타단을 포함하는 제2 트랜지스터, 일단은 상기 제1 노드에 연결되고, 타단은 상기 제2 트랜지스터의 타단 및 상기 제1 출력 단자에 연결된 제1 커패시터, 그리고 일단이 상기 제1 트랜지스터의 타단과 연결되고, 타단이 상기 제1 노드와 연결되며, 제어단이 제3 노드에 연결되는 제3 트랜지스터를 포함한다.

Description

게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치{GATE DRIVING CIRCUIT, DRIVING METOHD FOR GATE DRIVING CIRCUIT AND DISPLAY PANEL USING THE SAME}
본 발명은 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치에 관한 것이다.
일반적으로 표시 장치 중에서 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 표시 장치는 액정 표시 장치 외에도 유기 발광 표시 장치, 플라즈마 표시 장치, 전기 영동 표시 장치 등이 있다.
이러한 표시 장치에는 게이트 구동부 및 데이터 구동부가 포함되어 있다. 이 중 게이트 구동부는 게이트선, 데이터선, 박막 트랜지스터 등과 함께 패터닝되어 장치 위에 집적될 수 있다. 이와 같이 집적된 게이트 구동부는 별도의 게이트 구동용 칩을 형성할 필요가 없어 제조 원가가 절감되는 장점이 있다.
그리고, 최근의 표시장치에는 전자 이동도가 높은 산화물 반도체가 탑재되고 있다. 최근의 표시장치는 산화물 반도체를 통해 게이트 구동부가 얇아질 수 있게 되었다. 하지만, 게이트 구동부의 트랜지스터에 고전압이 인가되는 경우에는 트랜지스터에 열화가 발생하고, 구동 전류가 감소해 커패시터를 충분히 충전할 수 없는 어려움이 발생한다.
본 발명의 실시예에 따른 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치에 따르면, 트랜지스터에 고전압이 인가되는 것을 방지할 수 있는 환경을 제공한다.
본 발명의 게이트 구동 회로는 대응되는 게이트 선으로 게이트 신호를 출력하는 스테이지를 복수로 포함하고, 상기 복수의 스테이지 중 하나는, 일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단은 이전 스테이지 출력 신호 또는 스캔 개시 신호가 인가되는 제1 입력 단자와 연결되며, 상기 타단은 제2 노드에 연결된 제1 트랜지스터, 제1 노드에 연결되는 제어단, 클락 입력 단자와 연결되는 일단 및 상기 스테이지의 제1 출력 단자에 연결되는 타단을 포함하는 제2 트랜지스터, 일단은 상기 제1 노드에 연결되고, 타단은 상기 제2 트랜지스터의 타단 및 상기 제1 출력 단자에 연결된 제1 커패시터, 그리고일단이 상기 제1 트랜지스터의 타단과 연결되고, 타단이 상기 제1 노드와 연결되며, 제어단이 제3 노드에 연결되는 제3 트랜지스터를 포함한다.
게이트 구동 회로는 일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단이 제1 입력 단자와 연결되며, 타단이 상기 제3 트랜지스터의 제어단과 연결되는 제4 트랜지스터를 더 포함할 수 있다.
상기 제1 커패시터는, 상기 제2 노드 및 상기 제3 노드를 거친 상기 이전 스테이지 출력 신호 또는 상기 스캔 개시 신호에 의해서 미리 충전할 수 있다.
게이트 구동 회로는 일단과 제어단이 연결되고, 상기 일단 및 제어단이 상기 스테이지의 제2 출력 단자에 연결되며, 타단이 상기 제3 노드에 연결되는 제5 트랜지스터를 더 포함할 수 있다.
게이트 구동 회로는 상기 제1 노드에 연결되는 제어단, 상기 클락 입력 단자에 연결되는 일단 및 상기 스테이지의 제2 출력 단자에 연결되는 타단을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
상기 제2 출력 단자의 출력 신호는, 상기 제3 노드를 거쳐 상기 제3 트랜지스터를 도통시키고, 상기 제1 노드와 상기 제2 노드를 연결할 수 있다.
게이트 구동 회로는 상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제1 노드에 연결되는 일단 및 상기 스테이지의 전압 입력 단자의 제2 전압에 연결되는 타단을 포함하는 제7 트랜지스터, 그리고 상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제7 트랜지스터에 연결되는 일단 및 상기 전압 입력 단자의 상기 제2 전압에 연결되는 타단을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
게이트 구동 회로는 상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제1 출력 단자에 연결되는 일단 및 상기 스테이지의 제1 전압 입력 단자에 연결되는 타단을 포함하는 제9 트랜지스터를 더 포함할 수 있다.
게이트 구동 회로는 상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제2 출력 단자에 연결되는 일단 및 상기 스테이지의 제2 전압 입력 단자에 연결되는 타단을 포함하는 제10 트랜지스터를 더 포함할 수 있다.
상기 제2 입력 단자의 제2 입력 신호는, 제1 노드, 상기 제1 출력 단자 및 상기 제2 출력 단자를 상기 전압 입력 단자와 경로를 형성하고, 제1 노드의 전압, 상기 제1 출력 단자의 출력 신호 및 상기 제2 출력 단자의 출력 신호를 저전압으로 변경할 수 있다.
본 발명의 게이트 구동 회로의 구동방법은 대응되는 게이트 선으로 게이트 신호를 출력하는 스테이지를 복수 개 포함한 게이트 구동 회로의 구동 방법에 있어서, 상기 복수의 스테이지 중 이전 스테이지 출력 신호 또는 스캔 개시 신호가 제1 노드에 인가되는 단계, 하이 레벨의 클락 신호에 의해 상기 제1 노드에 일단이 연결된 제1 커패시터가 부스트 업 되는 단계, 본 스테이지의 출력 단자로 상기 제1 노드의 전압에 대응하는 출력 신호가 생성되는 단계, 그리고 다음 스테이지의 출력 신호에 의해 상기 제1 노드 및 상기 출력 신호가 로우 레벨로 변경되는 단계를 포함하며, 상기 출력 신호가 생성되는 단계는, 상기 출력 신호와 대응되어 생성된 전달 신호가 제3 노드를 통해서 상기 제1 노드와 제2 노드를 연결하는 단계를 포함한다.
상기 제1 노드에 인가되는 단계는, 상기 이전 스테이지 출력 신호 또는 스캔 개시 신호가 상기 제2 노드 및 상기 제3 노드를 거쳐 상기 제1 커패시터를 미리 충전하는 단계를 포함할 수 있다.
게이트 구동 회로의 구동 방법은 제2 입력 신호에 의해서, 상기 제1 노드가 저전압 단자 사이에 경로가 형성되며, 상기 경로에 의해서 상기 제1 노드의 전압이 저전압으로 변경되는 단계를 포함할 수 있다.
본 발명의 표시장치는 복수의 게이트 선을 포함한 표시부 및 상기 복수의 게이트 선 중 대응되는 게이트 선으로 게이트 신호를 출력하는 스테이지를 복수 개 포함한 게이트 구동부를 포함하는 표시장치에 있어서, 상기 게이트 구동부는, 일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단은 이전 스테이지 출력 신호 또는 스캔 개시 신호가 인가되는 제1 입력 단자와 연결되며, 상기 타단은 제2 노드에 연결된 제1 트랜지스터, 제1 노드에 연결되는 제어단, 클락 입력 단자와 연결되는 일단 및 상기 스테이지의 제1 출력 단자에 연결되는 타단을 포함하는 제2 트랜지스터, 일단은 상기 제1 노드에 연결되고, 타단은 상기 제2 트랜지스터의 타단 및 상기 제1 출력 단자에 연결된 제1 커패시터, 그리고 일단이 상기 제1 트랜지스터의 타단과 연결되고, 타단이 상기 제1 노드와 연결되며, 제어단이 제3 노드에 연결되는 제3 트랜지스터를 포함한다.
상기 게이트 구동부는, 일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단이 제1 입력 단자와 연결되며, 타단이 상기 제3 트랜지스터의 제어단과 연결되는 제4 트랜지스터를 더 포함할 수 있다.
상기 게이트 구동부는, 일단과 제어단이 연결되고, 상기 일단 및 제어단이 상기 스테이지의 제2 출력 단자에 연결되며, 타단이 상기 제3 노드에 연결되는 제5 트랜지스터를 더 포함할 수 있다.
본 발명의 실시 예에 따른 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치는 트랜지스터에 고전압이 인가되는 것을 막음으로써, 트랜지스터에 열화가 발생하거나 구동 전류가 감소하는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 따른 표시 장치의 평면도이다.
도 2는 게이트 구동부 및 게이트 선을 구체화하여 도시한 블록도 이다.
도 3은 본 발명의 제1 실시 예에 따른 게이트 구동부 중 하나의 스테이지를 확대하여 도시한 회로도 이다.
도 4는 도 3에 따른 게이트 구동부가 미리 충전 동작을 수행하는 것을 나타내는 도면이다.
도 5는 도 3에 따른 게이트 구동부가 부트스트랩핑(bootstrapping) 동작을 수행하는 것을 나타내는 도면이다.
도 6는 도 3에 따른 게이트 구동부가 방전 동작을 수행하는 것을 나타내는 도면이다.
도 7은 도 3에 따른 게이트 구동부의 동작에 따른 출력 단자 및 제1 노드의 동작 특성을 도시한 타이밍도이다.
도 8은 도 3에 따른 게이트 구동부의 동작에 따른 클락 입력 단자, 제1 입력 단자 및 제2 입력 단자의 동작 특성을 도시한 타이밍도이다.
도 9는 도 3에 따른 게이트 구동부의 동작에 따른 A 노드 및 B 노드의 동작 특성을 도시한 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 또한, 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하, 도 1 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치를 설명한다.
도 1은 본 발명의 실시 예에 따른 따른 표시 장치의 평면도이다.
이하, 도 1을 참조하여 본 발명의 실시 예에 따른 표시 장치를 설명한다.
도 1을 참고하면, 본 발명의 실시 예에 따른 표시 장치(100)는 화상을 표시하는 표시부(300), 표시부(300)의 게이트선(G1내지 Gn)에 게이트 전압을 인가하는 게이트 구동부(500)를 포함한다. 한편, 표시부(300)의 데이터선(D1 내지Dm)은 표시 장치(100)에 부착된 가요성 인쇄 회로막(FPC; flexible printed circuit film; 450) 따위의 필름의 위에 형성된 데이터 드라이버 IC(460)로부터 데이터 전압을 인가 받는다.
한편, 게이트 구동부(500) 및 데이터 드라이버 IC(460)는 신호 제어부(600)에 의하여 제어된다. 도 1에서는 가요성 인쇄 회로막(450)이 인쇄 회로 기판(PCB; printed circuit board)(400)에 전기적으로 연결되어 있고, 신호 제어부(600)로부터의 신호가 인쇄 회로 기판(400) 및 가요성 인쇄 회로막(450)을 통해 데이터 드라이버 IC(460) 및 게이트 구동부(500)로 전달되는 것으로 도시되어 있다. 이는 일 예시일 뿐, 실시 예가 이에 한정되는 것은 아니다.
표시부(300)는 복수의 화소(PX)를 포함한다. 도 1에서는 액정 표시 장치를 예로 들어 도시하고 있다. 한편, 유기 발광 표시 장치에서는 박막 트랜지스터, 유기 발광 다이오드를 포함하며 기타 다른 표시 장치에서는 박막 트랜지스터 등의 소자를 포함하여 표시부(300)을 형성한다. 표시부(300)에는 다수의 게이트선(G1-Gn) 및 다수의 데이터선(D1-Dm)을 포함하며, 다수의 게이트선(G1-Gn) 및 다수의 데이터선(D1-Dm)은 절연되어 교차되어 있다.
복수의 화소(PX) 각각에는 박막 트랜지스터(TRsw), 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다. 박막 트랜지스터(TRsw)의 제어 단자는 하나의 게이트선에 연결되며, 박막 트랜지스터(TRsw)의 입력 단자는 하나의 데이터선에 연결되며, 박막 트랜지스터(TRsw)의 출력 단자는 액정 커패시터(Clc)의 일측 단자 및 유지 커패시터(Cst)의 일측 단자에 연결된다. 액정 커패시터(Clc)의 타측 단자는 공통 전극에 연결되며, 유지 커패시터(Cst)의 타측 단자는 신호 제어부(600)로부터 인가되는 유지 전압(Vcst)을 인가 받는다. 액정 표시 장치의 화소(PX)구조도 다양한 실시 예가 존재하며, 도 1에서 도시한 화소(PX) 기본 구조로부터 추가 구성을 가지는 화소(PX)도 본 발명을 적용할 수 있다.
다수의 데이터선(D1-Dm)은 데이터 드라이버 IC(460)로부터 데이터 전압을 인가 받으며, 다수의 게이트선(G1-Gn)은 게이트 구동부(500)로부터 게이트 전압을 인가 받는다.
데이터 드라이버 IC(460)는 표시 장치(100)의 상측 또는 하측에 형성되어 세로 방향으로 연장된 데이터선(D1-Dm)과 연결되어 있는데, 도 1의 실시 예에서는 데이터 드라이버 IC(460)가 표시 장치(100)의 상측에 위치하는 실시 예를 도시하고 있다.
게이트 구동부(500)는 클락 신호[CKV, CKVB], 스캔 개시 신호[STVP] 및 게이트 오프 전압에 준하는 저전압(Vss)을 인가 받아서 게이트 전압(게이트 온 전압 및 게이트 오프 전압)을 생성하여 게이트선(G1-Gn)에 순차적으로 게이트 온 전압을 인가한다.
게이트 구동부(500)로 인가되는 클락 신호[CKV, CKVB], 스캔 개시 신호[STVP], 저전압(Vss)은 도 1에서와 같이 데이터 드라이버 IC(460)가 위치하는 가요성 인쇄 회로막(450) 중 가장 게이트 구동부(500)와 가까운 가요성 인쇄 회로막(450)을 통하여 게이트 구동부(500)로 인가된다. 이러한 신호는 외부 또는 신호 제어부(600)로부터 인쇄 회로 기판(400)을 통하여 가요성 인쇄 회로막(450)따위의 필름으로 전달된다.
도 2는 게이트 구동부 및 게이트 선을 구체화하여 도시한 블록도 이다.
게이트 구동부(500)는 복수의 스테이지(SR1, SR2, SR3, …, SRn-1, SRn)를 포함한다. 각 스테이지(SR1, SR2, SR3, …, SRn-1, SRn)는 두 개의 입력 단자(IN1, IN2), 한 개의 클락 입력 단자(CK), 두 개의 전압 입력 단자(Vin1, Vin2), 출력 단자(GOUT) 및 전달 신호 출력 단자(CRout)를 포함한다.
제1 입력 단자(IN1)는 전단 스테이지 전달 신호 출력 단자(CRout)에 연결되어 이전 스테이지의 출력 신호)(CR[N-1])를 인가 받는데, 첫 번째 스테이지(SR1)는 이전 스테이지 스테이지가 존재하지 않으므로 제1 입력 단자(IN1)로 스캔 개시 신호[STVP]를 인가 받는다.
제2 입력 단자(IN2)는 다음 스테이지(SR3)의 전달 신호 출력 단자(CRout)에 연결되어 다음 스테이지의 전달 출력 신호 CR[N+1]를 인가 받는다.
n번째 게이트 선(Gn)에 연결된 스테이지(SRn)는 다음 스테이지로부터 전달 출력 신호 CR[N+1] 입력 받기 위하여 더미 스테이지(SRn+1)를 형성할 수 있다. 더미 스테이지는 다른 스테이지(SR1-SRn)와 달리 더미 게이트 전압을 생성하여 출력하는 스테이지이다.
즉, 다른 스테이지(SR1-SRn)에서 출력된 게이트 전압은 게이트 선(G1내지 Gn)을 통하여 전달되면서 화소에 데이터 전압이 인가되어 화상을 표시하도록 한다. 하지만, 더미 스테이지(SRn+1)는 게이트 선(G1내지 Gn)에 연결되어 있지 않을 수도 있으며, 게이트 선(G1내지 Gn)과 연결되더라도 화상을 표시하지 않는 더미 화소(도시하지 않음)의 게이트 선(미도시)과 연결되어 있다. 따라서, 더미 스테이지(SRn+1)는 화상을 표시하는데 사용되지 않을 수 있다.
클락 입력 단자(CK)에는 클락 신호[CKV, CKVB]가 인가되는데, 복수의 스테이지(SR1 내지 SRn+1) 중 홀수 번째 스테이지의 클락 입력 단자(CK)에는 제1 클락 신호[CKV]가 인가되고, 짝수 번째 스테이지의 클락 입력 단자(CK)에는 제2 클락 신호[CKVB]가 인가된다. 제1 클락 신호[CKV]와 제2 클락 신호[CKVB]는 서로 위상이 반대되는 클락 신호이다.
전압 입력 단자들(Vin1, Vin2)은 2개의 전압 입력 단자로 이루어 질 수 있으며, 제1 전압 입력 단자(Vin1) 및 제2 전압 입력 단자(Vin2)를 포함한다. 그리고, 전압 입력 단자들(Vin1, Vin2)에는 게이트 오프 전압에 해당하는 저전압(Vss1, Vss2)이 인가된다. 제1 전압 입력 단자(Vin1)에는 제1 저전압(VSS1)이 인가되고, 제2 전압 입력 단자(Vin2)에는 제2 저전압(VSS2)이 인가된다. 제1 저전압(VSS1) 및 제2 저전압(VSS2)의 전압 값은 실시 예에 따라 다양한 값을 가질 수 있다. 예를 들어, 제1 저전압(VSS1)의 전압 값은 -5V이고, 제2 저전압(VSS2)의 전압 값은 -10V일 수 있다.
게이트 구동부(500)의 동작을 살펴보면 아래와 같다.
먼저, 제1 스테이지(SR1)는 클락 입력 단자(CK)를 통해 외부로부터 제공되는 제1 클락 신호[CKV]를, 입력 단자(IN1)를 통해 스캔 개시 신호[STVP]를, 제1 전압 입력 단자(Vin)에는 제1 저전압(Vss1)을, 제2 전압 입력 단자(Vin2)에는 제2 저전압(Vss2)을, 제2 입력 단자(IN2)를 통해 제2 스테이지(SR2)로부터 제공되는 출력신호Gout[2]를 입력 받는다.
제2 스테이지(SR2)는 클락 입력 단자(CK)를 통해 외부로부터 제공되는 제2 클락 신호[CKVB]를, 제1 입력 단자(IN1)를 통해 제1 스테이지(SR1)의 전달 신호 출력 신호CRout[1]를, 제1 전압 입력 단자(Vin)에는 제1 저전압(Vss1)을, 제2 전압 입력 단자(Vin2)에는 제2 저전압(Vss2)을, 제2 입력 단자(IN2)를 통해 제3 스테이지(SR3)로부터 제공되는 출력신호Gout[3]를 입력 받는다.
제3 스테이지(SR3)는 클락 입력 단자(CK)를 통해 외부로부터 제공되는 제1 클락 신호(CKV)를, 제1 입력 단자(IN1)를 통해 제2 스테이지(SR2)의 전달 신호 출력 신호CRout[2]를, 제1 전압 입력 단자(Vin)에는 제1 저전압(Vss1)을, 제2 전압 입력 단자(Vin2)에는 제2 저전압(Vss2)을, 제2 입력 단자(IN2)를 통해 제4 스테이지(SR4)로부터 제공되는 출력신호Gout[3]를 입력 받는다.
상기와 같은 동일 방법으로, n-1번째 스테이지(SRn-1)는 클락 입력 단자(CK)를 통해 외부로부터 제공되는 제1 클락 신호[CKV]를 입력 받고, 제1 입력 단자(IN1)를 통해 제n-2 스테이지(SRn-2)의 전달 출력 신호 SRout[n-2]를, 제1 전압 입력 단자(Vin)에는 제1 저전압(Vss1)을, 제2 전압 입력 단자(Vin2)에는 제2 저전압(Vss2)을, 제2 입력 단자(IN2)를 통해 제n 번째 스테이지(SRn)로부터 제공되는 출력 신호Gout[n]를 입력 받는다.
n번째 스테이지(SRn)는 클락 입력 단자(CK)를 통해 외부로부터 제공되는 제2 클락 신호(CKVB)를 입력 받고, 제1 입력 단자(IN1)를 통해 제n-1 스테이지(SRn-1)의 전달 출력 신호 SRout[n-1]를, 제1 전압 입력 단자(Vin)에는 제1 저전압(Vss1)을, 제2 전압 입력 단자(Vin2)에는 제2 저전압(Vss2)을,, 제2 입력 단자(IN2)를 통해 더미 스테이지(SRn+1)로부터 제공되는 출력 신호Gout[n+1]를 입력 받는다.
이하에서는 도 3을 통하여 하나의 게이트 선에 연결된 게이트 구동부의 스테이지(SR)의 구조를 좀 더 상세하게 살펴본다.
도 3은 본 발명의 제1 실시 예에 따른 게이트 구동부 중 하나의 스테이지를 확대하여 도시한 회로도 이다.
본 발명의 제1 실시 예에 따른 게이트 구동부 중 하나의 스테이지는(SRn)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제9-1 트랜지스터(T9-1), 제10 트랜지스터(T10), 제10-1 트랜지스터(T10-1), 제11 트랜지스터(T11), 제12 트랜지스터(T12), 제13 트랜지스터(T13), 제15 트랜지스터(T15), 제17 트랜지스터(T17) 및 커패시터(C)와 함께, 제1 추가 트랜지스터(TR1), 제2 추가 트랜지스터(TR2), 제3 추가 트랜지스터(TR3)를 포함한다.
제1 트랜지스터(T1)의 제어단은 제1 노드(Q 노드)에 연결되고, 일단은 클락 입력 단자(CK)에 연결되고, 타단은 게이트 전압 출력 단자(GOUT)에 연결된다.
제2 트랜지스터(T2)의 제어단은 제2 입력 단자(IN2)에 연결된다. 제2 트랜지스터(T2)의 일단은 제3 트랜지스터(T3)의 타단에 연결되고, 타단은 게이트 전압 출력 단자(GOUT)에 연결된다.
제3 트랜지스터(T3) 의 제어단은 제 11 트랜지스터(T11)의 제어단과 연결된다. 제3 트랜지스터(T3)의 일단은 제1 트랜지스터(T1)의 타단에 연결되고, 타단은 제2 트랜지스터(T2)의 일단에 연결된다.
제4 트랜지스터(T4)의 일단 및 제어단은 제1 입력 단자(IN1)에 함께 에 공통 연결(이하, 다이오드 연결)되어 있고, 타단은 A 노드(제2 노드)와 연결되어 있다. 일단은 제1 입력 단자(IN1)로부터 하이 전압이 인가되는 경우 이를 A 노드로 전달하는 역할을 수행한다.
제7 트랜지스터(T7)의 제어단은 제13 트랜지스터(T13)의 타단에 연결되며, 일단은 클락 입력 단자(CK)에 연결되고, 타단은 제 8 트랜지스터(T8)의 일단 연결된다.
제8 트랜지스터(T8)의 제어단은 전달 신호 출력 단자(CRout)에 연결되고, 일단은 제 7 트랜지스터(T7)의 타단에 연결되고, 타단은 제2 전압 입력 단자(Vin2)에 연결된다.
제9 트랜지스터(T9)의 타단은 제9-1 트랜지스터(T9-1)의 일단과 연결되고, 제9 트랜지스터(T9) 및 제9-1 트랜지스터(T9-1)의 제어단은 모두 제2 입력 단자(IN2)에 연결된다. 제9 트랜지스터(T9)의 일단은 제1 노드(Q 노드)에 연결되고, 제9-1 트랜지스터(T9-1)의 타단은 제2 전압 입력 단자(Vin2)에 연결된다.
제9 트랜지스터(T9) 및 제9-1 트랜지스터(T9-1)는 제2 입력 단자(IN2)의 전압에 따라서 제2 저전압(VSS2)을 Q 노드로 전달한다.
제10 트랜지스터(T10)의 타단은 제10-1 트랜지스터(T10-1)의 일단과 연결되고, 제10 트랜지스터(T10) 및 제10-1 트랜지스터(T10-1)의 제어단은 모두 제 3 트랜지스터(T3)의 제어단과 연결된다. 제10 트랜지스터(T10)의 타단은 Q 노드에 연결되고, 제10-1 트랜지스터(T10-1)의 일단은 제2 전압 입력 단자(Vin2)에 연결된다. 제10 및 제10-1 트랜지스터(T10, T10-1)는 제 3 트랜지스터(T3)의 제어단의 전압에 따라서 제2 저전압(VSS2)을 Q 노드로 전달한다.
제11 트랜지스터(T11)의 일단은 제15 트랜지스터(T15)의 타단에 연결되고, 타단은 제2 전압 입력 단자(Vin2)에 연결된다. 제11 트랜지스터(T11)는 제 3 트랜지스터(T3)의 제어단의 전압에 따라서 제2 저전압(VSS2)을 제15 트랜지스터(T15)의 타단으로 전달하여, 전달 신호 출력 단자(CRout)의 전압을 로우 레벨로 변경시킨다.
제12 트랜지스터(T12)의 제어단 및 타단은 클락 입력 단자(CK)에 함께 연결(다이오드 연결)되며, 일단은 제7 트랜지스터(T7)의 제어단 및 제13 트랜지스터(T13)의 타단에 연결된다.
제13 트랜지스터(T13)의 제어단은 전달 신호 출력 단자(CRout)과 연결된다. 제13 트랜지스터(T13)의 일단은 제2 전압 입력 단자(Vin2)와 연결되고, 타단은 제 12 트랜지스터(T12)의 일단과 연결된다.
제15 트랜지스터(T15)의 일단에는 클락 입력 단자(CK)가 연결되고, 제어단은 Q 노드에 연결된다. 제15 트랜지스터(T15)의 타단은 전달 신호(CR)를 출력하는 전달 신호 출력 단자(CRout)에 연결된다.
제17 트랜지스터(T17)의 제어단은 제2 입력 단자(IN2)에 연결된다. 제17 트랜지스터(T17)의 일단은 전달 신호 출력 단자(CRout)에 연결되고, 타단은 제2 전압 입력 단자(Vin2)와 연결된다.
한편, 커패시터(C)의 일단은 제1 트랜지스터(T1)의 제어단에 연결되고, 타단은 제1 트랜지스터(T1)의 타단에 연결된다.
또한, 제1 추가 트랜지스터(TR1)의 제어단은 제3 노드(B 노드)와 연결된다. 제1 추가 트랜지스터(TR1)의 일단은 제1 노드(Q 노드)와 연결되고, 제1 추가 트랜지스터(TR1)의 타단은 제2 노드(A 노드)와 연결된다.
제2 추가 트랜지스터(TR2)의 제어단과 일단은 제1 입력 단자(IN1)에 연결되고, 제2 추가 트랜지스터(TR2)의 타단은 제3 노드(B 노드)와 연결된다.
제3 추가 트랜지스터(TR3)의 제어단과 일단은 전달 신호 출력 단자(CRout)에 연결된다. 제3 추가 트랜지스터(TR3)의 타단은 제3 노드(B 노드)와 연결된다.
제2 추가 트랜지스터(TR2)는 제1 입력 단자(IN1)의 제1 입력 신호에 의해 도통되고, 제3 노드(B 노드)에 제1 입력 신호를 인가한다. 그리고, 제2 추가 트랜지스터(TR2)의 출력은 제1 추가 트랜지스터(TR1)를 도통시키고, 제2 노드(A 노드)의 하이 레벨 전압을 제1 노드(Q노드)에 전달한다. 제1 노드(Q노드)의 전압에 의하여 제1 트랜지스터(T1)의 제어 단자와 출력 단자 사이에 전압차가 발생하고 이 전압차가 커패시터(C)에 저장되어 커패시터(C)가 미리 충전(precharge)된다.
그리고, 제3 추가 트랜지스터(TR3)는 전달 신호 출력 단자(CRout)의 전달 신호(CR)에 의해서 도통되고, 제3 노드(B 노드)에 전달 신호(CR)를 인가한다. 그리고, 제3 추가 트랜지스터(TR3)의 출력은 부트스트랩핑(Bootstrapping)할 때 제1 추가 트랜지스터(TR1)를 도통시킨다.
이하에서는 도 4 내지 도 9를 통해 게이트 구동부의 동작 과정에 대해서 좀 더 상세하게 살펴본다.
도 4는 도 3에 따른 게이트 구동부가 미리 충전 동작을 수행하는 것을 나타내는 도면이다. 도 5는 도 3에 따른 게이트 구동부가 부트스트랩핑(bootstrapping) 동작을 수행하는 것을 나타내는 도면이다. 도 6는 도 3에 따른 게이트 구동부가 방전 동작을 수행하는 것을 나타내는 도면이다. 그리고, 도 7은 도 3에 따른 게이트 구동부의 동작에 따른 출력 단자 및 제1 노드의 동작 특성을 도시한 타이밍도이다. 도 8은 도 3에 따른 게이트 구동부의 동작에 따른 클락 입력 단자, 제1 입력 단자 및 제2 입력 단자의 동작 특성을 도시한 타이밍도이다. 도 9는 도 3에 따른 게이트 구동부의 동작에 따른 A 노드 및 B 노드의 동작 특성을 도시한 타이밍도이다.
도 4와, 도 7 내지 도 9을 참조하면, 프리차징(Pre-charging)하는 GOUT[N-1] 단계에서는 제1 입력 단자(IN1)의 제1 입력 신호에 의해서 제4 트랜지스터(T4)가 도통되고 A 노드의 전압이 상승한다. 그리고, 제1 입력 신호에 의해서 제2 추가 트랜지스터(TR2)가 도통되며, B 노드의 전압이 제1 추가 트랜지스터(TR1)를 도통시켜 A 노드의 전압을 Q 노드에 전달해서 커패시터(C)를 충전한다. 여기서, 제1 입력 신호는 14V일수 있다.
그리고, 도 5와 같이, 부트스트랩핑(Bootstrapping)하는 GOUT[N] 단계에서는 전달 신호 출력 단자(CRout)와 출력 단자(OUT)가 14V로 출력된다. 그리고, 전달 신호 출력 단자(CRout)의 전달 신호(CR)에 의해서 제3 추가 트랜지스터(TR3)이 도통되고, B 노드가 계속 14V로 유지된다.
이때, 부트스트랩핑(Bootstrapping)에 의해 Q 노드는 30V가 되고, B노드는 14V이며, A 노드는 제1 추가 트랜지스터(TR1)에 의해서 조금 충전되어 16V 정도 된다.
따라서, 제1 입력 신호는 -10V이고, A 노드가 16V 정도 되기 때문에, 제4 트랜지스터(T4)의 내압 문제는 발생하지 않는다. 그리고, 제1 추가 트랜지스터(TR1)의 게이트에서 14V가 인가되는 기간은 1프레임 기간 중 2 수평 주기 기간만이므로, 제1 추가 트랜지스터(TR1)에서 포지티브 쉬프트(Positive Shift)는 발생하지 않는다.
도 6을 참조하면, 방전(Discharging)하거나 홀딩(Holding) 동작하는 GOUT[N+1] 단계에서는 제2 입력 단자(IN2)의 제2 입력 신호가 제9 트랜지스터(T9) 및 제9-1 트랜지스터(T9-1)를 도통시키면, Q노드와 제2 전압 입력 단자(Vin2) 사이에 경로가 형성되고, 제2 저전압(VSS2)이 Q 노드로 전달된다.
또한, 제2 입력 단자(IN2)의 제2 입력 신호는 제2 트랜지스터(T2)를 도통시킨다. 출력 단자(GOUT)와 제1 전압 입력 단자(Vin1) 사이에는 경로가 형성되고, 제1 저전압(VSS1)이 출력 단자(GOUT)에 전달된다.
또한, 제2 입력 단자(IN2)의 제2 입력 신호는 제17 트랜지스터(T17)를 도통시킨다. 전달 신호 출력 단자(CRout)와 제2 전압 입력 단자(Vin2) 사이에는 경로가 형성되고, 제2 저전압(VSS2)이 전달 신호 출력 단자(CRout)에 전달된다.
그리고, 부트스트랩핑할 때, 제9 트랜지스터(T9) 및 제9-1 트랜지스터(T9-1)에서 소스와 게이트 간의 전위가 40V이상으로 도달하지만 이때의 움직임은 방전이므로, 소스와 게이트간 전위가 40V이상으로 도달해도 트랜지스터의 방전 기능은 파손되지 않는다.
그리고, 제1 내지 제3 추가 트랜지스터(TR1 내지 TR3)는 방전(Discharging)하거나 홀딩(Holding) 동작할 때에는 추가적인 영향을 끼치지 않는다.
이와 같이, 본 발명의 실시 예에 따른 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치는 트랜지스터에 고전압이 인가되는 것을 막음으로써, 트랜지스터에 열화가 발생하거나 구동 전류가 감소하는 것을 방지할 수 있는 효과가 있다.
이상에서 본 발명의 일 실시 예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 권리범위 내에 든다고 할 것이다.

Claims (16)

  1. 대응되는 게이트 선으로 게이트 신호를 출력하는 스테이지를 복수로 포함하고, 상기 복수의 스테이지 중 하나는,
    일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단은 이전 스테이지 출력 신호 또는 스캔 개시 신호가 인가되는 제1 입력 단자와 연결되며, 상기 타단은 제2 노드에 연결된 제1 트랜지스터,
    제1 노드에 연결되는 제어단, 클락 입력 단자와 연결되는 일단 및 상기 스테이지의 제1 출력 단자에 연결되는 타단을 포함하는 제2 트랜지스터,
    일단은 상기 제1 노드에 연결되고, 타단은 상기 제2 트랜지스터의 타단 및 상기 제1 출력 단자에 연결된 제1 커패시터, 그리고
    일단이 상기 제1 트랜지스터의 타단과 연결되고, 타단이 상기 제1 노드와 연결되며, 제어단이 제3 노드에 연결되는 제3 트랜지스터
    를 포함하는 게이트 구동 회로.
  2. 제1항에서,
    일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단이 제1 입력 단자와 연결되며, 타단이 상기 제3 트랜지스터의 제어단과 연결되는 제4 트랜지스터
    를 더 포함하는 게이트 구동 회로.
  3. 제2항에서,
    상기 제1 커패시터는,
    상기 제2 노드 및 상기 제3 노드를 거친 상기 이전 스테이지 출력 신호 또는 상기 스캔 개시 신호에 의해서 미리 충전되는 게이트 구동 회로.
  4. 제2항에서,
    일단과 제어단이 연결되고, 상기 일단 및 제어단이 상기 스테이지의 제2 출력 단자에 연결되며, 타단이 상기 제3 노드에 연결되는 제5 트랜지스터
    를 더 포함하는 게이트 구동 회로.
  5. 제4항에서,
    상기 제1 노드에 연결되는 제어단, 상기 클락 입력 단자에 연결되는 일단 및 상기 스테이지의 제2 출력 단자에 연결되는 타단을 포함하는 제6 트랜지스터
    를 더 포함하는 게이트 구동 회로.
  6. 제5항에서,
    상기 제2 출력 단자의 출력 신호는,
    상기 제3 노드를 거쳐 상기 제3 트랜지스터를 도통시키고, 상기 제1 노드와 상기 제2 노드를 연결하는 게이트 구동 회로.
  7. 제1항에서,
    상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제1 노드에 연결되는 일단 및 상기 스테이지의 전압 입력 단자의 제2 전압에 연결되는 타단을 포함하는 제7 트랜지스터, 그리고
    상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제7 트랜지스터에 연결되는 일단 및 상기 전압 입력 단자의 상기 제2 전압에 연결되는 타단을 포함하는 제8 트랜지스터
    를 더 포함하는 게이트 구동 회로.
  8. 제7항에서,
    상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제1 출력 단자에 연결되는 일단 및 상기 스테이지의 제1 전압 입력 단자에 연결되는 타단을 포함하는 제9 트랜지스터
    를 더 포함하는 게이트 구동 회로.
  9. 제8항에서,
    상기 스테이지의 제2 입력 단자에 연결되는 제어단, 상기 제2 출력 단자에 연결되는 일단 및 상기 스테이지의 제2 전압 입력 단자에 연결되는 타단을 포함하는 제10 트랜지스터
    를 더 포함하는 게이트 구동 회로.
  10. 제9항에서,
    상기 제2 입력 단자의 제2 입력 신호는,
    제1 노드, 상기 제1 출력 단자 및 상기 제2 출력 단자를 상기 전압 입력 단자와 경로를 형성하고, 제1 노드의 전압, 상기 제1 출력 단자의 출력 신호 및 상기 제2 출력 단자의 출력 신호를 저전압으로 변경하는 게이트 구동 회로.
  11. 대응되는 게이트 선으로 게이트 신호를 출력하는 스테이지를 복수 개 포함한 게이트 구동 회로의 구동 방법에 있어서,
    상기 복수의 스테이지 중 이전 스테이지 출력 신호 또는 스캔 개시 신호가 제1 노드에 인가되는 단계,
    하이 레벨의 클락 신호에 의해 상기 제1 노드에 일단이 연결된 제1 커패시터가 부스트 업 되는 단계,
    본 스테이지의 출력 단자로 상기 제1 노드의 전압에 대응하는 출력 신호가 생성되는 단계, 그리고
    다음 스테이지의 출력 신호에 의해 상기 제1 노드 및 상기 출력 신호가 로우 레벨로 변경되는 단계를 포함하며,
    상기 출력 신호가 생성되는 단계는,
    상기 출력 신호와 대응되어 생성된 전달 신호가 제3 노드를 통해서 상기 제1 노드와 제2 노드를 연결하는 단계
    를 포함하는 게이트 구동 회로의 구동방법.
  12. 제11항에 있어서,
    상기 제1 노드에 인가되는 단계는,
    상기 이전 스테이지 출력 신호 또는 스캔 개시 신호가 상기 제2 노드 및 상기 제3 노드를 거쳐 상기 제1 커패시터를 미리 충전하는 단계
    를 포함하는 게이트 구동 회로의 구동방법.
  13. 제12항에 있어서,
    제2 입력 신호에 의해서, 상기 제1 노드가 저전압 단자 사이에 경로가 형성되며, 상기 경로에 의해서 상기 제1 노드의 전압이 저전압으로 변경되는 단계
    를 포함하는 게이트 구동 회로의 구동 방법.
  14. 복수의 게이트 선을 포함한 표시부 및 상기 복수의 게이트 선 중 대응되는 게이트 선으로 게이트 신호를 출력하는 스테이지를 복수 개 포함한 게이트 구동부를 포함하는 표시장치에 있어서,
    상기 게이트 구동부는,
    일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단은 이전 스테이지 출력 신호 또는 스캔 개시 신호가 인가되는 제1 입력 단자와 연결되며, 상기 타단은 제2 노드에 연결된 제1 트랜지스터,
    제1 노드에 연결되는 제어단, 클락 입력 단자와 연결되는 일단 및 상기 스테이지의 제1 출력 단자에 연결되는 타단을 포함하는 제2 트랜지스터,
    일단은 상기 제1 노드에 연결되고, 타단은 상기 제2 트랜지스터의 타단 및 상기 제1 출력 단자에 연결된 제1 커패시터, 그리고
    일단이 상기 제1 트랜지스터의 타단과 연결되고, 타단이 상기 제1 노드와 연결되며, 제어단이 제3 노드에 연결되는 제3 트랜지스터를 포함하는 표시장치.
  15. 제14항에서,
    상기 게이트 구동부는,
    일단과 제어단이 서로 연결되고, 상기 일단 및 상기 제어단이 제1 입력 단자와 연결되며, 타단이 상기 제3 트랜지스터의 제어단과 연결되는 제4 트랜지스터
    를 더 포함하는 표시장치.
  16. 제15항에서,
    상기 게이트 구동부는,
    일단과 제어단이 연결되고, 상기 일단 및 제어단이 상기 스테이지의 제2 출력 단자에 연결되며, 타단이 상기 제3 노드에 연결되는 제5 트랜지스터
    를 더 포함하는 표시장치.
KR1020150009413A 2015-01-20 2015-01-20 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치 KR102309625B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150009413A KR102309625B1 (ko) 2015-01-20 2015-01-20 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
US14/862,388 US9837036B2 (en) 2015-01-20 2015-09-23 Gate driving circuit, driving method for gate driving circuit and display panel using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150009413A KR102309625B1 (ko) 2015-01-20 2015-01-20 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20160089937A true KR20160089937A (ko) 2016-07-29
KR102309625B1 KR102309625B1 (ko) 2021-10-06

Family

ID=56408290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150009413A KR102309625B1 (ko) 2015-01-20 2015-01-20 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치

Country Status (2)

Country Link
US (1) US9837036B2 (ko)
KR (1) KR102309625B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096294B2 (en) 2016-04-05 2018-10-09 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
US10235955B2 (en) 2015-07-28 2019-03-19 Samsung Display Co., Ltd. Stage circuit and scan driver using the same
US10347207B2 (en) 2015-09-14 2019-07-09 Samsung Display Co., Ltd. Scan driver and driving method thereof
US10360865B2 (en) 2016-03-21 2019-07-23 Samsung Display Co., Ltd. Gate driving circuit having high reliability and display device including the same
US10847082B2 (en) 2018-08-23 2020-11-24 Samsung Display Co., Ltd. Gate driving circuit having a plurality of gate driving circuit blocks, display device including the same, and driving method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220152460A (ko) * 2021-05-07 2022-11-16 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080090886A (ko) * 2007-04-06 2008-10-09 삼성전자주식회사 접촉 감지 기능이 있는 표시 장치, 그 구동 장치 및 구동방법
JP2011123963A (ja) * 2009-12-11 2011-06-23 Mitsubishi Electric Corp シフトレジスタ回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
KR101115026B1 (ko) 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5125569B2 (ja) * 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
US8872751B2 (en) * 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
KR101893189B1 (ko) 2011-09-09 2018-08-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR101963595B1 (ko) 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102007906B1 (ko) 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
KR102046483B1 (ko) 2013-08-07 2019-11-21 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102077786B1 (ko) 2013-08-12 2020-02-17 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102064923B1 (ko) 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102052065B1 (ko) 2013-08-12 2020-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102108880B1 (ko) 2013-09-17 2020-05-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN104078017B (zh) * 2014-06-23 2016-05-11 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080090886A (ko) * 2007-04-06 2008-10-09 삼성전자주식회사 접촉 감지 기능이 있는 표시 장치, 그 구동 장치 및 구동방법
JP2011123963A (ja) * 2009-12-11 2011-06-23 Mitsubishi Electric Corp シフトレジスタ回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10235955B2 (en) 2015-07-28 2019-03-19 Samsung Display Co., Ltd. Stage circuit and scan driver using the same
US10347207B2 (en) 2015-09-14 2019-07-09 Samsung Display Co., Ltd. Scan driver and driving method thereof
US10360865B2 (en) 2016-03-21 2019-07-23 Samsung Display Co., Ltd. Gate driving circuit having high reliability and display device including the same
US10096294B2 (en) 2016-04-05 2018-10-09 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
US10847082B2 (en) 2018-08-23 2020-11-24 Samsung Display Co., Ltd. Gate driving circuit having a plurality of gate driving circuit blocks, display device including the same, and driving method thereof

Also Published As

Publication number Publication date
US20160210926A1 (en) 2016-07-21
US9837036B2 (en) 2017-12-05
KR102309625B1 (ko) 2021-10-06

Similar Documents

Publication Publication Date Title
US11580926B2 (en) Display panel having a gate driver integrated therein
JP6305709B2 (ja) 表示パネル
US8306177B2 (en) Method of driving a gate line and gate drive circuit for performing the method
KR101448910B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
US8493312B2 (en) Shift register
US9203395B2 (en) Gate driver and a display device including the same
KR102207142B1 (ko) 표시 패널에 집적된 게이트 구동부
US9666140B2 (en) Display device and method for driving same
US9870730B2 (en) Gate circuit, driving method for gate circuit and display device using the same
KR101368822B1 (ko) 게이트 구동회로 및 이를 갖는 표시 장치
US9685948B2 (en) Gate driving circuit, driving method for gate driving circuit and display panel using the same
KR102005485B1 (ko) 표시 패널
US7880503B2 (en) Method of driving gate lines, gate line drive circuit for performing the method and display device having the gate line drive circuit
US8456409B2 (en) Gate drive circuit and display apparatus having the same
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
KR102309625B1 (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
US20100156474A1 (en) Gate drive circuit and display apparatus having the same
EP2341507A1 (en) Shift register circuit, display device and shift register circuit driving method
KR20100083370A (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR101027827B1 (ko) 쉬프트 레지스터 및 그 구동 방법
JP2009181612A (ja) シフトレジスタ回路及び液晶表示装置
KR102135928B1 (ko) 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치
US10861410B2 (en) Display device having gate driving circuit
KR102218386B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant