JP2007108378A - 表示装置の駆動方法および表示装置 - Google Patents

Abstract

【課題】リーク電流によって駆動トランジスタのゲート電圧とソース電圧が変動し、有機ＥＬ素子の発光輝度がばらつく。
【解決手段】５個のトランジスタと１個のキャパシタからなる画素回路を行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移するタイミングを、書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングに近づけるとともに、第１オートゼロ信号ＡＺ１と書き込み信号ＷＳとのアクティブ期間をオーバーラップさせることで、有機ＥＬ素子の特性変動に対する補償機能と、駆動トランジスタのＶｔｈ変動に対する補償機能とをより少ない構成素子数で実現しつつ、リーク電流による駆動トランジスタのソース電圧とゲート電圧の変動を抑える。
【選択図】図１１

Description

本発明は、表示装置の駆動方法および表示装置に関し、特に電気光学素子を含む画素回路が行列状（マトリクス状）に配置されてなる表示装置の駆動方法および表示装置に関する。

近年、電気光学素子として、電流値に応じて発光輝度が変化するいわゆる電流駆動型の発光素子、例えば有機ＥＬ(electro luminescence) 素子を含む画素回路が行列状に多数配置されてなる有機ＥＬ表示装置が開発され、商品化が進められている。有機ＥＬ表示装置は、有機ＥＬ素子が自発光素子であることから、液晶セルを含む画素回路によって光源（バックライト）からの光強度を制御する液晶表示装置に比べて、画像の視認性が高い、バックライトが不要、応答速度が速い等の特長を持っている。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、発光素子に流れる電流を、当該発光素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor;ＴＦＴ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。

能動素子として薄膜トランジスタ（以下、「ＴＦＴ」と記述する）を用いた画素回路において、当該ＴＦＴとしてＮチャネル型のトランジスタを用いることができれば、ＴＦＴの作成に当たって、従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。そして、ａ−Ｓｉプロセスを用いることで、ＴＦＴ基板の低コスト化を図ることができる。

ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間が経過すると劣化（経時劣化）する。Ｎチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子を電流駆動するＴＦＴ（以下、「駆動ＴＦＴ」と記述する）のソースが有機ＥＬ素子に接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動ＴＦＴのゲート・ソース間電圧Ｖｇｓが変化し、その結果有機ＥＬ素子の発光輝度も変化する。

このことについてより具体的に説明する。駆動ＴＦＴのソース電圧は、当該駆動ＴＦＴと有機ＥＬ素子との動作点で決まる。有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動ＴＦＴと有機ＥＬ素子との動作点が変動してしまうために、駆動ＴＦＴに同じゲート電圧を印加したとしても、駆動ＴＦＴのソース電圧が変化する。これにより、駆動ＴＦＴのソース・ゲート間電圧Ｖｇｓが変化し、当該駆動ＴＦＴに流れる電流値が変化するために、有機ＥＬ素子に流れる電流値も変化し、その結果有機ＥＬ素子の発光輝度が変化する。

また、Ｎチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動ＴＦＴの閾値電圧Ｖｔｈが経時的に変化したり、当該閾値電圧Ｖｔｈが画素ごとに異なったりする。駆動ＴＦＴの閾値電圧Ｖｔｈが異なると、駆動ＴＦＴに流れる電流値にバラツキが生じるために、駆動ＴＦＴに同じゲート電圧を印加しても、有機ＥＬ素子の発光輝度が変化する。

従来は、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動ＴＦＴの閾値電圧Ｖｔｈが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能および駆動ＴＦＴのＶｔｈ変動に対する補償機能を画素回路の各々に持たせる構成を採っていた（例えば、特許文献１参照）。この特許文献１に係る従来技術について以下に説明する。

特開２００４−３６１６４０号公報

図１３は、従来例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本従来例に係るアクティブマトリクス型表示装置は、電流駆動型の発光素子、例えば有機ＥＬ素子を含む画素回路１０１が行列状に多数配置されてなる画素アレイ部１０２を有している。ここでは、図面の簡略化のために、ある１つの画素回路１０１についてその具体的な回路構成を示している。

この画素アレイ部１０２において、画素回路１０１の各々に対して各行毎に走査線１０３、第１，第２駆動線１０４，１０５およびオートゼロ線１０６がそれぞれ配線され、また各列毎にデータ線１０７が配線されている。この画素アレイ部１０２の周囲には、走査線１０３を駆動する書き込み走査回路１０８と、第１，第２駆動線１０４，１０５を駆動する第１，第２駆動走査回路１０９，１１０と、オートゼロ線１０６を駆動するオートゼロ回路１１１と、輝度情報に応じたデータ信号をデータ線１０７に供給するデータ線駆動回路１１２とが配置されている。

画素回路１０１は、有機ＥＬ素子２０１と、駆動トランジスタ２０２、キャパシタ（保持容量）２０３，２０４、サンプリングトランジスタ２０５およびスイッチングトランジスタ２０６〜２０９を構成素子として有している。駆動トランジスタ２０２、サンプリングトランジスタ２０５およびスイッチングトランジスタ２０４〜２０９としては、例えばＮチャネル型の電界効果ＴＦＴ（薄膜トランジスタ）が用いられている。以下、駆動トランジスタ２０２、サンプリングトランジスタ２０５およびスイッチングトランジスタ２０６〜２０９を、駆動ＴＦＴ２０２、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０６〜２０９と記述するものとする。

有機ＥＬ素子２０１は、カソード電極が接地電位ＧＮＤに接続されている。駆動ＴＦＴ２０２は、有機ＥＬ素子２０１を発光駆動するトランジスタであり、ソースが有機ＥＬ素子２０１のアノード電極に接続されてソースフォロア回路を形成している。キャパシタ２０３は保持容量であり、一端がＴＦＴ駆動２０２のゲートに、他端が駆動ＴＦＴ２０２のソースと有機ＥＬ素子２０１のアノード電極との接続ノードＮ１０１にそれぞれ接続されている。

サンプリングＴＦＴ２０５は、一端がデータ線１０７に、他端が駆動ＴＦＴ２０２のゲートに、ゲートが走査線１０３にそれぞれ接続されている。キャパシタ２０４は、一端がノードＮ１０４に、他端が駆動ＴＦＴ２０２のゲートとキャパシタ２０３の一端との接続ノードＮ１０２にそれぞれ接続されている。スイッチングＴＦＴ２０６は、ドレインが接続ノードＮ１０１に、ソースが電源電位Ｖｓｓにそれぞれ接続されている。

スイッチングＴＦＴ２０７は、ドレインが正側電源電位Ｖｃｃに、ソースが駆動ＴＦＴ２０２のドレインに、ゲートが第２駆動線１０５にそれぞれ接続されている。スイッチングＴＦＴ２０８は、一端が駆動ＴＦＴ２０２のドレインとスイッチングＴＦＴ２０７のソースとの接続ノードＮ１０３に、他端が接続ノードＮ１０２に、ゲートがオートゼロ線１０６にそれぞれ接続されている。スイッチングＴＦＴ２０９は、一端が所定電位Ｖｏｆｓに、他端がノードＮ１０４に、ゲートがオートゼロ線１０６にそれぞれ接続されている。

続いて、上記構成の画素回路１０１をマトリクス状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置の回路動作について、図１４のタイミングチャートを用いて説明する。

図１４には、ある行の画素回路１０１を駆動する際に、書き込み走査回路１０８から走査線１０３を介して画素回路１０１に与えられる書き込み信号ＷＳ、第１，第２駆動走査回路１０９，１１０から第１，第２駆動線１０４，１０５を介して画素回路１０１に与えられる第１，第２駆動信号ＤＳ１，ＤＳ２およびオートゼロ回路１１１からオートゼロ線１０６を介して画素回路１０１に与えられるオートゼロ信号ＡＺのタイミング関係を示している。

通常の発光状態では、書き込み走査回路１０８から出力される書き込み信号ＷＳ、第１駆動走査回路１０９から出力される駆動信号ＤＳ１およびオートゼロ回路１１１から出力されるオートゼロ信号ＡＺが“Ｌ”レベルにあり、第２駆動走査回路１１０から出力される駆動信号ＤＳ２が“Ｈ”レベルにあるために、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０６，２０８，２０９はオフした状態にあり、スイッチングＴＦＴ２０７がオンした状態にある。

このとき、駆動ＴＦＴ２０２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機ＥＬ素子２０１には駆動ＴＦＴ２０２から、下記の式（１）で与えられる一定電流Ｉｄｓが供給される。
Ｉｄｓ＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−｜Ｖｔｈ｜）² …（１）
ここで、Ｖｔｈは駆動ＴＦＴ２０２の閾値電圧、μはキャリアの移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはゲート・ソース間電圧である。

次に、スイッチングＴＦＴ２０７がオンした状態で第１駆動走査回路１０９から出力される駆動信号ＤＳ１およびオートゼロ回路１１１から出力されるオートゼロ信号ＡＺが共に“Ｈ”レベルになり、スイッチングＴＦＴ２０６，２０８，２０９がオン状態となる。これにより、有機ＥＬ素子２０１のアノード電極には電源電位Ｖｓｓが印加され、駆動ＴＦＴ２０２のゲートには電源電位Ｖｃｃが印加される。

この際、電源電位Ｖｓｓが有機ＥＬ素子２０１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＤ）と有機ＥＬ素子２０１の閾値電圧Ｖｔｈｅｌとの和（Ｖｃａｔ＋Ｖｔｈｅｌ）よりも小さいのであれば、有機ＥＬ素子２０１は非発光状態となり、非発光期間に入る。以下、Ｖｓｓ≦Ｖｃａｔ＋Ｖｔｈｅｌとし、ＶｓｓはＧＮＤレベルであるとする。このとき、スイッチングＴＦＴ２０６，２０８がオンすることで、ゲート・ソース間電圧Ｖｇsに応じた一定電流Ｉｄｓは、Ｖｃｃ→スイッチングＴＦＴ２０７→駆動ＴＦＴ２０２→ノードＮ１０１→スイッチングＴＦＴ２０２→Ｖｓｓの経路を通って流れる。

次に、第２駆動走査回路１１０から出力される駆動信号ＤＳ２が“Ｌ”レベルになることで、スイッチングＴＦＴ２０７がオフ状態となり、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈをキャンセル（補正）する閾値キャンセル期間に入る。このとき、駆動ＴＦＴ２０２は、ゲートとドレインがスイッチングＴＦＴ２０８を介して接続されているために飽和領域で動作する。また、駆動ＴＦＴ２０２のゲートには、キャパシタ２０３，２０４が並列に接続されているために、駆動ＴＦＴ２０２のゲート・ソース間の電圧Ｖｇｓは、時間の経過とともに緩やかに減少してゆく。

そして、一定期間が経過した後、駆動ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓは当該駆動ＴＦＴ２０２の閾値電圧Ｖｔｈとなる。このとき、キャパシタ２０４には（Ｖｏｆｓ−Ｖｔｈ）の電圧が、キャパシタ２０３にはＶｔｈの電圧がそれぞれ充電される。その後、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０７がオフし、スイッチングＴＦＴ２０６がオンした状態において、オートゼロ回路１１１から出力されるオートゼロ信号ＡＺが“Ｈ”レベルから“Ｌ”レベルに遷移すると、スイッチングＴＦＴ２０８，２０９がオフ状態となり、閾値キャンセル期間の終了となる。このとき、キャパシタ２０４には（Ｖｏｆｓ−Ｖｔｈ）の電圧が、キャパシタ２０３にはＶｔｈの電圧がそれぞれ保持される。

次に、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０８，２０９がオフし、スイッチングＴＦＴ２０６がオン、スイッチングＴＦＴ２０７がオフした状態で、書き込み走査回路１０８から出力される書き込み信号ＷＳが“Ｈ”レベルになると、この書き込み期間では、サンプリングＴＦＴ２０５がオン状態となり、データ線１０７を通して与えられる入力信号電圧Ｖｉｎの書き込み期間となる。サンプリングＴＦＴ２０５がオンすることで、当該ＴＦＴ２０５の一端、キャパシタ２０４の一端およびＴＦＴ２０９のソースの接続ノードＮ１０４に入力信号電圧Ｖｉｎを取り込み、当該接続ノードＮ１０４の電圧変化量ΔＶを、キャパシタ２０４を介して駆動ＴＦＴ２０２のゲートにカップリングさせる。

このとき、駆動ＴＦＴ２０２のゲート電圧Ｖｇは閾値電圧Ｖｔｈという値であり、カップリング量ΔＶはキャパシタ２０３の容量値Ｃ１、キャパシタ２０４の容量値Ｃ２および駆動ＴＦＴ２０２の寄生容量値Ｃ３によって下記の式（２）のように決定される。
ΔＶ＝｛Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）｝・（Ｖｉｎ−Ｖｏｆｓ）…（２）

したがって、キャパシタ２０３，２０４の容量値Ｃ１，Ｃ２を駆動ＴＦＴ２０２の寄生容量値Ｃ３に比べて十分大きく設定すれば、駆動ＴＦＴ２０２のゲートへのカップリング量ΔＶは、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈの影響を受けずに、キャパシタ２０３，２０４の容量値Ｃ１，Ｃ２のみによって決定される。

書き込み走査回路１０８から出力される書き込み信号ＷＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、サンプリングＴＦＴ２０５がオフすることで、入力信号電圧Ｖｉｎの書き込み期間が終了する。この書き込み期間の終了後、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０８，２０９がオフした状態で第１駆動走査回路１０９から出力される駆動信号ＤＳ１が“Ｌ”レベルになることで、スイッチングＴＦＴ２０６がオフ状態となり、その後、第２駆動走査回路１１０から出力される駆動信号ＤＳ２が“Ｈ”レベルになることで、スイッチングＴＦＴ２０７がオン状態となる。

スイッチングＴＦＴ２０７がオンすることで、駆動ＴＦＴ２０２のドレイン電位が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓが一定であるために、駆動ＴＦＴ２０２は一定電流Ｉｄｓを有機ＥＬ素子２０１に供給する。このとき、接続ノードＮ１０１の電位は、有機ＥＬ素子２０１に一定電流Ｉｄｓが流れる電圧Ｖｘまで上昇し、その結果、有機ＥＬ素子２０１は発光する。

上述した一連の動作を行う画素回路１０１においても、有機ＥＬ素子２０１は発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、接続ノードＮ１０１の電位も変化する。

しかしながら、駆動ＴＦＴ２０２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子２０１に流れる電流値は変化しない。したがって、有機ＥＬ素子２０１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子２０１の発光輝度が変化することはない。また、閾値キャンセル期間におけるスイッチングＴＦＴ２０８の作用により、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを有機ＥＬ素子２０１に流すことができるために、高画質の画像を得ることができる。

上述したように、従来技術では、画素回路１０１の各々に、有機ＥＬ素子２０１のＩ−Ｖ特性の変動に対する補償機能および駆動ＴＦＴ２０２の閾値電圧Ｖｔｈの変動に対する補償機能を持たせたことで、有機ＥＬ素子２０１のＩ−Ｖ特性が経時劣化したり、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子２０１の発光輝度を一定に保つことができるが、その反面、画素回路１０１の各々が６個のトランジスタ２０２，２０５〜２０９と２個のキャパシタ２０３，２０４とで構成されており、構成素子数が多いという欠点がある。

そこで、本発明は、有機ＥＬ素子等の電気光学素子の特性変動に対する補償機能と、当該電気光学素子を駆動するＴＦＴのＶｔｈ変動（画素ごとのバラツキ）に対する補償機能とを、より少ない構成素子数で画素回路の各々に持たせた上で、画像ムラの無い均一な画質を得ることが可能な表示装置の駆動方法および表示装置を提供することを目的とする。

上記目的を達成するために、本発明では、一端が第１の電源電位に接続された電気光学素子と、前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、前記駆動トランジスタのドレインと第２の電源電位との間に接続された第１スイッチングトランジスタと、前記駆動トランジスタのゲートと所定電位との間に接続された第２スイッチングトランジスタと、前記駆動トランジスタのソースと第３の電源電位との間に接続された第３スイッチングトランジスタと、前記駆動トランジスタのゲートとソースの間に接続されたキャパシタとを有する画素回路が行列状に配置されてなる画素アレイ部を備えた表示装置において、前記第１スイッチングトランジスタを非導通状態にするタイミングを、前記サンプリングトランジスタを導通状態にするタイミングに対し、前記第１スイッチングトランジスタの非導通期間と前記サンプリングトランジスタの非導通期間とがオーバーラップする範囲内において可能な限り近づけたタイミング関係で前記第１スイッチングトランジスタと前記サンプリングトランジスタとを順に駆動する。また、前記第１スイッチングトランジスタが非導通状態にあり、かつ前記第２スイッチングトランジスタが導通状態にあるときに、前記サンプリングトランジスタを導通状態にした後に、前記第２スイッチングトランジスタを非導通状態にする。

５個のトランジスタと１個のキャパシタとからなる画素回路が行列状に配置されてなる表示装置において、第１スイッチングトランジスタを非導通状態にするタイミングを、サンプリングトランジスタを導通状態にするタイミングに対して可能な限り近づけたタイミング関係に設定することで、第１スイッチングトランジスタの非導通時のリーク電流がサンプリングトランジスタを通して電気光学素子に流れる時間を短くできる。これにより、当該リーク電流による駆動トランジスタのソース電圧の変動を小さく抑えることができる。また、サンプリングトランジスタを導通状態にした後に、第２スイッチングトランジスタを非導通状態にすることで、駆動トランジスタのゲート電圧は、入力信号の書き込み動作まで第２スイッチングトランジスタを通して第３の電源電位に維持されたままとなる。これにより、第１スイッチングトランジスタの非導通時のリーク電流、もしくは電気光学素子の逆バイアス時のリーク電流によって駆動トランジスタのゲート電圧が変動することはない。

本発明によれば、第１スイッチングトランジスタの非導通時のリーク電流がサンプリングトランジスタを通して電気光学素子に流れる時間を短くしたり、電気光学素子の逆バイアス時のリーク電流が当該電気光学素子に流れる時間を短くしたりすることで、駆動トランジスタのソース電圧の変動を小さく抑えることができ、また第１スイッチングトランジスタの非導通時のリーク電流によって駆動トランジスタのゲート電圧が変動しないために、画像ムラのない均一な画質を得ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

先ず、本願出願人によって特願２００４−１６４６８１号明細書にて提案済みの先願に係る画素回路、即ち有機ＥＬ素子の特性変動に対する補償機能と、駆動ＴＦＴのＶｔｈ変動（画素ごとのバラツキ）に対する補償機能とを、より少ない構成素子数で実現した画素回路について参考例として説明する。

［参考例］
図１は、本参考例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本参考例に係るアクティブマトリクス型表示装置は、電流値に応じて発光輝度が変化する電気光学素子、例えば有機ＥＬ素子３１を含む画素回路１１が行列状（マトリクス状）に２次元配置されてなる画素アレイ部１２を有している。ここでは、図面の簡略化のために、ある１つの画素回路１１についてその具体的な回路構成を示している。

この画素アレイ部１２において、画素回路１１の各々に対して各行毎に走査線１３、駆動線１４および第１，第２オートゼロ線１５，１６がそれぞれ配線され、また各列毎にデータ線１７が配線されている。この画素アレイ部１２の周囲には、走査線１３を駆動する書き込み走査回路１８と、駆動線１４を駆動する駆動走査回路１９と、第１，第２オートゼロ線１５，１６を駆動する第１，第２オートゼロ回路２０，２１と、輝度情報に応じたデータ信号をデータ線１７に供給するデータ線駆動回路２２とが配置されている。

本例では、書き込み走査回路１８および駆動走査回路１９が画素アレイ部１２を挟んで一方側（例えば、図の右側）に配置され、その反対側に第１，第２オートゼロ回路２０，２１が配置された構成となっている。ただし、これらの配置関係は一例に過ぎず、これに限定されるものではない。また、書き込み走査回路１８、駆動走査回路１９および第１，第２オートゼロ回路２０，２１は、スタートパルス信号ｓｐに応答して動作を開始し、クロックパルスｃｋに同期して書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２を適宜出力する。

（画素回路）
画素回路１１は、有機ＥＬ素子３１に加えて、駆動トランジスタ３２、サンプリングトランジスタ３３、スイッチングトランジスタ３４〜３６およびキャパシタ（保持容量）３７を回路の構成素子として有する構成となっている。すなわち、本参考例に係る画素回路１１は、５個のトランジスタ３２〜３６と１個のキャパシタ３７とからなり、図１３の従来例に係る画素回路１０１に比べて、トランジスタ数およびキャパシタ数が１個ずつ少ない回路構成となっている。

この画素回路１１において、駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６として、Ｎチャネル型のＴＦＴ（薄膜トランジスタ）が用いられている。以下、駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６を、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６と記述するものとする。

有機ＥＬ素子３１は、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動ＴＦＴ３２は、有機ＥＬ素子３１を電流駆動する駆動トランジスタであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。サンプリングＴＦＴ３３は、ソースがデータ線１７に、ドレインが駆動ＴＦＴ３２のゲートに、ゲートが走査線１３にそれぞれ接続されている。

スイッチングＴＦＴ３４は、ドレインが第２の電源電位Ｖｃｃ（本例では、正の電源電位）に、ソースが駆動ＴＦＴ３２のドレインに、ゲートが駆動線１４にそれぞれ接続されている。スイッチングＴＦＴ３５は、一端が所定の電位Ｖｏｆｓに、他端がサンプリングＴＦＴ３３のドレイン（駆動ＴＦＴ３２のゲート）に、ゲートが第１オートゼロ線１５にそれぞれ接続されている。

スイッチングＴＦＴ３６は、ドレインが駆動ＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１に、ソースが第３の電源電位Ｖｓｓ（本例では、Ｖｓｓ＝ＧＮＤ）に、ゲートが第２オートゼロ線１６にそれぞれ接続されている。なお、第３の電源電位Ｖｓｓとして、負の電源電位を用いることも可能である。キャパシタ３７は、一端が駆動ＴＦＴ３２のゲートとサンプリングＴＦＴ３３のドレインとの接続ノードＮ１２に、他端が駆動トランジスタＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１にそれぞれ接続されている。

上述した接続関係にて各構成素子が接続されてなる画素回路１１において、各構成素子は次のような作用をなす。すなわち、サンプリングＴＦＴ３３は、オン（導通）状態となることにより、データ線１７を通して供給される入力信号電圧Ｖｓｉｇをサンプリングする。このサンプリングされた信号電圧Ｖｓｉｇは、キャパシタ３７に保持される。スイッチングＴＦＴ３４は、オン状態になることにより、電源電位Ｖｃｃから駆動ＴＦＴ３２に電流を供給する。

駆動ＴＦＴ３２は、キャパシタ３７に保持された信号電圧Ｖｓｉｇに応じて有機ＥＬ素子３１を電流駆動する。スイッチングＴＦＴ３５，３６は、適宜オン状態になることにより、有機ＥＬ素子３１の電流駆動に先立って駆動ＴＦＴ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈをキャパシタ３７に保持する。

この画素回路１１では、正常な動作を保証するための条件として、第３の電源電位Ｖｓｓは、所定の電位Ｖｏｆｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いた電位よりも低く設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。また、有機ＥＬ素子３１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＧ）に有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌに加えたレベルは、電源電位Ｖｓｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いたレベルよりも高く設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｓｓ−Ｖｔｈのレベル関係となっている。

続いて、上記構成の画素回路１１を行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置の回路動作について、図２のタイミングチャートおよび図３〜図８の動作説明図を用いて説明する。

図２には、ある行の画素回路１１を駆動する際に、書き込み走査回路１８から走査線１３を介して画素回路１１に与えられる書き込み信号ＷＳ、駆動走査回路１９から駆動線１４を介して画素回路１１に与えられる駆動信号ＤＳおよび第１，第２オートゼロ回路２０，２１から第１，第２オートゼロ線１５，１６を介して画素回路１１に与えられる第１，第２オートゼロ信号ＡＺ１，ＡＺ２のタイミング関係、ならびに駆動ＴＦＴ３２のゲート電圧およびソース電圧の変化をそれぞれ示している。

ここで、書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２は、“Ｈ”レベルの状態がアクティブ状態、“Ｌ”レベルの状態が非アクティブ状態とする。また、図３〜図８の動作説明図では、図面の簡略化のために、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６についてはスイッチのシンボルを用いて図示するものとする。

（発光期間）
通常の発光状態では、書き込み走査回路１８から出力される書き込み信号ＷＳおよび第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が“Ｌ”レベルにあり、駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルにあるために、図３に示すように、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６はオフした状態にあり、スイッチングＴＦＴ３４がオンした状態にある。このとき、駆動ＴＦＴ３２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、スイッチングＴＦＴ３４を通して駆動ＴＦＴ３２から、有機ＥＬ素子３１に対して先述した式（１）で与えられる一定電流Ｉｄｓが供給される。

（非発光期間）
スイッチングＴＦＴ３４がオンした状態において、時刻ｔ１で第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が共に“Ｈ”レベルになることで、図４に示すように、スイッチングＴＦＴ３５，３６がオン状態となる。スイッチングＴＦＴ３５，３６は、どちらが先にオンしても良い。これにより、駆動ＴＦＴ３２のゲートにはスイッチングＴＦＴ３５を介して所定の電位Ｖｏｆｓが印加され、有機ＥＬ素子３１のアノード電極にはスイッチングＴＦＴ３６を介して電源電位Ｖｓｓが印加される。

このとき、先述したように、Ｖｓｓ＜Ｖｃａｔ＋Ｖｔｈｅｌの関係にあるために、有機ＥＬ素子３１は非発光状態となる。したがって、有機ＥＬ素子３１には電流が流れず、非発光状態になる。また、駆動ＴＦＴ３２は、そのゲート・ソース間電圧ＶｇｓがＶｏｆｓ−Ｖｓｓという値をとる。これにより、当該値、即ちＶｏｆｓ−Ｖｓｓに応じた電流Ｉｄｓ′が、図４に点線で示す経路、即ちＶｃｃ→スイッチングＴＦＴ３３→駆動ＴＦＴ３２→ノードＮ１１→スイッチングＴＦＴ３４→Ｖｓｓの経路を通って流れる。

（閾値キャンセル期間）
時刻ｔ２で第２オートゼロ回路２１から出力されるオートゼロ信号ＡＺ２が“Ｌ”レベルになることで、図５に示すように、スイッチングＴＦＴ３５がオフ状態となり、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセル（補正）する閾値キャンセル期間に入る。

スイッチングＴＦＴ３５がオフ状態になることで、駆動ＴＦＴ３２を流れる電流Ｉｄｓの電流路が遮断される。ここで、有機ＥＬ素子３１は、図６に等価回路で示すように、ダイオード３１Ａとキャパシタ３１Ｂで表される。そして、有機ＥＬ素子３１に印加される電圧Ｖｅｌが、先述したように、Ｖｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子３１のリーク電流が駆動ＴＦＴ３２を流れる電流よりもかなり小さい）の関係にある限り、駆動ＴＦＴ３２を流れる電流はキャパシタ３７とキャパシタ３１Ｂとを充電する。

このとき、ノードＮ１１の電位、即ち駆動ＴＦＴ３２のソース電圧Ｖｅｌは、図９に示すように、時間が経過するにつれて徐々に上昇する。一定時間が経過し、ノードＮ１１とノードＮ１２との間の電位差、即ち駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓがちょうど閾値電圧Ｖｔｈになったところで、駆動ＴＦＴ３２はオン状態からオフ状態になる。そして、Ｎ１１−Ｎ１２間の電位差Ｖｔｈは、閾値キャンセル（補正）用の電位としてキャパシタ３７に保持される。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。

その後、スイッチングＴＦＴ３４，３５がオンし、スイッチングＴＦＴ３６がオフした状態で、駆動走査回路１９から出力される駆動信号ＤＳが時刻ｔ３で、第１オートゼロ回路２０から出力されるオートゼロ信号ＡＺ１が時刻ｔ４で順に“Ｈ”レベルから“Ｌ”レベルに遷移することで、図７に示すように、スイッチングＴＦＴ３４，３５が順にオフ状態となり、閾値キャンセル期間の終了となる。このとき、スイッチングＴＦＴ３４がスイッチングＴＦＴ３５よりも先にオンすることで、駆動ＴＦＴ３２のゲート電圧の変動を抑えることが可能となる。

（書き込み期間）
次に、スイッチングＴＦＴ３４，３５，３６がオフした状態から、時刻ｔ５で書き込み走査回路１８から出力される書き込み信号ＷＳが“Ｈ”レベルになることで、サンプリングＴＦＴ３３がオン状態となり、入力信号電圧Ｖｓｉｇの書き込み期間に入る。この書き込み期間では、入力信号電圧ＶｓｉｇがサンプリングＴＦＴ３３によってサンプリングされ、キャパシタ３７に書き込まれる。

このとき、信号電圧Ｖｓｉｇは、キャパシタ３７に保持されている閾値電圧Ｖｔｈに足し込まれる形で保持される。その結果、駆動ＴＦＴ３２の閾値電圧Ｖｔｈのバラツキが常にキャンセルされた形となる。すなわち、キャパシタ３７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、当該閾値電圧Ｖｔｈのバラツキのキャンセル（補正）、即ち閾値キャンセルが行われることになる。

ここで、キャパシタ３７の容量値をＣ１、有機ＥＬ素子３１のキャパシタ３１Ｂの容量値をＣｅｌ、駆動ＴＦＴ３２の寄生容量値をＣ２とすると、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは下記の式（３）のように決定される。
Ｖｇｓ＝｛Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）｝
・（Ｖｓｉｇ−Ｖｏｆｓ）＋Ｖｔｈ …（３）

一般に、有機ＥＬ素子３１のキャパシタ３１Ｂの容量値Ｃｅｌは、キャパシタ３７の容量値Ｃ１および駆動ＴＦＴ３２の寄生容量値Ｃ２に比べて大きい。したがって、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。

そして、時刻ｔ６で書き込み走査回路１８から出力される書き込み信号ＷＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、サンプリングＴＦＴ３３がオフすることで、入力信号電圧Ｖｓｉｇの書き込み期間が終了する。

（発光期間）
この書き込み期間の終了後、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６がオフした状態において、時刻ｔ７で駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルになることで、図８に示すように、スイッチングＴＦＴ３４がオン状態となり、発光期間に入る。

スイッチングＴＦＴ３４がオンすることで、駆動ＴＦＴ３２のドレイン電圧が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが一定であるので、駆動ＴＦＴ３２は一定電流Ｉｄｓ”を有機ＥＬ素子３１に供給する。このとき、有機ＥＬ素子３１のアノード電圧Ｖｅｌは、有機ＥＬ素子３１に一定電流Ｉｄｓ”が流れる電圧Ｖｘまで上昇する。その結果、有機ＥＬ素子３１は発光動作を開始する。

有機ＥＬ素子３１に電流が流れると、当該有機ＥＬ素子３１において電圧降下が生じるために、ノードＮ１１の電位が上昇する。これに連動してノードＮ１２の電位も上昇するために、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはノードＮ１１の電位上昇に関わらず、常にＶｓｉｇ＋Ｖｔｈに維持される。その結果、有機ＥＬ素子３１は、入力信号電位Ｖｓｉｇに応じた輝度で発光を続けることになる。

上述した参考例に係る画素回路１１においても、有機ＥＬ素子３１の発光時間が長くなると、当該有機ＥＬ素子３１のＩ−Ｖ特性が変化してしまう。そのため、有機ＥＬ素子３１のアノード電極と駆動ＴＦＴ３２のソースとの接続ノードＮ１１の電位も変化する。しかしながら、駆動ＴＦＴ３２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子３１に流れる電流は変化しない。したがって、有機ＥＬ素子３１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子３１の発光輝度が変化することはない（有機ＥＬ素子３１の特性変動に対する補償機能）。

また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動ＴＦＴ３２の閾値電圧Ｖｔｈをあらかじめキャパシタ３７に保持しておくことで、閾値キャンセル期間におけるスイッチングＴＦＴ３４〜３６およびキャパシタ３７の作用により、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを常に有機ＥＬ素子３１に流すことができるために、高画質の画像を得ることができる（駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能）。

ここで、本画素回路１１において、スイッチングＴＦＴ３５をオフした時点ｔ４から書き込みを開始する時点ｔ５までの時間について考える。

スイッチングＴＦＴ３４のオフ時のリーク電流や有機ＥＬ素子３１のリーク電流が大きいと、当該リーク電流が駆動ＴＦＴ３２に流れ、さらに有機ＥＬ素子３１に流れたり、有機ＥＬ素子３１からのリーク電流で、図１０の期間１において駆動ＴＦＴ３２のソース電圧が上昇し、図１０の期間２において駆動ＴＦＴ３２のゲート電圧が上昇してしまう。そして、そのリーク電流の大小によって信号電圧Ｖｓｉｇを書き込む前に、駆動ＴＦＴ３２のゲート電圧にバラツキが生じ、有機ＥＬ素子３１の発光輝度がばらつくために、均一な画質を得ることができない。図１０において、実線がリーク電流：無しのときの駆動ＴＦＴ３２のゲート電圧およびソース電圧を、点線がリーク電流：大のときの駆動ＴＦＴ３２のゲート電圧およびソース電圧をそれぞれ示している。

［実施形態］
そこで、本発明は、上記構成の画素回路１１、即ち有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを、より少ない構成素子数（５個のトランジスタ３２〜３６と１個のキャパシタ３７）で実現した画素回路１１を行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、画素回路１１の駆動タイミングを変えることで、スイッチングＴＦＴ３４のオフ時のリーク電流の大小によって信号電圧Ｖｓｉｇの書き込み前に生ずる、駆動ＴＦＴ３２のゲート電圧およびソース電圧の変動（バラツキ）を無くすようにしている。

なお、上記構成の画素回路（本実施形態に係る画素回路でもある）１１において、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６は、特許請求の範囲における駆動トランジスタ、サンプリングトランジスタおよび第１〜第３スイッチングトランジスタに相当する。

図１１は、本発明の一実施形態に係る駆動タイミング、即ち書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２のタイミング関係を示すタイミングチャートである。ここで、書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２は、“Ｈ”レベルの状態がアクティブ状態、“Ｌ”レベルの状態が非アクティブ状態とする。

図１１に示すように、本実施形態に係る駆動タイミングでは、スイッチングＴＦＴ（第１スイッチングトランジスタ）３４をオフ（非導通）状態にするタイミングを、サンプリングＴＦＴ（サンプリングトランジスタ）３３をオン（導通）状態にするタイミングに対して、スイッチングＴＦＴ３４のオフ期間とサンプリングＴＦＴ３３のオフ期間とがオーバーラップする範囲内において可能な限り近づけたタイミング関係に設定することを第１のポイントとしている。

具体的には、図２の参考例に係る駆動タイミングに比べて、スイッチングＴＦＴ３４を駆動する駆動信号ＤＳがアクティブ状態から非アクティブ状態に移行するタイミング（時点ｔ３）、即ち“Ｈ”レベルから“Ｌ”レベルに遷移するタイミングを、サンプリングＴＦＴ３３を駆動する書き込み信号ＷＳが非アクティブ状態からアクティブ状態に移行するタイミング（時点ｔ４）、即ち“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングに近づけた駆動タイミングとなっている。

さらに、スイッチングＴＦＴ（第１スイッチングトランジスタ）３４がオフ状態にあり、かつスイッチングＴＦＴ（第２スイッチングトランジスタ）３５がオン状態にあるときに、サンプリングＴＦＴ（サンプリングトランジスタ）３３をオン状態にした後に、スイッチングＴＦＴ３５をオフ状態にすることを第２のポイントとしている。

具体的には、スイッチングＴＦＴ３５を駆動する第１オートゼロ信号ＡＺ１がアクティブ状態から非アクティブ状態に移行するタイミング（時点ｔ５）、即ち“Ｈ”レベルから“Ｌ”レベルに遷移するタイミングを、書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移するタイミング（時点ｔ４）の後に設定して、第１オートゼロ信号ＡＺ１のアクティブ期間と書き込み信号ＷＳのアクティブ期間とをオーバーラップさせた駆動タイミングとなっている。

（第１のポイント）
先ず、第１のポイントについて説明する。一般に、スイッチングＴＦＴ３４のオフ時のリーク電流によって駆動ＴＦＴ３２のゲート電圧およびソース電圧が上昇する量は、リーク電流が流れる時間に比例して大きくなる。

したがって、駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移するタイミングを、書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングに対して近づけることで、スイッチングＴＦＴ３４のリーク電流や有機ＥＬ素子３１のリーク電流が当該有機ＥＬ素子３１に流れる時間を、図２の参考例に係る駆動タイミングの場合に比べて短くすることができる。これにより、リーク電流による駆動ＴＦＴ３２のソース電圧の変動を小さく抑えることができるために、画像ムラの無い均一な画質を得ることができる。

駆動信号ＤＳと書き込み信号ＷＳとのタイミング関係の設定に当たっては、画素アレイ部１２と共にその周辺の駆動回路１８〜２２を同一の基板上に一体形成してなる表示パネル内において、配線抵抗や寄生容量等の影響によって駆動信号ＤＳに最も遅延が生じる画素回路においても、非アクティブ期間にオーバーラップが生じるタイミング関係に、即ちスイッチングＴＦＴ３４のオフ期間とサンプリングＴＦＴ３３のオフ期間とがオーバーラップする範囲内において設定する必要がある。

（第２のポイント）
次に、第２のポイントについて説明する。第１オートゼロ信号ＡＺ１と書き込み信号ＷＳとのアクティブ状態の期間をオーバーラップさせ、書き込み信号ＷＳがアクティブ状態になる信号電圧Ｖｓｉｇの書き込み前に、第１オートゼロ信号ＡＺ１の非アクティブ状態を無くすことで、駆動ＴＦＴ３２のゲート電圧は書き込み動作まで所定の電位Ｖｏｆｓに維持されたままとなる。これにより、スイッチングＴＦＴ３４のリーク電流によって駆動ＴＦＴ３２のゲート電圧が変動することが無くなるために、画像ムラの無い均一な画質を得ることができる。

また、第１オートゼロ信号ＡＺ１と書き込み信号ＷＳとのアクティブ状態の期間をオーバーラップさせることで、駆動ＴＦＴ３２のゲート電圧は、信号電圧Ｖｓｉｇの書き込み前に、所定の電位Ｖｏｆｓから一旦当該電位Ｖｏｆｓと信号電圧Ｖｓｉｇの中間電位となり、最終的に信号電圧Ｖｓｉｇになる。ここで、信号電圧Ｖｓｉｇの書き込み動作は、先の式（３）から明らかなように、書き込み前の電位Ｖｏｆｓと書き込み後の電位Ｖｓｉｇによって決定される。したがって、第１オートゼロ信号ＡＺ１と書き込み信号ＷＳとのアクティブ期間のオーバーラップは、信号電圧Ｖｓｉｇの書き込み動作に何ら影響を与えることは無い。

上述したように、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６の５個のトランジスタと１個のキャパシタ３７とからなる画素回路１１を行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、スイッチングＴＦＴ３４をオフ状態にするタイミングを、サンプリングＴＦＴ３３をオン状態にするタイミングに対して、スイッチングＴＦＴ３４のオフ期間とサンプリングＴＦＴ３３のオフ期間とがオーバーラップする範囲内において可能な限り近づけた駆動タイミングとすることで、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とをより少ない構成素子数で実現しつつ、スイッチングＴＦＴ３４や有機ＥＬ素子３１のリーク電流が流れることによる駆動ＴＦＴ３２のソース電圧の変動を抑えることができるために、画像ムラの無い均一な画質を得ることができる。

さらに、スイッチングＴＦＴ３４がオフ状態にあり、かつスイッチングＴＦＴ３５が導通状態にあるときに、サンプリングＴＦＴ３３をオン状態にした後に、スイッチングＴＦＴ３５をオフ状態にする、即ち第１オートゼロ信号ＡＺ１と書き込み信号ＷＳとのアクティブ期間をオーバーラップさせることで、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とをより少ない構成素子数で実現しつつ、スイッチングＴＦＴ３４や有機ＥＬ素子３１のリーク電流が流れることによる駆動ＴＦＴ３２のゲート電圧の変動を抑えることができるために、画像ムラの無い均一な画質を得ることができる。

ここでは、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを実現するための回路動作については、基本的に、参考例に係る画素回路１１の回路動作と同じであるために、その説明については省略している。

なお、上記実施形態では、第１のポイントと第２のポイントの両方を同時に実行できる構成としたが、いずれか一方だけを実行できる構成であっても、画像ムラの無い均一な画質を得ることが可能である。

また、上記実施形態では、画素回路１１の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、電流値に応じて発光輝度が変化する電流駆動型の発光素子を用いた表示装置全般に適用可能である。

また、上記実施形態においては、画素回路１１を構成する駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６としてＮチャネル型のＴＦＴを用いた場合を例に挙げて説明したが、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６については、必ずしもＮチャネル型のＴＦＴである必要はない。

本発明の参考例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。 参考例に係る画素回路の回路動作を説明するためのタイミングチャートである。 参考例に係る画素回路の動作説明図（その１）である。 参考例に係る画素回路の動作説明図（その２）である。 参考例に係る画素回路の動作説明図（その３）である。 参考例に係る画素回路の動作説明図（その４）である。 参考例に係る画素回路の動作説明図（その５）である。 参考例に係る画素回路の動作説明図（その６）である。 参考例に係る画素回路の動作説明に供する特性図である。 参考例に係る画素回路の課題の説明に供するタイミングチャートである。 本発明の一実施形態に係る駆動タイミングを示すタイミングチャートである。 本実施形態に係る駆動タイミングの具体例を示す波形図である。 従来例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。 従来例に係る画素回路の回路動作を説明するためのタイミングチャートである。

符号の説明

１１…画素回路、１２…画素アレイ部、１３…走査線、１４…駆動線、１５…第１オートゼロ線、１６…第２オートゼロ線、１７…データ線、１８…書き込み走査回路、１９…駆動走査回路、２０…第１オートゼロ回路、２１…第２オートゼロ回路、２２…データ線駆動回路、３１…有機ＥＬ素子、３２…駆動ＴＦＴ、３３…サンプリングＴＦＴ、３４〜３６…スイッチングＴＦＴ、３７…キャパシタ

Claims (4)

1. 一端が第１の電源電位に接続された電気光学素子と、
   前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
   データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
   前記駆動トランジスタのドレインと第２の電源電位との間に接続された第１スイッチングトランジスタと、
   前記駆動トランジスタのゲートと所定電位との間に接続された第２スイッチングトランジスタと、
   前記駆動トランジスタのソースと第３の電源電位との間に接続された第３スイッチングトランジスタと、
   前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
   を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
   前記第１スイッチングトランジスタを非導通状態にするタイミングを、前記サンプリングトランジスタを導通状態にするタイミングに対して、前記第１スイッチングトランジスタの非導通期間と前記サンプリングトランジスタの非導通期間とがオーバーラップする範囲内において可能な限り近づけたタイミング関係で前記第１スイッチングトランジスタと前記サンプリングトランジスタとを順に駆動する
   ことを特徴とする表示装置の駆動方法。
2. 一端が第１の電源電位に接続された電気光学素子と、
   前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
   データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
   前記駆動トランジスタのドレインと第２の電源電位との間に接続された第１スイッチングトランジスタと、
   前記駆動トランジスタのゲートと所定電位との間に接続された第２スイッチングトランジスタと、
   前記駆動トランジスタのソースと第３の電源電位との間に接続された第３スイッチングトランジスタと、
   前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
   を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
   前記第１スイッチングトランジスタが非導通状態にあり、かつ前記第２スイッチングトランジスタが導通状態にあるときに、前記サンプリングトランジスタを導通状態にした後に、前記第２スイッチングトランジスタを非導通状態にする
   ことを特徴とする表示装置の駆動方法。
3. 一端が第１の電源電位に接続された電気光学素子と、
   前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
   データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
   前記駆動トランジスタのドレインと第２の電源電位との間に接続された第１スイッチングトランジスタと、
   前記駆動トランジスタのゲートと所定電位との間に接続された第２スイッチングトランジスタと、
   前記駆動トランジスタのソースと第３の電源電位との間に接続された第３スイッチングトランジスタと、
   前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
   を有する画素回路が行列状に配置されてなる画素アレイ部と、
   前記第１スイッチングトランジスタを非導通状態にするタイミングを、前記サンプリングトランジスタを導通状態にするタイミングに対して、前記第１スイッチングトランジスタの非導通期間と前記サンプリングトランジスタの非導通期間とがオーバーラップする範囲内において可能な限り近づけたタイミング関係で前記第１スイッチングトランジスタと前記サンプリングトランジスタとを順に駆動する駆動手段と
   を具備することを特徴とする表示装置。
4. 一端が第１の電源電位に接続された電気光学素子と、
   前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
   データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
   前記駆動トランジスタのドレインと第２の電源電位との間に接続された第１スイッチングトランジスタと、
   前記駆動トランジスタのゲートと所定電位との間に接続された第２スイッチングトランジスタと、
   前記駆動トランジスタのソースと第３の電源電位との間に接続された第３スイッチングトランジスタと、
   前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
   を有する画素回路が行列状に配置されてなる画素アレイ部と、
   前記第１スイッチングトランジスタが非導通状態にあり、かつ前記第２スイッチングトランジスタが導通状態にあるときに、前記サンプリングトランジスタを導通状態にした後に、前記第２スイッチングトランジスタを非導通状態にする駆動手段と
   を具備することを特徴とする表示装置。
   

Images