CN113867062B - 阵列基板、显示面板及显示器 - Google Patents

阵列基板、显示面板及显示器 Download PDF

Info

Publication number
CN113867062B
CN113867062B CN202111456673.4A CN202111456673A CN113867062B CN 113867062 B CN113867062 B CN 113867062B CN 202111456673 A CN202111456673 A CN 202111456673A CN 113867062 B CN113867062 B CN 113867062B
Authority
CN
China
Prior art keywords
metal
insulating layer
metal layer
layer
metal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111456673.4A
Other languages
English (en)
Other versions
CN113867062A (zh
Inventor
常红燕
韩丙
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202111456673.4A priority Critical patent/CN113867062B/zh
Publication of CN113867062A publication Critical patent/CN113867062A/zh
Application granted granted Critical
Publication of CN113867062B publication Critical patent/CN113867062B/zh
Priority to PCT/CN2022/106595 priority patent/WO2023098097A1/zh
Priority to KR1020237027030A priority patent/KR20230156310A/ko
Priority to EP22899917.3A priority patent/EP4286932A1/en
Priority to US18/334,544 priority patent/US11960181B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板、显示面板及显示器，该阵列基板上设有薄膜晶体管和栅驱动电路，栅驱动电路的触发信号输入端与薄膜晶体管的输出端对应设置，薄膜晶体管输出端对应的第一金属层与栅驱动电路的触发信号输入端对应的第二金属层之间设有第一绝缘层；第一金属层在第一绝缘层上的投影区域与第二金属层在第一绝缘层上的投影区域部分重合。在本申请中，通过第一金属层在所述第一绝缘层上的投影区域与所述第二金属层在所述第一绝缘层上的投影区域部分重合设置，降低薄膜晶体管的第一金属层与栅驱动电路的第二金属层之间的正对面积，可以有效的改善薄膜晶体管的漏电情况。

Description

阵列基板、显示面板及显示器
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示器。
背景技术
切割屏的设计是可以任意切割面板的大小，但由于栅驱动电路触发信号是从上扫描到下的，一旦切割后，就无法对栅驱动电路进行触发了，所以一般在每一个栅驱动电路的输出端增加一条帧起始信号线，并在帧起始信号线和每一级的栅驱动电路结构之间设计一个薄膜晶体管，一边连接帧起始信号线，一边连接栅驱动电路结构；一旦切割屏切割后，切割后的第一级的栅驱动电路只能靠新增的帧起始信号线进行触发。
在实现切割屏的任意大小切割屏之后，薄膜晶体管可以通过激光熔合的方式使薄膜晶体管导通，然后帧起始信号线中的信号就可以通过薄膜晶体管将起始信号输入至切割后的第一级的栅驱动电路使割后的第一级的栅驱动电路的正常启动；但这种薄膜晶体管特别容易漏电，因为在薄膜晶体管与帧起始信号线以及栅驱动电路的连接处是一个平板电容结构；当不需要切割的时候，在薄膜晶体管与其他元器件的连接处很容易出现漏电现象造成切割屏显示的画面异常。
上述内容仅用于辅助理解本申请的技术方案，并不代表承认上述内容是现有技术。
申请内容
本申请的主要目的在于提供一种阵列基板、显示面板及显示器，通过将阵列基板上薄膜晶体管输出端的第一金属层与栅驱动电路输入端的第二金属层在第一绝缘层上的投影区域部分重合设置，解决了现有技术中薄膜晶体管很容易出现漏电造成切割屏显示的画面异常的技术问题。
为实现上述目的，所述阵列基板上设有薄膜晶体管和栅驱动电路，所述栅驱动电路的触发信号输入端与所述薄膜晶体管的输出端对应设置，所述薄膜晶体管输出端对应的第一金属层与所述栅驱动电路的触发信号输入端对应的第二金属层之间设有第一绝缘层；
所述第一金属层在所述第一绝缘层上的投影区域与所述第二金属层在所述第一绝缘层上的投影区域部分重合。
可选地，所述第一金属层包括：至少两个第一金属电极；
所述第二金属层包括：与所述第一金属电极的数量相同的第二金属电极；
所述第一金属电极相互间隔设置在所述第一绝缘层下表面，所述第二金属电极相互间隔设置在所述第一绝缘层上表面；
所述第一金属电极在所述第一绝缘层上的投影区域与对应位置的相邻两个第二金属电极在所述第一绝缘层上的投影区域之间均存在重合区域。
可选地，所述第一金属电极以预设间距相互间隔设置在所述第一绝缘层下表面，所述第二金属电极以所述预设间距相互间隔设置在所述第一绝缘层上表面。
可选地，所述阵列基板上还设有帧起始信号线，所述帧起始信号线与所述薄膜晶体管的输入端对应设置，所述薄膜晶体管输入端对应的第三金属层与所述帧起始信号线对应的第四金属层之间设有第二绝缘层；
所述第三金属层在所述第二绝缘层上的投影区域与所述第四金属层在所述第二绝缘层上的投影区域部分重合。
可选地，所述第三金属层包括：至少两个第三金属电极；
所述第四金属层包括：与所述第三金属电极的数量相同的第四金属电极；
所述第三金属电极相互间隔设置在所述第二绝缘层下表面，所述第四金属电极相互间隔设置在所述第二绝缘层上表面；
所述第三金属电极在所述第二绝缘层上的投影区域与对应位置的相邻两个第四金属电极在所述第二绝缘层上的投影区域之间均存在重合区域。
可选地，所述第三金属电极以预设间距间隔设置在所述第二绝缘层下表面，所述第四金属电极以所述预设间距相互间隔设置在所述第二绝缘层上表面。
可选地，所述第一金属层包括：至少两个第一金属电极；
所述第二金属层包括：与所述第一金属电极数量相同的第二金属电极；
所述第一金属电极间隔设置在所述第一绝缘层下表面，所述第二金属电极间隔设置在所述第一绝缘层上表面；
所述第一金属电极在所述第一绝缘层上的投影区域与对应位置的相邻两个第二金属电极在所述第一绝缘层上的投影区域之间均存在重合区域；
所述第三金属层与所述第四金属层之间设有第二绝缘层；
所述第三金属层在所述第二绝缘层上的投影区域与所述第四金属层在所述第二绝缘层上的投影区域部分重合。
可选地，所述阵列基板上设有多个所述薄膜晶体管；
其中，各薄膜晶体管的输出端分别与对应位置的所述栅驱动电路的触发信号输入端对应设置。
此外，为实现上述目的，本申请还提供了一种显示面板，所述显示面板包括彩膜基板、液晶层和上述的阵列基板，所述液晶层位于所述彩膜基板和所述阵列基板之间。
此外，为实现上述目的，本申请还提供了一种显示器，所述显示器包括背光模组和所述的显示面板，所述背光模组设于所述显示面板的背面，所述背光模组，用于向所述显示面板提供背光光源。
本申请中提供一种阵列基板、显示面板及显示器，该阵列基板上设有薄膜晶体管和栅驱动电路，所述栅驱动电路的触发信号输入端与所述薄膜晶体管的输出端对应设置，所述薄膜晶体管输出端对应的第一金属层与所述栅驱动电路的触发信号输入端对应的第二金属层之间设有第一绝缘层；所述第一金属层在所述第一绝缘层上的投影区域与所述第二金属层在所述第一绝缘层上的投影区域部分重合。在本申请中，通过第一金属层在所述第一绝缘层上的投影区域与所述第二金属层在所述第一绝缘层上的投影区域部分重合设置，降低薄膜晶体管的第一金属层与栅驱动电路的第二金属层之间的正对面积，可以有效的改善薄膜晶体管的漏电情况。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的阵列基板的实施例一、实施例二、实施例三、显示面板的实施例以及显示器实施例对应的附图，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请阵列基板的俯视图；
图2为本申请阵列基板实施例一的薄膜晶体管与栅驱动电路的结构示意图；
图3为本申请阵列基板实施例一的薄膜晶体管与栅驱动电路连接处的结构示意图；
图4为本申请阵列基板实施例一的薄膜晶体管与栅驱动电路连接处的剖视图；
图5为本申请阵列基板实施例一的帧起始信号线示意图；
图6为本申请阵列基板实施例二的薄膜晶体管与栅驱动电路的结构示意图；
图7为本申请阵列基板实施例二的薄膜晶体管与栅驱动电路连接处结构的剖视图；
图8为本申请阵列基板实施例二的薄膜晶体管与栅驱动电路连接处导通时第一金属电极与第二金属电极的连接示意图；
图9为本申请阵列基板实施例二的薄膜晶体管与STV线连接处的结构示意图；
图10为本申请阵列基板实施例二的薄膜晶体管与STV线连接处结构的剖视图；
图11为本申请阵列基板实施例三的薄膜晶体管、栅驱动电路以及帧起始信号线的第一种结构示意图；
图12为本申请阵列基板实施例三的薄膜晶体管、栅驱动电路以及帧起始信号线的第二种结构示意图；
图13为本申请阵列基板实施例三的薄膜晶体管、栅驱动电路以及帧起始信号线的第三种结构示意图；
图14为本申请阵列基板实施例三中设置多个薄膜晶体管的结构示意图；
图15为本申请显示面板实施例的结构示意图；
图16为本申请显示器实施例的结构示意图。
附图标号说明：
标号 名称 标号 名称
10 第一金属层 STV1、STV2 帧起始信号线
20 第二金属层 40 第三金属层
30 第一绝缘层 50 第四金属层
101 第一金属电极 60 第二绝缘层
201 第二金属电极 401 第三金属电极
S1 第一连接区域 501 第四金属电极
S2 第二连接区域 70 阵列基板
G 栅驱动电路 80 液晶层
L 扫描线 90 彩膜基板
A 降噪芯片 100 显示面板
IN 起始信号输入端 110 背光模组
T 薄膜晶体管 F 熔合点
P 像素单元 CLK 时钟信号输入端
Q 栅驱动电路信号输入端
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
实施例一
参照图1、图2和图3，图1为本申请阵列基板的俯视图，图2为本申请阵列基板实施例一的薄膜晶体管与栅驱动电路的结构示意图，图3为本申请阵列基板实施例一的薄膜晶体管与栅驱动电路连接处的结构示意图。如图1、图2和图3所示，在本实施例中，所述阵列基板上设有薄膜晶体管T和栅驱动电路G，所述栅驱动电路G的触发信号输入端与所述薄膜晶体管T的输出端对应设置，所述薄膜晶体管T输出端对应的第一金属层10与所述栅驱动电路G的触发信号输入端对应的第二金属层20之间设有第一绝缘层30；
参照图2和图3，所述第一金属层10在所述第一绝缘层30上的投影区域与所述第二金属层20在所述第一绝缘层30上的投影区域部分重合。
在本实施例中，栅驱动电路G是驱动GOA正常工作的电路，在本实施例中栅驱动电路可以接收帧起始信号线STV2或上一级栅驱动电路的输出端发送的触发信号开启各行像素。第一金属层10和第二金属层20均为金属电极层，此处不对金属电极层所使用的具体材料进行限定。第一金属层10为薄膜晶体管T的输出端对应位置设置的金属层。输出端可以是薄膜晶体管T的源极或漏极。第一绝缘层30可以由镀锌材料Gi构建，当然也可以利用其他绝缘材料构建。第一金属层10与第二金属层20在现有技术中通常正对设置，并且正对面积最大。除了第一金属层10在薄膜晶体管T内部连接的部分金属以及第二金属层20处于栅驱动电路G内部的部分金属。
参照图4，在具体实施中，将第一金属层10与第二金属层20错开对应设置，但是二者在第一绝缘层30上对应的投影区域之间必须存在重合区域，以保证第一金属层10与第二金属层20之间可以通过激光熔合的方式贯穿第一绝缘层30熔合，使薄膜晶体管可以正常工作即第一金属层10与第二金属层20在第一绝缘层上的投影之间只要存在大于0微米的重合区域便可实现第一金属层10与第二金属层20之间的熔合，使薄膜晶体管T可以正常的传输栅驱动电路G的起始信号。此外，为了解决薄膜晶体管T与栅驱动电路G之间连接处的漏电问题，可以将第一金属层10与第二金属层20错开对应设置使第一金属层10与第二金属层20之间的正对面积减小。第一金属层10与第二金属层20之间的正对面积减小可以有效的降低薄膜晶体管T与栅驱动电路G之间连接处的漏电。
应理解的是，在显示面板上，栅驱动电路G正常工作的过程是接收触发信号CLK启动扫描单元对显示面板上的RGB阵列进行逐级扫描。参照图5，起始信号输入端IN通过帧起始信号线STV1为第一行RGB阵列左侧或右侧的输入端INPUT提供触发信号，使晶体管导通启动扫描过程。薄膜晶体管T同样可以使栅驱动电路信号输入端Q处于高电平状态，从而使后面连接的晶体管导通。第一行RGB阵列扫描完成后，时钟信号输入端CLK可以通过栅驱动电路G的输出端OUT可以为下一行栅驱动电路提供触发信号，启动第二行RGB阵列的扫描。第二行RGB阵列在扫描完成后，时钟信号输入端CLK同样也可以为下一级栅驱动电路对应的扫描单元扫描过程提供触发信号，以此类推，直至整个显示面板扫描完成。
需要说明的是，切割屏是一种可以切割显示面板的大小的屏幕。但由于整个显示面板的扫描过程是从上到下逐行进行扫描，触发信号CLK由帧起始信号线STV1为第一行RGB阵列对应的栅驱动电路提供，显示屏切割后，从切割位置的两行RGB阵列之间的连接断开，就无法为切割之后连接的RGB阵列的栅驱动电路提供相应的触发信号CLK。参照图5，我们在一行阵列的两个输出端增加一条帧起始信号线STV2，并在帧起始信号线STV2和每一行RGB阵列的触发器结构的栅驱动电路信号输入端Q之间设计一个薄膜晶体管T。薄膜晶体管T输入端连接帧起始信号线STV2，输出端连接栅驱动电路信号输入端Q；一旦显示屏切割后，切割后的第一行RGB阵列对应的栅驱动电路G可以通过新增的帧起始信号线STV2走线提供的触发信号CLK进行触发。
在本实施例中，薄膜晶体管T的一端与对应行的RGB阵列的栅驱动电路连接时，主要是通过薄膜晶体管T的第一金属层10与栅驱动电路的第二金属层20之间的相互连接。但是在不需要对显示屏进行切割时，薄膜晶体管T的第一金属层10与栅驱动电路的第二金属层20之间并不需要连接，二者形成一个平板电容结构，该平板电容结构容易产生漏电。
在本实施例中提供了一种阵列基板，该阵列基板上设有薄膜晶体管和栅驱动电路，所述栅驱动电路的触发信号输入端与所述薄膜晶体管的输出端对应设置，所述薄膜晶体管输出端对应的第一金属层与所述栅驱动电路的触发信号输入端对应的第二金属层之间设有第一绝缘层；所述第一金属层在所述第一绝缘层上的投影区域与所述第二金属层在所述第一绝缘层上的投影区域部分重合。在本申请中，通过第一金属层在所述第一绝缘层上的投影区域与所述第二金属层在所述第一绝缘层上的投影区域部分重合设置，降低薄膜晶体管的第一金属层与栅驱动电路的第二金属层之间的正对面积，可以有效的改善薄膜晶体管的漏电情况。
实施例二
参照图6，图6为本申请阵列基板实施例二的薄膜晶体管与栅驱动电路的结构示意图，基于图6提出本申请阵列基板的实施例二。
在本实施例中，所述第一金属层10包括：至少两个第一金属电极101；
所述第二金属层20包括：与所述第一金属电极101的数量相同的第二金属电极201；
所述第一金属电极101相互间隔设置在所述第一绝缘层30下表面，所述第二金属电极201相互间隔设置在所述第一绝缘层30上表面；
所述第一金属电极101在所述第一绝缘层30上的投影区域与对应位置的相邻两个第二金属电极201在所述第一绝缘层30上的投影区域之间均存在重合区域。
需要说明的是，第一金属电极101在与第二金属电极201经过激光正常熔合之后，同样可以正常传递触发信号CLK。第一金属电极101与第一金属层10具有相同的功能。第一金属层10可以包括多个第一金属电极101，第一金属电极101的具体数目可以根据第一金属层10的尺寸进行设置，例如第一金属层10的尺寸越大则可以设置的第一金属电极101的数量越多。参照图7，图4中以第一金属层10包括三个第一金属电极101为例进行说明，但是本实施例并不对金属层包括金属电极的具体数目进行限定，一个金属层可以包括两个金属电极、三个金属电极、四个金属电极等等。在本实施例中，并不对金属电极的具体尺寸进行限定，金属电极的尺寸仅需要大于曝光机的精度即可。例如曝光机的精度为2微米，那么金属电极的长度以及宽度等尺寸需要大于曝光机对应的精度2微米。
应理解的是，在本实施例中，第一金属电极101同样可以设置在第一绝缘层30的上表面，而第二金属电极201也可以设置在第一绝缘层30的下表面，此处可以将第一电机101与第二金属电极201相对第一绝缘层30的位置相互替换。当然所有的第一金属电极101均处于第一绝缘层30的一个表面，而所有的第二金属电极201均处于第一绝缘层的另一个表面。第一金属电极101与第二金属电极201分别在第一绝缘层30上的投影之间存在重合区域，该重合区域越小降低漏电的效果越好，因此在保证能够在正常传递起始信号的情况下，需要尽量降低第一金属电极101与第二金属电极201分别在第一绝缘层30上的投影之间存在重合区域的面积。
在具体实施中，参照图8，在薄膜晶体管T与栅驱动电路G之间连接处产生漏电时，泄漏的电流需要通过第一个第一金属电极101、第一个第二金属电极201、第二个第一金属电极101、第二个第二金属电极201、第三个第一金属电极101和第三个第二金属电极201才能实现电流的泄漏，该漏电路径需要第一金属电极101与第二金属电极201之间的熔合点F均处于熔合状态，该熔合点设置在第一绝缘层30上。通过上述第一金属电极101与第二金属电极201之间的设置方式可以有效的增加漏电电流的传输路径，在其中一个第一金属电极201与对应位置的第二金属电极201之间未熔合导通时均不会出现电流的泄漏。当然，设置多个第一金属电极101以及对应数量的第二金属电极201，在薄膜晶体管T与栅驱动电路G之间正常连接使用时，需要将第一金属电极101与第二金属电极201之间进行多次熔合。参照图8，在图8中需要将处于第一绝缘层30下方的第一金属电极101分别与对应位置的两个第二金属电极201分别熔合，才能实现薄膜晶体管T与栅驱动电路G之间的正常连接，从而实现触发信号CLK的正常传递。在本实施例中，设置第一金属电极101与第二金属电极201的数量越多，漏电电流越小。例如设置一个第一金属电极101和一个第二金属电极201时，此时漏电电流可能是10^-12级别，设置两个第一金属电极101和两个第二金属电极201时漏电电流就是10^-24级别，依次类推，设置的第一金属电极101与第二金属电极201的数量越多，漏电的可能性也就越小。
在本实施例中，所述第一金属电极101以预设间距相互间隔设置在所述第一绝缘层30的下表面，所述第二金属电极201以所述预设间距相互间隔设置在所述第一绝缘层30上表面。
需要说明的是，在本实施例中对多个不相连的孤立的第一金属电极101与第二金属电极201的长度和宽度不做具体限定。而相邻的第一金属电极101之间的间距必须大于曝光机的单位精度，以避免曝光时显示异常。而相对应的第一金属电极101在第一绝缘层30上的投影区域与第二金属电极201在第一绝缘层30上的投影区域之间的要具有一定的重合面积，但是对重合面积的大小不做具体限定。预设间距是指相邻第一金属电极101以及相邻第二金属电极201之间的距离。预设间距大于曝光机的单位精度即可，例如曝光机的单位精度为2um，此时预设间距大于2um即可。
在本实施例中，所述阵列基板上还设有帧起始信号线STV2，所述帧起始信号线与所述薄膜晶体管T的输入端对应设置，所述薄膜晶体管T输入端对应的第三金属层40与所述帧起始信号线对应的第四金属层50之间设有第二绝缘层60；
所述第三金属层40在所述第二绝缘层60上的投影区域与所述第四金属层50在所述第二绝缘层60上的投影区域部分重合。
需要说明的是，第三金属层40是薄膜晶体管T的输入端对应设置的金属层，该输入端可以是薄膜晶体管T的漏极或源极。此处第三金属层40与上述第一金属层10相对。在第一金属层10为薄膜晶体管T源极设置的金属层时，第三金属层40则为薄膜晶体管T漏极设置的金属层；同理在第一金属层10为薄膜晶体管漏极T设置的金属层时，第三金属层40则为薄膜晶体管T源极设置的金属层。在需要进行触发信号CLK传输时，第三金属层40与帧起始信号线STV2设置的第四金属层50之间连接。当然在不需要对显示屏进行切割时，第三金属层40与第四金属层50之间同样形成一个平板电容。参照图9，其中第一连接区域S1处为薄膜晶体管T与帧起始信号线STV2的连接处。第二连接区域S2为薄膜晶体管T与栅驱动电路G之间的连接处。
参照图9，在本具体实施中，同样可以将第三金属层40与第四金属层50之间相互错开间隔设置，所述第三金属层40在所述第二绝缘层60上的投影区域与所述第四金属层50在所述第二绝缘层60上的投影区域存在重合区域，并且第三金属层40与第四金属层50之间的正对面积尽可能处于最小面积。第三金属层40的设置可以参照实施例一中第一金属层10的设置方式进行设置，而第四金属层50的设置方式同样可以参照第二金属层20的设置方式进行设置，此处不在赘述。
在本实施例中，所述第三金属层40包括：至少两个第三金属电极401；
所述第四金属层50包括：与所述第三金属电极401的数量相同的第四金属电极501；
所述第三金属电极401相互间隔设置在所述第二绝缘层60下表面，所述第四金属电极501相互间隔设置在所述第二绝缘层60上表面；
所述第三金属电极401在所述第二绝缘层60上的投影区域与对应位置的相邻两个第四金属电极501在所述第二绝缘层60上的投影区域之间均存在重合区域。
需要说明的是，第三金属层40可以设置至少两个第三金属电极401，第四金属层50同样可以设置相同数量的第四金属电极501，以增加漏电电流在薄膜晶体管T与帧起始信号线STV2之间的传输路径，可以有效的降低薄膜晶体管T与帧起始信号线STV2之间的漏电。仅有第三金属电极401与对应的第四金属电极401之间均熔合的情况下，才能形成完整的漏电回路，可能产生漏电现象。
在具体实施中，可参照图10，将所述第三金属电极401在所述第二绝缘层60上的投影区域与对应位置的相邻两个第四金属电极501在所述第二绝缘层60上的投影区域之间均存在重合区域依次对第三金属电极401与第四金属电极501进行设置。在薄膜晶体管T与帧起始信号线STV2之间连接处产生漏电时，泄漏的电流需要通过第一个第三金属电极401、第一个第四金属电极501、第二个第三金属电极401、第二个第四金属电极501、第三个第三金属电极401和第三个第四金属电极501才会发生电流泄漏。
在本实施例中，参照上述设置方式，同样所述第三金属电极401也应当以预设间距间隔设置在所述第二绝缘层60下表面，所述第四金属电极501以所述预设间距相互间隔设置在所述第二绝缘层60上表面。在具体设置过程中可以将第三金属层40与第四金属层50在第二绝缘层上的位置进行互换。但是第三金属电极401之间的间距以及第四金属电极501之间的间距同样需要满足曝光机的单位精度条件，以避免曝光画面出现异常。
在本实施例中提供了一种阵列基板，该阵列基板包括：该阵列基板上设有薄膜晶体管和栅驱动电路，所述栅驱动电路的触发信号输入端与所述薄膜晶体管的输出端对应设置，所述薄膜晶体管输出端对应的第一金属层与所述栅驱动电路的触发信号输入端对应的第二金属层之间设有第一绝缘层；所述第一金属层在所述第一绝缘层上的投影区域与所述第二金属层在所述第一绝缘层上的投影区域部分重合。在本实施例中，通过第一金属电极内的第一金属电极以及第二金属层内的第二金属电极对应位置错开设置，使所述第一金属电极在所述第一绝缘层上的投影区域与对应位置的相邻两个第二金属电极在所述第一绝缘层上的投影区域之间均存在重合区域；既降低薄膜晶体管的第一金属层与栅驱动电路的第二金属层之间的正对面积，又增加了漏电电流的传输路径，可以更加精确的改善薄膜晶体管的漏电情况。
实施例三
基于上述实施例一和实施例二提出本申请阵列基板的实施例三。
需要说明的是，栅驱动电路接收驱动信号的具体过程为：第四金属层50的第四金属电极501与第三金属层40的第三金属电极401之间导通，然后第二金属层20的第二金属电极201与第一金属层10的第一金属电极101之间导通，将驱动信号从帧起始信号线STV2通过薄膜晶体管T输入至所述栅驱动电路G。
在本实施例中，阵列基板上设有薄膜晶体管T与帧起始信号线STV2之间的第一连接区域S1和薄膜晶体管T与栅驱动电路G之间的第二连接区域S2。在第一连接区域S1处，将第一金属层10与驱动电机层20按照所述第一金属层10在所述第一绝缘层30上的投影区域与所述第二金属层20在所述第一绝缘层30上的投影区域部分重合的方式设置，同时第二连接区域S2处也可以将所述第三金属层在所述第二绝缘层上的投影区域与所述第四金属层在所述第二绝缘层上的投影区域部分重合设置。在第一连接区域S1处，设置至少两个第一金属电极101以及至少两个第二金属电极201，按照所述第一金属电极101在所述第一绝缘层上的投影区域与对应位置的相邻两个第二金属电极201在所述第一绝缘层上的投影区域之间均存在重合区域进行设置，同时可以将第一连接区域S1处设置至少两个第三金属电极401以及至少两个第四金属电极501，按照所述第三金属电极401在所述第二绝缘层60上的投影区域与对应位置的相邻两个第四金属电极501在所述第一绝缘层上的投影区域之间均存在重合区域进行设置。
此外，除了上述第一连接区域S1与第二连接区域S2的两种电极层或电极的设置方式之外，还可以将第二连接处S2的所述第一金属层10设置为至少两个第一金属电极101；所述第二金属层20设置为至少两个第二金属电极201；所述第一金属电极101间隔设置在所述第一绝缘层30下表面，所述第二金属电极201间隔设置在所述第一绝缘层30上表面；所述第一金属电极101在所述第一绝缘层30上的投影区域与对应位置的相邻两个第二金属电极201在所述第一绝缘层30上的投影区域之间均存在重合区域设置。此时第一连接区域S1部分包括的所述第三金属层40与所述第四金属层50之间设有第二绝缘层60；所述第三金属层40在所述第二绝缘层60上的投影区域与所述第四金属层50在所述第二绝缘层60上的投影区域部分重合。同理，还可以将第二连接区域S2的所述第一金属层10在所述第一绝缘层30上的投影区域与所述第二金属层20在所述第一绝缘层30上的投影区域部分重合设置，而第一连接区域S1的所述第三金属层40在所述第二绝缘层60上的投影区域与所述第四金属层50在所述第二绝缘层60上的投影区域部分重合设置。
应理解的是，在本实施例中，在第一连接区域S1以及第二连接区域S2处可以对应的第一金属层10、第二金属层20、第三金属层40以及第四金属层50均设置为多金属电极结构。参照图11、图12和图13，在图11中将第一连接区域S1的第一金属层10和第二金属层20和第二连接区域S2的第三金属层40和第四金属层50均设置两个金属电极；在图12中将第一连接区域S1的第一金属层10和第二金属层20和第二连接区域S2的第三金属层40和第四金属层50均设置三个金属电极；在图13中将第一连接区域S1的第一金属层10和第二金属层20和第二连接区域S2的第三金属层40和第四金属层50均设置四个金属电极。
在本实施例中，还可以将第一连接区域S1与第二连接区域S2处的金属层设置不同数目的金属电极。例如可以将第一连接区域S1的第一金属层10和第二金属层20设置两个金属电极，将第二连接区域S2的第三金属层40和第四金属层50设置三个金属电极；此处对于在第一连接区域S1以及第二连接区域S2中金属层中设置金属电极数目的组合情况不在赘述。
参照图14，在本实施例中，所述阵列基板上设有多个所述薄膜晶体管T；其中，各薄膜晶体管T的输出端分别与对应位置的所述栅驱动电路G的触发信号输入端对应设置。
参照图14，需要说明的是，在确定显示屏需要切割的位置时，可以在显示屏需要切割的位置设置所述薄膜晶体管，然后将帧起始信号线STV2与所述薄膜晶体管T的一端连接，切割位置对应的栅驱动电路与薄膜晶体管T的另一端连接。当然所述薄膜晶体管的具体数目可以根据显示屏需要切割的具体次数决定。例如该显示屏需要切割两次时，需要设置两个所述薄膜晶体管；该显示屏需要切割三次时，需要设置三个所述薄膜晶体管。当然也可以将薄膜晶体管的数目设置与RGB阵列层的数目相同，从而可以实现从显示器的任意位置进行切割。此处各薄膜晶体管与栅驱动电路的连接处结构以及与STV线连接处的结构均可参照上述结构，此处不再赘述。
在本实施例中提供了一种阵列基板，通过将阵列基板上设置的薄膜晶体管的两端均设置为上述的电极层结构或电极结构，可以有效的从薄膜晶体管与帧起始信号线之间的第一连接区域S1和薄膜晶体管与栅驱动电路之间的第二连接区域S2两个区域，防止薄膜晶体管的漏电。
此外，本申请实施例还提出一种显示面板，参照图15，图15为本申请显示面板实施例的结构示意图，所述显示面板包括所述阵列基板70、与所述阵列基板70相对设置的彩膜基板90以及夹设于所述阵列基板70和彩膜基板90之间的液晶层80。
此外，本申请实施例还提出一种显示器，参照图16，图16为本申请显示器实施例的结构示意图，所述显示器包括如上文所述的显示面板100及背光模组110，所述背光模组110设于所述显示面板100的背面，所述背光模组110，用于向所述显示面板100提供背光光源。
由于本显示器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明，本申请实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

Claims (10)

1.一种阵列基板，所述阵列基板上设有薄膜晶体管和栅驱动电路，其特征在于，所述栅驱动电路的触发信号输入端与所述薄膜晶体管的输出端对应设置，所述薄膜晶体管输出端对应的第一金属层与所述栅驱动电路的触发信号输入端对应的第二金属层之间设有第一绝缘层；
所述第一金属层与所述第二金属层在所述第一绝缘层两侧错开对应设置，使所述第一金属层与所述第二金属层之间的正对面积减小。
2.如权利要求1所述的阵列基板，其特征在于，所述第一金属层包括：至少两个第一金属电极；
所述第二金属层包括：与所述第一金属电极的数量相同的第二金属电极；
所述第一金属电极相互间隔设置在所述第一绝缘层下表面，所述第二金属电极相互间隔设置在所述第一绝缘层上表面；
所述第一金属电极在所述第一绝缘层上的投影区域与对应位置的相邻两个第二金属电极在所述第一绝缘层上的投影区域之间均存在重合区域。
3.如权利要求2所述的阵列基板，其特征在于，所述第一金属电极以预设间距相互间隔设置在所述第一绝缘层下表面，所述第二金属电极以所述预设间距相互间隔设置在所述第一绝缘层上表面。
4.如权利要求3所述的阵列基板，所述阵列基板上还设有帧起始信号线，其特征在于，所述帧起始信号线与所述薄膜晶体管的输入端对应设置，所述薄膜晶体管输入端对应的第三金属层与所述帧起始信号线对应的第四金属层之间设有第二绝缘层；
所述第三金属层在所述第二绝缘层上的投影区域与所述第四金属层在所述第二绝缘层上的投影区域部分重合。
5.如权利要求4所述的阵列基板，其特征在于，所述第三金属层包括：至少两个第三金属电极；
所述第四金属层包括：与所述第三金属电极的数量相同的第四金属电极；
所述第三金属电极相互间隔设置在所述第二绝缘层下表面，所述第四金属电极相互间隔设置在所述第二绝缘层上表面；
所述第三金属电极在所述第二绝缘层上的投影区域与对应位置的相邻两个第四金属电极在所述第二绝缘层上的投影区域之间均存在重合区域。
6.如权利要求5所述的阵列基板，其特征在于，所述第三金属电极以预设间距间隔设置在所述第二绝缘层下表面，所述第四金属电极以所述预设间距相互间隔设置在所述第二绝缘层上表面。
7.如权利要求4所述的阵列基板，其特征在于，所述第一金属层包括：至少两个第一金属电极；
所述第二金属层包括：与所述第一金属电极数量相同的第二金属电极；
所述第一金属电极间隔设置在所述第一绝缘层下表面，所述第二金属电极间隔设置在所述第一绝缘层上表面；
所述第一金属电极在所述第一绝缘层上的投影区域与对应位置的相邻两个第二金属电极在所述第一绝缘层上的投影区域之间均存在重合区域；
所述第三金属层与所述第四金属层之间设有第二绝缘层；
所述第三金属层在所述第二绝缘层上的投影区域与所述第四金属层在所述第二绝缘层上的投影区域部分重合。
8.如权利要求6所述的阵列基板，其特征在于，所述阵列基板上设有多个所述薄膜晶体管；
其中，各薄膜晶体管的输出端分别与对应位置的所述栅驱动电路的触发信号输入端对应设置。
9.一种显示面板，其特征在于，所述显示面板包括彩膜基板、液晶层和权利要求1-8中任一项所述的阵列基板，所述液晶层位于所述彩膜基板和所述阵列基板之间。
10.一种显示器，其特征在于，所述显示器包括背光模组和权利要求9所述的显示面板，所述背光模组设于所述显示面板的背面，所述背光模组，用于向所述显示面板提供背光光源。
CN202111456673.4A 2021-12-02 2021-12-02 阵列基板、显示面板及显示器 Active CN113867062B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111456673.4A CN113867062B (zh) 2021-12-02 2021-12-02 阵列基板、显示面板及显示器
PCT/CN2022/106595 WO2023098097A1 (zh) 2021-12-02 2022-07-20 阵列基板、显示面板及显示器
KR1020237027030A KR20230156310A (ko) 2021-12-02 2022-07-20 어레이 기판, 표시 패널 및 표시 장치
EP22899917.3A EP4286932A1 (en) 2021-12-02 2022-07-20 Array substrate, display panel, and display
US18/334,544 US11960181B2 (en) 2021-12-02 2023-06-14 Array substrate, display panel and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111456673.4A CN113867062B (zh) 2021-12-02 2021-12-02 阵列基板、显示面板及显示器

Publications (2)

Publication Number Publication Date
CN113867062A CN113867062A (zh) 2021-12-31
CN113867062B true CN113867062B (zh) 2022-04-01

Family

ID=78985593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111456673.4A Active CN113867062B (zh) 2021-12-02 2021-12-02 阵列基板、显示面板及显示器

Country Status (5)

Country Link
US (1) US11960181B2 (zh)
EP (1) EP4286932A1 (zh)
KR (1) KR20230156310A (zh)
CN (1) CN113867062B (zh)
WO (1) WO2023098097A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113867062B (zh) * 2021-12-02 2022-04-01 惠科股份有限公司 阵列基板、显示面板及显示器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483771A (zh) * 2014-10-28 2015-04-01 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
CN108761929A (zh) * 2018-05-18 2018-11-06 京东方科技集团股份有限公司 一种显示基板、显示装置、制作方法及其修复方法
CN110518019A (zh) * 2019-08-16 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110568686A (zh) * 2019-08-08 2019-12-13 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111508417A (zh) * 2020-05-06 2020-08-07 Tcl华星光电技术有限公司 Goa电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3021971B2 (ja) * 1992-05-22 2000-03-15 富士ゼロックス株式会社 イメージセンサ
JP2007108378A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置の駆動方法および表示装置
CN105096836A (zh) * 2015-09-09 2015-11-25 上海和辉光电有限公司 显示屏驱动装置及包括该驱动装置的amold显示屏
CN105977261B (zh) * 2016-05-27 2019-01-04 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN110456586B (zh) * 2019-08-22 2021-08-06 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN115088025A (zh) * 2020-11-30 2022-09-20 京东方科技集团股份有限公司 光学传感器阵列基板及光学指纹采集器
CN113867062B (zh) * 2021-12-02 2022-04-01 惠科股份有限公司 阵列基板、显示面板及显示器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483771A (zh) * 2014-10-28 2015-04-01 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
CN108761929A (zh) * 2018-05-18 2018-11-06 京东方科技集团股份有限公司 一种显示基板、显示装置、制作方法及其修复方法
CN110568686A (zh) * 2019-08-08 2019-12-13 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110518019A (zh) * 2019-08-16 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111508417A (zh) * 2020-05-06 2020-08-07 Tcl华星光电技术有限公司 Goa电路

Also Published As

Publication number Publication date
US20230324747A1 (en) 2023-10-12
KR20230156310A (ko) 2023-11-14
US11960181B2 (en) 2024-04-16
WO2023098097A1 (zh) 2023-06-08
CN113867062A (zh) 2021-12-31
EP4286932A1 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
CN107742481B (zh) 一种异形显示面板及显示装置
TWI299099B (en) Active matrix type liquid crystal display apparatus
US8188479B2 (en) Pixel electrode structure having via holes disposed on common line with high display quality
US8665192B2 (en) Liquid crystal display device
US8384870B2 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
JP3036512B2 (ja) 液晶表示装置
US8922742B2 (en) IPS-type liquid crystal display device having improved capacitance between pixel electrode and counter electrode
EP0766118A2 (en) Active-matrix type liquid crystal display device and method of compensating for defective pixel
KR100876043B1 (ko) 액정표시장치 및 이를 위한 박막 트랜지스터 기판
CN101750809B (zh) 液晶显示面板
CN113867062B (zh) 阵列基板、显示面板及显示器
US8017947B2 (en) Thin film transistor array panel, display device including the same, and method thereof
KR101419226B1 (ko) 액정표시장치
JP2001305565A (ja) 液晶表示装置
CN114994989B (zh) 阵列基板及显示装置
CN112925135B (zh) 一种驱动电路的控制开关、阵列基板和显示面板
KR20070080143A (ko) 액정표시장치
US10971047B2 (en) Device substrate
JP3778411B2 (ja) アクティブマトリックス型液晶表示装置およびその画素欠陥修正方法
CN101101913B (zh) 薄膜晶体管阵列
JP2003057670A (ja) 液晶表示装置
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
JPH117044A (ja) 表示装置用アレイ基板
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
US20070182904A1 (en) Liquid crystal display panel for liquid crystal display

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant