JP2008281671A - 画素回路および表示装置 - Google Patents

画素回路および表示装置 Download PDF

Info

Publication number
JP2008281671A
JP2008281671A JP2007124261A JP2007124261A JP2008281671A JP 2008281671 A JP2008281671 A JP 2008281671A JP 2007124261 A JP2007124261 A JP 2007124261A JP 2007124261 A JP2007124261 A JP 2007124261A JP 2008281671 A JP2008281671 A JP 2008281671A
Authority
JP
Japan
Prior art keywords
transistor
drive
organic
pixel
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007124261A
Other languages
English (en)
Inventor
Tetsuo Yamamoto
哲郎 山本
Katsuhide Uchino
勝秀 内野
Junichi Yamashita
淳一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007124261A priority Critical patent/JP2008281671A/ja
Priority to TW097113640A priority patent/TW200903423A/zh
Priority to US12/081,722 priority patent/US20080278464A1/en
Priority to KR1020080042725A priority patent/KR20080099800A/ko
Priority to CNA2008100991047A priority patent/CN101303825A/zh
Publication of JP2008281671A publication Critical patent/JP2008281671A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

【課題】駆動電流を一定に維持する駆動信号一定化回路構成を具備する画素回路を備えた有機ＥＬ表示装置において、駆動トランジスタのゲート端に設けられる各スイッチングトランジスタのリーク電流を起因とする駆動電流の変動を抑制する。
【解決手段】駆動トランジスタ１２１と、駆動トランジスタ１２１のゲート端側に設けられる、画素信号を選択的にゲート端Ｇに取り込むサンプリングトランジスタ１２５と、駆動信号一定化回路としての閾値電圧キャンセル回路を設ける際に使用される検知トランジスタ１２３とは、ｎチャネル型でかつＬＤＤ構造のものを使用する。各トランジスタ１２３，１２５のドレイン端ＤのＬＤＤ長を、駆動トランジスタ１２１のＬＤＤ長よりも長くすることで、それらのリーク電流を低減させる。トランジスタ１２３，１２５のリーク電流によって画素容量の保持電圧のバラツキを少なくすることでリーク電流による画質バラツキを抑える。
【選択図】図４

Description

本発明は、画素回路（画素とも称される）および表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路と、この画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
ここで、電気光学素子を発光させる際には、入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端（制御入力端子）に設けられた画素容量に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。たとえば、有機ＥＬ表示装置では、入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給するのである。
このとき、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて画素容量に取り込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。このため、たとえば、有機ＥＬ素子用の画素回路として、駆動電流を一定にするための仕組みが種々検討されている（たとえば特許文献１を参照）。
特開２００５−３４５７２２号公報
たとえば、特許文献１に記載の仕組みでは、駆動トランジスタとしてｐチャネル型やｎチャネル型のものを使用した場合でも、有機ＥＬ素子の電流−電圧特性に経時変化があった場合や駆動トランジスタの閾値電圧にバラツキや経時変化があった場合でも駆動電流を一定にするための仕組みが提案されている。
しかしながら、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタのリーク電流が大きいと、画素容量に保持されている電圧がリーク電流の大小によって変動してしまう。その結果、特許文献１に記載の仕組みを適用したとしても、スイッチングトランジスタのリーク電流による電位変動のため、駆動信号（本例では駆動電流）が変動してしまい、発光輝度を一定に維持することができなくなる。この現象のレベルが、画素ごとに異なると、表示画像としては、ザラツキのある画像になってしまう。
本発明は、上記事情に鑑みてなされたものであり、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタのリーク電流を起因とする駆動信号の変動を抑制することのできる仕組みを提供することを目的とする。
本発明に係る画素回路や表示装置においては、先ず、駆動信号に基づいて発光する電気光学素子と、電気光学素子に駆動信号を供給する駆動トランジスタと、駆動トランジスタの制御入力端子に接続された画素容量（保持容量）と、駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタと、駆動信号を一定に維持する駆動信号一定化回路とを備え画素回路とする。
駆動信号一定化回路とは、電気光学素子の電流−電圧特性の経時変化や駆動トランジスタの特性変化があった場合でも、駆動トランジスタの駆動電流を一定に維持しようとする回路を意味する。その具体的な回路構成はどのようなものであってもよい。
ここで、本発明に係る画素回路や表示装置においては、駆動トランジスタと、この駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタのそれぞれをＬＤＤ構造のものとする。そして、スイッチングトランジスタのＬＤＤ長（ＬＤＤ領域の長さ）を、駆動トランジスタのＬＤＤ長よりも長く設定することにする。
ここで、駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタとしては、先ず、駆動トランジスタの制御入力端子に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタが該当する。また、駆動トランジスタの閾値電圧のバラツキを補正（キャンセル）する回路を設ける場合には、駆動トランジスタの制御入力端子側において駆動トランジスタの閾値電圧を選択的に検知するための検知トランジスタも該当する。
このような構成の画素回路またはこの画素回路が行列状に配置されてなる表示装置においては、駆動信号を一定に維持する駆動信号一定化回路を備えているので、たとえば、電気光学素子の電流−電圧特性が経時変化し、これに伴って駆動トランジスタのソース電位が変化したとしても、電気光学素子に流れる電流は変わらず、したがって電気光学素子の発光輝度も一定に保たれる。
加えて、画素回路内のスイッチングトランジスタのＬＤＤ領域の長さを駆動トランジスタのＬＤＤ領域よりも長く設定することで、スイッチングトランジスタのリーク電流を相対的に小さく抑えることができる。
本発明によれば、画素回路内のスイッチングトランジスタのＬＤＤ領域の長さを駆動トランジスタのＬＤＤ領域よりも長く設定するようにしたので、スイッチングトランジスタによるリーク電流を相対的に小さく抑えることで、画素容量に保持されている電圧に与える変動を小さくすることができる。
その結果、電気光学素子に供給される駆動信号を一定に維持することができ、電気光学素子の発光輝度を一定に保つことができる。ザラツキなどのリーク電流起因の画質劣化をなくすことができ、均一な画質を得ることが可能となる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する書込走査部（ライトスキャナＷＳ；Write Scan）１０４および駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、書込走査部１０４および駆動走査部１０５（纏めて垂直駆動部１０３とも称する）や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
端子部１０８の各端子は、配線１０９を介して、書込走査部１０４および駆動走査部１０５や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して書込走査部１０４や駆動走査部１０５や水平駆動部１０６に供給される。書込走査部１０４や駆動走査部１０５は線順次で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が画像信号を画素アレイ部１０２に書き込む。
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WS，１０５DSと信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_nが画素行ごとに配線されている。また、水平駆動部１０６によって駆動され輝度情報に応じた信号が供給されるｍ列分の信号線（データ線）１０６HS_1〜１０６HS_mが画素列ごとに配線されている。
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づいて、各走査線１０５DS，１０４WSを介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づいて、選択された画素回路Ｐに対し信号線１０６HSを介して画像信号を書き込む。
ここで、水平駆動部１０６は、シフトレジスタやサンプリングスイッチ（水平スイッチ）などによって構成されており、書込走査部１０４および駆動走査部１０５によって選択された行の各画素回路Ｐに対して画素単位で映像信号を書き込む。つまり、本実施形態では、垂直走査による選択行の各画素回路Ｐに対して映像信号を画素単位で書き込む点順次駆動を行なう。なお、画像信号を１水平ライン分について水平方向に順番に（つまり画素ごとに）書き込む点順次駆動に限らず、１水平ライン分を同時に書き込む線順次駆動にしてもよい。
書込走査部１０４および駆動走査部１０５は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ書込走査部１０４および駆動走査部１０５を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に書込走査部１０４および駆動走査部１０５を配置する構成を採ることも可能である。
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
＜画素回路；第１実施形態＞
図２は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第１実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
図２に示すように、第１実施形態の画素回路Ｐは、基本的にｐチャネル型の薄膜電界効果トランジスタ（ＴＦＴ）でドライブトランジスタが構成されている点に特徴を有する。また、ドライブトランジスタの他に走査用に２つのトランジスタを使用した３Ｔｒ駆動の構成を採っている。
具体的には、第１実施形態の画素回路Ｐは、ｐチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルスが供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＨの駆動パルスが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７、および保持容量（画素容量とも称される）１２０を有する。駆動トランジスタ１２１は、制御入力端子であるゲート端Ｇに供給される電位に応じた駆動電流を有機ＥＬ素子１２７に供給するようになっている。
なお、一般的には、サンプリングトランジスタ１２５はアクティブＬの駆動パルスが供給されるｐチャネル型に置き換えることもできるが、本実施形態では採用しない。発光制御トランジスタ１２２はアクティブＨの駆動パルスが供給されるｎチャネル型に置き換えることもできるが、本実施形態では採用しない。
サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。
一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
画素回路Ｐは、各走査線１０５DS，１０５DSと信号線１０６HSの交差部に配されている。書込走査部１０４からの書込走査線１０４WSは、サンプリングトランジスタ１２５のゲート端Ｇに接続され、駆動走査部１０５からの駆動走査線１０５DSは発光制御トランジスタ１２２のゲート端Ｇに接続されている。
サンプリングトランジスタ１２５は、ソース端Ｓを信号入力端として映像信号線１０６HSに接続され、ドレイン端Ｄを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続され、その接続点と第２電源電位Ｖc2（たとえば正電源電圧、第１電源電位Ｖc1と同じでもよい）との間に保持容量１２０が設けられている。括弧書きで示すように、サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させ、ドレイン端Ｄを信号入力端として映像信号線１０６HSに接続し、ソース端Ｓを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続することもできる。
駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７は、第１電源電位Ｖc1（たとえば正電源電圧）と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ１２１は、ソース端Ｓが第１電源電位Ｖc1に接続され、ドレイン端Ｄが発光制御トランジスタ１２２のソース端Ｓに接続されている。発光制御トランジスタ１２２のドレイン端Ｄが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが接地電位GND に接続されている。
なお、図１に示した有機ＥＬ表示装置１の構成では、垂直駆動部を書込走査部１０４と駆動走査部１０５の２つの走査回路で構成していたが、より簡易な構成としては、駆動走査部１０５を取り外した構成を採ることもできる。この場合、図２に示した画素回路Ｐの構成においては、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採る。
図２に示した３Ｔｒ駆動や図示を割愛した２Ｔｒ駆動の何れにおいても、有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の諧調を得る。このため、駆動トランジスタ１２１のゲート端Ｇへの印加電圧を変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。
具体的には、まず書込走査部１０４からアクティブＨの書込駆動パルスWSを供給して書込走査線１０４WSを選択状態とし、水平駆動部１０６から信号線１０６HSに画素信号Ｖsig を印加すると、ｎチャネル型のサンプリングトランジスタ１２５が導通して画素信号Ｖsig が保持容量１２０に書き込まれる。
保持容量１２０に書き込まれた信号電位が駆動トランジスタ１２１のゲート端Ｇの電位となる。続いて、書込駆動パルスWSをインアクティブ（本例ではＬレベル）にして書込走査線１０４WSを非選択状態とすると、信号線１０６HSと駆動トランジスタ１２１とは電気的に切り離されるが、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によって、原理的には、安定に保持される。
続いて、駆動走査部１０５からアクティブＬの走査駆動パルスDSを供給して駆動走査線１０５DSを選択状態にすると、ｐチャネル型の発光制御トランジスタ１２２が導通し、第１電源電位Ｖc1から接地電位GND に向かって駆動電流が駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７を流れる。
次に、走査駆動パルスDSをインアクティブ（本例ではＨレベル）にして駆動走査線１０５DSを非選択状態とすると、発光制御トランジスタ１２２がオフし、駆動電流は流れなくなる。
発光制御トランジスタ１２２は、１フィールド期間に占める有機ＥＬ素子１２７の発光時間（デューティ）を制御するために挿入されたものであり、先にも述べたことから推測されるように、画素回路Ｐとしては、当該発光制御トランジスタ１２２を備えていることは必須ではない。
駆動トランジスタ１２１および有機ＥＬ素子１２７に流れる電流は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じた値となり、有機ＥＬ素子１２７はその電流値に応じた輝度で発光し続ける。
このように、書込走査線１０４WSを選択して信号線１０６HSに与えられた画素信号Ｖsig を画素回路Ｐの内部に伝える動作を、以下「書込み」と呼ぶ。このように、一度信号の書込みを行なえば、次に書き換えられるまでの間、有機ＥＬ素子１２７は一定の輝度で発光を続ける。
このように、第１実施形態の画素回路Ｐでは、駆動トランジスタ１２１のゲート端Ｇに供給する印加電圧を入力信号（画素信号Ｖsig ）に応じて変化させることで、ＥＬ有機ＥＬ素子１２７に流れる電流値を制御している。このとき、ｐチャネル型の駆動トランジスタ１２１のソース端Ｓは第１電源電位Ｖc1に接続されており、この駆動トランジスタ１２１は常に飽和領域で動作している。
よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅をＷ、チャネル長をＬ、単位面積当たりのゲート容量をＣox、トランジスタの閾電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御される。
Figure 2008281671
＜有機ＥＬ素子のＩ−Ｖ特性＞
図３は、一般的な有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。図３において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化してしまう。
これに対して、図２に示した画素回路Ｐは、駆動トランジスタ１２１が定電流駆動であるため、有機ＥＬ素子１２７には定電流Ｉdsが流れ続け、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化してもその発光輝度が経時劣化することはない。
駆動トランジスタ１２１と発光制御トランジスタ１２２と保持容量１２０とサンプリングトランジスタ１２５とを備え、図２に示した接続態様とされた画素回路Ｐの構成にて、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路が構成されるようになっているのである。
つまり、画素回路Ｐを画素信号Ｖsig で駆動するとき、ｐチャネル型の駆動トランジスタ１２１のソース端Ｓは第１電源電位Ｖc1に接続されており、常に飽和領域で動作するように設計されているので、式（１）に示した値を持つ定電流源となる。
このような回路においては、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化（図３）とともに、駆動トランジスタ１２１のドレイン端Ｄの電圧が変化してゆくが、駆動トランジスタ１２１は、保持容量１２０によってゲート・ソース間電圧Ｖgsが原理的には一定に保持されるため、駆動トランジスタ１２１は定電流源として動作し、その結果、有機ＥＬ素子１２７には一定量の電流が流れ、有機ＥＬ素子１２７を一定の輝度で発光させることができ、発光輝度は変化しない。
＜保持容量による保持電圧について＞
図４および図５は、本実施形態で採用する駆動トランジスタ１２１とスイッチングトランジスタの一例であるサンプリングトランジスタ１２５の作用を説明する図である。ここで、図４は、駆動トランジスタ１２１とサンプリングトランジスタ１２５の構造例の違いを説明する図であり、図５は、駆動トランジスタ１２１およびサンプリングトランジスタ１２５の電流−電圧（Ｉ−Ｖ）特性を示す図である。なお、後述する第２実施形態において使用する検知トランジスタ１２３についても、ここで示すサンプリングトランジスタ１２５と同様の構造のものを使用する。
前述の説明では、書込駆動パルスWSをインアクティブにして書込走査線１０４WSを非選択状態にしたときには、保持容量１２０によって、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが、原理的には安定に保持されると言った。その結果として、書込駆動パルスWSをインアクティブにしても、駆動トランジスタ１２１が定電流動作を継続し、有機ＥＬ素子１２７を一定の輝度で発光させ続けることができるようにしていた。
このことは、保持容量１２０による駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの保持性能が、有機ＥＬ素子１２７を一定輝度で継続発光させる性能に影響を与えることを意味する。
＜サンプリングトランジスタの動作と特性；第１実施形態＞
ここで、画素回路Ｐに設けられている信号書込み用のサンプリングトランジスタ１２５の動作と特性について考察してみる。有機ＥＬ素子１２７が発光している間にサンプリングトランジスタ１２５のリーク電流が大きいと、保持容量１２０に保持されている電圧がリーク電流の大小によって変動してしまう。
その結果、サンプリングトランジスタ１２５のリーク電流により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの保持性能が劣化し、有機ＥＬ素子１２７を一定輝度で継続発光させることができなくなる。その結果、表示画像にザラツキが生じてしまう。
保持容量１２０の値を大きくすると、そのリーク電流によるゲート・ソース間電圧Ｖgsの変化を小さくできるが、変化をゼロにすることはできないので、少なからず、リーク電流を原因とするザラツキの問題が残ってしまう。
そこで、第１実施形態では、サンプリングトランジスタ１２５のリーク電流をより少なくする対策を講じる。先ず、駆動トランジスタ１２１およびサンプリングトランジスタ１２５としては、ｎチャネル型のものを使用するとともに、その構造は、ＬＤＤ（Lightly Doped Drain ）構造のものとする。なお、その他のｐチャネル型のトランジスタは、ＳＤ（Single Drain）構造のものとしてよい。もちろん、その他のｐチャネル型のトランジスタについても、ＬＤＤ構造のものとしておくとさらに好ましい。
たとえば、図４に示すように、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）からなる所定形状の薄膜半導体層の中央部にゲートに対応するチャネル領域ＣＨが設けられており、このチャネル領域ＣＨの片側（図４（Ａ））もしくは両側（図４（Ｂ））の接合部には、低濃度のたとえばリン（Ｐ）などのｎ型不純物が導入されたＬＤＤ領域が設けられている。また、ＬＤＤ領域の外側には、高濃度のたとえばヒ素（Ａｓ）などのｎ型不純物が導入されたソース領域Ｓとドレイン領域Ｄが設けられている。つまり、チャネル領域ＣＨとの接合部に、ソース領域Ｓやドレイン領域Ｄより不純物濃度の低いＬＤＤ領域が介在している。このＬＤＤ領域は、一般にＴＦＴの電気的リークを抑制するために設けられている。
ここで、一般的に、トランジスタのＬＤＤ領域は、特にドレインＤ側に付加することでドレイン端Ｄへの電界集中を緩和する働きがある。ドレイン端Ｄ側のＬＤＤ長を長くすることでトランジスタのＩback特性は、図５に示すように小さくなる。逆に、短くなるとＩback特性は大きくなる。
サンプリングトランジスタ１２５のリークの動作点は、図５に示すように、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに対して、負電圧側の所定の電位になっているため、リーク電流による画質バラツキ（ザラツキ）が大きい部分、本画素回路Ｐでは、サンプリングトランジスタ１２５のドレイン端Ｄ側のＬＤＤ領域の長さ（LDD_D1）を、駆動トランジスタ１２１のドレイン端のＬＤＤ長LDD_D2やソース端のＬＤＤ長LDD_S2よりも長くする。
駆動トランジスタ１２１については、スイッチではなくサンプリングトランジスタ１２５のようにオフがないためと、図４（Ａ）に示すように、ＬＤＤ領域は一般的にドレイン側のみに付加されるので、一般的にはドレイン端のＬＤＤ長LDD_D2のみを考えていればよい。ただし、図４（Ｂ）に示すように、対称性などの観点からソース側にもＬＤＤ領域が設けられることもある。この場合には、ドレイン端のＬＤＤ長LDD_D2とソース端のＬＤＤ長LDD_S2の双方に対して上記条件を満たすようにしておくのがよい。
ここで、「駆動トランジスタ１２１のＬＤＤ長よりも長くする」とは、たとえばＴＦＴマスクなどで調整することで実現できる。
このように、サンプリングトランジスタ１２５のＬＤＤ長を駆動トランジスタ１２１のＬＤＤ長よりも長く設定することで、サンプリングトランジスタ１２５のリーク電流を駆動トランジスタ１２１に対して相対的に低減させることができる。その結果、サンプリングトランジスタ１２５のリーク電流によって保持容量１２０に保持されている電圧のバラツキを少なくすることが可能となり、サンプリングトランジスタ１２５のリーク電流による画質バラツキを抑えることが可能となる。本実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
＜画素回路；第２実施形態の構成＞
図６は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第２実施形態を示す図である。図７は、図６に示す第２実施形態の画素回路Ｐに対する比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
第２実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、ドライブトランジスタの他に走査用に２つのトランジスタを使用するとともに、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性バラツキによる駆動電流Ｉdsに与える影響を防ぐために２つのトランジスタを使用した５Ｔｒ駆動の構成を採っている。これにより、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性バラツキによる有機ＥＬ素子１２７への駆動電流Ｉdsの変動を抑制するための回路、すなわち駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた構成となっている。
第１実施形態の画素回路Ｐでは、ｐチャネル型のトランジスタにより駆動トランジスタ１２１を構成していたが、ｎチャネル型のトランジスタで駆動トランジスタ１２１を構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。
＜比較例の画素回路＞
先ず、第２実施形態の画素回路Ｐの特徴を説明する上での比較例として、図７に示す画素回路Ｐについて説明する。この比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で第２実施形態と同じであるが、有機ＥＬ素子１２７の経時劣化による駆動電流ＩDSに与える影響を防ぐための駆動信号一定化回路が設けられていない。
具体的には、それぞれｎチャネル型の駆動トランジスタ１２１、発光制御トランジスタ１２２、およびサンプリングトランジスタ１２５を有する。
駆動トランジスタ１２１は、ドレイン端Ｄが第１電源電位Ｖc1に接続され、ソース端Ｓが発光制御トランジスタ１２２のドレイン端Ｄに接続されている。発光制御トランジスタ１２２のソース端Ｓが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが接地電位GND に接続されている。このような画素回路Ｐでは、駆動トランジスタ１２１のドレイン端Ｄ側が第１電源電位Ｖc1に接続され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
ここで、比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値はゲート電圧によって異なる値を持ってしまう。駆動トランジスタ１２１は飽和領域で駆動されるので、動作点のソース電圧に対応したゲート・ソース間電圧Ｖgsに関し、前述の式（１）に規定された電流値の駆動電流Ｉdsを流す。
しかしながら、有機ＥＬ素子１２７のＩ−Ｖ特性は前述の図３に示したように経時劣化する。この経時劣化により動作点が変化してしまい、同じゲート電圧Ｖｇを印加しても駆動トランジスタ１２１のソース電圧は変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまい、流れる電流値が変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。この様に有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、図７に示したソースフォロワ構成を持つ比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。
このように、駆動トランジスタ１２１を単純にｐチャネル型からｎチャネル型に置き換えたのでは、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
また、第１実施形態では、駆動トランジスタ１２１の特性については特に問題視していなかったが、画素ごとに駆動トランジスタ１２１の特性が異なると、その影響が駆動トランジスタ１２１に流れる電流Ｉdsに影響を及ぼす。一例としては、式（１）から分かるように、移動度μや閾電圧Ｖthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Ｖgsが同じであっても、駆動トランジスタ１２１に流れる電流Ｉdsにバラツキや経時変化が生じ、有機ＥＬ素子１２７の発光輝度も画素ごとに変化してしまうことになる。
＜第２実施形態の画素回路＞
このような図７に示す比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性バラツキによる駆動電流変動を防ぐ回路を搭載したのが図６に示す第２実施形態の画素回路Ｐである。
第２実施形態の画素回路Ｐは、図７に示した比較例に対して、駆動トランジスタ１２１と発光制御トランジスタ１２２の順序を逆にしかつ保持容量１２０を駆動トランジスタ１２１のゲート・ソース間に接続するととともに、ブートストラップ回路１３０と、閾値電圧キャンセル回路１４０とを追加した点に特徴を有する。
画素回路Ｐを駆動する垂直駆動部には、書込走査部１０４および駆動走査部１０５に加えて、２つの閾値キャンセル走査部１１４，１１５を備える。閾値キャンセル走査部１１４，１１５には、図示を割愛した駆動信号生成部２００（図１を参照）から、垂直駆動用のパルス信号として、垂直方向の閾値検知開始パルスの一例であるシフトスタートパルスSPAZ１，SPAZ２や垂直走査クロックCKAZ１，CKAZ２など必要なパルス信号が供給される。
図では、１つの画素回路Ｐのみを示しているが、図１に示したように、同様の構成の画素回路Ｐがマトリクス状に配列される。そして、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_nの他に、第１の閾値キャンセル走査部１１４によって閾値キャンセルパルスAZ１で駆動されるｎ行分の閾値キャンセル走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値キャンセル走査部１１５によって閾値キャンセルパルスAZ２で駆動されるｎ行分の閾値キャンセル走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
ブートストラップ回路１３０は、有機ＥＬ素子１２７と並列に接続されたｎチャネル型の検知トランジスタ１２４を備え、この検知トランジスタ１２４と駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０とで構成される。保持容量１２０は、ブートストラップ容量としても機能するようになっている。
閾値電圧キャンセル回路１４０は、駆動トランジスタ１２１のゲート端Ｇと第２電源電位Ｖc2との間にｎチャネル型の検知トランジスタ１２３を備え、検知トランジスタ１２３と、駆動トランジスタ１２１と、発光制御トランジスタ１２２と、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０とで構成される。保持容量１２０は、検知した閾値電圧Ｖth保持する閾値電圧保持容量としても機能するようになっている。
検知トランジスタ１２３は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、ソース端Ｓが接地電位Ｖofs に接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート（ノードＮＤ１２２）に接続され、ゲート端Ｇは閾値キャンセル走査線１１４AZに接続されている。
保持容量１２０は、一方の端子が駆動トランジスタ１２１のソース端Ｓに接続され、他方の端子が同じく駆動トランジスタ１２１のゲート端Ｇに接続されている。図では、駆動トランジスタ１２１のソース端がノードＮＤ１２１で表わされ、同じく、駆動トランジスタ１２１のゲート端ＧがノードＮＤ１２２で表わされている。したがって、保持容量１２０はノードＮＤ１２１とノードＮＤ１２２の間に接続していることになる。
駆動トランジスタ１２１は、先ず、ドレイン端Ｄが発光制御トランジスタ１２２のソース端Ｓに接続されている。発光制御トランジスタ１２２のドレイン端Ｄは第１電源電位Ｖc1に接続されている。また、駆動トランジスタ１２１は、ソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathに接続されている。
検知トランジスタ１２４は、スイッチングトランジスタであり、ドレイン端Ｄが駆動トランジスタ１２１のソース端Ｓと有機ＥＬ素子１２７のアノード端Ａとの接続点であるノードＮＤ１２１に接続され、ソース端Ｓは、基準電位の一例である接地電位Ｖs1に接続され、ゲート端Ｇは閾値キャンセル走査線１１５AZに接続されている。
駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続し、駆動トランジスタ１２１のソース端Ｓの電位を検知トランジスタ１２４を介して固定電位に接続するよう構成している。
サンプリングトランジスタ１２５は、書込走査線１０４WSによって選択されたとき動作し、信号線１０６HSから画素信号Ｖsig をサンプリングしてノードＮＤ１１２を介し保持容量１２０に保持する。保持容量１２０に保持された電位を信号電位Ｖinと称する。
駆動トランジスタ１２１は、保持容量１２０に保持された信号電位Ｖinに応じて有機ＥＬ素子１２７を電流駆動する。発光制御トランジスタ１２２は駆動走査線１０５DSによって選択されたとき導通して電源電位Ｖc1から駆動トランジスタ１２１に電流を供給する。
検知トランジスタ１２４および検知トランジスタ１２３は閾値キャンセル走査部１１４，１１５からアクティブＨの閾値キャンセルパルスAZ１，AZ２を閾値キャンセル走査線１１４AZ，１１５AZに供給してそれぞれを選択状態としたとき動作し、有機ＥＬ素子１２７の電流駆動に先立って駆動トランジスタ１２１の閾値電圧Ｖthを検知し、予めその影響をキャンセルするため、検知した電位を保持容量１２０に保持する。
このような構成の画素回路Ｐの正常な動作を保証するための条件として、接地電位Ｖs1は、接地電位Ｖofs から駆動トランジスタ１２１の閾値電圧Ｖthを差し引いたレベルよりも低く設定されている。すなわち、“Ｖs1＜Ｖofs −Ｖth”である。
また、有機ＥＬ素子１２７のカソード端Ｋの電位Ｖcathに有機ＥＬ素子１２７の閾値電圧Ｖthelを加えたレベルは、接地電位Ｖofs から駆動トランジスタ１２１の閾値電圧Ｖthを差し引いたレベルよりも高く設定されている。すなわち、“Ｖcath＋Ｖthel＞Ｖofs −Ｖth”となっている。好ましくは、接地電位Ｖofs のレベルは、信号線１０６HSから供給される画素信号Ｖsig の最低レベルの近傍に設定されている。
＜画素回路；第２実施形態の動作＞
図８〜図１４は、第２実施形態の画素回路Ｐの動作を説明する図である。ここで、図８は、第２実施形態の画素回路Ｐの動作概要を示すタイミングチャートであり、図９，図１０，図１１，図１３，図１４は、各タイミング時点の等価回路図と動作説明図であり、図１２は、閾値補正期間の駆動トランジスタ１２１の動作特性を示す図である。
図８には、画素回路Ｐを駆動する際に、書込走査部１０４から書込走査線１０４WSを介して画素回路Ｐ（詳しくはサンプリングトランジスタ１２５のゲート）に与えられる書込駆動パルスWS、閾値キャンセル走査部１１４から閾値キャンセル走査線１１４AZを介して画素回路Ｐ（詳しくは検知トランジスタ１２３のゲート）に与えられる閾値キャンセルパルス（オートゼロパルス）AZ１、閾値キャンセル走査部１１５から閾値キャンセル走査線１１５AZを介して画素回路Ｐ（詳しくは検知トランジスタ１２４のゲート）に与えられる閾値キャンセルパルス（オートゼロパルス）AZ２、駆動走査部１０５から駆動走査線１０５DSを介して画素回路Ｐ（詳しくは発光制御トランジスタ１２２のゲート）に与えられる走査駆動パルスDS、並びに駆動トランジスタ１２１のゲート電位Ｖｇ（ノードＮＤ１２２の電位）およびソース電位Ｖｓ（ノードＮＤ１２１の電位）の１フィールド（１Ｆ）期間におけるタイミング関係を示している。
また、図９，図１０，図１１，図１３，図１４の各動作説明図では、各トランジスタ１２２，１２３，１２４，１２５については、スイッチのシンボルを用いて図示するものとする。
通常の発光状態（Ｔ２１以前）では、駆動走査部１０５から出力される走査駆動パルスDSのみがアクティブＨで、その他の書込走査部１０４および閾値キャンセル走査部１１４，１１５からそれぞれ出力される書込駆動パルスWSおよび閾値キャンセルパルスAZ１，AZ２がインアクティブＬにあるため、発光制御トランジスタ１２２のみがオンした状態である。
このとき、図９に示すように、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じて、式（１）に示される値をとる。すなわち、駆動トランジスタ１２１は定電流源として動作する。
次に、発光制御トランジスタ１２２がオンした状態で、閾値キャンセルパルスAZ１，AZ２をほぼ同時にアクティブＨにすることで、検知トランジスタ１２３，１２４をオンする（Ｔ２１）。なお、検知トランジスタ１２３，１２４はどちらが先にオンしてもよい。こうすることで、有機ＥＬ素子１２７には電流が流れないようにし、有機ＥＬ素子１２７を非発光状態とする。
このとき、図１０に示すように、駆動トランジスタ１２１は、ゲート端Ｇには検知トランジスタ１２３を介して接地電位Ｖofs が供給され、ソース端Ｓには検知トランジスタ１２４を介して接地電位Ｖs1が供給される。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖs1”という値をとるが、“Ｖs1＜Ｖofs −Ｖth”に設定されているので、駆動トランジスタ１２１はオン状態を維持し、それに応じた電流Ｉds1 が流れる。
ここで、有機ＥＬ素子１２７を非発光とするためには、Ｖcath＋Ｖthel＞Ｖofs −Ｖthの関係にあること、つまり、閾値補正動作後に有機ＥＬ素子１２７のアノード端Ａにかかる電圧Ｖel（＝Ｖofs −Ｖth）を有機ＥＬ素子１２７の閾値電圧Ｖthelとカソード電圧Ｖcathの和よりも小さくなるように接地電位Ｖofs と接地電位Ｖs1の電圧を設定する必要がある。こうすれば、有機ＥＬ素子１２７には、電流は流れず、非発光状態になる。よって、駆動トランジスタ１２１のドレイン電流Ｉds1 は電源電位Ｖc1からオン状態にある検知トランジスタ１２４を介して接地電位Ｖs1に流れる。
次に、発光制御トランジスタ１２２と検知トランジスタ１２３とがオンした状態で、閾値キャンセルパルスAZ２をインアクティブＬにすることで、検知トランジスタ１２４をオフにして、駆動トランジスタ１２１の閾値電圧Ｖｔｈを補正（キャンセル）する閾値補正期間に入る（Ｔ２２）。
このとき、図１１に示すように、有機ＥＬ素子１２７の等価回路はダイオード（図ではＦＥＴのＤ−Ｇを接続した構成で示す）と寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋Ｖthel”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
この結果、駆動トランジスタ１２１を流れるドレイン電流Ｉdsの電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、図１２に示すように、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位とノードＮＤ１２２の電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了するる（Ｔ２３）。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
このとき、“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋Ｖthel”となっている。つまり、ノードＮＤ１２１とノードＮＤ１２２の間に現われた電位差＝閾値電圧Ｖthは保持容量１２０に保持されることになる。このように、各検知トランジスタ１２３，１２４は閾値キャンセル走査線１１４AZ，１１５AZによってそれぞれ適切なタイミングで選択されたとき動作し、駆動トランジスタ１２１の閾値電圧Ｖthを検知し、これを保持容量１２０に保持する。
この閾値キャンセル動作終了後、走査駆動パルスDSと閾値キャンセルパルスAZ２を順にインアクティブＬにすることで発光制御トランジスタ１２２と検知トランジスタ１２３をこの順にオフする（Ｔ２３，Ｔ２４）。発光制御トランジスタ１２２を検知トランジスタ１２３よりも先にオフすることで、駆動トランジスタ１２１のゲート端Ｇの電圧Ｖｇの変動を抑えることが可能となる。
タイミングＴ２２〜Ｔ２３の間の閾値キャンセル（Ｖth補正期間）経過後も、検知した駆動トランジスタ１２１の閾電圧Ｖthを保持容量１２０に補正用電位として保持させる。
次に、書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンして、保持容量１２０への画素信号Ｖsig の書き込み期間とする（Ｔ２５〜Ｔ２６）。この画素信号Ｖsig は駆動トランジスタ１２１の閾電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。
このとき、駆動トランジスタ１２１のゲート端Ｇに画素信号Ｖsig を供給することで、図１３に示すように、ゲート電圧Ｖｇを信号電圧Ｖsig とする。駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs、つまり保持容量１２０に書き込まれる入力電位Ｖinは、保持容量１２０（容量値Ｃｓ）と有機機ＥＬ素子１２７の寄生容量Ｃel（容量値Ｃel）とゲート・ソース間の寄生容量（容量値Ｃgs）によって、式（２）のように決定される。
Figure 2008281671
しかし、一般に寄生容量Ｃelは保持容量１２０の容量値Ｃｓおよびゲート・ソース間の寄生容量値Ｃgsに比べて遙かに大きいために、保持容量１２０に書き込まれる入力電位Ｖinはほぼ“Ｖsig −Ｖofs ＋Ｖth”に等しい。このとき、接地電位Ｖofs を画素信号Ｖsig の黒レベル（ＧＮＤレベルとする）付近に設定しておけば、結果的に、ゲート・ソース間電圧Ｖgs（＝入力電位Ｖin）は、ほぼ“Ｖsig ＋Ｖth”と等しいことになる。
次に、書込駆動パルスWSをインアクティブＬにすることでサンプリングトランジスタ１２５をオフさせて書込み期間の終了後（Ｔ２６）、走査駆動パルスDSをアクティブＨにして発光制御トランジスタ１２２をオンする（Ｔ２７）。こうすることで、駆動トランジスタ１２１のドレイン端Ｄの電圧を電源電圧Ｖc1まで上昇させる。
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、図１４に示すように、駆動トランジスタ１２１は、一定電流Ｉds2 を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に電流Ｉds2 という電流が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１２７は発光する。
ここで、第２実施形態の画素回路Ｐにおいても、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、ノードＮＤ１２１の電位も変化する。
しかしながら、サンプリングトランジスタ１２５をオフさせている期間では、駆動トランジスタ１２１のゲート・ソース間に接続されている保持容量１２０による効果のため、ノードＮＤ１２１の電位上昇に連動して、ノードＮＤ１２２の電位も上昇するので、駆動トランジスタ１２１のゲート・ソース間電位ＶgsはノードＮＤ１２１の電位上昇に拘らず、常にほぼ“Ｖsig ＋Ｖth”に維持されるので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり、輝度が変化することはない。
ここで、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路構成の画素回路Ｐにおいて、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続するとともに、駆動トランジスタ１２１のソース端Ｓを検知トランジスタ１２４を介して固定電位（本例では、接地電位Ｖs1）に選択的に接続するようにした構成を採ることによる作用効果について、もう少し詳しく説明する。
画素信号Ｖsig の保持容量１２０への書き込み終了後の、有機ＥＬ素子１２７の発光期間（Ｔ２７以降）において、検知トランジスタ１２４をオフ状態にしておくことで、有機ＥＬ素子１２７に電流が流れ始める。このとき、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が存在するため、駆動トランジスタ１２１のソース電位Ｖｓの変動に拘らず、駆動トランジスタ１２１のゲート・ソース間電位Ｖgsは常にほぼ“Ｖsig ＋Ｖth”である。
また、駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖsig ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。
以下、このような輝度補正のための動作をブートストラップ動作と呼ぶこととする。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
つまり、第２実施形態の画素回路Ｐでは、ブートストラップ回路１３０が、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
また、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって画素回路Ｐを構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。しかも、周辺部のトランジスタ１２２，１２３，１２４，１２５をも含めてｎチャネル型のみのトランジスタを用いて画素回路Ｐを構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。
また、第２実施形態の画素回路Ｐでは、閾値電圧キャンセル回路１４０を設けており、閾値補正期間における検知トランジスタ１２３，１２４の作用により、駆動トランジスタ１２１の閾値電圧Ｖthをキャンセルし、当該閾値電圧Ｖthのバラツキの影響を受けない一定電流Ｉdsを流すことができるため、高画質の画像を得ることができる。
つまり、閾値電圧キャンセル回路１４０が、駆動トランジスタ１２１の特性バラツキ（本例では特に閾値電圧のバラツキ）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧による影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
＜サンプリングトランジスタの動作と特性；第２実施形態＞
ここで、第１実施形態と同様に、画素回路Ｐに設けられている信号書込み用のサンプリングトランジスタ１２５の動作と特性について考察してみる。有機ＥＬ素子１２７が発光している間にサンプリングトランジスタ１２５や検知トランジスタ１２３のリーク電流が大きいと、保持容量１２０に保持されている電圧がリーク電流の大小によって変動してしまう。
その結果、サンプリングトランジスタ１２５や検知トランジスタ１２３のリーク電流により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの保持性能が劣化し、有機ＥＬ素子１２７を一定輝度で継続発光させることができなくなる。その結果、駆動トランジスタ１２１の閾値電圧Ｖthを補正しても、サンプリングトランジスタ１２５や検知トランジスタ１２３のリーク電流により、表示画像にザラツキが生じてしまう。
ところで、リーク電流によるザラツキは検知トランジスタ１２３やサンプリングトランジスタ１２５によるものが大きい。何故ならば、検知トランジスタ１２３やサンプリングトランジスタ１２５からは保持容量１２０（画素容量）と有機ＥＬ素子１２７の寄生容量Ｃelが直列で見えるため、合成容量は保持容量１２０の容量値Ｃｓよりも小さい。それに対して、検知トランジスタ１２４からは、保持容量１２０と寄生容量Ｃelが並列で見えるので、合成容量は保持容量１２０の容量値Ｃｓよりも大きくなり、検知トランジスタ１２４の方が検知トランジスタ１２３やサンプリングトランジスタ１２５よりもリーク電流に対するマージンが広いということになる。
そこで、第２実施形態では、検知トランジスタ１２３やサンプリングトランジスタ１２５のリーク電流をより少なくするべく、第１実施形態と同様に、検知トランジスタ１２３やサンプリングトランジスタ１２５をＬＤＤ構造にするとともに、それぞれのドレイン端Ｄ側（保持容量１２０側）のＬＤＤ長を駆動トランジスタ１２１のＬＤＤ長よりも長く設定する。
この際には、何れか一方のみに適用したのでは、適用していないトランジスタによるリーク電流による影響が無視できないことになるので、保持容量１２０の保持電圧の影響を与える全てのスイッチングトランジスタ（つまり検知トランジスタ１２３とサンプリングトランジスタ１２５の双方）に前述の仕組みを適用する必要がある。
こうすることで、第２実施形態の画素回路Ｐにおいても、検知トランジスタ１２３やサンプリングトランジスタ１２５のリーク電流を低減させることができる。その結果、検知トランジスタ１２３やサンプリングトランジスタ１２５のリーク電流によって保持容量１２０に保持されている電圧のバラツキを少なくすることが可能となり、検知トランジスタ１２３やサンプリングトランジスタ１２５のリーク電流による画質バラツキを抑えることが可能となる。第２実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
たとえば、第１実施形態では、駆動トランジスタ１２１と直列に１フィールド期間に占める有機ＥＬ素子１２７の発光時間を制御するための発光制御トランジスタ１２２を備えた構成で説明したが、先にも述べたことから推測されるように、画素回路Ｐとしては、当該発光制御トランジスタ１２２を備えていることは必須ではない。
また、第１実施形態では、サンプリングトランジスタ１２５としてアクティブＨの駆動パルスが供給されるｎチャネル型を使用したが、アクティブＬの駆動パルスが供給されるｐチャネル型を使用してもよい。この場合にも、上記実施形態で説明したと同様に、ｐチャネル型のサンプリングトランジスタ１２５をＬＤＤ構造とし、そのサンプリングトランジスタのＬＤＤ長を、駆動トランジスタ１２１のＬＤＤ長よりも長く設定すればよい。
また、駆動トランジスタ１２１の制御入力端子側に接続されるスイッチングトランジスタの例として、駆動トランジスタ１２１の制御入力端子（ゲート端Ｇ）に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタ１２５や、駆動トランジスタ１２１の閾値電圧Ｖthのバラツキを補正（キャンセル）する閾値電圧キャンセル回路１４０を設ける場合において使用される、駆動トランジスタ１２１のゲート端Ｇ側において駆動トランジスタ１２１の閾値電圧Ｖthを選択的に検知するための検知トランジスタ１２３を例に説明したが、本願発明の適用対象はこれらに限らない。
駆動トランジスタ１２１のゲート端側に設けられる回路構成としては前述の第１実施形態や第２実施形態の構成に限るものではなく、駆動トランジスタ１２１のゲート端側に接続されるスイッチングトランジスタであって、そのリーク電流が保持容量１２０の保持電圧に影響を与え得るもの全てに、前述の仕組みを同様に適用することができるのである。
その際には、第２実施形態にて検知トランジスタ１２３とサンプリングトランジスタ１２５の双方についてＬＤＤ長に関する仕組みを適用したのと同じように、リーク電流が保持容量１２０の保持電圧に影響を与え得る全てのスイッチングトランジスタに関して適用する必要がある。さもないと、適用していないトランジスタによるリーク電流による影響が無視できないからである。
また、画素の表示素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いた表示装置全般に適用可能である。
表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。 図１に示した有機ＥＬ表示装置を構成する画素回路の第１実施形態を示す図である。 一般的な有機ＥＬ素子の電流−電圧特性の経時変化を示すグラフである。 駆動トランジスタと、サンプリングトランジスタおよび検知トランジスタの構造例の違いを説明する図である。 駆動トランジスタおよびサンプリングトランジスタの電流−電圧特性を示す図である。 図１に示した有機ＥＬ表示装置を構成する画素回路の第２実施形態を示す図である。 図６に示す第２実施形態の画素回路に対する比較例を示す図である。 第２実施形態の画素回路の動作概要を示すタイミングチャートである。 タイミングＴ２１以前の等価回路図と動作説明図である。 タイミングＴ２１〜Ｔ２２の等価回路図と動作説明図である。 タイミングＴ２２〜Ｔ２３の等価回路図と動作説明図である。 閾値補正期間の駆動トランジスタの動作特性を示す図である。 タイミングＴ２５〜Ｔ２６の等価回路図と動作説明図である。 タイミングＴ２７以降の等価回路図と動作説明図である。
符号の説明
Ｐ…画素回路、１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DS…駆動走査線、１０６…水平駆動部、１０６HS…信号線、１１４…閾値キャンセル走査部、１１４AZ…閾値キャンセル走査線、１１５…閾値キャンセル走査部、１１５AZ…閾値キャンセル走査線、１２０…保持容量（画素容量）、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２３，１２４…検知トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、１３０…ブートストラップ回路（駆動信号一定化回路）、１４０…閾値電圧キャンセル回路（駆動信号一定化回路）

Claims (4)

  1. 駆動信号に基づいて発光する電気光学素子と、
    前記電気光学素子に駆動信号を供給する駆動トランジスタと、
    前記駆動トランジスタの制御入力端子に接続された画素容量と、
    前記駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタと、
    前記駆動信号を一定に維持する駆動信号一定化回路とを備え、
    前記駆動トランジスタおよび前記スイッチングトランジスタは、ＬＤＤ構造をなしており、
    前記スイッチングトランジスタのＬＤＤ長が、前記駆動トランジスタのＬＤＤ長よりも長く設定されている
    ことを特徴とする画素回路。
  2. 前記スイッチングトランジスタとして、前記駆動トランジスタの制御入力端子に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタを有する
    ことを特徴とする請求項１に記載の画素回路。
  3. 前記スイッチングトランジスタとして、前記駆動トランジスタの閾値電圧を選択的に検知するための検知トランジスタを有する
    ことを特徴とする請求項２に記載の画素回路。
  4. 駆動信号に基づいて発光する電気光学素子と、前記電気光学素子に駆動信号を供給する駆動トランジスタと、前記駆動トランジスタの制御入力端子に接続された画素容量と、前記駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタと、前記駆動信号を一定に維持する駆動信号一定化回路とを備え、前記駆動トランジスタおよび前記スイッチングトランジスタはＬＤＤ構造をなしており、前記スイッチングトランジスタのＬＤＤ長が、前記駆動トランジスタのＬＤＤ長よりも長く設定されている画素回路が行列状に配置されている画素アレイ部と、
    それぞれの前記画素回路の前記駆動トランジスタの制御入力端子に選択的に輝度情報に応じた信号を供給する書込走査部と
    を備えたことを特徴とする表示装置。
JP2007124261A 2007-05-09 2007-05-09 画素回路および表示装置 Pending JP2008281671A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007124261A JP2008281671A (ja) 2007-05-09 2007-05-09 画素回路および表示装置
TW097113640A TW200903423A (en) 2007-05-09 2008-04-15 Pixel circuit and display device
US12/081,722 US20080278464A1 (en) 2007-05-09 2008-04-21 Pixel circuit and display device
KR1020080042725A KR20080099800A (ko) 2007-05-09 2008-05-08 화소회로 및 표시장치
CNA2008100991047A CN101303825A (zh) 2007-05-09 2008-05-09 像素电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007124261A JP2008281671A (ja) 2007-05-09 2007-05-09 画素回路および表示装置

Publications (1)

Publication Number Publication Date
JP2008281671A true JP2008281671A (ja) 2008-11-20

Family

ID=39969094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007124261A Pending JP2008281671A (ja) 2007-05-09 2007-05-09 画素回路および表示装置

Country Status (5)

Country Link
US (1) US20080278464A1 (ja)
JP (1) JP2008281671A (ja)
KR (1) KR20080099800A (ja)
CN (1) CN101303825A (ja)
TW (1) TW200903423A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205630A (ja) * 2010-03-02 2011-10-13 Semiconductor Energy Lab Co Ltd パルス信号出力回路およびシフトレジスタ
JP2020071323A (ja) * 2018-10-30 2020-05-07 キヤノン株式会社 表示装置および電子機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619008B2 (en) * 2009-02-13 2013-12-31 Global Oled Technology Llc Dividing pixels between chiplets in display device
JP2011039207A (ja) * 2009-08-07 2011-02-24 Hitachi Displays Ltd 表示装置及びその駆動方法
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
JP2014038168A (ja) * 2012-08-14 2014-02-27 Samsung Display Co Ltd 表示装置、電子機器、駆動方法および駆動回路
JP2014109703A (ja) * 2012-12-03 2014-06-12 Samsung Display Co Ltd 表示装置および駆動方法
DE102015219490A1 (de) * 2015-10-08 2017-04-13 BSH Hausgeräte GmbH Matrixschaltung für eine Anzeigevorrichtung eines Haushaltsgerätes, Anzeigevorrichtung sowie Haushaltsgerät
WO2017221584A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 表示装置及び電子機器
KR102450894B1 (ko) * 2017-11-10 2022-10-05 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법
CN108766360B (zh) * 2018-05-23 2020-04-10 京东方科技集团股份有限公司 显示面板的驱动方法和显示装置
CN108877655A (zh) * 2018-07-03 2018-11-23 深圳吉迪思电子科技有限公司 一种像素电路、显示屏及电子设备
KR20200129242A (ko) 2019-05-07 2020-11-18 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN110517641B (zh) * 2019-08-30 2021-05-14 京东方科技集团股份有限公司 像素电路、参数检测方法、显示面板和显示装置
CN110751927B (zh) * 2019-10-31 2021-10-26 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法、显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013811A1 (en) * 1996-09-26 1998-04-02 Seiko Epson Corporation Display device
JP2001013893A (ja) * 1999-04-27 2001-01-19 Semiconductor Energy Lab Co Ltd 電子装置及び電気器具
JP2004095671A (ja) * 2002-07-10 2004-03-25 Seiko Epson Corp 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
JP2005345722A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI252602B (en) * 2003-10-09 2006-04-01 Au Optronics Corp Pixel structure of active organic light emitting diode
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP2006317696A (ja) * 2005-05-12 2006-11-24 Sony Corp 画素回路および表示装置、並びに画素回路の制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013811A1 (en) * 1996-09-26 1998-04-02 Seiko Epson Corporation Display device
JP2001013893A (ja) * 1999-04-27 2001-01-19 Semiconductor Energy Lab Co Ltd 電子装置及び電気器具
JP2004095671A (ja) * 2002-07-10 2004-03-25 Seiko Epson Corp 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
JP2005345722A (ja) * 2004-06-02 2005-12-15 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205630A (ja) * 2010-03-02 2011-10-13 Semiconductor Energy Lab Co Ltd パルス信号出力回路およびシフトレジスタ
JP2015119484A (ja) * 2010-03-02 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9396812B2 (en) 2010-03-02 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US10340021B2 (en) 2010-03-02 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US11348653B2 (en) 2010-03-02 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US11942170B2 (en) 2010-03-02 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP2020071323A (ja) * 2018-10-30 2020-05-07 キヤノン株式会社 表示装置および電子機器
US10998392B2 (en) 2018-10-30 2021-05-04 Canon Kabushiki Kaisha Display apparatus and electronic device
JP7117974B2 (ja) 2018-10-30 2022-08-15 キヤノン株式会社 表示装置および電子機器

Also Published As

Publication number Publication date
TW200903423A (en) 2009-01-16
KR20080099800A (ko) 2008-11-13
US20080278464A1 (en) 2008-11-13
CN101303825A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
JP2008281671A (ja) 画素回路および表示装置
US8174466B2 (en) Display device and driving method thereof
US20080225027A1 (en) Pixel circuit, display device, and driving method thereof
TWI436334B (zh) 顯示器裝置
JP4293262B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4508205B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP2007108378A (ja) 表示装置の駆動方法および表示装置
JP2008039875A (ja) 表示装置および表示装置の駆動方法
JP2010008521A (ja) 表示装置
JP2006227237A (ja) 表示装置、表示方法
JP4547605B2 (ja) 表示装置及びその駆動方法
JP2007108380A (ja) 表示装置および表示装置の駆動方法
JP2008026466A (ja) 表示装置
JP2006227238A (ja) 表示装置、表示方法
JP2009069552A (ja) 表示装置及び表示装置の駆動方法
JP2008051990A (ja) 表示装置
JP2008287135A (ja) 画素回路および表示装置
JP2008026468A (ja) 画像表示装置
JP4984863B2 (ja) 表示装置とその駆動方法
JP4747528B2 (ja) 画素回路及び表示装置
JP4687026B2 (ja) 表示装置および表示装置の駆動方法
JP5034208B2 (ja) 表示装置および表示装置の駆動方法
JP2009288625A (ja) 電子回路およびパネル
JP2008292619A (ja) 表示装置、表示装置の駆動方法および電子機器
JP4639674B2 (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714