JP2014038168A - 表示装置、電子機器、駆動方法および駆動回路 - Google Patents

Abstract

【課題】１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現すること。
【解決手段】本発明の表示装置は、画素回路と駆動回路とを有する。画素回路は、第１のトランジスタおよびゲート端子に接続された容量素子を有する定電流回路と、第２のトランジスタを有するスイッチ回路とを有している。駆動回路は、発光ダイオードを非発光状態としつつ発光ダイオードのアノードと第１の電源線とを導通させ、アノードと第１の電源線とを非導通の状態に切り替えてから第１のトランジスタのゲート端子とアノードとを導通させ、第１のトランジスタのゲート端子と第１の電源線とを導通させて、第１のトランジスタのゲート端子に供給電流の量に対応する電圧を設定し、設定の後に発光ダイオードが発光可能な状態とし、発光ダイオードを発光させるように駆動する。
【選択図】図５

Description

本発明は、電流により発光する発光ダイオードを用いた表示装置を駆動する技術に関する。

近年、有機ＥＬ（Organic Electroluminescence）など、供給される電流に応じた強度で発光する発光ダイオードを用いた表示装置が開発されている。このような表示装置は、発光ダイオードに供給される電流量を、各画素における駆動トランジスタにより制御して、表示の階調が制御される。そのため、この駆動トランジスタに特性ばらつきがあると、その特性ばらつきが表示に直接現れてしまう。

駆動トランジスタの特性ばらつきの表示への影響を少なくするため、有機ＥＬに流す電流を一定とする定電流回路を設けてトランジスタのＶｔｈ（しきい値）ばらつきを抑えるための技術、いわゆるＶｔｈ補償技術が開発されている。一方で、この技術を用いると、１画素当たりのトランジスタの数が多くなってしまい、高精細化が望めない場合が多かった。そこで、駆動トランジスタの特性ばらつきの表示への影響を少なくしつつ、１画素当たりのトランジスタの数を削減する技術も開発されている（例えば、特許文献１）。

特開２００６−３０９４６号公報

Ｖｔｈ補償処理を含む定電流回路への設定をするときには、コントラスト向上のために発光ダイオードを非発光状態にしておくことが望ましいが、特許文献１に記載された技術では、定電流回路から発光ダイオードに電流が流れこんでしまうためコントラストが低くなってしまう。別途トランジスタを追加して電流の別の経路を形成することで発光ダイオードに流れないようにすることも記載されているが、トランジスタの数が増加してしまうため、高精細化が望めなくなる。また、定電流回路に定電流を設定するときに容量カップリングを用いるため、発光ダイオードへの電流量を設定するときの正確な制御が難しい。

本発明は、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することを目的とする。

本発明の一実施形態によると、供給電流に応じて発光する発光ダイオードを有する画素回路と、前記画素回路を駆動して前記発光ダイオードを発光させる駆動回路とを有し、前記画素回路は、前記発光ダイオードへの供給電流の量を制御する第１のトランジスタおよび前記第１のトランジスタのゲート端子に接続された容量素子を有する定電流回路と、前記供給電流の有無を切り替える第２のトランジスタを有するスイッチ回路とを有し、前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられ、前記駆動回路は、前記発光ダイオードを非発光状態としつつ前記発光ダイオードのアノードと前記第１の電源線とを導通させ、その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、前記設定の後に前記発光ダイオードが発光可能な状態とし、前記第２のトランジスタによる前記供給電流の有無を切り替えて前記発光ダイオードを発光させるように前記画素回路を駆動することを特徴とする表示装置が提供される。

この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

また、別の好ましい態様において、前記容量素子は、前記第１のトランジスタのゲート端子と第１の信号線との間に設けられ、前記定電流回路は、ゲート端子が第２の信号線に接続され、前記第１のトランジスタのゲート端子と前記第１のトランジスタの前記発光ダイオード側の端子との間に設けられた第３のトランジスタをさらに有し、前記スイッチ回路は、データ線と前記第２のトランジスタのゲート端子との間に設けられ、ゲート端子が第３の信号線の接続された第４のトランジスタとをさらに有し、前記駆動回路は、前記第１の電源線、前記第２の電源線、前記第１の信号線、前記第２の信号線、前記第３の信号線および前記データ線の電圧を制御して前記画素回路を駆動してもよい。

この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

また、別の好ましい態様において、前記第２トランジスタは、前記第１トランジスタと前記アノードとの間に接続されていてもよい。

この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

また、別の好ましい態様において、前記駆動回路は、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定するときには、前記第２のトランジスタを非導通状態とされていてもよい。

この表示装置によれば、定電流回路への定電流の設定時間を短くすることができる。

また、別の好ましい態様において、前記第１のトランジスタは、前記第２のトランジスタと前記アノードとの間に接続されていてもよい。

この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

また本発明の一実施形態によると、上記記載の表示装置と、入力される画像データに基づいて前記駆動回路を制御する制御部とを備えることを特徴とする電子機器が提供される。

この電子機器によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

また本発明の一実施形態によると、供給電流に応じて発光する発光ダイオードと、前記発光ダイオードへの供給電流の量を制御する第１のトランジスタおよび前記第１のトランジスタのゲート端子に接続された容量素子を有する定電流回路と、前記供給電流の有無を切り替える第２のトランジスタを有するスイッチ回路とを有し、前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられた画素回路を駆動する駆動方法であって、前記発光ダイオードを非発光状態としつつ前記発光ダイオードのアノードと前記第１の電源線とを導通させ、その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、前記設定の後に前記発光ダイオードが発光可能な状態とし、前記第２のトランジスタによる前記供給電流の有無を切り替えて前記発光ダイオードを発光させることを特徴とする駆動方法が提供される。

この駆動方法によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

また本発明の一実施形態によると、供給電流に応じて発光する発光ダイオードと、前記発光ダイオードへの供給電流の量を制御する第１のトランジスタおよび前記第１のトランジスタのゲート端子に接続された容量素子を有する定電流回路と、前記供給電流の有無を切り替える第２のトランジスタを有するスイッチ回路とを有し、前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられた画素回路を駆動する駆動回路であって、前記発光ダイオードを非発光状態としつつ前記発光ダイオードのアノードと前記第１の電源線とを導通させ、その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、前記設定の後に前記発光ダイオードが発光可能な状態とし、前記第２のトランジスタによる前記供給電流の有無を切り替えて前記発光ダイオードを発光させることを特徴とする駆動回路が提供される。

この駆動回路によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

本発明によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。

本発明の第１実施形態に係る電子機器１の構成を示す概略図である。 本発明の第１実施形態に係る電源線駆動回路４０の構成を示す回路図である。 本発明の第１実施形態に係る画素回路１００の構成を示す回路図である。 本発明の第１実施形態に係る１フレーム期間において各行の画素回路１００が駆動されるタイミングを示す図である。 本発明の第１実施形態に係る定電流設定期間における各信号のタイミングチャートを示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（１））を示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（２））を示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（３））を示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（４））を示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（５））を示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（６））を示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（７））を示す図である。 本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（８））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの構成を示す回路図である。 本発明の第２実施形態に係る定電流設定期間における各信号のタイミングチャートを示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（１））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（２））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（３））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（４））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（５））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（６））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（７））を示す図である。 本発明の第２実施形態に係る画素回路１００Ａの駆動の状態（タイミング（８））を示す図である。

以下、本発明の実施形態に係る電子機器について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。

＜第１実施形態＞
本発明の第１実施形態に係る電子機器について、図面を参照しながら詳細に説明する。

［全体構成］
図１は、本発明の第１実施形態に係る電子機器１の構成を示す概略図である。電子機器１は、スマートフォン、携帯電話、パーソナルコンピュータ、テレビなど、画像を表示する表示部を有する装置である。電子機器１は、表示装置１０、制御部８０および電源９０を有する。表示装置１０は、マトリクス状に配置された画素回路１００を有する。表示装置１０は、各画素回路１００における発光ダイオードを発光させて画像を表示し、上記の表示部を構成する。各画素回路１００は、発光ダイオードＥＬを有する（図３参照）。この例では、発光ダイオードＥＬは、ＯＬＥＤ（Organic Light Emitting Diode）を用いた発光素子であるものとするが、整流性を有する発光素子であれば、ＯＬＥＤに限られない。この発光ダイオードＥＬは容量成分Ｃ２を有する。

なお、図１において、画素回路１００は、マトリクス状に配置されているが、この配置でなくてもよい。以下の説明では、画素回路１００は、ｎ行ｍ列のマトリクス状に配置されるものとする。また、画素回路１００は、１列毎に異なる色の発光ダイオードＥＬが設けられている。この例では、１列目から順に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の順に繰り返し並んでいる。表示装置１０の詳細については後述する。

制御部８０は、ＣＰＵ（Central Processing Unit）、メモリなどを有し、表示装置１０の動作を制御するコントローラである。制御部８０は、走査線駆動回路２０、定電流設定回路３０、電源線駆動回路４０、およびデータ線駆動回路５０を制御する。また、制御部８０は、電子機器１の表示部に表示させる画像を示す画像データが入力され、入力された画像データに基づいて各画素回路１００における階調を決定し、決定した階調に応じたデータ電圧を画素回路１００に供給することにより各画素回路１００の発光ダイオードＥＬを発光させるように制御する。

電源９０は、表示装置１０および制御部８０など、電子機器１の各部へ電力を供給する。表示装置１０における各画素回路１００の発光ダイオードＥＬは、この電源９０に接続された電源線ＧＬ１（第１の電源線）と電源線ＧＬ２（第２の電源線）を介して電流が供給される（図３参照）。

［表示装置１０の構成］
表示装置１０は、上述した画素回路１００、走査線駆動回路２０、定電流設定回路３０、電源線駆動回路４０、およびデータ線駆動回路５０を有する。なお、走査線駆動回路２０、定電流設定回路３０、電源線駆動回路４０、およびデータ線駆動回路５０は、画素回路１００を駆動するための駆動回路である。

走査線駆動回路２０は、各行の画素回路１００に対応して設けられた走査線ＳＬ（第３の信号線）に走査信号ＳＣＡＮを供給する。走査線駆動回路２０は、走査信号ＳＣＡＮにより、データ電圧を書き込む画素回路１００の行を選択する。この例では、１行目、２行目、・・・ｎ行目という順で、順次排他的に選択される。定電流設定期間（詳細は後述する）においては、走査線駆動回路２０は、全ての行の画素回路１００に共通の電圧の走査信号ＳＣＡＮを供給する。

定電流設定回路３０は、各行の画素回路１００に対応して設けられた信号線ＣＬ（第１の信号線）に制御信号ＧＣを供給する。また、定電流設定回路３０は、各行の画素回路１００に対応して設けられた信号線ＩＬ（第２の信号線）に制御信号ＧＩを供給する。制御信号ＧＣおよび制御信号ＧＩは、定電流設定期間において画素回路１００の駆動に用いられ、定電流設定期間以外においては一定の電圧が保たれる。ここで、定電流設定期間において、定電流設定回路３０は、全ての行の画素回路１００に共通の電圧の制御信号ＧＣを供給し、また、全ての行の画素回路１００に共通の電圧の制御信号ＧＩを供給する。

データ線駆動回路５０は、各列の画素回路１００に対応して設けられたデータ線ＤＬにデータ信号ＤＡＴＡを供給する。データ信号ＤＡＴＡは、画素回路１００の発光ダイオードＥＬを発光させる期間を指定する信号であり、発光ダイオードＥＬを発光させるためのデータ電圧と非発光とするためのデータ電圧とが、制御部８０に入力された画像データに基づいて切り替えられる信号である。ここで、定電流設定期間においては、データ線駆動回路５０は、全ての行の画素回路１００に共通の電圧のデータ信号ＤＡＴＡを供給する。

電源線駆動回路４０は、各列の画素回路１００に対応して設けられた電源線ＧＬ１に電源信号ＥＬＶＤＤを供給する。電源信号ＥＬＶＤＤは、画素回路１００の発光ダイオードＥＬを発光させるための電流を供給する信号であり、定電流設定期間においては電流供給の正側の電圧ＶＨ、電流供給の負側の電圧ＶＬ、および定電流設定電圧Ｖｏｎが切り替えられる信号である。この例では、定電流設定電圧Ｖｏｎは発光ダイオードの発光色（ＲＧＢ）毎に異なる値として設定されている。

ここでは、Ｒに対応する画素回路１００には定電流設定電圧Ｖｏｎ（Ｒ）、Ｇに対応する画素回路１００には定電流設定電圧Ｖｏｎ（Ｇ）、Ｂに対応する画素回路１００には定電流設定電圧Ｖｏｎ（Ｂ）が供給される。発光ダイオードの発光色による定電流設定電圧は、発光ダイオードの色毎の発光特性および画像の表示設定（色温度等）に応じて決められている。なお、定電流設定期間以外においては、電源信号ＥＬＶＤＤは、電圧ＶＨに固定される。また、発光ダイオードの色が１つ（モノクロ）であれば、共通の定電流設定電圧Ｖｏｎとすればよい。

また、電源線駆動回路４０は、電源線ＧＬ２（図３参照）に電源信号ＥＬＶＳＳを供給する。電源信号ＥＬＶＳＳは、定電流設定期間においては電流供給の正側の電圧ＶＨまたは電流供給の負側の電圧ＶＬに切り替えられ、定電流設定期間以外においては、電圧ＶＬに固定される。

図２は、本発明の第１実施形態に係る電源線駆動回路４０の構成を示す回路図である。電源線駆動回路４０は、ｐ型のＴＦＴ（Thin Film Transistor）を用いて図２に示すように構成されている。以下、トランジスタといった場合には、特に明示のない限りｐ型のＴＦＴを示すものとする。

電源線ＧＬ（Ｒ）は、Ｒに対応する画素回路１００の列に電源信号ＥＬＶＤＤを供給する線である。電源線ＧＬ（Ｇ）は、Ｇに対応する画素回路１００の列に電源信号ＥＬＶＤＤを供給する線である。電源線ＧＬ（Ｂ）は、Ｂに対応する画素回路１００の列に電源信号ＥＬＶＤＤを供給する線である。また、信号線Ｓ１に接続されたトランジスタが導通状態（オン状態）になる場合には、信号線Ｓ２に接続されたトランジスタは非導通状態（オフ状態）となる。一方、信号線Ｓ２に接続されたトランジスタが導通状態になる場合には、信号線Ｓ１に接続されたトランジスタは非導通状態となる。信号線Ｓ１、Ｓ２の電圧は、制御部８０の制御によって制御される。

そのため、信号線Ｓ２に接続されたトランジスタのみが導通状態になる場合には、電源線ＧＬ（Ｒ）、ＧＬ（Ｇ）、ＧＬ（Ｂ）に供給される電源信号ＥＬＶＤＤは、全て電圧ＶＨ、または全て電圧ＶＬのいずれかとなる。いずれにするかは、制御部８０によって制御される。

一方、信号線Ｓ１に接続されたトランジスタが導通状態になる場合には、電源線ＧＬ（Ｒ）に供給される電源信号ＥＬＶＤＤは定電流設定電圧Ｖｏｎ（Ｒ）となり、電源線ＧＬ（Ｇ）に供給される電源信号ＥＬＶＤＤは定電流設定電圧Ｖｏｎ（Ｇ）となり、電源線ＧＬ（Ｂ）に供給される電源信号ＥＬＶＤＤは定電流設定電圧Ｖｏｎ（Ｂ）となる。以上が、表示装置１０の構成についての説明である。

［画素回路１００の構成］
図３は、本発明の第１実施形態に係る画素回路１００の構成を示す回路図である。画素回路１００は、定電流回路２００、スイッチ回路３００、および容量成分Ｃ２をもつ発光ダイオードＥＬを有している。発光ダイオードＥＬはカソードが電源線ＧＬ２に接続され、電源信号ＥＬＶＳＳが入力される。発光ダイオードＥＬのアノードと電源線ＧＬ１との間には、定電流回路２００とスイッチ回路３００とが直列に接続されている。この例では、定電流回路２００と発光ダイオードＥＬのアノードとの間にスイッチ回路３００が設けられている。

定電流回路２００は、２つのトランジスタＭ１、Ｍ３および容量素子Ｃ１を有している。容量素子Ｃ１は、容量成分Ｃ２と、ほぼ同じ（望ましくは１／１０〜１０倍）程度の容量を有している。スイッチ回路３００は、２つのトランジスタＭ２、Ｍ４および容量素子Ｃｓを有している。このように、画素回路１００は、４つのトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４を有している。

トランジスタＭ１（第１のトランジスタ）は、ゲート端子の電圧に応じて設定された電流量に制御する定電流源となるトランジスタである。トランジスタＭ１は、ソースドレイン端子の一端が電源線ＧＬ１に接続され、電源信号ＥＬＶＤＤが入力される。他端がトランジスタＭ２のソースドレイン端子の一端と接続されている。この接続された部分をノードＮという。

容量素子Ｃ１は、一方の電極が信号線ＣＬに接続され、制御信号ＧＣが入力される。他方の電極は、トランジスタＭ１のゲート端子に接続されている。この接続された部分をノードＧといい、印加される電圧をゲート電圧Ｖｇという。容量素子Ｃ１は、ゲート電圧Ｖｇを保持する。

トランジスタＭ３（第３のトランジスタ）は、ノードＧとノードＮとを導通状態または非導通状態として、ゲート電圧Ｖｇを制御するためのトランジスタである。トランジスタＭ３は、ソースドレイン端子の一端がノードＮに接続され、他端がノードＧに接続されている。トランジスタＭ３のゲート端子は、信号線ＩＬに接続され、制御信号ＧＩが入力される。

トランジスタＭ２（第２のトランジスタ）は、ゲート端子の電圧に応じて発光ダイオードＥＬへの電流の供給の有無を切り替えるトランジスタである。トランジスタＭ２は、ソースドレイン端子の一端がノードＮに接続され、他端が発光ダイオードＥＬのアノードに接続されている。トランジスタＭ２のゲート端子は、トランジスタＭ４（第４のトランジスタ）のソースドレイン端子の一端と接続されている。この接続された部分をノードＤという。

トランジスタＭ４は、データ線ＤＬからデータ信号ＤＡＴＡを取り込むタイミングを制御するトランジスタである。トランジスタＭ４は、ソースドレイン端子の一端がノードＤと接続されている。トランジスタＭ４のソースドレイン端子の他端は、データ線ＤＬに接続され、データ線ＤＬからデータ信号ＤＡＴＡが入力される。トランジスタＭ４のゲート端子は、走査線ＳＬに接続され、走査信号ＳＣＡＮが入力される。なお、容量素子Ｃｓは、ノードＤにおけるデータ電圧の保持するための補助容量であり、一方の電極がノードＤに接続され、他方の電極が所定電圧（例えば接地電圧）に固定された配線に接続されている。容量措置Ｃｓは保持容量であるため、トランジスタのリーク電流の程度、ノイズの大きさなどの設計の条件によっては、容量素子Ｃｓは、存在しなくてもよい。以上が、画素回路１００の構成についての説明である。

［動作］
図４は、本発明の第１実施形態に係る１フレーム期間において各行の画素回路１００が駆動されるタイミングを示す図である。１フレーム期間は、消灯期間と複数のサブフレーム期間とから構成される。この例では、それぞれ長さの異なる４つサブフレーム期間（ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４）が設けられ、このサブフレーム期間を単位として発光ダイオードＥＬの発光、非発光が制御される。以下、このような発光制御をＰＷＭ（Pulse Width Modulation）発光制御という。サブフレーム期間の数は、より多くてもよいし、少なくてもよい。また、各サブフレーム期間は、バイナリーコードで重み付けされた比率とすればよいが、この比率以外であってもよい。

図４に示す斜めの線として示したデータ書き込みタイミングは、走査信号ＳＣＡＮによって１行目からｎ行目まで所定の順番に選択される画素回路１００の行を時系列に示している。このタイミングにおいて各行の画素回路１００において、ノードＤに各列のデータ線ＤＬからデータ電圧が取り込まれて、発光ダイオードＥＬの発光または非発光が切り替えられる。

消灯期間は、発光ダイオードＥＬが非発光の状態に制御されている。この消灯期間の一部に、上述した定電流設定期間ＳＰが設けられている。この定電流設定期間ＳＰは、全ての画素回路１００の発光ダイオードＥＬが非発光の状態になった後、かつ次のサブフレーム期間のうち最初の画素回路１００（図４の例では１行目の画素回路１００）のサブフレーム期間が開始する前までの期間として決められている。図４に示すように消灯期間およびサブフレーム期間は、画素回路１００の行によってその期間がずれているが、定電流設定期間ＳＰについては、全ての画素回路１００が同じ期間として決められている。

図５は、本発明の第１実施形態に係る定電流設定期間における各信号のタイミングチャートを示す図である。各信号（電源信号ＥＬＶＤＤ、ＥＬＶＳＳ、走査信号ＳＣＡＮ、データ信号ＤＡＴＡ、制御信号ＧＩ、ＧＣ）は、電圧ＶＨと電圧ＶＬとが切り替えて入力される。ここで、走査信号ＳＣＡＮは、電圧ＶＬではなく、さらに低い電圧の電圧ＶＬ２が用いられる。定電流設定電圧Ｖｏｎに幅が存在するのは、Ｖｏｎ（Ｒ）、Ｖｏｎ（Ｇ）、Ｖｏｎ（Ｂ）に違いがあることによる。以下、これらの違いを区別せず説明する場合には、Ｖｏｎとして説明する。なお、各信号の電圧ＶＨおよび電圧ＶＬは、この例ではそれぞれ他の信号と同じ電圧であることとするが、後述する説明の動作が実現できる範囲であれば、信号により異なっていてもよい。

続いて、図５下部に記載した各タイミング（１）〜（８）に沿って、画素回路１００の動作を図６〜図１３を用いて、順に説明する。

図６〜図１３は、本発明の第１実施形態に係る画素回路１００の駆動の状態を示す図であり、それぞれタイミング（１）〜（８）の状態を示している。まず、タイミング（１）（図６参照）においては、トランジスタＭ２が非導通状態であるため、発光ダイオードＥＬには、電流が流れない。ここで、トランジスタＭ２が導通状態になっても、ＥＬＶＤＤとＥＬＶＳＳとの電圧関係により発光ダイオードＥＬに電流が流れない状態（非発光状態）であるときには、図６においては破線で示している。これは、図７以降の図でも同様である。

トランジスタＭ１は、前のフレームの状態を継続しているため導通状態になっている。一方、トランジスタＭ２、Ｍ３、Ｍ４については、ゲート端子がＶＨであるため、非導通状態になっている。ここで、トランジスタが非導通状態であるときには、図６においては破線で示している。これは、図７以降の図でも同様である。

続いて、タイミング（２）（図７参照）においては、ＥＬＶＤＤがＶＬとなり、ＥＬＶＳＳよりも低い電圧となるため、発光ダイオードＥＬには、逆電圧が印加された状態となり電流が流れず発光しない。なお、ＥＬＶＤＤとＥＬＶＳＳとは、発光ダイオードＥＬが非発光状態となる電圧関係であればよい。一方、ＧＣがＶＬに下がることによる容量カップリングでＶｇが低くなるため、ＥＬＶＤＤがＶＬになってもトランジスタＭ１は導通状態を保つ。

また、ＳＣＡＮがＶＬ２に下がることによりトランジスタＭ４が導通状態となりノードＤの電圧にＤＡＴＡの電圧ＶＬが取り込まれる。したがって、トランジスタＭ２が導通状態となる。これにより、容量成分Ｃ２におけるノードＮ側が電源線ＧＬ１と接続されて電荷が移動し、ノードＮの電圧が下がる。

続いて、タイミング（３）（図８参照）においては、ＧＣがＶＨに上がることによる容量カップリングでＶｇが高くなるため、トランジスタＭ１は非導通状態となる。

続いて、タイミング（４）（図９参照）においては、ＧＩがＶＬに下がることにより、トランジスタＭ３は導通状態となる。これにより容量素子Ｃ１のノードＧ側と容量成分Ｃ２のノードＮ側が接続されて電荷が移動し、Ｖｇ（ノードＧの電圧）が下がる。この時点では、ノードＮの電圧はＶｇと同等であるため、トランジスタＭ１は非導通状態を保つ。定電流設定期間ＳＰにおいて、このようにＶｇを一旦下げる処理を初期化処理という。

発光ダイオードＥＬの容量成分Ｃ２を利用して初期化処理を実現しているため、タイミング（２）〜（４）までは、トランジスタＭ２は導通状態である必要がある。一方、タイミング（２）のようにトランジスタＭ１、Ｍ２が同時に導通状態になっても、ＥＬＶＤＤとＥＬＶＳＳとの電圧関係により発光ダイオードＥＬは非発光状態が保たれる。

続いて、タイミング（５）（図１０参照）においては、ＤＡＴＡがＶＨに上がり、ノードＤの電圧はＶＨとなる。そのため、トランジスタＭ２が非導通状態となる。その後、ＳＣＡＮがＶＨとなりトランジスタＭ４が非導通状態となる。なお、定電流設定期間ＳＰにおいては、ＳＣＡＮはＶＬ２を維持した状態としてもよい。

続いて、タイミング（６）（図１１参照）においては、ＥＬＶＤＤがＶｏｎに上がることにより、トランジスタＭ１が導通状態となる。このとき、上述した初期化処理により、Ｖｇの電圧が低くなっているため、確実にトランジスタＭ１を導通状態にすることができる。

これにより、容量素子Ｃ１におけるノードＧ側が電源線ＧＬ１と接続されて電荷が移動し、Ｖｇは、Ｖｏｎ−｜Ｖｔｈ｜まで上がる。このとき、発光ダイオードＥＬの発光色に応じて、ＥＬＶＤＤはＶｏｎ（Ｒ）、Ｖｏｎ（Ｇ）、Ｖｏｎ（Ｂ）のいずれかとなるため、Ｖｇも異なった値となる。

続いて、タイミング（７）（図１２参照）においては、ＧＩがＶＨに上がることにより、トランジスタＭ３は非導通状態となり、トランジスタＭ１のＶｔｈに応じた電圧にＶｇが設定される。このようにトランジスタＭ１のＶｔｈに応じたＶｇが設定されることをＶｔｈ補償処理という。

続いて、タイミング（８）（図１３参照）においては、ＥＬＶＤＤがＶＨに上がり、ＥＬＶＳＳがＶＬに下がる。これにより、発光ダイオードＥＬは、トランジスタＭ２が導通状態となったときに発光する状態になる。また、トランジスタＭ１は、設定されたＶｇに応じた定電流を流す定電流源として動作する。このとき、ＶｇはＶｔｈ補償処理により設定されているため、複数の画素回路１００におけるトランジスタＭ１のＶｔｈばらつきがあっても、同色の発光をする発光ダイオードＥＬには、同じ電流量が供給されることになる。

図１３に示すタイミング（８）の状態で定電流設定期間ＳＰが終了し、サブフレーム期間では、走査信号ＳＣＡＮによって選択された画素回路１００（走査信号ＳＣＡＮがＶＬ２になっている画素回路１００）において、ノードＤには、データ信号ＤＡＴＡが取り込まれて電圧ＶＨまたは電圧ＶＬが保持される。これによりトランジスタＭ２が導通状態または非導通状態に切り替えられ、各サブフレーム期間の発光ダイオードＥＬの発光、非発光が切り替えられ、ＰＷＭ発光制御が実現される。そして、続く消灯期間においては、ノードＤは電圧ＶＨが保持されて、発光ダイオードＥＬが非発光状態になる。

上述のように、本願の第１実施形態に係る画素回路１００を駆動することにより、ＰＷＭ発光制御において、１つの画素回路１００当たり、少なくとも４つのトランジスタがあれば、各画素回路１００の発光ダイオードＥＬの発光強度のばらつきを抑えることができる。また、本願では、容量カップリングによるＶｇの設定をしないため、従来技術よりも精度の高い定電流の設定が可能である。

また、本願では、少ないトランジスタの数を維持したまま、コントラストを向上させることができる。一方で、従来技術では、コントラストを向上させるためにはトランジスタ数の増加が必要であり、トランジスタ数を維持すればコントラストが低下する。したがって、本願では、従来技術に比べて表示部の高精細化を容易に実現することができる。

＜第２実施形態＞
第１実施形態では、画素回路１００は、定電流回路２００は電源線ＧＬ１に接続され、スイッチ回路３００は発光ダイオードＥＬのアノードと定電流回路２００との間に設けられていた。一方、第２実施形態では、第１実施形態とは画素回路１００を構成する各構成の接続関係が異なっている。

［画素回路１００Ａの構成］
図１４は、本発明の第２実施形態に係る画素回路１００Ａの構成を示す回路図である。定電流回路２００Ａは、第１実施形態における定電流回路２００と同様の構成であるが、トランジスタＭ１と他の構成との接続関係が異なっている。トランジスタＭ１は、ソースドレイン端子の一端がトランジスタＭ２のソースドレイン端子の一端と接続され、他端が発光ダイオードＥＬのアノードに接続されている。第２実施形態では、ノードＮは、トランジスタＭ１と発光ダイオードＥＬとが接続されている部分を示す。

スイッチ回路３００Ａは、第１実施形態におけるスイッチ回路３００と同様の構成であるが、トランジスタＭ２と他の構成との接続関係が異なり、また、容量素子Ｃｓが接続されている部分が異なっている。トランジスタＭ２は、ソースドレイン端子の一端が電源線ＧＬ１に接続され、他端がトランジスタＭ１に接続されている。また、容量素子Ｃｓは、一方の電極がノードＤに接続され、他方の電極が電源線ＧＬ１に接続されている。

［動作］
図１５は、本発明の第２実施形態に係る定電流設定期間における各信号のタイミングチャートを示す図である。図１５に示すタイミングチャートは、第１実施形態において説明したタイミングチャートと電圧が切り替えられるタイミングが一部異なっている。そのため、画素回路１００Ａの動作については、図１６〜図２３を用いて説明する。

図１６〜図２３は、本発明の第１実施形態に係る画素回路１００Ａの駆動の状態を示す図であり、それぞれタイミング（１）〜（８）の状態を示している。まず、タイミング（１）（図１６参照）においては、トランジスタＭ２が非導通状態であるため、発光ダイオードＥＬには、電流が流れない。トランジスタＭ１は、前のフレームの状態を継続しているため導通状態になっている。一方、トランジスタＭ２、Ｍ３、Ｍ４については、ゲート端子がＶＨであるため、非導通状態になっている。

続いて、タイミング（２）（図１７参照）においては、ＥＬＶＤＤがＶＬとなり、ＥＬＶＳＳよりも低い電圧となるため、発光ダイオードＥＬには、逆電圧が印加された状態となり電流が流れず発光しない。なお、ＥＬＶＤＤとＥＬＶＳＳとは、発光ダイオードＥＬが非発光状態となる電圧関係であればよい。一方、ＧＣがＶＬに下がることによる容量カップリングでＶｇが低くなるため、ＥＬＶＤＤがＶＬになってもトランジスタＭ１は導通状態を保つ。

また、ＳＣＡＮがＶＬ２に下がることによりトランジスタＭ４が導通状態となりノードＤの電圧にＤＡＴＡの電圧ＶＬが取り込まれる。したがって、トランジスタＭ２が導通状態となる。これにより、容量成分Ｃ２におけるノードＮ側が電源線ＧＬ１と接続されて電荷が移動し、ノードＮの電圧が下がる。

このとき、トランジスタＭ１、Ｍ２が同時に導通状態になっても、ＥＬＶＤＤとＥＬＶＳＳとの電圧関係により発光ダイオードＥＬは非発光状態が保たれる。

続いて、タイミング（３）（図１８参照）においては、ＧＣがＶＨに上がることによる容量カップリングでＶｇが高くなるため、トランジスタＭ１は非導通状態となる。

続いて、タイミング（４）（図１９参照）においては、ＧＩがＶＬに下がることにより、トランジスタＭ３は導通状態となる。これにより容量素子Ｃ１のノードＧ側と容量成分Ｃ２のノードＮ側が接続されて電荷が移動し、Ｖｇ（ノードＧの電圧）が下がる（初期化処理）。この時点では、ノードＮの電圧はＶｇと同等であるため、トランジスタＭ１は非導通状態を保つ。

続いて、タイミング（５）（図２０参照）においては、ＥＬＶＤＤがＶｏｎに上がることにより、トランジスタＭ１が導通状態となる。このとき、上述したタイミング（４）（図１９参照）の初期化処理により、Ｖｇの電圧が低くなっているため、確実にトランジスタＭ１を導通状態にすることができる。

これにより、容量素子Ｃ１におけるノードＧ側が電源線ＧＬ１と接続されて電荷が移動し、Ｖｇは、Ｖｏｎ−｜Ｖｔｈ｜まで上がる。このとき、発光ダイオードＥＬの発光色に応じて、ＥＬＶＤＤはＶｏｎ（Ｒ）、Ｖｏｎ（Ｇ）、Ｖｏｎ（Ｂ）のいずれかとなるため、Ｖｇも異なった値となる。

続いて、タイミング（６）（図２１参照）においては、ＧＩがＶＨに上がることにより、トランジスタＭ３は非導通状態となり、トランジスタＭ１のＶｔｈに応じた電圧にＶｇが設定される。

なお、タイミング（５）、（６）において、トランジスタＭ１、Ｍ２が同時に導通状態になるため、容量成分Ｃ２におけるノードＮ側（発光ダイオードＥＬのアノード）が電源線ＧＬ１と接続されて電荷が移動するが、ＥＬＶＤＤとＥＬＶＳＳとの電圧関係により発光ダイオードＥＬは非発光状態が保たれる。

続いて、タイミング（７）（図２２参照）においては、ＥＬＶＤＤがＶＨに上がり、また、ＤＡＴＡがＶＨに上がり、ノードＤの電圧はＶＨとなる。そのため、トランジスタＭ２が非導通状態となる。

続いて、タイミング（８）（図２３参照）においては、ＳＣＡＮがＶＨとなりトランジスタＭ４が非導通状態となる。なお、定電流設定期間ＳＰにおいては、ＳＣＡＮはＶＬ２を維持した状態としてもよい。

また、ＥＬＶＳＳがＶＬに下がる。これにより、発光ダイオードＥＬは、トランジスタＭ２が導通状態となったときに発光する状態になる。また、トランジスタＭ１は、設定されたＶｇに応じた定電流を流す定電流源として動作する。このとき、ＶｇはＶｔｈ補償処理により設定されているため、複数の画素回路１００におけるトランジスタＭ１のＶｔｈばらつきがあっても、同色の発光をする発光ダイオードＥＬには、同じ電流量が供給されることになる。

図２３に示すタイミング（８）の状態で定電流設定期間ＳＰが終了し、サブフレーム期間では、走査信号ＳＣＡＮによって選択された画素回路１００Ａ（走査信号ＳＣＡＮがＶＬ２になっている画素回路１００Ａ）において、ノードＤには、データ信号ＤＡＴＡが取り込まれて電圧ＶＨまたは電圧ＶＬが保持される。これによりトランジスタＭ２が導通状態または非導通状態に切り替えられ、各サブフレーム期間の発光ダイオードＥＬの発光、非発光が切り替えられ、ＰＷＭ発光制御が実現される。そして、続く消灯期間においては、ノードＤは電圧ＶＨが保持されて、発光ダイオードＥＬが非発光状態になる。このように、本願の第２実施形態に係る画素回路１００Ａであっても、上述の動作により、第１実施形態の場合と同様な効果が得られる。

なお、第２実施形態においては、Ｖｔｈ補償処理においてもトランジスタＭ２を導通状態にしておく必要がある。一方で、第１実施形態よりも、ＰＷＭ発光制御におけるデータ信号ＤＡＴＡの電圧振幅を少なくして、消費電力を低減することができる。これは、ＰＷＭ発光制御において、第１実施形態ではトランジスタＭ２のソース端子側のノードＮの電圧が、トランジスタＭ２が導通状態であるか非導通状態であるかにより変化してしまう一方、第２実施形態ではトランジスタＭ２のソース端子が電圧ＶＨに固定された電源線ＧＬ１に接続されているためである。そのため、データ信号ＤＡＴＡにおける電圧ＶＬは、より電圧ＶＨに近づけることができる。

＜変形例１＞
上述した第１実施形態におけるタイミング（６）、または第２実施形態におけるタイミング（５）においては、発光ダイオードＥＬの発光色に応じて、ＥＬＶＤＤをＶｏｎ（Ｒ）、Ｖｏｎ（Ｇ）、Ｖｏｎ（Ｂ）のいずれかとすることで、ＰＷＭ発光制御のときの定電流量を発光色毎に異ならせていた。ＰＷＭ発光制御のときの定電流量を発光色毎に異ならせる方法は、別の方法であってもよい。

変形例１における方法では、第１実施形態におけるタイミング（６）、または第２実施形態におけるタイミング（５）において、発光色にかかわらずＥＬＶＤＤを同一の電圧Ｖｏｎ（Ｃ）とする。そして、ＰＷＭ発光制御のとき（第１、第２実施形態におけるタイミング（８））のＥＬＶＤＤを発光色毎に異ならせればよい。すなわち、第１、第２実施形態におけるＥＬＶＤＤの電圧ＶＨを、発光色毎にＶＨ（Ｒ）、ＶＨ（Ｇ）、ＶＨ（Ｂ）として用いればよい。

＜変形例２＞
上述した第１実施形態におけるタイミング（５）では、ＤＡＴＡをＶＨにしていたが、ＶＬのまま維持してタイミング（８）の前にＶＨにしてもよい。この場合、ＤＡＴＡがＶＬからＶＨになった後に、ＳＣＡＮはＶＬからＶＨに切り替えられるようにすればよい。このようにしても、容量成分Ｃ２のノードＮ側も電源線ＧＬ１に接続されるだけであるから、Ｖｔｈ補償処理は実現可能である。

＜変形例３＞
上述した各構成については、ｐ型トランジスタを用いていたが、ｎ型トランジスタを用いてもよいし、ｎ型トランジスタとｐ型トランジスタとを用いてもよい。いずれの場合であっても、上記回路をそのまま適用することはできないが、本発明の駆動回路および駆動方法を実現可能な回路に修正して用いればよい。

１…電子機器、１０…表示装置、２０…走査線駆動回路、３０…定電流設定回路、４０…電源線駆動回路、５０…データ線駆動回路、８０…制御部、９０…電源、１００１００Ａ…画素回路、２００，２００Ａ…定電流回路、３００，３００Ａ…スイッチ回路

Claims (8)

1. 供給電流に応じて発光する発光ダイオードを有する画素回路と、
   前記画素回路を駆動して前記発光ダイオードを発光させる駆動回路と
   を有し、
   前記画素回路は、
   前記発光ダイオードへの供給電流の量を制御する第１のトランジスタおよび前記第１のトランジスタのゲート端子に接続された容量素子を有する定電流回路と、
   前記供給電流の有無を切り替える第２のトランジスタを有するスイッチ回路とを有し、
   前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられ、
   前記駆動回路は、
   前記発光ダイオードを非発光状態としつつ前記発光ダイオードのアノードと前記第１の電源線とを導通させ、
   その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、
   前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、
   前記設定の後に前記発光ダイオードが発光可能な状態とし、前記第２のトランジスタによる前記供給電流の有無を切り替えて前記発光ダイオードを発光させるように前記画素回路を駆動することを特徴とする表示装置。
2. 前記容量素子は、前記第１のトランジスタのゲート端子と第１の信号線との間に設けられ、
   前記定電流回路は、
   ゲート端子が第２の信号線に接続され、前記第１のトランジスタのゲート端子と前記第１のトランジスタの前記発光ダイオード側の端子との間に設けられた第３のトランジスタをさらに有し、
   前記スイッチ回路は、
   データ線と前記第２のトランジスタのゲート端子との間に設けられ、ゲート端子が第３の信号線の接続された第４のトランジスタとをさらに有し、
   前記駆動回路は、前記第１の電源線、前記第２の電源線、前記第１の信号線、前記第２の信号線、前記第３の信号線および前記データ線の電圧を制御して前記画素回路を駆動することを特徴とする請求項１に記載の表示装置。
3. 前記第２トランジスタは、前記第１トランジスタと前記アノードとの間に接続されていることを特徴とする請求項２に記載の表示装置。
4. 前記駆動回路は、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定するときには、前記第２のトランジスタを非導通状態とすることを特徴とする請求項３に記載の表示装置。
5. 前記第１のトランジスタは、前記第２のトランジスタと前記アノードとの間に接続されていることを特徴とする請求項２に記載の表示装置。
6. 請求項１乃至請求項５のいずれかに記載の表示装置と、
   入力される画像データに基づいて前記駆動回路を制御する制御部と
   を備えることを特徴とする電子機器。
7. 供給電流に応じて発光する発光ダイオードと、
   前記発光ダイオードへの供給電流の量を制御する第１のトランジスタおよび前記第１のトランジスタのゲート端子に接続された容量素子を有する定電流回路と、
   前記供給電流の有無を切り替える第２のトランジスタを有するスイッチ回路とを有し、
   前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられた画素回路を駆動する駆動方法であって、
   前記発光ダイオードを非発光状態としつつ前記発光ダイオードのアノードと前記第１の電源線とを導通させ、
   その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、
   前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、
   前記設定の後に前記発光ダイオードが発光可能な状態とし、前記第２のトランジスタによる前記供給電流の有無を切り替えて前記発光ダイオードを発光させることを特徴とする駆動方法。
8. 供給電流に応じて発光する発光ダイオードと、
   前記発光ダイオードへの供給電流の量を制御する第１のトランジスタおよび前記第１のトランジスタのゲート端子に接続された容量素子を有する定電流回路と、
   前記供給電流の有無を切り替える第２のトランジスタを有するスイッチ回路とを有し、
   前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられた画素回路を駆動する駆動回路であって、
   前記発光ダイオードを非発光状態としつつ前記発光ダイオードのアノードと前記第１の電源線とを導通させ、
   その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、
   前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、
   前記設定の後に前記発光ダイオードが発光可能な状態とし、前記第２のトランジスタによる前記供給電流の有無を切り替えて前記発光ダイオードを発光させることを特徴とする駆動回路。

Images