JP2004095671A - 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置 - Google Patents

薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置 Download PDF

Info

Publication number
JP2004095671A
JP2004095671A JP2002251675A JP2002251675A JP2004095671A JP 2004095671 A JP2004095671 A JP 2004095671A JP 2002251675 A JP2002251675 A JP 2002251675A JP 2002251675 A JP2002251675 A JP 2002251675A JP 2004095671 A JP2004095671 A JP 2004095671A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
region
switching circuit
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002251675A
Other languages
English (en)
Inventor
Mutsumi Kimura
木村　睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002251675A priority Critical patent/JP2004095671A/ja
Priority to US10/615,014 priority patent/US20040089862A1/en
Publication of JP2004095671A publication Critical patent/JP2004095671A/ja
Priority to US11/005,033 priority patent/US20050098783A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0455—Details of switching sections of circuit, e.g. transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14088—Structure of heating means
    • B41J2/14112—Resistive element
    • B41J2/14129—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/13—Heads having an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Abstract

【課題】本発明の目的は、薄膜トランジスタ駆動発光表示装置のドライビング薄膜トランジスタ２１において、大きな電流を流すことができる機能は維持しながら、経時劣化を抑制することである。
【解決手段】ドライビング薄膜トランジスタ２１では、ドレイン領域２５側にのみ低濃度ドーパント領域２７が形成されている（片側ＬＤＤ構造）。または、ソース領域２４側とドレイン領域２５側の両方に低濃度ドーパント領域２７を形成し、ソース領域２４側の低濃度ドーパント領域２７よりも、ドレイン領域２５側の低濃度ドーパント領域の方を長くした非対称ＬＤＤ構造としてもよい。
【選択図】　　図３

Description

【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタに関し、特に、比較的に大きな電流を必要とする用途（例えば、有機ＥＬ等の発光素子を駆動する用途等）に用いられる薄膜トランジスタに関する。
【０００２】
【従来の技術】
最近、薄膜トランジスタ駆動発光表示装置のひとつである、薄膜トランジスタ駆動発光ダイオード表示装置の研究開発や商品化が盛んである（Ｔ．　Ｓｈｉｍｏｄａ，　Ｍ．ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　Ｐｒｏｃ．　Ａｓｉａ　Ｄｉｓｐｌａｙ　‘９８，　２１７、Ｍ．　Ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　ＩＥＥＥ　Ｔｒａｎｓ．　Ｅｌｅｃｔｒｏｎ．　Ｄｅｖｉｃｅｓ　４６　（１９９９），　２２８２、Ｔ．　Ｓｈｉｍｏｄａ，　Ｍ．　Ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　Ｄｉｇ．　ＳＩＤ　‘９９，　３７２、Ｍ．　Ｋｉｍｕｒａ　ｅｔ　ａｌ．，　Ｐｒｏｃ．　Ｅｕｒｏ　Ｄｉｓｐｌａｙ　‘９９　Ｌａｔｅ−Ｎｅｗｓ　Ｐａｐｅｒｓ，　７１、　Ｍ．　Ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　Ｐｒｏｃ．　Ｅｕｒｏ　Ｄｉｓｐｌａｙ　‘９９　１７１、Ｓ．　Ｗ．　−Ｂ．　Ｔａｍ，　Ｍ．　Ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　Ｐｒｏｃ．　ＩＤＷ　‘９９，　１７５、Ｍ．Ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　Ｊ．　ＳＩＤ　８，　９３（２０００）、Ｍ．　Ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　Ｄｉｇ．　ＡＭ−ＬＣＤ　２０００，　２４５、Ｓ．　Ｗ．　−Ｂ．　Ｔａｍ，　Ｍ．　Ｋｉｍｕｒａ，　ｅｔ　ａｌ．，　Ｐｒｏｃ．　ＩＤＷ　２０００，　２４３）。
【０００３】
図１は、従来の薄膜トランジスタ駆動発光表示装置の画素等価回路図である。複数の走査線１１および複数の信号線１２がマトリクス状に形成され、走査線１１と信号線１２との各交点に対応して、スイッチング薄膜トランジスタ１３、ドライビング薄膜トランジスタ１４および発光素子１５が形成されている。スイッチング薄膜トランジスタ１３は、走査線１１がオン電位となるとき、信号線１２の電位をサンプリングする。ドライビング薄膜トランジスタ１４は、スイッチング薄膜トランジスタ１３によってサンプリングされた電位により、発光素子１５の発光状態を制御する。
【０００４】
図２は、従来の薄膜トランジスタ駆動発光表示装置におけるドライビング薄膜トランジスタと発光素子の構造図である。ドライビング薄膜トランジスタ２１は、ソース領域２４側とドレイン領域２５側の両方で、活性領域２３と高濃度ドーパント領域２６とが、直接接続している（セルフアライン構造）。セルフアライン構造によれば、ドライビング薄膜トランジスタ２１により発光素子３１に大きな電流を流すことができ、高輝度の薄膜トランジスタ駆動発光表示装置を実現できる。
【０００５】
【発明が解決しようとする課題】
ドライビング薄膜トランジスタ２１がセルフアライン構造であることにより、発光素子３１に大きな電流を流すことができるのであるが、セルフアライン構造は、経時劣化しやすいことが知られている（Ｓ．　Ｉｎｏｕｅ，　ｅｔ　ａｌ．，　Ｄｉｇ．　ＳＩＤ　‘９９，４５２、Ｙ．　Ｕｒａｏｋａ，　ｅｔ　ａｌ．，　Ｄｉｇ．　ＡＭ−ＬＣＤ　’０１，　１７９）。さらに、ドライビング薄膜トランジスタ２１は、常時直流電流を流し続けるので、経時劣化しやすい。
【０００６】
そこで、本発明の目的は、薄膜トランジスタ駆動発光表示装置などに用いられる薄膜トランジスタにおいて、比較的に大きな電流を流すことができる機能は維持しながら、経時劣化を抑制することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の薄膜トランジスタは、活性領域と、この活性領域の両側に形成されるソース領域及びドレイン領域と、を含んで構成される薄膜トランジスタであって、ソース領域及びドレイン領域の活性領域に隣接する領域には、ドレイン領域よりも不純物濃度の低い低濃度不純物領域が形成されており、この低濃度不純物領域は、ドレイン領域における形成領域よりもソース領域における形成領域の方が少ない非対称形状に形成されている。
【０００８】
ソース領域側における低濃度不純物領域（ＬＤＤ領域）を少なくすることによって、ソース・ドレイン間の電気抵抗が低減するので、より大きな電流を流すことが可能となる。また、ドレイン領域側におけるＬＤＤ領域については、ある程度の領域を確保しておくことにより、活性領域とドレイン領域の間におけるホットキャリア（ホットエレクトロン）の発生を抑制し、薄膜トランジスタの経時劣化を回避することが可能となる。すなわち、本発明では、比較的に大きな電流を流すことができる機能の維持と、経時劣化の抑制という２つの要求を満たした薄膜トランジスタを実現することが可能となる。
【０００９】
好ましくは、上記低濃度不純物領域は、ソース領域における形成領域に比べてドレイン領域における形成領域の方がチャネル長方向の長さが長くなるように形成される。
【００１０】
好ましくは、上記低濃度不純物領域は、ドレイン領域にのみ形成される。
【００１１】
好ましくは、上記活性領域と対向する位置に、絶縁膜を介して形成されるゲート電極を更に含み、上記低濃度不純物領域は、活性領域との境界がゲート電極の端部とほぼ一致するように形成される。ここで、ゲート電極の形成位置は、ゲート電極を活性領域よりも下側（基板側）に形成するボトムゲート方式や、ゲート電極を活性領域よりも上側に形成するトップゲート方式などいずれの位置を採用することも可能である。特に、トップゲート方式を採用する場合には、ゲート電極をマスクとしてイオン打ち込みを行ってソース領域やドレイン領域などを形成する、いわゆるセルフアラインゲート構造を採用することが可能となる。
【００１２】
また、本発明のスイッチング回路は、負荷電流路に挿入されて負荷電流を制御する第１のトランジスタと、第１のトランジスタを入力信号に応じて動作させる第２のトランジスタとを含むスイッチング回路であって、上記第１及び第２のトランジスタは、ソース・ドレイン間にＬＤＤ構造を有しており、かつ第１のトランジスタのＬＤＤ構造を担う低濃度不純物領域をソース領域側がドレイン領域側より少なくなるように領域形成することによってソース・ドレイン間抵抗を調整して負荷電流を増加させるようにしている。
【００１３】
かかる構成とすることにより、第１のトランジスタのソース・ドレイン間の電気抵抗を低減して負荷電流を増加させ、かつ、活性領域とドレイン領域の間におけるホットキャリアの発生も抑制して薄膜トランジスタの経時劣化を回避することが可能となる。また、第２のトランジスタについても、ＬＤＤ構造を採用することにより、信頼性を向上させることが可能となる。このような第１及び第２の薄膜トランジスタを組み合わせることにより、比較的に電流駆動能力が高く、信頼性も高いスイッチング回路を実現することが可能となる。
【００１４】
好ましくは、上記第１のトランジスタのソース・ドレイン間に形成されるＬＤＤ構造を担う低濃度不純物領域は、ソース領域側とドレイン領域側とで非対称形になるように領域形成される。
【００１５】
好ましくは、上記第１のトランジスタのソース・ドレイン間に形成されるＬＤＤ構造を担う低不純物領域は、ドレイン領域側にのみ領域形成される。
【００１６】
また、本発明は、上述したスイッチング回路を用いて構成されるアクティブ素子基板でもある。具体的には、本発明のアクティブ素子基板は、絶縁基板上に、複数の走査線と複数の信号線が交差するように配設されるとともに、走査線と信号線との各交点に対応して、電流負荷に供給されるべき電流を制御するスイッチング回路が形成されてなるアクティブ素子基板であって、当該スイッチング回路として、上述した本発明に係るスイッチング回路を用いて構成されている。
【００１７】
また、本発明は、上述したスイッチング回路を用いて構成される電気光学装置でもある。具体的には、本発明の電気光学装置は、対向配置される第１及び第２の電極と、上記第１の電極と上記第２の電極との間に配置される電気光学素子と、上記第１の電極と接続されて、上記電気光学素子に供給されるべき電流を制御するスイッチング回路と、を含んで構成される電気光学装置であって、当該スイッチング回路として、上述した本発明に係るスイッチング回路を用いて構成されている。
【００１８】
上述した電気光学素子は、少なくともエレクトロルミネッセンス素子、電気発光素子、プラズマ発光素子、電気泳動素子、液晶素子のいずれかを含むことが好ましい。
【００１９】
また、本発明は、上述した本発明に係る電気光学装置を表示部として用いる電子機器でもある。ここで、電子機器には、ビデオカメラ、携帯電話、パーソナルコンピュータ、携帯型情報端末装置（いわゆるＰＤＡ）や、その他各種のものが含まれる。本発明に係る電気光学装置を用いることにより、表示特性に優れた表示部を備える電子機器を実現することが可能となる。
【００２０】
また、上述した本発明に係るスイッチング回路は、熱転写型の印刷装置に組み込まれて用いられるサーマルヘッドに適用することも好適である。具体的には、本発明のサーマルヘッドは、熱転写型の印刷装置に組み込まれるべきサーマルヘッドであって、複数の発熱体と、当該発熱体のそれぞれに供給されるべき電流を制御する複数のスイッチング回路と、を含んで構成されており、当該スイッチング回路として、上述した本発明に係るスイッチング回路を用いて構成されている。
【００２１】
また、上述した本発明に係るスイッチング回路は、インクジェット方式の印刷装置に組み込まれて用いられる液滴吐出ヘッド（いわゆるインクジェットヘッド）に適用することも好適である。具体的には、本発明の液滴吐出ヘッドは、発熱体から発生する熱によって吐出対象液体中に気泡を発生させて、吐出口から上記吐出対象液体を吐出する液滴吐出ヘッドであって、当該発熱体に供給される電流を制御するスイッチング回路として、上述した本発明に係るスイッチング回路を用いて構成されている。
【００２２】
また、本発明は、上述した本発明に係るサーマルヘッド又は液滴吐出ヘッドのいずれかを用いて構成される印刷装置でもある。
【００２３】
また、請求項１５に記載の本発明は、複数の走査線および複数の信号線がマトリクス状に形成され、走査線と信号線との各交点に対応して、スイッチング薄膜トランジスタ、ドライビング薄膜トランジスタおよび発光素子が形成され、スイッチング薄膜トランジスタは、走査線がオン電位となるとき、信号線の電位をサンプリングし、ドライビング薄膜トランジスタは、サンプリングされた電位により、発光素子の発光状態を制御する、薄膜トランジスタ駆動発光表示装置において、ドライビング薄膜トランジスタでは、ドレイン領域側にのみ低濃度ドーパント領域が形成されている（片側ＬＤＤ構造）ことを特徴とする、薄膜トランジスタ駆動発光表示装置である。
【００２４】
請求項１６に記載の本発明は、複数の走査線および複数の信号線がマトリクス状に形成され、走査線と信号線との各交点に対応して、スイッチング薄膜トランジスタ、ドライビング薄膜トランジスタおよび発光素子が形成され、スイッチング薄膜トランジスタは、走査線がオン電位となるとき、信号線の電位をサンプリングし、ドライビング薄膜トランジスタは、サンプリングされた電位により、発光素子の発光状態を制御する、薄膜トランジスタ駆動発光表示装置において、ドライビング薄膜トランジスタでは、ソース領域側とドレイン領域側の両方に低濃度ドーパント領域が形成され、ソース領域側の低濃度ドーパント領域よりも、ドレイン領域側の低濃度ドーパント領域の方が、長い（非対称ＬＤＤ構造）ことを特徴とする、薄膜トランジスタ駆動発光表示装置である。
【００２５】
一般に、ＬＤＤ構造により、経時劣化を抑制することが可能となる（大野孝幸，浦岡行治，他，信学技報ＥＤ２０００−７，４３（２０００））。本発明では、片側ＬＤＤ構造や非対称ＬＤＤ構造により、薄膜トランジスタ駆動発光表示装置のドライビング薄膜トランジスタにおいて、大きな電流を流すことができる機能は維持しながら、経時劣化を抑制することが可能となる。また、発光素子の電流方向は決まっているので、ドライビング薄膜トランジスタのソース領域側とドレイン領域側は決まっており、片側ＬＤＤ構造や非対称ＬＤＤ構造にする際に、混乱は生じない。
【００２６】
また、両側ＬＤＤ構造に比較して、ドライビング薄膜トランジスタの印加する電圧を低電圧にしても、大きな電流を流すことができるので、走査線や信号線の印加電圧低減が可能となり、内蔵駆動回路や外部駆動回路の消費電力低減が可能となる。さらに、ドライビング薄膜トランジスタの狭小化が可能となり、発光領域率（発光領域の全画素面積に対する比率）の向上、発光素子の電流密度の低減、発光素子の長寿命化が可能となる。
【００２７】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。なお、本明細書においては、比較的に大きな電流を流す用途に用いられる薄膜トランジスタを「ドライビング薄膜トランジスタ」と称して説明を行うものとする。
【００２８】
（第１の実施形態）
図３は、本発明の第１の実施形態のドライビング薄膜トランジスタと発光素子の構造図である。図３に示すように、第１の実施形態のドライビング薄膜トランジスタ２１では、ドレイン領域２５側にのみ低濃度ドーパント領域２７が形成されていて、片側ＬＤＤ（ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　）構造となっている。
【００２９】
より具体的には、図３に示すように、ドライビング薄膜トランジスタ２１は、発光素子３１に供給されるべき電流を制御するためのものであり、基板２０上に形成されている。本実施形態では、発光素子３１として有機ＥＬ（エレクトロルミネッセンス）素子を考えるが、これに限定する趣旨ではない。
【００３０】
ドライビング薄膜トランジスタ２１は、ゲート電極２２、活性領域２３、ソース領域２４、ドレイン領域２５を含んで構成されている。
【００３１】
活性領域２３は、基板２０上であって、ゲート電極２２とほぼ対向する位置に形成されており、電流通路としての機能を担う。また、活性領域２３とゲート電極２２の間には、ＳｉＯ２等からなる絶縁層が形成されている。
【００３２】
ソース領域２４は、不純物（ドーパント）が高濃度に添加された高濃度ドーパント領域２６を含んでいる。高濃度ドーパント領域２６は、ソース電極を介して、図示しない電流源と接続されている。
【００３３】
ドレイン領域２５は、不純物が高濃度に添加された高濃度ドーパント領域２６と、不純物が低濃度に添加された低濃度ドーパント領域（低濃度不純物領域）２７を含んでいる。高濃度ドーパント領域２６は、ドレイン電極を介して発光素子３１と接続されている。
【００３４】
低濃度ドーパント領域２７は、一端が活性領域２３と接続しており、他端が高濃度ドーパント領域２６と接続している。図３に示すように、活性領域２３と低濃度ドーパント領域２７の境界は、ゲート電極２２の一端とほぼ一致している。
【００３５】
このように、第１の実施形態のドライビング薄膜トランジスタ２１は、ソース領域側に低濃度ドーパント領域（ＬＤＤ領域）を設けず、ドレイン領域側にのみ低濃度ドーパント領域（ＬＤＤ領域）を形成することによって、非対称形状のＬＤＤ構造を実現している。これにより、ソース・ドレイン間の電気抵抗を低減させて、より大きな電流を流すことを可能となるとともに、活性領域とドレイン領域の間におけるホットキャリアの発生を抑制し、薄膜トランジスタの経時劣化を回避することが可能となる。
【００３６】
（第２の実施形態）
図４は、本発明の第２の実施形態のドライビング薄膜トランジスタと発光素子の構造図である。図４に示すように、ドライビング薄膜トランジスタ２１では、ソース領域２４側とドレイン領域２５側の両方に低濃度ドーパント領域２７が形成され、ソース領域２４側の低濃度ドーパント領域２７よりも、ドレイン領域２５側の低濃度ドーパント領域２７の方が、長くなっていて、非対称ＬＤＤ構造となっている。なお、図４に示すドライビング薄膜トランジスタ２１においては、上述した第１の実施形態の場合と同じ構成要素については同符号を付して詳細な説明を省略する。
【００３７】
図４に示すドライビング薄膜トランジスタ２１において、ソース領域２４は、不純物が高濃度に添加された高濃度ドーパント領域２６と、不純物が低濃度に添加された低濃度ドーパント領域２７を含んで構成されている。低濃度ドーパント領域２７は、一端が活性領域２３と接続しており、他端が高濃度ドーパント領域２６と接続している。図４に示すように、活性領域２３と低濃度ドーパント領域２７の境界は、ゲート電極２２の一端とほぼ一致している。
【００３８】
ドレイン領域２５は、不純物が高濃度に添加された高濃度ドーパント領域２６と、不純物が低濃度に添加された低濃度ドーパント領域２７を含んで構成されている。低濃度ドーパント領域２７は、一端が活性領域２３と接続しており、他端が高濃度ドーパント領域２６と接続している。図４に示すように、活性領域２３と低濃度ドーパント領域２７の境界は、ゲート電極２２の一端とほぼ一致している。
【００３９】
図５は、ドレイン領域２５側の低濃度ドーパント領域２７とソース領域２４側の低濃度ドーパント領域２７の長さについて説明する図である。同図では、各低濃度ドーパント領域２７を含む範囲が拡大して示されている。
【００４０】
図５に示すように、本実施形態では、ドレイン領域２５側の低濃度ドーパント領域２７のチャネル長方向（図示のＡ方向）の長さＬ１がソース領域２４側の低濃度ドーパント領域２７のチャネル長方向の長さＬ２よりも大きくなるように、各低濃度ドーパント領域２７が形成されている。なお、各低濃度ドーパント領域２７は、電流方向と直交する面（紙面と直交する面）における断面積がほぼ同一に形成されている。
【００４１】
このように、第２の実施形態のドライビング薄膜トランジスタ２１は、各低濃度ドーパント領域２７のチャネル長方向の長さを異ならせることにより、非対称形状のＬＤＤ構造を構成している。これにより、ソース・ドレイン間の電気抵抗を低減させて、より大きな電流を流すことを可能となるとともに、活性領域とドレイン領域の間におけるホットキャリアの発生を抑制し、薄膜トランジスタの経時劣化を回避することが可能となる。
【００４２】
（第３の実施形態）
上述した第１又は第２の実施形態において説明した、本発明に係るドライビング薄膜トランジスタ２１を用いることにより、比較的に大電流を流すことが可能であり、かつ経時劣化の少ないスイッチング回路を構成することができる。このようなスイッチング回路は、例えば、有機ＥＬ素子などの発光素子を駆動する際に好適である。以下に、本発明に係るスイッチング回路を用いて構成される画素回路の具体例について説明する。
【００４３】
第３の実施形態の画素回路は、基本的に上述した図１に示した画素等価回路と同様の回路構成となるため、ここでは図示を省略する。図１に示す画素等価回路において、ドライビング薄膜トランジスタ１４に代えて、上述した第１又は第２の実施形態において説明した、本発明に係るドライビング薄膜トランジスタ２１を用いることにより、比較的に電流駆動能力が高く、信頼性も高い画素回路を実現することが可能となる。
【００４４】
また、第１又は第２の実施形態に係るドライビング薄膜トランジスタ２１を用いて、図１に示す構成と同様の画素回路を構成する場合に、ドライビング薄膜トランジスタ２１をスイッチングするためのスイッチング薄膜トランジスタ１３についても、ＬＤＤ構造を採用するようにしてもよい。この場合に、スイッチング薄膜トランジスタ１３に形成されるＬＤＤ構造は、ドライビング薄膜トランジスタ２１のように非対称形状としてもよく、対称形状としてもよい。この場合には、スイッチング薄膜トランジスタ１３とドライビング薄膜トランジスタ２１の両者について、同一の製造工程によってＬＤＤ構造を形成することが可能であるため、製造工程を増加させることがない。
【００４５】
なお、本実施形態のスイッチング回路によって負荷電流が制御されるべき素子（電流負荷）は、上述した有機ＥＬ素子に限定されるものではなく、他の電気発光素子、プラズマ発光素子、電気泳動素子、液晶素子など各種の電気光学素子を採用することが可能である。
【００４６】
次に、上述したドライビング薄膜トランジスタを用いて構成されるアクティブ素子基板と、このアクティブ素子基板を用いて構成される表示装置（電気光学装置）について説明する。
【００４７】
図６は、表示装置の等価回路について説明する図である。図６に示すように、表示装置１００は、表示領域１１０内にマトリクス状に配置される複数の画素部１１１と、走査線１１２、信号線１１３、電源線１１４、ドライバ１１５、１１６を含んで構成されている。
【００４８】
各々の画素部１１１は、上述した画素回路を用いて構成されている。具体的には、画素部１１１は、スイッチング薄膜トランジスタ１３、発光素子１５、蓄積容量１６、ドライビング薄膜トランジスタ２１を含んで構成されている。
【００４９】
ドライバ１１５は、走査線１１２を介して、各画素部１１１に含まれるスイッチング薄膜トランジスタ１３のゲートに制御信号を供給する。ドライバ１１６は、信号線１１３を介して、各画素部１１１に含まれるスイッチング薄膜トランジスタ１３のソースに制御信号を供給するとともに、電源線１１４を介して、各画素部１１１に含まれるドライビング薄膜トランジスタ２１のソースに電流を供給する。
【００５０】
なお、別言すれば、図６に示す表示装置１００は、複数の走査線１１２と複数の信号線１１３が交差するように配設されるとともに、走査線１１２と信号線１１３との各交点に対応して、スイッチング薄膜トランジスタ１３及びドライビング薄膜トランジスタ２１を含むスイッチング回路が形成されてなるアレイ基板（アクティブ素子基板）を用いて、当該アレイ基板に電流負荷としての発光素子１５などを形成することによって構成されている、とも言える。すなわち、発光素子等を組み付ける以前のアクティブ素子基板についても、独立した製品形態となり得るものであり、本発明を適用可能である。
【００５１】
次に、上述した表示装置１００を含んで構成される各種の電子機器について説明する。図７は、表示装置１００を適用可能な電子機器の具体例を示す図である。
【００５２】
図７（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明に係る表示装置は表示部として利用可能である。
【００５３】
図７（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明に係る表示装置は、ファインダや表示部として利用可能である。
【００５４】
図７（ｃ）は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本発明の表示装置１００を備えている。このように本発明に係る表示装置は、表示部として利用可能である。
【００５５】
図７（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本発明の表示装置１００を備えている。このように本発明に係る表示装置は画像表示源として利用可能である。
【００５６】
また、本発明に係る表示装置１００は、上述した例に限らず、例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳など各種の電子機器に適用可能である。
【００５７】
（第４の実施形態）
上述した第１又は第２の実施形態で説明したドライビング薄膜トランジスタ２１を用いて構成されるスイッチング回路の他の例として、発熱体に流す電流を制御する回路（以下、「発熱体制御回路」と称する。）が挙げられる。このような発熱体制御回路は、例えば、熱転写型の印刷装置（サーマルプリンタ）における印刷用ヘッド（サーマルヘッド）などに用いられる。以下、発熱体制御回路について具体的に説明する。
【００５８】
図８は、発熱体制御回路について説明する図である。図８に示す発熱体制御回路は、上述した第３の実施形態において説明した画素回路における発光素子１５を発熱体３５と置き換えた構成となっている。
【００５９】
具体的には、走査線１１と信号線１２との交点に対応して、スイッチング薄膜トランジスタ１３及びドライビング薄膜トランジスタ２１からなるスイッチング回路が形成されており、発熱体３５に流す電流を制御するようになっている。
【００６０】
なお、第１又は第２の実施形態に係るドライビング薄膜トランジスタ２１を用いて図８に示す構成の発熱体制御回路を構成する場合には、スイッチング薄膜トランジスタ１３についても、ＬＤＤ構造を形成するようにしてもよい。この場合においても、スイッチング薄膜トランジスタ１３に形成されるＬＤＤ構造は、ドライビング薄膜トランジスタ２１のように非対称構造としてもよく、対称構造としてもよい。
【００６１】
次に、上述した発熱体制御回路を用いて構成される発熱体アレイについて説明する。図９は、発熱体アレイの回路構成について説明する図である。同図に示す発熱体アレイは、複数の発熱体３５と、当該発熱体３５のそれぞれに流す電流を制御するための制御回路３６を含んで構成されている。制御回路３６は、発熱体３５の数に応じた複数の発熱体制御回路（図８参照）を含んで構成されている。
【００６２】
なお、図９に示す発熱体アレイは、発熱体２５を組み付ける以前の状態においても、複数のスイッチング薄膜トランジスタ１３及び複数のドライビング薄膜トランジスタ２１を含むスイッチング回路が複数形成されてなるアレイ基板として、独立した製品形態となり得るものである。
【００６３】
次に、上述した発熱体制御回路を用いて、サーマルプリンタに用いられるサーマルヘッドを構成する場合の具体例について説明する。図１０は、サーマルヘッドの具体例について説明する図である。図１０（ａ）は、本発明に係るサーマルヘッドについて概略的に説明する斜視図であり、図１０（ｂ）は、サーマルヘッドに含まれる発熱体アレイについて説明する平面図である。
【００６４】
図１０に示すサーマルヘッド１２０は、サーマルプリンタに組み込まれて用いられるものであり、複数の発熱体１２１を備える発熱体アレイ１２２を含んで構成されている。このサーマルヘッド１２０と送りローラ１２４の間に感熱性の印刷媒体（例えば、感熱紙）１２６が挟まれ、サーマルヘッド１２０によって印刷媒体１２６の任意位置に熱が与えられて印刷が行われる。発熱体アレイ１２２は、上述した図９に示したものを用いて構成されており、図１０（ｂ）に示すように、ライン状に配列された複数の発熱体１２１と、当該発熱体１２１のそれぞれを駆動する制御回路（図示を省略）を含んで構成されている。このようなサーマルヘッド１２０を用いて、サーマルプリンタ（図示を省略）を構成することが可能である。
【００６５】
なお、上述したサーマルヘッド１２０は、サーマルヘッド１２０と印刷媒体１２６の間に感熱記録材料（いわゆるインクリボン）を介在させて、非感熱性の印刷媒体に感熱記録材料を転写して印刷を行う場合についても適用することが可能である。
【００６６】
また、上述した発熱体制御回路を用いて、発熱体から発生する熱により吐出対象溶液（以後「インク」と称する。）に気泡を発生させることによってインクを吐出する方式（いわゆるサーマルインクジェット方式）のインクジェットヘッド（液滴吐出ヘッド）を構成することも可能である。以下、その詳細について説明する。
【００６７】
図１１は、インクジェットヘッドの具体例について説明する図である。図１１（ａ）は、本発明に係るインクジェットヘッドについて概略的に説明する斜視図である。また、図１１（ｂ）は、インクジェットヘッドに含まれる発熱体について説明する図であり、１の吐出口１３１に対応する部分についての断面図を示す。
【００６８】
図１１に示すインクジェットヘッド１３０は、サーマルインクジェット方式のプリンタに組み込まれて用いられるものであり、複数の吐出口１３１と、当該吐出口１３１のそれぞれに対応して設けられる発熱体１３３を含んで構成されている。
【００６９】
図１１（ｂ）に示すように、吐出口１３１は、インク流路１３２と連通して形成されている。また、インク流路１３２の吐出口１３１近傍には、発熱体１３３が設けられている。この発熱体１３３に電流が供給されると、発熱体１３３から発生する熱によって、インク流路１３２内のインク１３５に気泡１３４が発生し、これによって吐出口１３１から液滴１３６が吐出する。
【００７０】
上述したように、発熱体１３３は、吐出口１３１の数に対応して複数形成されており、それぞれの発熱体１３３に供給される電流は独立に制御される。これら複数の発熱体１３３と、当該発熱体１３３のそれぞれを駆動する制御回路（図示せず）を含む発熱体制御回路として、上述した図８に示したものを適用することが可能である。そして、このようなインクジェットヘッド１３０を用いて、サーマルインクジェット方式のプリンタ（図示を省略）を構成することが可能である。
【００７１】
なお、上述したインクジェットヘッド１３０は、プリンタに適用する場合の他にも、例えば、半導体装置の製造工程などにおいて、所望位置に所望の溶液（例えば、めっき溶液やフォトレジスト溶液等）を供給するための液滴吐出装置などに適用することが可能である。
【００７２】
なお、本発明は、上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において、更に種々の変形実施が可能である。例えば、第１および第２の実施形態では、ドライビング薄膜トランジスタ２１の導電型がｐ型で、発光素子３１の電流方向がドライビング薄膜トランジスタ２１から発光素子３１に流れ出す方向であるので、ドレイン領域２５は発光素子３１に接続している方となる。ドライビング薄膜トランジスタ２１の導電型がｎ型で、または、発光素子３１の電流方向がドライビング薄膜トランジスタ２１に発光素子３１から流れ込む方向であるときは、ドレイン領域２５は発光素子３１に接続していない方となるとして、片側ＬＤＤ構造や非対称ＬＤＤ構造にしなければならない。
【００７３】
【発明の効果】
以上説明したように、本発明によれば、比較的に大きな電流を流すことができる機能の維持と、経時劣化の抑制という２つの要求を満たした薄膜トランジスタが実現される。
【００７４】
また、本発明によれば、比較的に電流駆動能力が高く、信頼性も高いスイッチング回路が実現される。
【図面の簡単な説明】
【図１】図１は、従来の薄膜トランジスタ駆動発光表示装置の画素等価回路図である。
【図２】図２は、従来の薄膜トランジスタ駆動発光表示装置におけるドライビング薄膜トランジスタと発光素子の構造図である。
【図３】図３は、本発明の第１の実施形態のドライビング薄膜トランジスタと発光素子の構造図である。
【図４】図４は、本発明の第２の実施形態のドライビング薄膜トランジスタと発光素子の構造図である。
【図５】図５は、ドレイン領域側の低濃度ドーパント領域とソース領域側の低濃度ドーパント領域の長さについて説明する図である。
【図６】図６は、表示装置の等価回路について説明する図である。
【図７】図７は、表示装置を適用可能な電子機器の具体例を示す図である。
【図８】図８は、発熱体制御回路について説明する図である。
【図９】図９は、発熱体アレイの回路構成について説明する図である。
【図１０】図１０は、サーマルヘッドの具体例について説明する図である。
【図１１】図１１は、インクジェットヘッドの具体例について説明する図である。
【符号の説明】
１１　走査線
１２　信号線
１３　スイッチング薄膜トランジスタ
１４　ドライビング薄膜トランジスタ
１５　発光素子
２１　ドライビング薄膜トランジスタ
２２　発光素子
２３　活性領域
２４　ソース領域
２５　ドレイン領域
２６　高濃度ドーパント領域
２７　低濃度ドーパント領域

Claims (16)

  1. 活性領域と、この活性領域の両側に形成されるソース領域及びドレイン領域と、を含んで構成される薄膜トランジスタであって、
    前記ソース領域及び前記ドレイン領域の前記活性領域に隣接する領域には、前記ドレイン領域よりも不純物濃度の低い低濃度不純物領域が形成されており、
    前記低濃度不純物領域は、前記ドレイン領域における形成領域よりも前記ソース領域における形成領域の方が少ない非対称形状に形成されている、薄膜トランジスタ。
  2. 前記低濃度不純物領域は、前記ソース領域における形成領域に比べて前記ドレイン領域における形成領域の方がチャネル長方向の長さが長くなるように形成されている、請求項１に記載の薄膜トランジスタ。
  3. 前記低濃度不純物領域は、前記ドレイン領域にのみ形成されている、請求項１に記載の薄膜トランジスタ。
  4. 前記活性領域と対向する位置に、絶縁膜を介して形成されるゲート電極を更に含み、
    前記低濃度不純物領域は、前記活性領域との境界が前記ゲート電極の端部とほぼ一致するように形成されている、請求項１乃至３のいずれかに記載の薄膜トランジスタ。
  5. 負荷電流路に挿入されて負荷電流を制御する第１のトランジスタと、前記第１のトランジスタを入力信号に応じて動作させる第２のトランジスタとを含むスイッチング回路であって、
    前記第１及び第２のトランジスタは、ソース・ドレイン間にＬＤＤ構造を有すると共に、前記第１のトランジスタのＬＤＤ構造を担う低濃度不純物領域をソース領域側がドレイン領域側より少なくなるように領域形成することによってソース・ドレイン間抵抗を調整して前記負荷電流を増加させるようにした、スイッチング回路。
  6. 前記第１のトランジスタのソース・ドレイン間に形成されるＬＤＤ構造を担う低濃度不純物領域は、ソース領域側とドレイン領域側とで非対称形になるように領域形成される、請求項５に記載のスイッチング回路。
  7. 前記第１のトランジスタのソース・ドレイン間に形成されるＬＤＤ構造を担う低濃度不純物領域は、ドレイン領域側にのみ領域形成される、請求項５に記載のスイッチング回路。
  8. 絶縁基板上に、複数の走査線と複数の信号線が交差するように配設されるとともに、前記走査線と前記信号線との各交点に対応して、電流負荷に供給されるべき電流を制御するスイッチング回路が形成されてなるアクティブ素子基板であって、
    前記スイッチング回路として、請求項５乃至７のいずれかに記載のスイッチング回路を用いる、アクティブ素子基板。
  9. 対向配置される第１及び第２の電極と、
    前記第１の電極と前記第２の電極との間に配置される電気光学素子と、
    前記第１の電極と接続されて、前記電気光学素子に供給されるべき電流を制御するスイッチング回路と、を含んで構成される電気光学装置であって、
    前記スイッチング回路として、請求項５乃至７のいずれかに記載のスイッチング回路を用いる、電気光学装置。
  10. 前記電気光学素子は、少なくともエレクトロルミネッセンス素子、電気発光素子、プラズマ発光素子、電気泳動素子、液晶素子のいずれかを含む、請求項９に記載の電気光学装置。
  11. 請求項９又は１０に記載の電気光学装置を表示部として用いる電子機器。
  12. 熱転写型の印刷装置に組み込まれるべきサーマルヘッドであって、
    前記サーマルヘッドは、複数の発熱体と、当該発熱体のそれぞれに供給されるべき電流を制御する複数のスイッチング回路と、を含んで構成されており、
    前記スイッチング回路として、請求項５乃至７のいずれかに記載のスイッチング回路を用いる、サーマルヘッド。
  13. 発熱体から発生する熱によって吐出対象液体中に気泡を発生させて、吐出口から前記吐出対象液体を吐出する液滴吐出ヘッドであって、
    前記発熱体に供給される電流を制御するスイッチング回路として、請求項５乃至７のいずれかに記載のスイッチング回路を用いる、液滴吐出ヘッド。
  14. 請求項１２に記載のサーマルヘッド又は請求項１３に記載の液滴吐出ヘッドのいずれかを用いて構成される印刷装置。
  15. 複数の走査線および複数の信号線がマトリクス状に形成され、前記走査線と前記信号線との各交点に対応して、スイッチング薄膜トランジスタ、ドライビング薄膜トランジスタおよび発光素子が形成され、
    前記スイッチング薄膜トランジスタは、前記走査線がオン電位となるとき、前記信号線の電位をサンプリングし、
    前記ドライビング薄膜トランジスタは、前記サンプリングされた電位により、発光素子の発光状態を制御する、薄膜トランジスタ駆動発光表示装置において、
    前記ドライビング薄膜トランジスタでは、ドレイン領域側にのみ低濃度ドーパント領域が形成されていることを特徴とする、薄膜トランジスタ駆動発光表示装置。
  16. 複数の走査線および複数の信号線がマトリクス状に形成され、前記走査線と前記信号線との各交点に対応して、スイッチング薄膜トランジスタ、ドライビング薄膜トランジスタおよび発光素子が形成され、
    前記スイッチング薄膜トランジスタは、前記走査線がオン電位となるとき、前記信号線の電位をサンプリングし、
    前記ドライビング薄膜トランジスタは、前記サンプリングされた電位により、発光素子の発光状態を制御する、薄膜トランジスタ駆動発光表示装置において、
    前記ドライビング薄膜トランジスタでは、ソース領域側とドレイン領域側の両方に低濃度ドーパント領域が形成され、
    前記ソース領域側の低濃度ドーパント領域よりも、前記ドレイン領域側の低濃度ドーパント領域の方が、長いことを特徴とする、薄膜トランジスタ駆動発光表示装置。
JP2002251675A 2002-07-10 2002-08-29 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置 Pending JP2004095671A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002251675A JP2004095671A (ja) 2002-07-10 2002-08-29 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
US10/615,014 US20040089862A1 (en) 2002-07-10 2003-07-09 Thin-film transistor, switching circuit, active element substrate, electro-optical device, electronic apparatus, thermal head, droplet ejecting head, printer, and thin-film-transistor driving and light-emitting display device
US11/005,033 US20050098783A1 (en) 2002-07-10 2004-12-07 Thin-film transistor, switching circuit, active element substrate, electro-optical device, electronic apparatus, thermal head, droplet ejecting head, printer and thin-film-transistor driving and light-emitting display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002201662 2002-07-10
JP2002251675A JP2004095671A (ja) 2002-07-10 2002-08-29 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置

Publications (1)

Publication Number Publication Date
JP2004095671A true JP2004095671A (ja) 2004-03-25

Family

ID=32072166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002251675A Pending JP2004095671A (ja) 2002-07-10 2002-08-29 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置

Country Status (2)

Country Link
US (2) US20040089862A1 (ja)
JP (1) JP2004095671A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043114A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008281671A (ja) * 2007-05-09 2008-11-20 Sony Corp 画素回路および表示装置
JP2009047718A (ja) * 2007-08-13 2009-03-05 Sony Corp 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
WO2009139204A1 (ja) * 2008-05-12 2009-11-19 シャープ株式会社 薄膜トランジスタおよびそれを備えた光センサ回路並びに表示装置
JP2010225781A (ja) * 2009-03-23 2010-10-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101252018B1 (ko) 2005-06-30 2013-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
JP2017188535A (ja) * 2016-04-04 2017-10-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11011597B2 (en) 2019-09-02 2021-05-18 Samsung Display Co., Ltd. Display device having a compensation transistor with a second region having greater electrical resistance than a first region

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004264634A (ja) * 2003-03-03 2004-09-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
TWI271868B (en) * 2005-07-08 2007-01-21 Au Optronics Corp A pixel circuit of the display panel
CN105609566B (zh) * 2009-09-16 2018-10-26 株式会社半导体能源研究所 半导体器件及其制造方法
CN113629150A (zh) * 2021-07-27 2021-11-09 武汉华星光电技术有限公司 薄膜晶体管及显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185839A (ja) * 1989-12-15 1991-08-13 Fuji Xerox Co Ltd Ｌｄｄ構造の薄膜半導体装置の製造方法
JPH04323833A (ja) * 1991-04-23 1992-11-13 Seiko Epson Corp 半導体装置の製造方法
JPH05249495A (ja) * 1992-03-06 1993-09-28 Sony Corp 液晶表示装置
JPH09290528A (ja) * 1996-04-25 1997-11-11 Seiko Epson Corp サーマルヘッド駆動用半導体装置およびサーマルヘッド
JPH1178003A (ja) * 1997-09-04 1999-03-23 Seiko Epson Corp 液体噴射記録ヘッド及びその製造方法、及び液体噴射記録ヘッドの駆動回路及び駆動方法
JPH11121757A (ja) * 1997-10-20 1999-04-30 Toshiba Corp 半導体装置およびその製造方法
JP2001076873A (ja) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2001156018A (ja) * 1999-11-29 2001-06-08 Semiconductor Energy Lab Co Ltd レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
JP2002175048A (ja) * 2000-09-29 2002-06-21 Seiko Epson Corp 電気光学装置の駆動方法及び電気光学装置及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429318A (en) * 1981-04-10 1984-01-31 Canon Kabushiki Kaisha Thermal transfer printer
US4947192A (en) * 1988-03-07 1990-08-07 Xerox Corporation Monolithic silicon integrated circuit chip for a thermal ink jet printer
DE69327028T2 (de) * 1992-09-25 2000-05-31 Sony Corp Flüssigkristall-Anzeigevorrichtung
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JPH09298305A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置
JP3499381B2 (ja) * 1996-09-21 2004-02-23 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US6542137B2 (en) * 1996-09-26 2003-04-01 Seiko Epson Corporation Display device
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US6919868B2 (en) * 2000-07-07 2005-07-19 Seiko Epson Corporation Circuit, driver circuit, electro-optical device, organic electroluminescent display device electronic apparatus, method of controlling the current supply to a current driven element, and method for driving a circuit
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
TW582118B (en) * 2003-04-10 2004-04-01 Au Optronics Corp Asymmetry thin film transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185839A (ja) * 1989-12-15 1991-08-13 Fuji Xerox Co Ltd Ｌｄｄ構造の薄膜半導体装置の製造方法
JPH04323833A (ja) * 1991-04-23 1992-11-13 Seiko Epson Corp 半導体装置の製造方法
JPH05249495A (ja) * 1992-03-06 1993-09-28 Sony Corp 液晶表示装置
JPH09290528A (ja) * 1996-04-25 1997-11-11 Seiko Epson Corp サーマルヘッド駆動用半導体装置およびサーマルヘッド
JPH1178003A (ja) * 1997-09-04 1999-03-23 Seiko Epson Corp 液体噴射記録ヘッド及びその製造方法、及び液体噴射記録ヘッドの駆動回路及び駆動方法
JPH11121757A (ja) * 1997-10-20 1999-04-30 Toshiba Corp 半導体装置およびその製造方法
JP2001076873A (ja) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2001156018A (ja) * 1999-11-29 2001-06-08 Semiconductor Energy Lab Co Ltd レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
JP2002175048A (ja) * 2000-09-29 2002-06-21 Seiko Epson Corp 電気光学装置の駆動方法及び電気光学装置及び電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043114A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101252018B1 (ko) 2005-06-30 2013-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
JP2008281671A (ja) * 2007-05-09 2008-11-20 Sony Corp 画素回路および表示装置
JP2009047718A (ja) * 2007-08-13 2009-03-05 Sony Corp 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
WO2009139204A1 (ja) * 2008-05-12 2009-11-19 シャープ株式会社 薄膜トランジスタおよびそれを備えた光センサ回路並びに表示装置
CN101946328B (zh) * 2008-05-12 2012-10-10 夏普株式会社 具备薄膜晶体管的光传感器电路和显示装置
JP2010225781A (ja) * 2009-03-23 2010-10-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2017188535A (ja) * 2016-04-04 2017-10-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN107275409A (zh) * 2016-04-04 2017-10-20 株式会社日本显示器 有机el显示装置和有机el显示装置的制造方法
CN107275409B (zh) * 2016-04-04 2021-02-05 株式会社日本显示器 有机el显示装置和有机el显示装置的制造方法
US11011597B2 (en) 2019-09-02 2021-05-18 Samsung Display Co., Ltd. Display device having a compensation transistor with a second region having greater electrical resistance than a first region

Also Published As

Publication number Publication date
US20040089862A1 (en) 2004-05-13
US20050098783A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
JP4873248B2 (ja) 電気光学装置および電子機器
JP3555141B2 (ja) 表示装置
JP5122959B2 (ja) Ｏｌｅｄデバイスのための電流駆動型配置の提供
US8711074B2 (en) Flat panel display
JP2008016857A (ja) 薄膜トランジスターおよび薄膜トランジスターの作製方法
US20080068307A1 (en) Gate and data drivers for display
WO1998036406A1 (en) Current-driven emissive display device and method for manufacturing the same
KR20010012361A (ko) 액티브 매트릭스형 발광장치 및 그 제조방법
JP2004095671A (ja) 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
JP4378767B2 (ja) 発光装置及び電子機器
US7374983B2 (en) Semiconductor device and manufacturing method thereof
CN112563306A (zh) 显示设备
JP3873965B2 (ja) 表示装置及びアクテブマトリクス基板
US7417252B2 (en) Flat panel display
JP2006344905A (ja) 電界効果トランジスタ、電気光学装置及び電子機器
JP2003241688A (ja) 表示装置
KR100501704B1 (ko) 평판표시장치
KR100501703B1 (ko) 평판표시장치
JP4700320B2 (ja) 表示装置及び電子機器
JP2002111000A (ja) 薄膜トランジスタ、オフ電流制御装置及び液晶表示装置
JP2004062179A (ja) 表示装置
JP2010151866A (ja) 表示装置および表示装置の製造方法、ならびに薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP2004054260A (ja) 発光表示装置及びその製造方法
JP2004054261A (ja) 発光表示装置
JP2004047494A (ja) 発光表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091020

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091113