JPH05249495A

JPH05249495A - 液晶表示装置

Info

Publication number: JPH05249495A
Application number: JP8454092A
Authority: JP
Inventors: Takuo Sato; 拓生佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-03-06
Filing date: 1992-03-06
Publication date: 1993-09-28

Abstract

(57)【要約】【目的】アクティブマトリクス型液晶表示装置におい
て画素のスイッチング素子として用いられる薄膜トラン
ジスタのリーク電流を抑制する。【構成】アクティブマトリクス型液晶表示装置は、マ
トリクス状に配列された画素電極１とこの画素電極１に
接続された薄膜トランジスタ２とを備えた一方の基板４
と、対向電極７を有し一方の基板４と対面配置された他
方の基板８と、両方の基板４，８に挟持された液晶層９
とから構成されている。この薄膜トランジスタ２は多結
晶半導体から構成されるとともに非対称構造を有してい
る。例えば、画素電極１に接続される高濃度不純物領域
２Ｄとチャネル領域２Ｃとの間のみに高濃度不純物領域
２Ｄの導電型と同じ導電型からなる低濃度不純物領域２
ＬＤが設けられている。かかる構成により、オフレベル
のゲート電圧で高い画素電位を保持している時でも、他
結晶半導体中のＰＮジャンクションにおける電界集中を
小さく抑え局在準位を介してのリーク電流を抑制する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は個々の薄膜トランジスタ
によって駆動される複数の画素がマトリクス配列された
アクティブマトリクス型の液晶表示装置に関する。より
詳しくは、薄膜トランジスタの耐圧構造に関する。

【０００２】

【従来の技術】従来、薄膜トランジスタを利用したアク
ティブマトリクス型の液晶表示装置としては、例えば図
５に示す様な構造が知られている。この従来装置では、
ガラス基板２０の上に液晶セルを駆動する為の薄膜トラ
ンジスタ（ＴＦＴ）２１が形成されている。さらに、互
いに直交するゲートライン２２及び信号ライン２３が形
成されており、その交点に位置する個々の薄膜トランジ
スタ２１に選択信号及び画像信号を供給する。加えて、
個々の薄膜トランジスタ２１によって駆動される液晶セ
ルを構成する画素電極２４が形成されている。この様
に、ＴＦＴ等が形成されたガラス基板２０は所謂ＴＦＴ
基板２５を構成する。このＴＦＴ基板２５には所定の間
隙を介して対向基板２７が対面配置しており、両基板間
に液晶層２６が挟持されている。この液晶層は例えばツ
イストネマティック液晶から構成される。又、液晶層２
６と対向基板２７との界面には透明導電材料からなる対
向電極２８が形成されている。

【０００３】薄膜トランジスタは選択信号に応答して導
通し画像信号をサンプリングして対応する液晶セルに書
き込む。選択信号が解除された後、薄膜トランジスタは
非導通状態になり書き込まれた画像信号をホールドす
る。薄膜トランジスタはサンプリング及びホールドの為
のスイッチング素子として機能する。この為、薄膜トラ
ンジスタはサンプリング期間中液晶セルを充電する為に
十分な電流容量を有するとともに、ホールド期間中液晶
セルの電位を保持する為リーク電流を極力抑える必要が
ある。例えば、多結晶半導体薄膜を用いてＴＦＴを形成
した場合、一般に電流容量は十分大きい値をとる事が可
能である。非晶質半導体等と異なり、多結晶半導体では
かなり大きいキャリア移動度が得られる為である。

【０００４】一方、一般に書き込まれた画像信号あるい
は画像データはサンプリング時間よりも遥かに長いホー
ルド時間保持されなくてはならない。液晶セルの静電容
量は通常数pF程度以下の小さい値である為、ホールド期
間中僅かでもリーク電流が流れると液晶セルの画素電極
電位は急激に低下してしまう。多結晶半導体薄膜を用い
てＴＦＴを形成した場合、結晶粒界中に多くのトラップ
準位が局在している為、このトラップを介してかなり多
くのリーク電流が流れてしまう。リーク電流があるとデ
ータの保持特性が悪化するので、リーク電流を抑制する
事が急務となっている。

【０００５】この目的の為に、従来から所謂オフセット
ゲート領域を設けたＴＦＴ構造が提案されている。この
構造は、例えば特公平３−３８７５５号公報に開示され
ており、以下図６を参照して簡潔に説明する。なお、図
５に示す構造と同一の部分には同一の参照番号を付して
理解を容易にしている。ＴＦＴ２１はゲート電極２１Ｇ
を備えており、その直下にはゲート絶縁膜を介して多結
晶シリコン薄膜からなるチャネル領域２１Ｃが形成され
ている。その両側にはソース／ドレインの機能を果す高
濃度不純物領域２１Ｓ，２１Ｄが形成されている。信号
ライン２３側に接続された高濃度不純物領域２１Ｓとチ
ャネル領域２１Ｃの間には高濃度不純物領域２１Ｓと同
じ導電型の低濃度不純物領域２１ＬＳあるいはオフセッ
トゲート領域が設けられている。同様に、画素電極２４
に接続される高濃度不純物領域２１Ｄとチャネル領域２
１Ｃとの間にも高濃度不純物領域２１Ｄと同導電型の低
濃度不純物領域２１ＬＤあるいはオフセットゲート領域
が設けられている。オフセットゲート領域の不純物濃度
が低い為、ＰＮ接合のエネルギー障壁の幅は広くなる。
この為、ＰＮ接合部に加えられる電界強度が弱められ電
界集中が避けられるのでリーク電流が抑制される。

【０００６】

【発明が解決しようとする課題】しかしながら、この様
にオフセットゲート領域を設けても、ホールド期間中薄
膜トランジスタのリークによる点欠陥画素の発生は完全
には抑制できない。特に、全体的にリークレベルが大き
くなる高温（例えば５５℃）では、点滅状態に至る点欠
陥画素が非常に多数発生してしまう。そこで解析を試み
たところ、画素の点欠陥は液晶の交流駆動に関連してお
り、印加電圧の極性によってソース／ドレイン間にリー
ク電流が発生している事が判明した。

【０００７】以下、図７を参照してリーク電流の原因を
簡潔に説明する。一般に液晶表示装置では液晶の劣化を
防ぐ為に交流駆動が行なわれている。例えば、１フィー
ルド毎に画素電極に印加される信号電位の極性が反転す
る。換言すると、対向電極に対する画素電極の電位が正
極性になる充電と保持、負極性となる充電と保持を交互
に行なっている。この交流駆動においては、ＴＦＴの一
対の高濃度不純物領域が交互にソースとドレインの役割
を果す。図７の波形図は、対向電極の電位Ｖ_COMに対し
て高電位Ｖ_Hを書き込み且つホールドした場合の電位変
化と、Ｖ_COMに対して低電位Ｖ_Lを画素電極に書き込ん
だ場合の電位変化を表わしている。この波形図から理解
される様に、正極性保持と負極性保持では、ソース／ド
レイン間のチャネルリーク電流の大きさが異なっている
事が判明した。即ち、正極性保持の場合リーク電流が大
きく画素電極電位Ｖ_Hは速やかに減衰する。

【０００８】一般に液晶駆動用の薄膜トランジスタとし
てはＮチャネル型のＴＦＴが用いられる。図示する様
に、ホールド期間中ＴＦＴを非導通状態とする為にゲー
ト電圧Ｖ_GOFFは低いレベルにセットされる。従って、正
極性保持の場合には画素電極に高電位Ｖ_Hがホールドさ
れている為保持期間を通してゲート電極との間に大きな
電位差が生じる。逆に負極性保持の場合にはゲート電圧
Ｖ_GOFFに近い低電位Ｖ_Lが保持される為、ゲート電極と
画素電極との間の電位差は小さい。一方、信号ラインと
ゲート電極間の電位差については、正極性保持と負極性
保持のいずれの場合にもサンプリングした画像信号のレ
ベルに従って高電位と低電位の間を振動している。特
に、１水平走査期間毎に信号ラインの極性を反転させる
１Ｈ反転駆動の場合には、電位差の大きい期間と小さい
期間が１水平走査期間毎に入れ代る為、正極性保持の場
合も負極性保持の場合も全く同一条件である。

【０００９】以上の説明から明らかな様に、正極性保持
の期間連続してゲート電極と画素電極との間に高電界が
印加されている事になる。この為、局在準位を介して流
れるリーク電流は負極性保持の期間よりも遥かに大きく
なってしまい、正極性保持期間中高電位の画像信号レベ
ルを十分ホールドできず結果的に液晶に対する交流駆動
のバランスが崩れ、点滅をする点欠陥画素が多発する。

【００１０】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は正極性保持期間中画素電極とゲート
電極との間に高電界が印加されてもリーク電流が小さく
その為点欠陥画素の少ない液晶表示装置を提供する事を
目的とする。かかる目的を達成する為に講じられた３つ
の手段を以下に説明する。

【００１１】第１の手段によれば、マトリクス状に配列
された画素電極とこの画素電極に接続された薄膜トラン
ジスタとを備えた一方の基板と、対向電極を有し前記一
方の基板と対向配置された他方の基板と、両方の基板に
保持された液晶層とを備えたアクティブマトリクス型液
晶表示装置において、前記薄膜トランジスタは多結晶半
導体からなり、前記画素電極に接続されている高濃度不
純物領域とチャネル領域との間のみに、前記高濃度不純
物領域の導電型と同じ導電型からなる低濃度不純物領域
を設けた。

【００１２】第２の手段においては、同様の構成を有す
るアクティブマトリクス型液晶表示装置において、薄膜
トランジスタのソース高濃度不純物領域及びドレイン高
濃度不純物領域の各々とチャネル領域との間に、前記高
濃度不純物領域と同一導電型の低濃度不純物領域を設け
るとともに、前記低濃度不純物領域の長さは、前記画素
電極に接続されている高濃度不純物領域に隣接している
低濃度不純物領域の方が、信号ラインに接続されている
高濃度不純物領域に隣接している低濃度不純物領域より
も長い。

【００１３】第３の手段によれば、アクティブマトリク
ス型液晶表示装置において、薄膜トランジスタのソース
高濃度不純物領域及びドレイン高濃度不純物領域の各々
とチャネル領域との間に、高濃度不純物領域と同一導電
型の低濃度不純物領域を有するとともに、低濃度不純物
領域の濃度は画素電極に接続されている高濃度不純物領
域に隣接している低濃度不純物領域の方が、信号ライン
に接続されている高濃度不純物領域に隣接している低濃
度不純部物領域よりも小さい。

【００１４】

【作用】第１の手段によれば、薄膜トランジスタは画素
電極側においてのみ高濃度不純物領域とチャネル領域と
の間に低濃度不純物領域が形成された非対称構造を有し
ている。この為、低レベルのゲート電圧で薄膜トランジ
スタを非導通状態にし高い画素電圧をホールドしている
正極性保持期間中、チャネル領域における電界の集中を
小さく抑える事ができ局在準位を介してのリーク電流を
抑制する事ができる。

【００１５】第２の手段によれば、薄膜トランジスタは
一対の高濃度不純物領域即ちソース領域及びドレイン領
域の各々とチャネル領域との間に介在する低濃度不純物
領域の長さが非対称な構造を有しており、画素電極側の
低濃度不純物領域の方が長く形成されている。この為、
画素電位の正極性保持期間中、ゲート電極と画素電極と
の間に高電位差が生じても、チャネル領域中における電
界の集中を小さく抑える事ができ局在準位を介してのリ
ーク電流を抑制する。

【００１６】第３の手段によれば、薄膜トランジスタは
ソース領域及びドレイン領域の各々とチャネル領域との
間に形成された低濃度不純物領域の濃度が非対称な構造
を有しており、画素電極側の低濃度不純物領域の濃度が
小さく形成されている。この為、薄膜トランジスタが非
導通状態になるゲート電圧で高い画素電圧を保持してい
る期間中も、電界集中を小さく抑える事ができリーク電
流を抑制する。

【００１７】以上の説明から明らかな様に、本発明によ
れば画素電極側においてより高電界に強い構造を有する
非対称薄膜トランジスタを形成する事ができる為、正極
性保持期間中の電流リークによる点欠陥画素の発生を効
果的に抑制する事ができる。

【００１８】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型液晶表示装置の第１実施例を示す模式的な部分
断面図である。図示する様に、画素電極１をスイッチン
グ駆動する為に薄膜トランジスタ２が形成されている。
この薄膜トランジスタ２は例えば多結晶シリコン薄膜で
構成されておりＮチャネル型である。薄膜トランジスタ
の一方の高濃度不純物領域２Ｄが画素電極１に接続され
る一方、他方の高濃度不純物領域２Ｓは信号ライン３に
接続されている。さらに、ゲート電極２Ｇは図示しない
ゲートラインに接続されている。ここで、高濃度不純物
領域２Ｄ及び高濃度不純物領域２Ｓは交流駆動の極性に
応じて双方ともソースにもドレインにもなり得る。さら
に、この実施例の特徴事項として、画素電極１に接続さ
れた高濃度不純物領域２Ｄとチャネル領域２Ｃとの間に
は低濃度不純物領域２ＬＤが形成されている。以上に説
明した画素電極１、薄膜トランジスタ２、信号ライン３
等はガラス基板４の上に集積形成されている。又、ゲー
ト電極２Ｇとチャネル領域はゲート絶縁膜５を介して電
気的に絶縁されている。さらに、画素電極１は層間絶縁
膜６を介して基板上に設けられている。最後に、全面に
対向電極７が形成されたガラス等からなるもう一方の絶
縁基板８が上述の絶縁基板４に対面して配置され、これ
ら両基板間に液晶層９（例えばツイストネマティック液
晶）が封入されて液晶表示装置が構成される。

【００１９】次に、上述した液晶表示装置の製造方法特
に下側のＴＦＴ基板の製造方法を説明する。ガラス又は
石英ガラスからなる絶縁基板４上に、薄膜トランジスタ
を構成する５０nmの多結晶シリコン膜をＬＰ−ＣＶＤ法
により形成し、イオン打ち込みで濃度の異なる不純物領
域を形成する。Ｎ型の薄膜トランジスタの場合、例えば
チャネル領域に対してボロンを１〜５×１０¹²／cm²の
ドーズで打ち込む。又、高濃度不純物領域２Ｄ及び２Ｓ
には、燐又は砒素を５×１０¹⁴〜５×１０¹⁵／cm²のド
ーズで打ち込む。さらに、低濃度不純物領域２ＬＤを形
成する為に、燐又は砒素を５×１０¹²〜２×１０¹³／cm
²のドーズでイオン打ち込みする。この時、チャネル長
ｄＣは５μｍに設定し低濃度不純物領域２ＬＤの長さｄ
ＬＤは１μｍに設定する。多結晶シリコン膜上に、Ｓｉ
Ｏ₂からなるゲート絶縁膜５を介してゲート電極２Ｇ及
びゲートラインをＬＰ−ＣＶＤ法により共通に形成す
る。これらゲート電極及びゲートラインは不純物をドー
プした３５０nmの厚みの多結晶シリコン膜からなる。そ
の上に、ＡＰ−ＣＶＤ法を用いてＰＳＧ膜６００nmから
なる層間絶縁膜６を形成する。さらにスパッタリングに
より６００nmの膜厚を有するアルミニウムからなる信号
ライン３を形成する。最後に、スパッタを用いて１５０
nmの膜厚を有するＩＴＯ膜からなる画素電極１を形成す
る。

【００２０】次に図２を参照して上述した第１実施例の
動作を説明する。第１実施例にかかる薄膜トランジスタ
は画素電極側においてのみ高濃度不純物領域２Ｄとチャ
ネル領域２Ｃとの間に低濃度不純物領域２ＬＤが形成さ
れた非対称構造を有している。この為、オフレベルのゲ
ート電圧で高い画素電圧Ｖ_Hをホールドしている正極性
保持期間中に、電界の集中を小さく抑える事ができ局在
準位を介してのリーク電流を効果的に抑制する。これに
より、高温（５５℃）状態下でも正極性保持期間中負極
性期間と殆ど変る事なくリーク電流を抑える事ができ点
欠陥画素の発生を防止できる。図２はこの時の画素電位
の変化の様子を模式的に示したものである。なお上述の
第１実施例においては、画素電極側の低濃度不純物領域
２ＬＤの長さｄＬＤは１μｍで形成したが、本発明はこ
の範囲に限られるものではなく、リーク電流を抑えると
同時に十分な駆動電流が得られる範囲であれば良い。例
えば、燐又は砒素を５×１０¹²〜２×１０¹³／cm²で打
ち込んだ場合には、０．５〜５μｍの範囲に設定可能で
ある。

【００２１】図３は本発明にかかるアクティブマトリク
ス型液晶表示装置の第２実施例を示す模式的な部分断面
図であり、特にＴＦＴの部分のみを取り出して示してあ
る。理解を容易にする為に、図１に示す第１実施例と同
一の構成部分には同一の参照符号を付してある。この実
施例では、薄膜トランジスタ２の高濃度不純物領域２Ｄ
及び高濃度不純物領域２Ｓの各々とチャネル領域２Ｃと
の間に、低濃度不純物領域２ＬＤ及び低濃度不純物領域
２ＬＳが形成されている。各領域の不純物濃度は第１実
施例と同様である。チャネル長ｄＣは５μｍに設定され
ている。この実施例の特徴事項として、画素電極１側の
低濃度不純物領域２ＬＤの長さｄＬＤは２μｍに設定さ
れている一方、信号ライン３側の低濃度不純物領域２Ｌ
Ｓの長さｄＬＳは１μｍに形成されており、薄膜トラン
ジスタ２は非対称構造となっている。その他の条件を第
１実施例と同様にしてアクティブマトリクス型液晶表示
装置を構成すると、正極性保持期間中のリークによる点
欠陥画素の発生を抑制する事ができた。

【００２２】なお、この第２実施例で設定した低濃度不
純物領域２ＬＤ及び２ＬＳの長さ寸法は例示であってこ
れに限られるものではない。一般に、正極性保持と負極
性保持でのリーク電流を同等のレベルにすると同時に十
分な駆動電流あるいはオン電流が得られる範囲であれば
良い。例えば、燐又は砒素を５×１０¹²〜２×１０¹³／
cm²で打ち込んだ場合は、ｄＬＤとｄＬＳの和が８μｍ
以下で、ｄＬＤの方がｄＬＳより少なくとも０．５μｍ
以上長く形成すれば良い。

【００２３】最後に、図４を参照して第３実施例を説明
する。第２実施例と同一の構成部分には同一の参照番号
を付して理解を容易にしている。この実施例において
も、薄膜トランジスタ２の高濃度不純物領域２Ｄ及び高
濃度不純物領域２Ｓの各々とチャネル領域２Ｃとの間に
は低濃度不純物領域２ＬＤ及び低濃度不純物領域２ＬＳ
が形成されている。チャネル領域２Ｃと高濃度不純物領
域２Ｄ及び２Ｓの不純物濃度は第１実施例と同様であ
る。この実施例の特徴事項として、画素電極１側の低濃
度不純物領域２ＬＤを形成する為に燐又は砒素を５×１
０¹²／cm²のドーズでイオン注入するとともに、信号ラ
イン３側の低濃度不純物領域２ＬＳを形成する為に燐又
は砒素を１×１０¹³／cm²のドーズでイオン注入した。
従って、この実施例にかかる薄膜トランジスタ２は低濃
度不純物領域の濃度に関して非対称構造を有する。な
お、チャネル長ｄＣは５μｍに設定され画素電極１側の
低濃度不純物領域２ＬＤの長さｄＬＤ及び信号ライン３
側の低濃度不純物領域２ＬＳの長さｄＬＳはともに１μ
ｍに設定されている。その他の条件を先の実施例と同様
にしてアクティブマトリクス型液晶表示装置を構成する
と正極性保持期間中のリークによる点欠陥画素の発生を
抑制する事ができた。

【００２４】なお上述の第３実施例において示した低濃
度不純物領域形成の為の不純物ドーズ量は例示であって
これに限られるものではない。一般に、正極性保持と負
極性保持でのリーク電流を同等レベルにすると同時に十
分なオン電流が得られる範囲であれば良い。例えば、ｄ
ＬＤとｄＬＳが各々４μｍ以下で、燐又は砒素を５×１
０¹²〜２×１０¹³／cm²のドーズ範囲でイオン注入する
場合には、信号ライン３側の低濃度不純物領域２ＬＳの
不純物濃度に対して画素電極１側の低濃度不純物領域２
ＬＤの不純物濃度を８０％以下に設定すれば良い。

【００２５】又、上述した３つの実施例においてはチャ
ネル長ｄＣを５μｍに設定して薄膜トランジスタを形成
したが本発明はこれに限られるものではない。ソース／
ドレイン間の耐圧が得られれば、さらにチャネル長は短
くても良い。無論、長い分には一向に差し支えない。

【００２６】さらに、上述した各実施例においては、薄
膜トランジスタのゲート電極及びゲートラインは多結晶
シリコンで構成され、ゲート絶縁膜はＳｉＯ₂で構成さ
れ、信号ラインはアルミニウムで構成されていたが、本
発明はこれに限られるものではない。例えば、ゲート電
極及びゲートラインはシリサイド、ポリサイド、又は金
属としてはＴａ，Ａｌ，Ｃｒ，Ｍｏ，Ｎｉ、及びこれら
の合金等を用いる事ができる。ゲート絶縁膜は例えばＳ
ｉＮ、酸化タンタル等を用いる事ができる。信号ライン
は例えばＴａ，Ｃｒ，Ｍｏ，Ｎｉ、及びこれらの合金等
を用いる事ができる。

【００２７】加えて、本発明はプレーナ型、正スタガ型
又は逆スタガ型のいずれの薄膜トランジスタを用いた液
晶表示装置にも適用可能である事は勿論である。

【００２８】

【発明の効果】以上説明した様に、本発明によれば、ア
クティブマトリクス型液晶表示装置のスイッチング素子
を構成する薄膜トランジスタを非対称構造にした。例え
ば、画素電極側においてのみ高濃度不純物領域とチャネ
ル領域との間に低濃度不純物領域を形成する。あるい
は、チャネル領域の両側に低濃度不純物領域を設けた場
合には、画素電極側の低濃度不純物領域の長さを大きく
形成する。これに代えて、画素電極側の低濃度不純物領
域の不純物濃度を小さく形成しても良い。かかる非対称
構造を採用する事により、画素電極側においてより高電
界に強い薄膜トランジスタを形成する事ができる。この
為、オフレベルのゲート電圧で高い画素電位を保持して
いる期間中でも、電界の集中を小さく抑えられ局在準位
を介してのリーク電流を抑制する事でき、正極性保持時
のリークによる点欠陥画素の発生を効果的に抑制する事
ができるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかるアクティブマトリクス型液晶表
示装置の第１実施例を示す模式的な要部断面図である。

【図２】第１実施例における画素電位の変化を示す波形
図である。

【図３】本発明の第２実施例を示す要部断面図である。

【図４】本発明の第３実施例を示す要部断面図である。

【図５】従来のアクティブマトリクス型液晶表示装置の
一例を示す部分断面図である。

【図６】従来の液晶表示装置に組み込まれる薄膜トラン
ジスタの構造を示す要部断面図である。

【図７】従来の液晶表示装置における画素電位の変化を
示す波形図である。

【符号の説明】

１画素電極２薄膜トランジスタ２Ｇゲート電極２Ｓ高濃度不純物領域２Ｄ高濃度不純物領域２Ｃチャネル領域２ＬＳ低濃度不純物領域２ＬＤ低濃度不純物領域ｄＣチャネル長ｄＬＳ低濃度不純物領域の長さｄＬＤ低濃度不純物領域の長さ３信号ライン４絶縁基板５ゲート絶縁膜６層間絶縁膜７対向電極８対向基板９液晶層

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配列された画素電極とこ
の画素電極に接続された薄膜トランジスタとを備えた一
方の基板と、対向電極を有し前記一方の基板と対向配置
された他方の基板と、両方の基板に保持された液晶層と
を備えた液晶表示装置において、前記薄膜トランジスタは多結晶半導体からなり、前記画
素電極に接続されている不純物領域とチャネル領域との
間のみに、前記不純物領域の導電型と同じ導電型からな
る低濃度不純物領域を設けた事を特徴とする液晶表示装
置。
【請求項２】信号ラインとゲートラインとの交差部分
に配置された薄膜トランジスタとこの薄膜トランジスタ
に接続された画素電極とを有する一方の基板と、対向電
極を有し前記一方の基板と対向配置された他方の基板
と、両方の基板に保持された液晶層とを備えた液晶表示
装置において、前記薄膜トランジスタは多結晶半導体からなり、前記薄
膜トランジスタのソース不純物領域及びドレイン不純物
領域の各々とチャネル領域との間に、前記不純物領域と
同一導電型の低濃度不純物領域を有するとともに、前記
低濃度不純物領域の長さは、前記画素電極に接続されて
いる不純物領域に隣接している低濃度不純物領域の方
が、前記信号ラインに接続されている不純物領域に隣接
している低濃度不純物領域よりも長い事を特徴とする液
晶表示装置。
【請求項３】信号ラインとゲートラインとの交差部分
に配置された薄膜トランジスタとこの薄膜トランジスタ
に接続された画素電極とを備えた一方の基板と、対向電
極を有し前記一方の基板と対向配置された他方の基板
と、両方の基板に保持された液晶層とを備えた液晶表示
装置において、前記薄膜トランジスタは多結晶半導体からなり、前記薄
膜トランジスタのソース不純物領域及びドレイン不純物
領域の各々とチャネル領域との間に、前記不純物領域と
同一導電型の低濃度不純物領域を有するとともに、前記
低濃度不純物領域の濃度は、前記画素電極に接続されて
いる不純物領域に隣接している低濃度不純物領域の方
が、前記信号ラインに接続されている不純物領域に隣接
している低濃度不純物領域よりも小さい事を特徴とする
液晶表示装置。