JPH05251706A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】 【目的】 画素駆動用薄膜トランジスタの電気特性を改
善し点欠陥画素の発生を防止する。 【構成】 薄膜トランジスタ２は絶縁基板４の上に形成
されている。薄膜トランジスタ２は多結晶半導体からな
り、ソース不純物領域２Ｓ及びドレイン不純物領域２Ｄ
とチャネル領域２Ｃとの間の少なくとも一方に、前記不
純物領域と同一導電型の低濃度不純物領域２ＬＳ，２Ｌ
Ｄが設けられている。この低濃度不純物領域２ＬＳ，２
ＬＤにはドナーとアクセプタの不純物が拡散されてい
る。ドナー濃度Ｎ_D は２×１０¹⁷／cm³ から７×１０¹⁸
／cm³ の範囲に設定され、アクセプタ濃度Ｎ_A は１×１
０¹⁷／cm³ から５×１０¹⁷／cm³ の範囲に設定されてい
る。加えて、ドナー濃度Ｎ_D はアクセプタ濃度Ｎ_A より
も高くその差は１×１０¹⁷／cm³ 以上に設定されてい
る。かかる条件を満たす事により、薄膜トランジスタ２
のリーク電流を抑制できるとともに十分な駆動電流を得
る事ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えばアクティブマトリ
クス型液晶表示装置の駆動用基板に集積形成される薄膜
トランジスタに関する。より詳しくは、薄膜トランジス
タのチャネル構造に関する。

【０００２】

【従来の技術】まず本発明の背景を明らかにする為に、
図５を参照してアクティブマトリクス型液晶表示装置の
一般的な構成を簡潔に説明する。ガラス基板２０の表面
には液晶セルを駆動する為の薄膜トランジスタ（ＴＦ
Ｔ）２１が形成されている。互いに直交するゲートライ
ン２２及び信号ライン２３も形成されている。これら直
交するラインの交点に各薄膜トランジスタ２１が配置さ
れている。なお、ゲートライン２２の一部がトランジス
タのゲート電極２１Ｇを構成する。さらに、個々のトラ
ンジスタに対応して画素電極２４も形成されており、所
謂ＴＦＴ基板２５を構成する。このＴＦＴ基板２５には
液晶層２６を介して対向配置された他方の基板２７が重
ねられている。この対向基板２７と液晶層２６との間に
は対向電極２８が設けられており、個々の画素電極との
間に液晶セルを構成する。なお液晶層２６は例えばツイ
スト配向されたネマティック液晶からなる。

【０００３】薄膜トランジスタ２１は例えば半導体活性
層として多結晶シリコン薄膜を用いており、ソース領域
２１Ｓ、ドレイン領域２１Ｄ及び両者の間に介在するチ
ャネル領域２１Ｃが形成されている。ソース領域２１Ｓ
は信号ライン２３に接続されているとともに、ドレイン
領域２１Ｄは対応する画素電極２４に接続されている。
ゲートライン２２を介して選択信号を供給すると薄膜ト
ランジスタ２１は導通し信号ライン２３から供給される
画像信号をサンプリングして画素電極２４に書き込む。
選択信号の供給が解除されると薄膜トランジスタ２１は
非導通状態となり画素電極に書き込まれた画像信号がホ
ールドされる。

【０００４】以上の説明から理解される様に、薄膜トラ
ンジスタは画像信号のサンプリング及びホールドに用い
られる為、次の電気特性が要求されている。即ち、薄膜
トランジスタを導通状態にした時液晶セルを充電させる
為に十分な駆動電流を供給できる事と、薄膜トランジス
タを非導通状態にした時電荷の形でホールドされた画像
信号を維持する為極力リーク電流が流れない事である。
多結晶半導体薄膜を用いてトランジスタを形成した場合
一般に駆動電流は大きい値を得る事が可能である。これ
は、非結晶半導体等と異なり多結晶半導体ではかなり大
きいキャリア移動度が得られる為である。一方、書き込
まれた画像信号はサンプリング時間よりも遥かに長い時
間保持されなくてはならない。液晶セルの静電容量は通
常数pF程度の小さい値である為、薄膜トランジスタが非
導通状態の時に僅かでもリーク電流が流れるとドレイン
の電位即ち画素電極の電位は急激にソースの電位に近づ
きサンプリングされた画像信号は正しくホールドされな
くなってしまう。多結晶半導体薄膜を用いてトランジス
タを形成した場合、多結晶半導体薄膜中の結晶粒界に多
くのトラップ準位が局在している為、このトラップを介
してかなり多くのリーク電流が流れてしまう。

【０００５】このリーク電流を抑える為に、所謂オフセ
ットゲート領域を設けた構造が提案されている（例えば
特公平３−３８７５５号公報、特開昭６３−２０４７６
９号公報）。このオフセットゲート領域は、ソース／ド
レインの高濃度不純物領域の各々とチャネル領域との間
に設けられた、ソース／ドレインと同じ導電型の低濃度
不純物領域である。この様にオフセットゲート領域を設
けると多結晶半導体薄膜中に設けられたＰＮ接合のエネ
ルギー障壁の幅が広くなる。この為、ＰＮ接合部に加え
られる電界強度が弱められソース／ドレイン間のリーク
電流を抑制できる。

【０００６】

【発明が解決しようとする課題】しかしながら、オフセ
ットゲート領域を設けた構造であっても、リーク電流を
完全に抑制する事ができず、点欠陥画素が発生してい
た。特に、全体的にリーク電流レベルが大きくなる高温
（例えば５５℃）動作時には、点滅を繰り返す点欠陥画
素が多数発生してしまう。又、オフセットゲート領域を
設けた副作用として、環境条件や駆動条件によっては薄
膜トランジスタの駆動電流供給不足が生じ点欠陥画素が
発生する。そこで、点欠陥画素の解析をしたところ、欠
陥原因がオフセットゲート領域に注入される不純物の濃
度に関連している事が判明した。この不純物には薄膜ト
ランジスタの閾値電圧Ｖｔｈを調節する為のアクセプタ
と導電率を調節する為のドナーとが含まれている。

【０００７】

【課題を解決するための手段】上述した従来の技術の問
題点あるいは課題に鑑み、本発明は不純物濃度を制御す
る事によりリーク電流を極力抑制するとともに十分な駆
動電流の得られる薄膜トランジスタを得る事を目的と
し、点欠陥画素の少ない液晶表示装置を実現するもので
ある。かかる目的を達成する為に、絶縁基板上に形成さ
れた薄膜トランジスタに対して以下の手段を講じた。即
ち、薄膜トランジスタを多結晶半導体薄膜で構成すると
ともに、前記薄膜トランジスタのソース不純物領域及び
ドレイン不純物領域とチャネル領域との間の少なくとも
一方に、前記不純物領域と同一導電型の低濃度不純物領
域を設けた。前記低濃度不純物領域にはドナーとアクセ
プタの不純物が拡散されている。このドナー濃度Ｎ_D は
２×１０¹⁷／cm³ から７×１０¹⁸／cm³ の範囲に設定さ
れている。又、アクセプタ濃度Ｎ_A は１×１０¹⁷／cm³
から５×１０¹⁷／cm³ の範囲に設定されている。さら
に、ドナー濃度Ｎ_D はアクセプタ濃度Ｎ_A よりも大き
く、その差は１×１０¹⁷／cm³ 以上に設定されている。

【０００８】かかる構成を有する薄膜トランジスタの形
成された絶縁基板はアクティブマトリクス型液晶表示装
置の駆動用基板として用いられる。この駆動用基板には
マトリクス状に配列された画素電極が形成されており、
これに個々の薄膜トランジスタが接続している。この駆
動用基板に対して、対向電極が設けられた対向基板を重
ねて配置し両基板の間隙に液晶層を封入する事によりア
クティブマトリクス型液晶表示装置が得られる。

【０００９】

【作用】本発明においては、薄膜トランジスタのソース
／ドレインを構成する高濃度不純物領域とチャネル領域
との間に低濃度不純物領域が設けられている。この低濃
度不純物領域は薄膜トランジスタの非導通状態において
ゲートとソース／ドレイン間の電界集中を弱め局在準位
を介してのリーク電流を抑制する為のものである。この
低濃度不純物領域にはドナーとアクセプタの両方の不純
物が含まれている。ドナーは多結晶シリコンの導電率を
調整する為のものであり、注入量を変えて低濃度不純物
領域及び高濃度不純物領域に選択的にドーピングされ
る。一方、アクセプタは薄膜トランジスタの閾値電圧Ｖ
ｔｈを調整する為にドーピングされる。成膜した多結晶
シリコンはそのままでは弱いｐ型半導体となっているの
で、トランジスタを形成した場合に最適のＶｔｈを有す
る電圧電流特性（Ｖ_G −Ｉ_D 特性）を得る為にアクセプ
タをイオン注入する。アクセプタのドーピングは本来チ
ャネル領域を対象とするのであるが、製造工程上の簡便
の為に、パタンニングされた多結晶シリコン薄膜全体に
アクセプタをドーピングしている。この為、チャネル領
域と同じアクセプタが同量だけ必然的に前述した低濃度
不純物領域に含まれる事になる。

【００１０】本発明に従って設定されたドナー及びアク
セプタの濃度範囲を図２のグラフに示す。アクセプタの
濃度Ｎ_A は１×１０¹⁷／cm³ から５×１０¹⁷／cm³ の範
囲に設定されている。この範囲は、ｎチャネル型薄膜ト
ランジスタのチャネル領域において、リーク電流あるい
はオフ電流を小さく抑えるとともに十分な駆動電流ある
はオン電流の得られる部分である。

【００１１】チャネル領域のアクセプタ濃度を変化させ
た時のＶ_G −Ｉ_D 特性を図３に示す。Ｎ_A ＜１×１０¹⁷
／cm³ の場合は、カーブａで示す様に大きくデプレッシ
ョンとなる。この為、ゲート電圧Ｖ_G として画素電極に
書き込まれた信号電荷をホールドする為の保持ゲート電
圧Ｖ_HOLDを印加した場合大きなリーク電流が流れてしま
い、所謂デプレッションリークが発生する。逆に、５×
１０¹⁷／cm³ ＜Ｎ_A の場合は、カーブｃで示す様に大き
くエンハンスメントとなり、ゲート電圧Ｖ_G として画像
信号をサンプリングし画素電極に信号電荷を充電する為
の書き込みゲート電圧Ｖ_WRITE を印加した場合に十分な
オン電流が得られなくなってしまう。本発明に従ってア
クセプタ濃度を制御した場合にカーブｂで示される様な
理想的なＶ_G −Ｉ_D 特性を得る事ができる。

【００１２】再び図２のグラフを参照すると、低濃度不
純物領域のドナー濃度Ｎ_D は２×１０¹⁷／cm³ から７×
１０¹⁸／cm³ の範囲に設定されている。この範囲は薄膜
トランジスタのリーク電流を小さく抑えるとともに十分
なオン電流の得られるものである。

【００１３】ドナー濃度を変化させた時のＶ_G −Ｉ_D 特
性を図４に示す。Ｎ_D ＜２×１０¹⁷／cm³ の場合は、カ
ーブｄで示す様に薄膜トランジスタに書き込みゲート電
圧Ｖ_WRITE を印加した場合において十分なオン電流が得
られなくなってしまう。逆に７×１０¹⁸／cm³ ＜Ｎ_D の
場合は、カーブｆで示す様に薄膜トランジスタに保持ゲ
ート電圧Ｖ_HOLDを印加した場合において大きなリーク電
流が流れてしまう。ドナー濃度Ｎ_D を本発明に従って設
定した場合にカーブｅで示される様な理想的なＶ_G −Ｉ
_D 特性が得られる。

【００１４】再び図２のグラフを参照すると、ドナー濃
度Ｎ_D はアクセプタ濃度Ｎ_A よりも高く且つその差は１
×１０¹⁷／cm³ 以上に設定されている。前述した様に、
低濃度不純物領域にはドナーに加えてアクセプタも含ま
れている。仮に、両者の濃度関係が逆転してドナー濃度
よりアクセプタ濃度の方が大きいとｐ型のオフセットゲ
ート領域を持つｎチャネル型トランジスタが形成されて
しまい、抵抗が高くなるために十分なオン電流が得られ
なくなってしまう。逆転しないまでも濃度差が小さい場
合即ちＮ_D −Ｎ_A ＜１×１０¹⁷／cm³ の場合も同様であ
り、ｎ型のオフセットゲート領域が形成されるものの抵
抗が高い為充電なオン電流が得られない。

【００１５】以上説明した様に、本発明によれば、低濃
度不純物領域あるいはオフセットゲート領域に含まれる
ドナーとアクセプタの濃度を最適化する事により、リー
ク電流を小さく抑えるとともに十分なオン電流の得られ
る薄膜トランジスタを形成する事ができ、点欠陥画素の
少ない液晶表示装置を実現可能とする。

【００１６】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる薄膜トランジス
タの形成されたＴＦＴ基板を用いて構成されたアクティ
ブマトリクス型液晶表示装置を示す模式的な要部断面図
である。マトリクス状に配列された個々の画素電極１に
対応してｎチャネル型の多結晶シリコン薄膜トランジス
タ２が形成されている。このトランジスタ２の一方の高
濃度不純物領域２Ｄが画素電極１に接続される一方、他
方の高濃度不純物領域２Ｓが信号ライン３に接続されて
いる。又、このトランジスタのゲート電極２Ｇはゲート
ライン（図示せず）と一体的に形成されている。なお、
高濃度不純物領域２Ｄ及び２Ｓは交流駆動を行なった場
合双方ともソースにもドレインにもなり得る。さらに、
画素電極１に接続された高濃度不純物領域２Ｄとチャネ
ル領域２Ｃとの間には低濃度不純物領域２ＬＤが形成さ
れ、信号ライン３に接続された高濃度不純物領域２Ｓと
チャネル領域２Ｃとの間には低濃度不純物領域２ＬＳが
形成されている。これら画素電極１、薄膜トランジスタ
２、信号ライン３等は半導体製造プロセスを用いて絶縁
基板４の上に集積的に形成される。なお、ゲート電極２
Ｇはゲート絶縁膜５を介してチャネル領域２Ｃの直上に
配置されるとともに、層間絶縁膜６により被覆されてい
る。

【００１７】絶縁基板４に対面して他方の絶縁基板７が
重ねられている。他方の絶縁基板７の内表面には全面的
に対向電極８が形成されている。両基板４，７の間には
液晶層９（例えばツイストネマティック液晶層）が充填
封入されておりアクティブマトリクス型の液晶表示装置
が構成される。

【００１８】次に、図１に示すＴＦＴ基板の製造方法を
説明する。まず、ガラス又は石英からなる絶縁基板４の
上に５０nmの厚みで多結晶シリコン膜をＬＰ−ＣＶＤ法
により成膜する。続いて薄膜トランジスタ２を形成する
為にこの多結晶シリコン膜をパタンニングした後イオン
打ち込みを行ない濃度の異なる不純物領域を選択的に形
成する。まず、薄膜トランジスタのＶｔｈを最適化する
為、パタンニングされた多結晶シリコン膜全体にアクセ
プタ例えばボロンを２×１０¹²／cm² のドーズ量で打ち
込み、多結晶シリコン薄膜中のアクセプタ濃度を２×１
０¹⁷／cm³ となる様にした。他の不純物領域はフォトレ
ジストを用いて選択的にマスキングし必要な領域にのみ
イオン打ち込みを行なった。高濃度不純物領域２Ｄ及び
高濃度不純物領域２Ｓを形成する為にドナー例えば燐を
１×１０¹⁵／cm² のドーズ量で打ち込んだ。一方、低濃
度不純物領域２ＬＤ及び低濃度不純物領域２ＬＳを形成
する為にドナー例えば燐又は砒素を２×１０¹³／cm² の
ドーズ量で打ち込んだ。この結果低濃度不純物領域２Ｌ
Ｄ，２ＬＳのドナー濃度は２×１０¹⁸／cm³ となりアク
セプタ濃度は前述した様に２×１０¹⁷／cm³ となる。な
おチャネル領域２Ｃのチャネル長が５μｍとなり低濃度
不純物領域２ＬＤ，２ＬＤの長さが２μｍとなる様に選
択的なイオン打ち込みを行なった。

【００１９】多結晶シリコン膜の上にＳｉＯ₂ からなる
ゲート絶縁膜５を成膜した。その上に重ねてゲート電極
２Ｇ及びゲートラインをＬＰ−ＣＶＤ法により一体的に
形成した。このゲート電極２Ｇ及びゲートラインは膜厚
３５０nmの多結晶シリコン膜からなり導電率を改善する
為に不純物がドーピングされている。その上に、ＡＰ−
ＣＶＤ法により６００nmの膜厚でＰＳＧ膜を成膜し層間
絶縁膜６を形成した。続いて、スパッタリングにより６
００nmの膜厚でアルミニウムを成膜した後所定の形状に
パタニングして信号ライン３を作製する。最後に、スパ
ッタリングを用いて１５０nmの膜厚を有するＩＴＯから
なる透明導電膜を成膜した。この後所定の形状にパタニ
ングして画素電極１を得た。

【００２０】この様な製造方法から明らかな様に、Ｖｔ
ｈ調整の為のアクセプタとリーク電流抑制の為のドナー
の双方が図２のグラフに示す範囲に調節されている。従
って、リーク電流を小さく抑えるとともに十分なオン電
流の得られる薄膜トランジスタをＴＦＴ基板上に形成で
きた。このＴＦＴ基板を用いてアクティブマトリクス型
液晶表示装置を組み立てて実際に駆動したところ点欠陥
画素が実質的に皆無であった。

【００２１】一方、比較例として、薄膜トランジスタの
Ｖｔｈを調節する為にボロンを４×１０¹²／cm² のドー
ズ量で打ち込み、低濃度不純物領域２ＬＤ，２ＬＳを形
成する為に燐を５×１０¹²／cm² のドーズ量で打ち込ん
だＴＦＴ基板を作製した。この場合低濃度不純物領域２
ＬＤ，２ＬＳのドナー濃度は５×１０¹⁷／cm³ となり、
アクセプタ濃度は４×１０¹⁷／cm³ となった。さらに、
Ｎ_D −Ｎ_A ＝１×１０¹⁷／cm³ となった。このＴＦＴ基
板を用いて液晶表示装置を組み立て実際に駆動したとこ
ろ、低濃度不純物領域中の実効的なドナー濃度が低い為
オン電流が不十分となり、書き込み不足による点欠陥画
素が約１／１０³ の割合で発生した。

【００２２】なお、上述の実施例においては、低濃度不
純物領域２ＬＤ，２ＬＳの長さ寸法を２μｍに設定した
が、本発明はこれに限られるものではなく、リーク電流
を抑えると同時に十分なオン電流が得られる長さ寸法範
囲であれば良い。例えば、燐又は砒素を２×１０¹²〜７
×１０¹³／cm² のドーズ量で打ち込む場合には、低濃度
不純物領域の長さ寸法は０．５〜５μｍの範囲で設定可
能である。

【００２３】又、上述の実施例においては、低濃度不純
物領域をチャネル領域の両側に設けたが、本発明はかか
る構造に限られるものではなく、少なくとも一方に設け
る事により所望の効果を得る事ができる。

【００２４】又、本実施例においては、チャネル長は５
μｍの長さ寸法に設定されていたが、本発明はこれに限
られるものではなく、ソース／ドレイン間の耐圧が得ら
れれば、さらにチャネル長を短くしても良い。無論、長
い分には一向に差し支えない。

【００２５】さらに、本実施例においてはＴＦＴのゲー
ト電極及びゲートラインは多結晶シリコンで構成され、
ゲート絶縁膜はＳｉＯ₂ で構成され、信号ラインはアル
ミニウムで構成されていたが、本発明はこれに限られる
ものではない。ゲート電極及びゲートラインは例えばシ
リサイド、ポリサイド又は金属としてはＴａ，Ａｌ，Ｃ
ｒ，Ｍｏ，Ｎｉ、及びこれらの合金を用いても良い。ゲ
ート絶縁膜は例えばＳｉＮ、酸化タンタル等を用いる事
ができる。信号ラインの材料としては例えばＴａ，Ｃ
ｒ，Ｍｏ，Ｎｉ、及びこれらの合金等を用いる事ができ
る。

【００２６】加えて、本発明は薄膜トランジスタとして
プレーナ型、正スタガ型又は逆スタガ型のいずれを用い
た液晶表示装置にも適用可能である事は言うまでもな
い。

【００２７】

【発明の効果】以上説明した様に、本発明によれば、薄
膜トランジスタのソース／ドレインの高濃度不純物領域
とチャネル領域との間に低濃度不純物領域が形成されて
おり、この低濃度不純物領域中にＶｔｈ調整の為のアク
セプタとリーク電流抑制の為のドナーの双方が含まれて
いる場合において、低濃度不純物領域中のドナーとアク
セプタの濃度の好ましい範囲を設定して薄膜トランジス
タを形成する。この為、リーク電流を小さく抑えるとと
もに十分なオン電流の得られる薄膜トランジスタを得る
事ができ、点欠陥画素の少ない液晶表示装置を提供する
事ができるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかる薄膜トランジスタを用いて構成
されたアクティブマトリクス型液晶表示装置の一例を示
す模式的な要部断面図である。

【図２】本発明にかかる薄膜トランジスタの低濃度不純
物領域に含まれるドナーとアクセプタの濃度の好ましい
範囲を示すグラフである。

【図３】本発明にかかる薄膜トランジスタのチャネル領
域におけるアクセプタ濃度を変化させた時のＶ_G −Ｉ_D
特性を示す説明図である。

【図４】本発明にかかる薄膜トランジスタの低濃度不純
物領域におけるドナー濃度を変化させた時のＶ_G −Ｉ_D
特性を示す説明図である。

【図５】従来のアクティブマトリクス型液晶表示装置の
一例を示す部分断面図である。

【符号の説明】

１ 画素電極 ２Ｇ ゲート電極 ２Ｓ 高濃度不純物領域 ２Ｄ 高濃度不純物領域 ２Ｃ チャネル領域 ２ＬＳ 低濃度不純物領域 ２ＬＤ 低濃度不純物領域 ３ 信号ライン ４ 絶縁基板 ５ ゲート絶縁膜 ６ 層間絶縁膜 ７ 絶縁基板 ８ 対向電極 ９ 液晶層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に形成された薄膜トランジス
   タにおいて、 前記薄膜トランジスタは多結晶半導体からなり、前記薄
   膜トランジスタのソース不純物領域及びドレイン不純物
   領域とチャネル領域との間の少なくとも一方に、前記不
   純物領域と同一導電型の低濃度不純物領域を有するとと
   もに、前記低濃度不純物領域にはドナーとアクセプタの
   不純物が拡散され、このドナー濃度Ｎ_D及びアクセプタ
   濃度Ｎ_A は、 ２×１０¹⁷／cm³ ＜Ｎ_D ＜７×１０¹⁸／cm³ １×１０¹⁷／cm³ ＜Ｎ_A ＜５×１０¹⁷／cm³ １×１０¹⁷／cm³ ＜Ｎ_D −Ｎ_A なる条件を満たしている事を特徴とする薄膜トランジス
   タ。
2. 【請求項２】 マトリクス状に配列された画素電極とこ
   の画素電極に接続された薄膜トランジスタとを備えた一
   方の基板と、対向電極を有し前記一方の基板と対向配置
   された他方の基板と、両方の基板に保持された液晶層と
   を備えた液晶表示装置において、 前記薄膜トランジスタは多結晶半導体からなり、前記薄
   膜トランジスタのソース不純物領域及びドレイン不純物
   領域とチャネル領域との間の少なくとも一方に、前記不
   純物領域と同一導電型の低濃度不純物領域を有するとと
   もに、前記低濃度不純物領域にはドナーとアクセプタの
   不純物が拡散され、このドナー濃度Ｎ_D及びアクセプタ
   濃度Ｎ_A は、 ２×１０¹⁷／cm³ ＜Ｎ_D ＜７×１０¹⁸／cm³ １×１０¹⁷／cm³ ＜Ｎ_A ＜５×１０¹⁷／cm³ １×１０¹⁷／cm³ ＜Ｎ_D −Ｎ_A なる条件を満たしている事を特徴とする液晶表示装置。