JP3072655B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP3072655B2 JP3072655B2 JP14690691A JP14690691A JP3072655B2 JP 3072655 B2 JP3072655 B2 JP 3072655B2 JP 14690691 A JP14690691 A JP 14690691A JP 14690691 A JP14690691 A JP 14690691A JP 3072655 B2 JP3072655 B2 JP 3072655B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- ldd
- transistors
- active matrix
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス表
示装置に係わり、特に、オフ時のリーク電流を減少させ
るものに用いて好適なものである。
示装置に係わり、特に、オフ時のリーク電流を減少させ
るものに用いて好適なものである。
【０００２】
【従来の技術】周知の通り、液晶ディスプレイの駆動方
式としては単純マトリックス駆動方式やアクティブマト
リックス方式などが知られている。これらの駆動方式を
比較した場合、一般に、画質や応答性の点において、ア
クティブマトリックス方式が優れていると言われてい
る。上記アクティブマトリックス方式は、画素に非線形
素子を付加する駆動方式であり、上記非線形素子として
はダイオードやバリスタ、或いはオン・オフ比の大きい
ＭＯＳ型トランジスタなどが用いられている。上記ＭＯ
Ｓ型トランジスタは、透明基板上に作成されるので一般
的に薄膜トランジスタＴＦＴと呼ばれている。これらの
各素子のうち、フルカラーＬＣＤとして活発に研究開発
が行われているのは薄膜トランジスタＴＦＴである。
式としては単純マトリックス駆動方式やアクティブマト
リックス方式などが知られている。これらの駆動方式を
比較した場合、一般に、画質や応答性の点において、ア
クティブマトリックス方式が優れていると言われてい
る。上記アクティブマトリックス方式は、画素に非線形
素子を付加する駆動方式であり、上記非線形素子として
はダイオードやバリスタ、或いはオン・オフ比の大きい
ＭＯＳ型トランジスタなどが用いられている。上記ＭＯ
Ｓ型トランジスタは、透明基板上に作成されるので一般
的に薄膜トランジスタＴＦＴと呼ばれている。これらの
各素子のうち、フルカラーＬＣＤとして活発に研究開発
が行われているのは薄膜トランジスタＴＦＴである。
【０００３】図４に薄膜トランジスタＴＦＴを用いたア
クティブマトリックス型液晶ディスプレイの等価回路を
示す。図４から明らかなように、アクティブマトリック
ス型液晶ディスプレイにおいては、ゲートバスライン２
０とソースバスライン２１とにより各画素２２が構成さ
れる。そして、画素電極２４を介して送られる信号を各
画素２２ごとに書き込んだり、保持するために薄膜トラ
ンジスタ２３が用いられる。
クティブマトリックス型液晶ディスプレイの等価回路を
示す。図４から明らかなように、アクティブマトリック
ス型液晶ディスプレイにおいては、ゲートバスライン２
０とソースバスライン２１とにより各画素２２が構成さ
れる。そして、画素電極２４を介して送られる信号を各
画素２２ごとに書き込んだり、保持するために薄膜トラ
ンジスタ２３が用いられる。
【０００４】このような目的で用いられる薄膜トランジ
スタ２３は、オン時には電流を流す能力が要求され、ま
た、オフ時にはその反対に電流を流さないようにする能
力が要求される。そこで、ポリシリコンＴＦＴは駆動能
力が優れているので、これらの要求に答えることが可能
なトランジスタとして用いられている。また、上記ポリ
シリコンＴＦＴは周辺回路をオンチップすることが可能
であり、画素トランジスタを小さくすることができる利
点がある。
スタ２３は、オン時には電流を流す能力が要求され、ま
た、オフ時にはその反対に電流を流さないようにする能
力が要求される。そこで、ポリシリコンＴＦＴは駆動能
力が優れているので、これらの要求に答えることが可能
なトランジスタとして用いられている。また、上記ポリ
シリコンＴＦＴは周辺回路をオンチップすることが可能
であり、画素トランジスタを小さくすることができる利
点がある。
【０００５】しかしながら、ポリシリコンＴＦＴはオフ
時にリーク電流を抑えることが難しいとされている。そ
こで、このオフ時にリーク電流を抑える問題を解決する
ために次の３つの方法が従来より用いられている。すな
わち、その内の一つはダブルゲート構造とよばれるもの
であり、これはトランジスタを直列に２個接続してドレ
ーン電界を半分にすることにより、トンネル電流を抑え
るようにしたものである。また、チャンネルのポリシリ
コン膜厚を薄くしてリークする体積を減らすことにより
リーク電流を抑えるようにする、いわゆる超薄膜化法が
用いられることもある。また、その他の技術してＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）トランジ
スタを用いることもある。
時にリーク電流を抑えることが難しいとされている。そ
こで、このオフ時にリーク電流を抑える問題を解決する
ために次の３つの方法が従来より用いられている。すな
わち、その内の一つはダブルゲート構造とよばれるもの
であり、これはトランジスタを直列に２個接続してドレ
ーン電界を半分にすることにより、トンネル電流を抑え
るようにしたものである。また、チャンネルのポリシリ
コン膜厚を薄くしてリークする体積を減らすことにより
リーク電流を抑えるようにする、いわゆる超薄膜化法が
用いられることもある。また、その他の技術してＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）トランジ
スタを用いることもある。
【０００６】ＬＤＤトランジスタは、図５の断面図に示
すように低濃度ドレイン領域Ｎを設けることにより、接
合のトンネル電流が発生しないように電界を抑える構造
にしている。ただし、このようにすると空乏層が拡がる
ので、その中の発生電流に注意しなければならない。こ
れらの技術のうち、ＬＤＤ構造はリーク電流がドレーン
電界の影響をそれほど受けないので、液晶駆動用トラン
ジスタとして用いるのに適しており、研究開発が活発に
行われている。ところで、通常ＬＤＤというのはドレイ
ン側にのみ設けるのでこのように呼ばれている。しかし
ながら、液晶駆動トランジスタの場合は電流をどちら側
からも流す必要があるので、どちらがソースでどちらが
ドレインであるとの区別がない。したがって、以下の説
明においては特別の断りがない限り両側に低濃度領域が
あるものとする。
すように低濃度ドレイン領域Ｎを設けることにより、接
合のトンネル電流が発生しないように電界を抑える構造
にしている。ただし、このようにすると空乏層が拡がる
ので、その中の発生電流に注意しなければならない。こ
れらの技術のうち、ＬＤＤ構造はリーク電流がドレーン
電界の影響をそれほど受けないので、液晶駆動用トラン
ジスタとして用いるのに適しており、研究開発が活発に
行われている。ところで、通常ＬＤＤというのはドレイ
ン側にのみ設けるのでこのように呼ばれている。しかし
ながら、液晶駆動トランジスタの場合は電流をどちら側
からも流す必要があるので、どちらがソースでどちらが
ドレインであるとの区別がない。したがって、以下の説
明においては特別の断りがない限り両側に低濃度領域が
あるものとする。
【０００７】
【発明が解決しようとする課題】ＬＤＤ構造のトランジ
スタの特徴は、リーク電流がドレインの電界にそれ程影
響を受けない点にある。したがって、ＬＤＤトランジス
タの場合にはトンネル電流が流れないから異常に大きな
リークが発生する不都合はない。しかし、この場合はド
レーン電圧に応じた空乏層がＬＤＤ部に拡がるので、空
乏層内で電流が発生する。このため、黒表示時は中間調
を表示しているときよりもリークが大きくなる不都合が
ある。
スタの特徴は、リーク電流がドレインの電界にそれ程影
響を受けない点にある。したがって、ＬＤＤトランジス
タの場合にはトンネル電流が流れないから異常に大きな
リークが発生する不都合はない。しかし、この場合はド
レーン電圧に応じた空乏層がＬＤＤ部に拡がるので、空
乏層内で電流が発生する。このため、黒表示時は中間調
を表示しているときよりもリークが大きくなる不都合が
ある。
【０００８】図６に、ＬＤＤトランジスタの典型的な電
気特性図を示す。図６から明らかなように、＋Ｖｇのゲ
ート電圧で電流ＩD が流れ込む。また、ゲートに−Ｖｇ
の電圧を印加することにより上記電流ＩD が流れないよ
うにしている。このときの電流Ｉoff は小さい方がよい
が、従来公知の技術を用いてこれを少なくすることが困
難であった。本発明は上述の問題点に鑑み、オフ時に薄
膜トランジスタに流れるリーク電流の少ないアクティブ
マトリクス表示装置を提供することを目的とする。
気特性図を示す。図６から明らかなように、＋Ｖｇのゲ
ート電圧で電流ＩD が流れ込む。また、ゲートに−Ｖｇ
の電圧を印加することにより上記電流ＩD が流れないよ
うにしている。このときの電流Ｉoff は小さい方がよい
が、従来公知の技術を用いてこれを少なくすることが困
難であった。本発明は上述の問題点に鑑み、オフ時に薄
膜トランジスタに流れるリーク電流の少ないアクティブ
マトリクス表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、マトリクス状に配置された複数の画
素と、それぞれの画素に接続された薄膜トランジスタと
を有するアクティブマトリクス表示装置であって、前記
薄膜トランジスタが、低濃度不純物領域を有するＬＤＤ
構造の第１，第２のトランジスタを直列に接続すること
によって構成され、これら第１，第２のトランジスタ
が、低濃度不純物領域を間に挟んで配置され、この低濃
度不純物領域の反対側のドレインにそれぞれ低濃度不純
物領域を有する構成となっている。
リクス表示装置は、マトリクス状に配置された複数の画
素と、それぞれの画素に接続された薄膜トランジスタと
を有するアクティブマトリクス表示装置であって、前記
薄膜トランジスタが、低濃度不純物領域を有するＬＤＤ
構造の第１，第２のトランジスタを直列に接続すること
によって構成され、これら第１，第２のトランジスタ
が、低濃度不純物領域を間に挟んで配置され、この低濃
度不純物領域の反対側のドレインにそれぞれ低濃度不純
物領域を有する構成となっている。
【００１０】
【作用】第１のトランジスタと第２のトランジスタとを
低濃度ドレイン領域を挟んで配置するとともに、第１お
よび第２のトランジスタの外側のソース・ドレインに低
濃度ドレイン領域を設けることにより、オフしていると
きにこれら第１および第２のトランジスタのソース〜ド
レイン間に各々印加される電圧を減少させ、オフ時に流
れるリーク電流を少なくする。
低濃度ドレイン領域を挟んで配置するとともに、第１お
よび第２のトランジスタの外側のソース・ドレインに低
濃度ドレイン領域を設けることにより、オフしていると
きにこれら第１および第２のトランジスタのソース〜ド
レイン間に各々印加される電圧を減少させ、オフ時に流
れるリーク電流を少なくする。
【００１１】
【実施例】図１は、本発明の一実施例を示す液晶駆動用
トランジスタの断面図である。図１から明らかなよう
に、本実施例の液晶駆動用トランジスタは、第１のＬＤ
Ｄトランジスタ１と、第２のＬＤＤトランジスタ２とを
直列に２個接続した構成となっている。
トランジスタの断面図である。図１から明らかなよう
に、本実施例の液晶駆動用トランジスタは、第１のＬＤ
Ｄトランジスタ１と、第２のＬＤＤトランジスタ２とを
直列に２個接続した構成となっている。
【００１２】また、本実施例においては、２つのＬＤＤ
トランジスタ１，２を直列に接続するに際し、各ＬＤＤ
トランジスタ１，２間の距離が短くなるように工夫して
いる。すなわち、第１のＬＤＤトランジスタ１は、ゲー
ト絶縁膜４を介して第１のＰ型領域３上にゲート電極５
を設けるとともに、上記第１のＰ型領域３との間に第１
のＬＤＤ領域６を挟んでＮ型の高濃度領域を設け、第１
のトランジスタの一方のソース・ドレイン電極９を形成
することにより構成している。
トランジスタ１，２を直列に接続するに際し、各ＬＤＤ
トランジスタ１，２間の距離が短くなるように工夫して
いる。すなわち、第１のＬＤＤトランジスタ１は、ゲー
ト絶縁膜４を介して第１のＰ型領域３上にゲート電極５
を設けるとともに、上記第１のＰ型領域３との間に第１
のＬＤＤ領域６を挟んでＮ型の高濃度領域を設け、第１
のトランジスタの一方のソース・ドレイン電極９を形成
することにより構成している。
【００１３】また、第２のＬＤＤトランジスタ２は、ゲ
ート絶縁膜７を介して第２のＰ型領域８上にゲート電極
１０を設けるとともに、上記第２のＰ型領域８との間に
第２のＬＤＤ領域１１を挟んでＮ型の高濃度領域を設け
てその一方のソース・ドレイン電極１２を形成すること
により構成されている。そして、上記第１のＰ型領域３
と第２のＰ型領域８との間を、Ｎ型の低濃度ドレイン領
域１３を介して接続することにより、第１のＬＤＤトラ
ンジスタ１および第２のＬＤＤトランジスタ２を直列に
接続している。なお、各部はＳｉＯ2 よりなる絶縁膜に
て絶縁されている。
ート絶縁膜７を介して第２のＰ型領域８上にゲート電極
１０を設けるとともに、上記第２のＰ型領域８との間に
第２のＬＤＤ領域１１を挟んでＮ型の高濃度領域を設け
てその一方のソース・ドレイン電極１２を形成すること
により構成されている。そして、上記第１のＰ型領域３
と第２のＰ型領域８との間を、Ｎ型の低濃度ドレイン領
域１３を介して接続することにより、第１のＬＤＤトラ
ンジスタ１および第２のＬＤＤトランジスタ２を直列に
接続している。なお、各部はＳｉＯ2 よりなる絶縁膜に
て絶縁されている。
【００１４】このようにして構成される本実施例の液晶
駆動用トランジスタには、第１のトランジスタの一方の
ソース・ドレイン電極９にソースバスライン２１が接続
され、第２のトランジスタの一方のソース・ドレイン電
極１２に画素電極２４が接続される。また、各ゲート電
極５，１０にゲートバスライン２０がそれぞれ接続され
る。したがって、これらの第１および第２のＬＤＤトラ
ンジスタ１，２は、１つのトランジスタとして動作する
こととなり、図２の構成図に示すように表すことができ
る。また、その等価回路は図３の回路図に示すようにな
り、電圧ＶD は第１のトランジスタの一方のソース・ド
レイン電極９と第２のトランジスタの一方のソース・ド
レイン電極１２との間に印加される。
駆動用トランジスタには、第１のトランジスタの一方の
ソース・ドレイン電極９にソースバスライン２１が接続
され、第２のトランジスタの一方のソース・ドレイン電
極１２に画素電極２４が接続される。また、各ゲート電
極５，１０にゲートバスライン２０がそれぞれ接続され
る。したがって、これらの第１および第２のＬＤＤトラ
ンジスタ１，２は、１つのトランジスタとして動作する
こととなり、図２の構成図に示すように表すことができ
る。また、その等価回路は図３の回路図に示すようにな
り、電圧ＶD は第１のトランジスタの一方のソース・ド
レイン電極９と第２のトランジスタの一方のソース・ド
レイン電極１２との間に印加される。
【００１５】このため、各トランジスタの接続点の電位
をＶX とした場合、各々のトランジスタ１，２にかかる
電圧は、ＶX および（ＶD −ＶX ）となる。したがっ
て、電流Ｉoff 時における各トランジスタの抵抗値をＲ
1 、Ｒ2 とした場合、 ＶX ＝（Ｒ1 ／Ｒ1 ＋Ｒ2 ）・ＶD …（１） となり、各々のトランジスタにかかる電圧を大幅に減少
させることができる。実験によれば、各々のトランジス
タ１，２にかかる電圧を、１／２〜１／３に減少させる
ことができた。
をＶX とした場合、各々のトランジスタ１，２にかかる
電圧は、ＶX および（ＶD −ＶX ）となる。したがっ
て、電流Ｉoff 時における各トランジスタの抵抗値をＲ
1 、Ｒ2 とした場合、 ＶX ＝（Ｒ1 ／Ｒ1 ＋Ｒ2 ）・ＶD …（１） となり、各々のトランジスタにかかる電圧を大幅に減少
させることができる。実験によれば、各々のトランジス
タ１，２にかかる電圧を、１／２〜１／３に減少させる
ことができた。
【００１６】なお、上記実施例においては、第１のＬＤ
Ｄトランジスタ１と第２のＬＤＤトランジスタ２とを直
列に接続するに際し、第１のトランジスタの他方のソー
ス・ドレイン電極と、第２のトランジスタの他方のソー
ス・ドレイン電極とを低濃度ドレイン領域１３により共
通に形成し、これら２つのトランジスタを直列に接続す
るようにした。したがって、各トランジスタ間の接続距
離を極端に短くすることができ、ＬＤＤトランジスタを
２個つなげても所要面積が大きくならないようにするこ
とができる。しかし、このような接続を行うことなく、
２個のＬＤＤトランジスタを単に直列に接続するだけで
も、本発明の目的および効果は良好に達成される。
Ｄトランジスタ１と第２のＬＤＤトランジスタ２とを直
列に接続するに際し、第１のトランジスタの他方のソー
ス・ドレイン電極と、第２のトランジスタの他方のソー
ス・ドレイン電極とを低濃度ドレイン領域１３により共
通に形成し、これら２つのトランジスタを直列に接続す
るようにした。したがって、各トランジスタ間の接続距
離を極端に短くすることができ、ＬＤＤトランジスタを
２個つなげても所要面積が大きくならないようにするこ
とができる。しかし、このような接続を行うことなく、
２個のＬＤＤトランジスタを単に直列に接続するだけで
も、本発明の目的および効果は良好に達成される。
【００１７】
【発明の効果】本発明は上述したように、請求項１の発
明によれば、第１のＬＤＤトランジスタと第２のＬＤＤ
トランジスタとを直列に２個接続して各画素を駆動する
薄膜トランジスタを形成するようにしたので、オフして
いるときに各薄膜トランジスタのソース〜ドレイン間に
印可される電圧を大幅に減少させることができる。した
がって、オフ時に流れるリーク電流を少なくすることが
でき、液晶ディスプレイのコントラスト、および画質を
良好に改善することができる。また、請求項２の発明に
よれば、２個のＬＤＤ構造のトランジスタを低濃度不純
物領域と同じ半導体層のみを用いて接続したので、各ト
ランジスタ間の接続距離を短くすることができ、ＬＤＤ
トランジスタを２個つなげても所要面積が大きくならな
いようにすることができる。
明によれば、第１のＬＤＤトランジスタと第２のＬＤＤ
トランジスタとを直列に２個接続して各画素を駆動する
薄膜トランジスタを形成するようにしたので、オフして
いるときに各薄膜トランジスタのソース〜ドレイン間に
印可される電圧を大幅に減少させることができる。した
がって、オフ時に流れるリーク電流を少なくすることが
でき、液晶ディスプレイのコントラスト、および画質を
良好に改善することができる。また、請求項２の発明に
よれば、２個のＬＤＤ構造のトランジスタを低濃度不純
物領域と同じ半導体層のみを用いて接続したので、各ト
ランジスタ間の接続距離を短くすることができ、ＬＤＤ
トランジスタを２個つなげても所要面積が大きくならな
いようにすることができる。
【図１】本発明の一実施例を示す液晶駆動用トランジス
タの断面図である。
タの断面図である。
【図２】液晶駆動用トランジスタの構成図である。
【図３】液晶駆動用トランジスタの等価回路図である。
【図４】液晶ディスプレイの等価回路図である。
【図５】ＬＤＤトランジスタの断面図である。
【図６】ＬＤＤトランジスタの電気特性図である。
１ 第１のＬＤＤトランジスタ ２ 第２のＬＤＤトランジスタ ３ 第１のＰ型領域 ６ 第１のＬＤＤ領域 ８ 第２のＰ型領域 ９ 第１のトランジスタの一方のソース・ドレイン電極 １１ 第２のＬＤＤ領域 １２ 第２のトランジスタの一方のソース・ドレイン電
極 １３ 低濃度ドレイン領域
極 １３ 低濃度ドレイン領域
Claims (2)
- 【請求項１】 マトリクス状に配置された複数の画素
と、それぞれの画素に接続された薄膜トランジスタとを
有するアクティブマトリクス表示装置であって、 前記薄膜トランジスタが、低濃度不純物領域を有するＬ
ＤＤ構造の第１，第２のトランジスタを直列に接続する
ことによって構成され、 前記第１，第２のトランジスタが、低濃度不純物領域を
間に挟んで配置され、この低濃度不純物領域の反対側の
ドレインにそれぞれ低濃度不純物領域を有する構成とな
っている ことを特徴とするアクティブマトリクス表示装
置。 - 【請求項２】 前記薄膜トランジスタが、前記第１，第
２のトランジスタを低濃度不純物領域と同じ半導体層の
みを用いて接続した構成となっている ことを特徴とする
請求項１記載のアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14690691A JP3072655B2 (ja) | 1991-05-21 | 1991-05-21 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14690691A JP3072655B2 (ja) | 1991-05-21 | 1991-05-21 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344618A JPH04344618A (ja) | 1992-12-01 |
| JP3072655B2 true JP3072655B2 (ja) | 2000-07-31 |
Family
ID=15418249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14690691A Expired - Lifetime JP3072655B2 (ja) | 1991-05-21 | 1991-05-21 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072655B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7297579B2 (en) | 2001-04-19 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0589478B1 (en) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Liquid crystal display device |
| US5650636A (en) | 1994-06-02 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH09311342A (ja) | 1996-05-16 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7053973B1 (en) | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3274081B2 (ja) * | 1997-04-08 | 2002-04-15 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| TWI268617B (en) * | 2005-08-26 | 2006-12-11 | Chunghwa Picture Tubes Ltd | Thin film transistor |
| JP2014165310A (ja) * | 2013-02-25 | 2014-09-08 | Japan Display Inc | 表示装置 |
-
1991
- 1991-05-21 JP JP14690691A patent/JP3072655B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7297579B2 (en) | 2001-04-19 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04344618A (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647523B2 (ja) | マトリクス型液晶表示装置 | |
| JP2001144301A (ja) | 半導体装置およびその作製方法 | |
| JP3072655B2 (ja) | アクティブマトリクス表示装置 | |
| JP3514002B2 (ja) | 表示駆動装置 | |
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JPH0982969A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| KR20050009667A (ko) | 박막 트랜지스터, 액티브 매트릭스 기판, 표시 장치 및전자 기기 | |
| JPH10270699A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路 | |
| JP2846736B2 (ja) | 薄膜半導体装置 | |
| JP3072637B2 (ja) | アクティブマトリクス基板 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| US7545451B2 (en) | Liquid crystal display device with improved heat dissipation properties and fabrication method thereof, having dummy contact hole between channels | |
| JP3514000B2 (ja) | 表示駆動装置 | |
| US11231628B2 (en) | Display | |
| JPH10253989A (ja) | 表示装置 | |
| JP3369664B2 (ja) | 液晶表示装置 | |
| JPH04158580A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2004340981A (ja) | 液晶表示装置 | |
| JP2008258579A (ja) | 薄膜トランジスタおよび表示装置 | |
| JPH07176754A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JPH07106581A (ja) | 半導体装置 | |
| JP2001291875A (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
| JP3405352B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH08220505A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |