CN112563306A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112563306A
CN112563306A CN202010972042.7A CN202010972042A CN112563306A CN 112563306 A CN112563306 A CN 112563306A CN 202010972042 A CN202010972042 A CN 202010972042A CN 112563306 A CN112563306 A CN 112563306A
Authority
CN
China
Prior art keywords
pixel
data line
electrode
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010972042.7A
Other languages
English (en)
Inventor
朴晙晳
金明花
金兑相
金亨俊
文然建
朴根徹
孙尙佑
林俊亨
全景辰
崔惠临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112563306A publication Critical patent/CN112563306A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了显示设备。显示设备包括第一像素、第二像素、连接到第一像素的第一数据线以及连接到第二像素的第二数据线。第一像素和第二像素中的每个包括：晶体管，包括导电层、在导电层上的半导体层、在半导体层上的栅电极以及连接到半导体层的源/漏电极；电容器，包括与栅电极在同一层中的第一电容器电极和在第一电容器电极上的第二电容器电极；以及在晶体管和电容器上的发光器件。第一数据线与源/漏电极在同一层中，并且第二数据线与导电层和第二电容器电极中的一个在同一层中。

Description

显示设备
技术领域
实施例涉及显示设备。更具体地，实施例涉及以高速驱动的显示设备。
背景技术
随着与显示设备有关的技术的发展，显示设备已经变得尺寸更大，分辨率更高并且速度更快。因此，在这样的显示设备中，在预定时间段内，栅信号可以被施加到更大数量的栅线。因此，可以减少用于允许将数据信号输入到像素的时间。
发明内容
如上所述，在减少了允许将数据信号输入到像素的时间的显示设备中，可以增加数据线的数量以补偿输入到像素的数据信号的时间的减少。包含在显示设备中的导电层的数量可以增加，以在有限的空间中提供更多数据线。当导电层的数量增加时，用于形成导电层的掩模工艺的数量可能增加，并且因此显示设备的制造时间和制造成本可能增加。
实施例提供了以高速驱动并使用减少数量的掩模工艺制造的显示设备。
根据本发明的实施例，显示设备包括：第一像素；在预定方向上与第一像素相邻的第二像素；在预定方向上延伸并且连接到第一像素的第一数据线；以及在预定方向上延伸并且连接到第二像素的第二数据线。在这样的实施例中，第一像素和第二像素中的每个包括：晶体管，包括导电层、布置在导电层上的半导体层、布置在半导体层上的栅电极以及连接到半导体层的源电极和漏电极；电容器，包括与栅电极布置在同一层中的第一电容器电极和布置在第一电容器电极上的第二电容器电极；以及布置在晶体管和电容器上的发光器件。在这样的实施例中，第一数据线与源电极和漏电极布置在同一层中，并且第二数据线与导电层和第二电容器电极中的一个布置在同一层中。
在实施例中，第一数据线可以与第一像素的晶体管的源电极或漏电极一体地形成。
在实施例中，当在平面图中观察时，第一数据线和第二数据线可以彼此重叠。
在实施例中，显示设备可以进一步包括：布置在导电层与半导体层之间的缓冲层；布置在半导体层与栅电极之间的第一绝缘层；布置在第一电容器电极与第二电容器电极之间的第二绝缘层；以及布置在第二电容器电极与源电极和漏电极之间的第三绝缘层。
在实施例中，第二数据线可以与第二电容器电极布置在同一层中，并且第二数据线可以通过穿过第三绝缘层限定的接触孔连接到第二像素的晶体管的源电极或漏电极。
在实施例中，第二数据线可以与导电层布置在同一层中，并且第二数据线通过穿过缓冲层、第一绝缘层、第二绝缘层和第三绝缘层限定的接触孔连接到第二像素的晶体管的源电极或漏电极。
在实施例中，显示设备可以进一步包括在预定方向上延伸并且连接到第二像素的第三数据线。第二数据线可以与第二电容器电极布置在同一层中，并且第三数据线可以与导电层布置在同一层中。
在实施例中，当在平面图中观察时，第一数据线、第二数据线和第三数据线可以彼此重叠。
在实施例中，第二数据线可以通过穿过第三绝缘层限定的接触孔连接到第二像素的晶体管的源电极或漏电极，并且第三数据线可以通过穿过缓冲层、第一绝缘层、第二绝缘层和第三绝缘层限定的接触孔连接到第二像素的晶体管的源电极或漏电极。
在实施例中，第二数据线可以包括具有小于栅电极的电阻的电阻的材料。
在实施例中，显示设备可以进一步包括沿预定方向排列的多个像素行。在这样的实施例中，第一像素可以包含在多个像素行中的奇数像素行中，并且第二像素可以包含在多个像素行中的偶数像素行中。
在实施例中，半导体层可以包括从非晶硅、多晶硅和金属氧化物中选择的至少一种材料。
根据本发明的实施例，显示设备包括：第一像素；在预定方向上与第一像素相邻的第二像素；在预定方向上延伸并且连接到第一像素的第一数据线；以及在预定方向上延伸并且连接到第二像素的第二数据线。在这样的实施例中，第一像素和第二像素中的每个包括：晶体管，包括导电层、布置在导电层上的半导体层、布置在半导体层上的栅电极以及连接到半导体层的源电极和漏电极；以及布置在晶体管上的发光器件。在这样的实施例中，第一数据线与源电极和漏电极布置在同一层中，并且第二数据线与导电层布置在同一层中。
在实施例中，显示设备可以进一步包括：布置在导电层与半导体层之间的缓冲层；布置在半导体层与栅电极之间的第一绝缘层；以及布置在栅电极与源电极和漏电极之间的第二绝缘层。
在实施例中，第二数据线可以通过穿过缓冲层、第一绝缘层和第二绝缘层限定的接触孔连接到第二像素的晶体管的源电极或漏电极。
在实施例中，第一像素和第二像素中的每个可以进一步包括电容器，电容器包括与导电层布置在同一层中的第一电容器电极以及布置在第一电容器电极上的第二电容器电极。
在实施例中，第二电容器电极可以与栅电极布置在同一层中。
在实施例中，第二电容器电极可以与半导体层布置在同一层中。
根据本发明的实施例，显示设备包括：第一像素；在预定方向上与第一像素相邻的第二像素；在预定方向上延伸并且连接到第一像素的第一数据线；以及在预定方向上延伸并且连接到第二像素的第二数据线。在这样的实施例中，第一像素和第二像素中的每个包括：晶体管，包括半导体层、布置在半导体层上的栅电极以及连接到半导体层的源电极和漏电极；电容器，包括与栅电极布置在同一层中的第一电容器电极和布置在第一电容器电极上的第二电容器电极；以及布置在晶体管和电容器上的发光器件。在这样的实施例中，第一数据线与源电极和漏电极布置在同一层中，并且第二数据线与第二电容器电极布置在同一层中。
在实施例中，显示设备可以进一步包括：布置在半导体层与栅电极之间的第一绝缘层；布置在第一电容器电极与第二电容器电极之间的第二绝缘层；以及布置在第二电容器电极与源电极和漏电极之间的第三绝缘层。
在实施例中，第二数据线可以通过穿过第三绝缘层限定的接触孔连接到第二像素的晶体管的源电极或漏电极。
在本发明的实施例中，显示设备可以包括分别连接到包含在彼此不同的像素行中的第一像素和第二像素的第一数据线和第二数据线，第一数据线可以与晶体管的源/漏电极布置在同一层中，并且第二数据线可以与电容器的第二电容器电极布置在同一层中。因此，可以以高速驱动显示设备，并且可以减少显示设备的制造工艺中的掩模工艺的数量。
附图说明
通过下面结合附图进行的具体描述，将更加清楚地理解说明性的、非限制性的实施例。
图1是图示根据本发明的实施例的显示设备的图。
图2是图示图1中所示的解复用器DM以及与其连接的像素PX1和PX2的图。
图3是图示图2中所示的第一像素PX1和第二像素PX2的一个示例的电路图。
图4是图示根据本发明的实施例的显示设备的平面图。
图5是图示沿图4的线I-I’截取的第一像素PX1的实施例的截面图。
图6是图示沿图4的线II-II’截取的第二像素PX2的实施例的截面图。
图7是图示沿图4的线II-II’截取的第二像素PX2的示例的截面图。
图8是图示根据本发明的可替代的实施例的显示设备的平面图。
图9是图示沿图8的线III-III’截取的第二像素PX2的实施例的截面图。
图10是图示沿图4的线I-I’截取的第一像素PX1的可替代的实施例的截面图。
图11是图示沿图4的线II-II’截取的第二像素PX2的可替代的实施例的截面图。
图12是图示沿图4的线II-II’截取的第二像素PX2的另一可替代的实施例的截面图。
图13是图示沿图4的线I-I’截取的第一像素PX1的另一可替代的实施例的截面图。
图14是图示沿图4的线II-II’截取的第二像素PX2的另一可替代的实施例的截面图。
具体实施方式
现在将在下文中参考其中示出各个实施例的附图更全面地描述本发明。然而，本发明可以采用许多不同形式体现，而不应当被解释为限于本文中阐述的实施例。相反，提供这些实施例以使本公开内容将详尽且全面，并且将向本领域技术人员充分传达本发明的范围。贯穿全文，相同的附图标记指代相同的元件。
应当理解，当一元件被称为在另一元件“上”时，该元件可以直接在该另一元件“上”，或者它们之间可以存在中间元件。相反，当一元件被称为“直接”在另一元件“上”时，不存在中间元件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可以在本文中用来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分相区分。因此，在不脱离本文教导的情况下，下面讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”可被称为第二元件、第二组件、第二区域、第二层或第二部分。
本文中使用的术语仅仅是为了描述具体实施例的目的，而不旨在限制。本文中使用的单数形式“一”和“该”旨在包含包括“至少一个”在内的复数形式，除非上下文另外清楚地指出。“或”意指“和/或”。本文中使用的术语“和/或”包括所关联列出的项目中的一个或多个的任意和全部组合。将进一步理解，术语“包括”和/或“包含”在本说明书中使用时指明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或其组合的存在或附加。
此外，在本文中可以使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中图示的一个元件与另一元件的关系。将理解，相对术语旨在包括设备除附图中所示的方位以外的不同方位。例如，如果附图中的一个附图中的设备被翻转，则描述为在其他元件“下”侧的元件然后将被定向在其他元件的“上”侧。因此，取决于附图的特定方位，示例性术语“下”可以包含“下”和“上”两种方位。类似地，如果附图中的一个附图中的设备被翻转，则描述为在其他元件“下方”或“下面”的元件然后将被定向为在另一元件的“上方”。因此，示例性术语“下方”和“下面”可以包含上方和下方两种方位。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开内容所属技术领域的普通技术人员所通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中定义的那些术语的术语应当被解释为具有与它们在相关领域和本公开的背景中的含义一致的含义，而不应以理想化的或过于正式的意义来解释，除非本文中明确如此定义。
本文中，参考截面图示描述了示例性实施例，这些截面图示是理性化实施例的示意图示。这样，作为例如制造技术和/或公差的结果，可以预期图示形状之间的变化。因此，本文描述的实施例不应被解释为限于本文中图示区域的特定形状，而将包括由例如制造导致的形状的偏差。例如，被图示或被描述为平坦的区域典型地可以具有粗糙的和/或非线性的特征。而且，所图示的尖角可以是圆角。因此，附图中所示的区域实际上是示意性的，并且它们的形状不旨在图示区域的精确形状且不旨在限制权利要求的范围。
在下文中，将参考附图详细描述显示设备的实施例。
图1是图示根据本发明的实施例的显示设备的图。
参考图1，根据本发明的实施例的显示设备可以包括显示单元DU、栅驱动器GD、数据驱动器DD、解复用器DM、解复用器控制器DMC和时序控制器TC。显示单元DU可以包括多个像素PX。像素PX可以沿第一方向DR1和与第一方向DR1相交的第二方向DR2以基本矩阵形式被排列。因此，显示单元DU可以包括沿第一方向DR1排列的多个像素行PR。像素行PR可以包括在第一方向DR1上交替排列的多个奇数像素行PRO和多个偶数像素行PRE。
栅驱动器GD可以响应于从时序控制器TC提供的栅驱动器控制信号GCS将栅信号供给到栅线GL。在一个实施例中，例如，栅驱动器GD可以将栅信号顺序地供给到栅线GL。当栅信号被顺序地供给到栅线GL时，像素PX可以以像素行PR为单位被顺序地选择。
数据驱动器DD可以响应于从时序控制器TC提供的数据驱动器控制信号DCS将数据信号供给到输出线OL。数据驱动器DD可以通过输出线OL将数据信号供给到解复用器DM。
解复用器DM可以从数据驱动器DD接收数据信号，并将数据信号供给到数据线DL1和DL2。在一个实施例中，例如，解复用器DM可以通过输出线OL接收数据信号，并将数据信号时分地输出到数据线DL1和DL2，数据线DL1和DL2的数量大于输出线OL的数量。因此，像素PX中的每个可以通过数据线DL1和DL2接收数据信号。在一个实施例中，例如，数据线DL1和DL2的数量可以是数据驱动器DD的输出线OL的数量的两倍。
在实施例中，电容器可以被限定或形成在数据线DL1和DL2中的每条中，以存储施加到数据线DL1和DL2的信号。在这样的实施例中，限定或形成在数据线DL1和DL2中的电容器可以归因于寄生电容。另外，电容器可以物理地形成在数据线DL1和DL2中。
解复用器控制器DMC可以通过驱动信号CD来控制解复用器DM的操作。在一个实施例中，例如，驱动信号CD可以用于控制分别包含在解复用器DM中的晶体管的操作。解复用器控制器DMC可以接收从时序控制器TC供给的解复用器控制信号MCS，并产生与解复用器控制信号MCS对应的驱动信号CD。在实施例中，如图1中所示，解复用器控制器DMC可以与时序控制器TC分开，但并不限于此。可替代地，解复用器控制器DMC可以与时序控制器TC集成。
在实施例中，时序控制器TC可以控制栅驱动器GD、数据驱动器DD和解复用器控制器DMC。在这样的实施例中，时序控制器TC可以分别将栅驱动器控制信号GCS、数据驱动器控制信号DCS和解复用器控制信号MCS供给到栅驱动器GD、数据驱动器DD和解复用器控制器DMC。
第一电源VDD和第二电源VSS可以将电力电压提供到显示单元DU。第一电源VDD可以是高电势电压源，并且第二电源VSS可以是低电势电压源。在一个实施例中，例如，第一电源VDD可以将正电压提供到显示单元DU，并且第二电源VSS可以将负电压或接地电压提供到显示单元DU。
像素行PR可以分别连接到栅线GL。像素PX可以连接到第一电源VDD和第二电源VSS，并从第一电源VDD和第二电源VSS被提供有电力电压。像素PX中的每个可以响应于数据信号控制从第一电源VDD经由发光器件流到第二电源VSS的电流的量，并且包含在像素PX中的每个中的发光器件可以产生具有与电流的量相对应的亮度的光。
图2是图示图1中所示的解复用器DM以及与其连接的像素PX1和PX2的图。为了便于说明和描述，图2示出了图1的解复用器DM中的一个解复用器DM，并示出了连接到解复用器DM的像素PX中的两个像素PX1和PX2。
参考图1和图2，解复用器DM可以连接在输出线OL与数据线DL1和DL2之间。数据线DL1和DL2可以包括第一数据线DL1和第二数据线DL2。
在实施例中，解复用器DM可以将通过输出线OL从数据驱动器DD接收的数据信号时分地传输到第一数据线DL1和第二数据线DL2。在这样的实施例中，第一数据线DL1和第二数据线DL2可以连接到包含在一个像素列中的像素PX1和PX2。在一个实施例中，例如，第一数据线DL1可以连接到第一像素PX1，并且第二数据线DL2可以连接到从第一像素PX1在第一方向DR1上定位或在第一方向DR1上与第一像素PX1相邻的第二像素PX2。
第一数据线DL1可以连接到像素行PR的一部分，并且第二数据线DL2可以连接到像素行PR的剩余部分。在一个实施例中，例如，第一数据线DL1可以连接到像素行PR中的奇数像素行PRO中的像素，并且第二数据线DL2可以连接到像素行PR中的偶数像素行PRE中的像素。在这样的实施例中，第一像素PX1可以包含在像素行PR中的奇数像素行PRO中，并且第二像素PX2可以包含在像素行PR中的偶数像素行PRE中。
解复用器DM可以包括第一晶体管M1和第二晶体管M2。
第一晶体管M1可以连接在输出线OL与第一数据线DL1之间，并且导通截止操作可以由第一驱动信号CD1控制。第二晶体管M2可以连接在输出线OL与第二数据线DL2之间，并且导通截止操作可以由第二驱动信号CD2控制。在一个实施例中，例如，当第一驱动信号CD1被供给时，第一晶体管M1可以被导通。因此，输出线OL的数据信号可以被供给到第一数据线DL1。在这样的实施例中，当第二驱动信号CD2被供给时，第二晶体管M2可以被导通。因此，输出线OL的数据信号可以被供给到第二数据线DL2。
第一晶体管M1和第二晶体管M2可以彼此独立地或以彼此互不相同的时段被导通。因此，第一驱动信号CD1的供给时段和第二驱动信号CD2的供给时段可以彼此不重叠。
图3是图示图2中所示的第一像素PX1和第二像素PX2的实施例的电路图。
参考图3，在实施例中，第一像素PX1和第二像素PX2中的每个可以包括发光器件LE和像素电路。
发光器件LE的阳极可以连接到像素电路，并且阴极可以连接到第二电源VSS。发光器件LE可以产生具有与从像素电路供给的电流的量相对应的预定亮度的光。供给到发光器件LE的阳极的第一电源VDD的电压可以大于第二电源VSS的电压，使得电流流过发光器件LE。
像素电路可以响应于数据信号来控制从第一电源VDD经由发光器件LE流到第二电源VSS的电流的量。在实施例中，如图3中所示，像素电路可以包括第一晶体管TR1、第二晶体管TR2和电容器CAP。
第一晶体管TR1(或驱动晶体管)的第一电极可以连接到第一电源VDD，并且第一晶体管TR1的第二电极可以连接到发光器件LE的阳极。第一晶体管TR1的栅电极可以连接到第一节点N1。第一晶体管TR1可以响应于存储在电容器CAP中的电压来控制从第一电源VDD经由发光器件LE供给到第二电源VSS的电流的量。
第二晶体管TR2(或开关晶体管)可以连接在数据线DL1和DL2与第一节点N1之间。第一像素PX1的第二晶体管TR2可以连接在第一数据线DL1与第一节点N1之间，并且第二像素PX2的第二晶体管TR2可以连接在第二数据线DL2与第一节点N1之间。第二晶体管TR2的栅电极可以连接到栅线GL。第二晶体管TR2可以在栅信号被供给到栅线GL时被导通，从而将数据信号提供到第一节点N1。电容器CAP可以连接在第一电源VDD与第一节点N1之间。
电容器CAP可以存储与数据信号相对应的电压。
晶体管TR1和TR2中的每个的第一电极可以是源电极和漏电极中的一个，并且晶体管TR1和TR2中的每个的第二电极可以是源电极和漏电极中的另一个。在一个实施例中，例如，晶体管TR1和TR2中的每个的第一电极可以是源电极，并且晶体管TR1和TR2中的每个的第二电极可以是漏电极。
图4是图示根据本发明的实施例的显示设备的平面图。图4图示了图2中所示的第一像素PX1和第二像素PX2的实施例。
参考图4，在实施例中，第一数据线DL1可以在第一方向DR1上延伸并且连接到第一像素PX1，并且第二数据线DL2可以在第一方向DR1上延伸并且连接到第二像素PX2。在这样的实施例中，第一像素PX1可以连接到第一数据线DL1，并且第二像素PX2可以连接到第二数据线DL2。
在实施例中，当从平面图(例如，在显示单元DU的厚度方向上的平面图)中观察时，第一数据线DL1和第二数据线DL2可以彼此重叠。在一个实施例中，例如，第一数据线DL1的至少一部分可以与第二数据线DL2的至少一部分重叠。在这样的实施例中，在第一数据线DL1和第二数据线DL2彼此重叠的情况下，可以减小在平面图中形成数据线DL1和DL2的面积。因此，第一像素PX1和第二像素PX2的面积可以增大。
图5是图示沿图4的线I-I’截取的第一像素PX1的实施例的截面图。图6是图示沿图4的线II-II’截取的第二像素PX2的实施例的截面图。
参考图4、图5和图6，第一像素PX1和第二像素PX2中的每个可以包括布置在基板SUB上的第一晶体管TR1、第二晶体管TR2、电容器CAP和发光器件LE。第一晶体管TR1可以包括第一导电层111、第一半导体层121、第一栅电极131、第一源电极141和第一漏电极142。第二晶体管TR2可以包括第二导电层112、第二半导体层122、第二栅电极132、第二源电极143和第二漏电极144。电容器CAP可以包括第一电容器电极CE1和第二电容器电极CE2。发光器件LE可以包括像素电极160、发光层170和对电极180。
基板SUB可以是透明绝缘基板。在一个实施例中，例如，基板SUB可以包括诸如玻璃、石英、塑料等的透明绝缘材料或由诸如玻璃、石英、塑料等的透明绝缘材料形成。
在实施例中，第一导电层111和第二导电层112可以被布置在基板SUB上。第一导电层111和第二导电层112可以阻挡外部光、杂质等通过基板SUB进入第一半导体层121和第二半导体层122。在这样的实施例中，当电压被施加到第一导电层111和第二导电层112时，第一导电层111和第二导电层112可以分别用作第一晶体管TR1的下栅电极和第二晶体管TR2的下栅电极。在一个实施例中，例如，第一导电层111可以电连接到第一源电极141或第一漏电极142，并且第二导电层112可以电连接到第二栅电极132。在这样的实施例中，可以调整第一晶体管TR1和第二晶体管TR2的阈值电压，使得可以改善第一晶体管TR1和第二晶体管TR2的迟滞特性。
第一导电层111和第二导电层112中的每个可以包括具有相对低电阻的导电材料或由具有相对低电阻的导电材料形成。在一个实施例中，例如，第一导电层111和第二导电层112中的每个可以包括诸如铝(Al)或铜(Cu)的金属或由诸如铝(Al)或铜(Cu)的金属形成。
在实施例中，缓冲层BUF可以被布置在第一导电层111和第二导电层112上。缓冲层BUF可以在覆盖第一导电层111和第二导电层112的同时，被布置在基板SUB上。缓冲层BUF可以阻止杂质通过基板SUB进入。在这样的实施例中，缓冲层BUF可以在基板SUB上提供平坦的表面。缓冲层BUF可以包括无机绝缘材料。在一个实施例中，例如，缓冲层BUF可以包括从氮化硅、氧化硅等中选择的至少一种。
第一半导体层121和第二半导体层122可以被布置在缓冲层BUF上。第一半导体层121和第二半导体层122可以分别与第一导电层111和第二导电层112重叠。在实施例中，第一半导体层121和第二半导体层122中的每个可以包括非晶硅、多晶硅等。在可替代的实施例中，第一半导体层121和第二半导体层122中的每个可以包括氧化物半导体、金属氧化物等。第一半导体层121和第二半导体层122中的每个可以包括源区、漏区以及布置在它们之间的沟道区。源区和漏区可以分别掺杂有P型杂质或N型杂质。
第一绝缘层101可以被布置在第一半导体层121和第二半导体层122上。第一绝缘层101可以在覆盖第一半导体层121和第二半导体层122的同时，被布置在缓冲层BUF上。第一绝缘层101可以包括无机绝缘材料。在一个实施例中，例如，第一绝缘层101可以包括氮化硅、氧化硅等。
第一栅电极131、第二栅电极132和第一电容器电极CE1可以被布置在第一绝缘层101上。第一栅电极131可以与第一半导体层121的沟道区重叠，并且第二栅电极132可以与第二半导体层122的沟道区重叠。第一电容器电极CE1可以与第一栅电极131和第二栅电极132间隔开。第一栅电极131、第二栅电极132和第一电容器电极CE1中的每个可以包括具有相对大电阻的导电材料或由具有相对大电阻的导电材料形成。在一个实施例中，例如，第一栅电极131、第二栅电极132和第一电容器电极CE1中的每个可以包括诸如钼(Mo)的金属或由诸如钼(Mo)的金属形成。
第二绝缘层102可以被布置在第一栅电极131、第二栅电极132和第一电容器电极CE1上。第二绝缘层102可以在覆盖第一栅电极131、第二栅电极132和第一电容器电极CE1的同时，被布置在第一绝缘层101上。第二绝缘层102可以包括无机绝缘材料。在一个实施例中，例如，第二绝缘层102可以包括氮化硅、氧化硅等。
第二电容器电极CE2可以被布置在第二绝缘层102上。第二电容器电极CE2可以与第一电容器电极CE1重叠。第二电容器电极CE2可以与第一电容器电极CE1一起限定或形成电容器CAP。
第二电容器电极CE2可以包括具有相对低电阻的导电材料或由具有相对低电阻的导电材料形成。在一个实施例中，例如，第二电容器电极CE2可以包括诸如铝(Al)或铜(Cu)的金属或由诸如铝(Al)或铜(Cu)的金属形成。
第三绝缘层103可以被布置在第二电容器电极CE2上。第三绝缘层103可以在覆盖第二电容器电极CE2的同时，被布置在第二绝缘层102上。第三绝缘层103可以包括无机绝缘材料。在一个实施例中，例如，第三绝缘层103可以包括氮化硅、氧化硅等。
第一源电极141、第一漏电极142、第二源电极143和第二漏电极144可以被布置在第三绝缘层103上。第一源电极141和第一漏电极142一起可以被称为第一源/漏电极141/142，并且第二源电极143和第二漏电极144一起可以被称为第二源/漏电极143/144。
第一源电极141可以通过限定或形成在第一绝缘层101、第二绝缘层102和第三绝缘层103中的接触孔连接到第一半导体层121的源区，并且第一漏电极142可以通过限定或形成在第一绝缘层101、第二绝缘层102和第三绝缘层103中的接触孔连接到第一半导体层121的漏区。第二源电极143可以通过限定或形成在第一绝缘层101、第二绝缘层102和第三绝缘层103中的接触孔OP1和OP2连接到第二半导体层122的源区，并且第二漏电极144可以通过限定或形成在第一绝缘层101、第二绝缘层102和第三绝缘层103中的接触孔连接到第二半导体层122的漏区。第一源电极141和第一漏电极142可以与第一导电层111、第一半导体层121和第一栅电极131一起限定或形成第一晶体管TR1。第二源电极143和第二漏电极144可以与第二导电层112、第二半导体层122和第二栅电极132一起限定或形成第二晶体管TR2。
第一源电极141、第一漏电极142、第二源电极143和第二漏电极144中的每个可以包括具有相对低电阻的导电材料或由具有相对低电阻的导电材料形成。在一个实施例中，例如，第一源电极141、第一漏电极142、第二源电极143和第二漏电极144中的每个可以包括诸如铝(Al)、钛(Ti)或铜(Cu)的金属或由诸如铝(Al)、钛(Ti)或铜(Cu)的金属形成。
保护层PVL可以被布置在第一源电极141、第一漏电极142、第二源电极143和第二漏电极144上。保护层PVL可以在覆盖第一源电极141、第一漏电极142、第二源电极143和第二漏电极144的同时，被布置在第三绝缘层103上。保护层PVL可以包括有机绝缘材料。在一个实施例中，例如，保护层PVL可以包括聚酰亚胺(“PI”)等。
像素电极160可以被布置在保护层PVL上。像素电极160可以通过限定或形成在保护层PVL中的接触孔连接到第一源/漏电极141/142。在实施例中，如图5和图6中所示，像素电极160可以连接到第一漏电极142，但本发明并不限于此。在可替代的实施例中，像素电极160也可以连接到第一源电极141。像素电极160可以包括诸如金属、合金或透明导电氧化物的导电材料。在一个实施例中，例如，像素电极160可以包括银(Ag)、氧化铟锡(“ITO”)等。
像素限定层PDL可以被布置在像素电极160上。像素限定层PDL可以在覆盖像素电极160的同时，被布置在保护层PVL上。像素开口穿过像素限定层PDL被限定，以暴露像素电极160的至少一部分。在实施例中，像素开口可以暴露像素电极160的中心部分，并且像素限定层PDL可以覆盖像素电极160的外围部分。像素限定层PDL可以包括有机绝缘材料。在一个实施例中，例如，像素限定层PDL可以包括PI等。
发光层170可以被布置在像素电极160上。发光层170可以被布置在由像素开口暴露的像素电极160上。发光层170可以包括从有机发光材料和量子点中选择的至少一种材料。
在实施例中，有机发光材料可以包括低分子有机化合物或高分子有机化合物。在一个实施例中，例如，低分子有机化合物可以包括铜酞菁、二苯基联苯胺(N，N’-二苯基联苯胺)、三羟基喹啉铝(三-(8-羟基喹啉)铝)等。高分子有机化合物可以包括聚亚乙二氧基噻吩(聚(3，4-亚乙二氧基噻吩))、聚苯胺、聚对苯撑乙烯、聚芴等。
在实施例中，量子点可以包括II-VI族化合物、III-V族化合物、IV-VI族化合物、IV族元素、IV族化合物以及它们的组合。在实施例中，量子点可以具有包括核和围绕核的壳的核-壳结构。壳可以防止核的化学变性，从而用作用于保持半导体特性的保护层和用于向量子点赋予电泳特性的充电层。
对电极180可以被布置在发光层170上。在实施例中，对电极180也可以被布置在像素限定层PDL上。对电极180可以包括诸如金属、合金或透明导电氧化物的导电材料。在一个实施例中，例如，对电极180可以包括铝(Al)、铂(Pt)、银(Ag)、镁(Mg)、金(Au)、铬(Cr)、钨(W)、钛(Ti)等。像素电极160、发光层170和对电极180可以共同限定或形成发光器件LE。
在实施例中，第一数据线DL1可以与第一晶体管TR1的第一源/漏电极141/142和第二晶体管TR2的第二源/漏电极143/144布置在同一层中。本文中，当两个元件彼此被布置在同一层中时，这两个元件彼此被直接布置在同一层上。在这样的实施例中，第一数据线DL1可以被布置在第三绝缘层103上。在这样的实施例中，第一数据线DL1可以包括与第一晶体管TR1的第一源/漏电极141/142和第二晶体管TR2的第二源/漏电极143/144相同的材料。
第一数据线DL1可以与第一像素PX1的第二晶体管TR2的第二源/漏电极143/144集成。在实施例中，如图4和图5中所示，第一数据线DL1可以与第一像素PX1的第二晶体管TR2的第二源电极143集成，但本发明并不限于此。在可替代的实施例中，第一数据线DL1可以与第一像素PX1的第二晶体管TR2的第二漏电极144集成。
第一数据线DL1可以包括在第二方向DR2上突出并连接到第一像素PX1的突起。突起可以通过接触孔OP1连接到第一像素PX1的第二晶体管TR2的第二半导体层122的源区。因此，突起可以用作第一像素PX1的第二晶体管TR2的第二源电极143。
在实施例中，第二数据线DL2可以与电容器CAP的第二电容器电极CE2布置在同一层中。在这样的实施例中，第二数据线DL2可以被布置在第二绝缘层102上。在这样的实施例中，第二数据线DL2可以包括与电容器CAP的第二电容器电极CE2相同的材料。
第二数据线DL2可以通过限定在第三绝缘层103中的接触孔OP3连接到第二像素PX2的第二晶体管TR2的第二源/漏电极143/144。在实施例中，如图4和图6中所示，第二数据线DL2可以通过接触孔OP3连接到第二像素PX2的第二晶体管TR2的第二源电极143，但本发明并不限于此。在可替代的实施例中，第二数据线DL2也可以通过接触孔OP3连接到第二像素PX2的第二晶体管TR2的第二漏电极144。
第二数据线DL2可以包括在第二方向DR2上突出并连接到第二像素PX2的突起。突起可以通过接触孔OP3连接到第二像素PX2的第二晶体管TR2的第二源电极143。
在实施例中，第二数据线DL2可以包括具有比第一栅电极131、第二栅电极132和第一电容器电极CE1的电阻低的电阻的材料。在一个实施例中，例如，第二数据线DL2可以包括铝(Al)、铜(Cu)等或由铝(Al)、铜(Cu)等形成。在这样的实施例中，第二电容器电极CE2和第二数据线DL2可以包括具有相对低电阻的材料。
在第二数据线DL2包括包含在第一栅电极131、第二栅电极132和第一电容器电极CE1中的具有相对大电阻的材料(诸如钼(Mo))或由包含在第一栅电极131、第二栅电极132和第一电容器电极CE1中的具有相对大电阻的材料(诸如钼(Mo))形成的情况下，通过第二数据线DL2的数据信号的传输可以被延迟。然而，在本发明的实施例中，第二数据线DL2可以包括诸如铝(Al)或铜(Cu)的具有相对低电阻的材料，使得可以有效防止数据信号的传输由于第二数据线DL2的电阻而被延迟。
在这样的实施例中，用于显示设备的高速驱动的第二数据线DL2与第二电容器电极CE2布置在同一层中，使得可以在形成第二电容器电极CE2的工艺中形成第二数据线DL2而不形成附加导电层和绝缘层。因此，可以减少在制造显示设备期间的掩模工艺的数量。
图7是图示沿图4的线II-II’截取的第二像素PX2的可替代的实施例的截面图。
除了第二数据线DL2的位置之外，图7中所示的显示设备的实施例可以与上面参考图5和图6描述的显示设备的实施例基本相同。图7中所示的相同或相似的元件已经用与上面用于描述图5和图6中所示的实施例相同的附图标记来标记，并且在下文中将省略或简化其任何重复的详细描述。
参考图4和图7，在实施例中，第二数据线DL2可以与第一晶体管TR1的第一导电层111和第二晶体管TR2的第二导电层112布置在同一层中。在这样的实施例中，第二数据线DL2可以被布置在基板SUB上。在这样的实施例中，第二数据线DL2可以包括与第一晶体管TR1的第一导电层111和第二晶体管TR2的第二导电层112相同的材料。
第二数据线DL2可以通过限定在缓冲层BUF、第一绝缘层101、第二绝缘层102和第三绝缘层103中的接触孔OP3连接到第二像素PX2的第二晶体管TR2的第二源/漏电极143/144。在实施例中，如图4和图7中所示，第二数据线DL2可以通过接触孔OP3连接到第二像素PX2的第二晶体管TR2的第二源电极143，但本发明并不限于此。在可替代的实施例中，第二数据线DL2也可以通过接触孔OP3连接到第二像素PX2的第二晶体管TR2的第二漏电极144。
在通过刻蚀缓冲层BUF、第一绝缘层101、第二绝缘层102和第三绝缘层103形成接触孔OP3的工艺中，存在由接触孔暴露的第一半导体层121的源区和漏区以及第二半导体层122的源区和漏区可能一起被刻蚀的风险。然而，当使用其中相对于无机绝缘层的刻蚀速率大于相对于半导体层的刻蚀速率的诸如SF6或CF4的刻蚀气体形成接触孔时，可以有效防止第一半导体层121的源区和漏区以及第二半导体层122的源区和漏区在形成接触孔OP3的工艺中被损坏。
在实施例中，第二数据线DL2可以包括具有比第一栅电极131、第二栅电极132和第一电容器电极CE1的电阻低的电阻的材料。在一个实施例中，例如，第二数据线DL2可以由铝(Al)、铜(Cu)等形成。在这样的实施例中，第一导电层111、第二导电层112和第二数据线DL2可以包括具有相对低电阻的材料。
在这样的实施例中，用于显示设备的高速驱动的第二数据线DL2与第一导电层111和第二导电层112布置在同一层中，使得可以在形成第一导电层111和第二导电层112的工艺期间形成第二数据线DL2，而不形成附加导电层和绝缘层。因此，可以减少在制造显示设备期间的掩模工艺的数量。
图8是图示根据本发明的可替代的实施例的显示设备的平面图。图9是图示沿图8的线III-III’截取的第二像素PX2的实施例的截面图。
除了增加第三数据线DL3之外，图8和图9中所示的显示设备的实施例可以与上面参考图4、图5和图6描述的显示设备的实施例基本相同。图8和图9中所示的相同或相似的元件已经用与上面用于描述图4、图5和图6中所示的实施例相同的附图标记来标记，并且在下文中将省略或简化其任何重复的详细描述。
参考图8，在实施例中，第一数据线DL1可以在第一方向DR1上延伸并且连接到第一像素PX1，第二数据线DL2可以在第一方向DR1上延伸并且连接到第二像素PX2，并且第三数据线DL3可以在第一方向DR1上延伸并且连接到第二像素PX2。在这样的实施例中，第一像素PX1可以连接到第一数据线DL1，并且第二像素PX2可以连接到第二数据线DL2和第三数据线DL3。
在实施例中，当从平面图观察时，第一数据线DL1、第二数据线DL2和第三数据线DL3可以彼此重叠。在一个实施例中，例如，第一数据线DL1的至少一部分可以与第二数据线DL2的至少一部分和第三数据线DL3的至少一部分重叠，并且第二数据线DL2的至少一部分可以与第三数据线DL3的至少一部分重叠。在第一数据线DL1、第二数据线DL2和第三数据线DL3彼此重叠的这样的实施例中，可以减小在平面图中形成数据线DL1、DL2和DL3的面积。因此，第一像素PX1和第二像素PX2的面积可以增大。
参考图9，第三数据线DL3可以与第一晶体管TR1的第一导电层111和第二晶体管TR2的第二导电层112布置在同一层中。在这样的实施例中，第三数据线DL3可以被布置在基板SUB上。在这样的实施例中，第三数据线DL3可以包括与第一晶体管TR1的第一导电层111和第二晶体管TR2的第二导电层112相同的材料。
第三数据线DL3可以通过限定在缓冲层BUF、第一绝缘层101、第二绝缘层102和第三绝缘层103中的接触孔OP4连接到第二像素PX2的第二晶体管TR2的第二源/漏电极143/144。在实施例中，如图8和图9中所示，第三数据线DL3可以通过接触孔OP4连接到第二像素PX2的第二晶体管TR2的第二源电极143，但本发明并不限于此。在可替代的实施例中，第三数据线DL3也可以通过接触孔OP4连接到第二像素PX2的第二晶体管TR2的第二漏电极144。
在实施例中，第三数据线DL3可以包括具有比第一栅电极131、第二栅电极132和第一电容器电极CE1的电阻低的电阻的材料。在一个实施例中，例如，第三数据线DL3可以包括铝(Al)、铜(Cu)等或由铝(Al)、铜(Cu)等形成。在这样的实施例中，第一导电层111、第二导电层112和第三数据线DL3可以包括具有相对低电阻的材料。
在实施例中，第二数据线DL2和第三数据线DL3彼此电连接，使得可以减小用于传输施加到第二像素PX2的数据信号的数据线的电阻。因此，第二数据线DL2和第三数据线DL3可以有效防止施加到第二像素PX2的数据信号的传输被延迟。
图10是图示沿图4的线I-I’截取的第一像素PX1的可替代的实施例的截面图。图11是图示沿图4的线II-II’截取的第二像素PX2的可替代的实施例的截面图。
除了第一电容器电极CE1的位置、第二电容器电极CE2的位置以及第三绝缘层103的省略之外，图10和图11中所示的显示设备的实施例可以与上面参考图7描述的显示设备的实施例基本相同。图10和图11中所示的相同或相似的元件已经用与上面用于描述图5和图7中所示的实施例相同的附图标记来标记，并且在下文中将省略或简化其任何重复的详细描述。
参考图4、图10和图11，在实施例中，第一导电层111、第二导电层112和第一电容器电极CE1可以被布置在基板SUB上。第一电容器电极CE1可以包括与第一导电层111和第二导电层112相同的材料。
缓冲层BUF可以被布置在第一导电层111、第二导电层112和第一电容器电极CE1上。缓冲层BUF可以在覆盖第一导电层111、第二导电层112和第一电容器电极CE1的同时，被布置在基板SUB上。
第一栅电极131、第二栅电极132和第二电容器电极CE2可以被布置在第一绝缘层101上。第二电容器电极CE2可以包括与第一栅电极131和第二栅电极132相同的材料。第二绝缘层102可以被布置在第一栅电极131、第二栅电极132和第二电容器电极CE2上。第二绝缘层102可以在覆盖第一栅电极131、第二栅电极132和第二电容器电极CE2的同时，被布置在第一绝缘层101上。
第一源电极141、第一漏电极142、第二源电极143和第二漏电极144可以被布置在第二绝缘层102上。
在这样的实施例中，第一电容器电极CE1与第一导电层111和第二导电层112布置在同一层中，并且第二电容器电极CE2与第一栅电极131和第二栅电极132布置在同一层中，使得可以在形成第一导电层111和第二导电层112或第一栅电极131和第二栅电极132的工艺期间形成电容器CAP的电容器电极，而不形成附加的导电层和绝缘层。因此，可以减少在制造显示设备期间的掩模工艺的数量。
图12是图示沿图4的线II-II’截取的第二像素PX2的另一可替代的实施例的截面图。
除了第二电容器电极CE2的位置之外，图12中所示的显示设备的实施例可以与上面参考图10和图11描述的显示设备的实施例基本相同。图12中所示的相同或相似的元件已经用与上面用于描述图10和图11中所示的实施例相同的附图标记来标记，并且在下文中将省略或简化其任何重复的详细描述。
参考图12，在实施例中，第一半导体层121、第二半导体层122和第二电容器电极CE2可以被布置在缓冲层BUF上。第二电容器电极CE2可以包括与第一半导体层121和第二半导体层122相同的材料。第二电容器电极CE2可以被掺杂有P型或N型杂质，如第一半导体层121和第二半导体层122中的每个的源区和漏区。因此，第二电容器电极CE2可以具有导电性。
第一绝缘层101可以被布置在第一半导体层121、第二半导体层122和第二电容器电极CE2上。第一绝缘层101可以在覆盖第一半导体层121、第二半导体层122和第二电容器电极CE2的同时，被布置在缓冲层BUF上。
第一栅电极131和第二栅电极132可以被布置在第一绝缘层101上。
在这样的实施例中，第二电容器电极CE2与第一半导体层121和第二半导体层122布置在同一层中，可以在形成第一半导体层121和第二半导体层122的工艺期间形成电容器CAP的电容器电极，而不形成附加导电层和绝缘层。因此，可以减少在制造显示设备期间的掩模工艺的数量。
图13是图示沿图4的线I-I’截取的第一像素PX1的另一可替代的实施例的截面图。图14是图示沿图4的线II-II’截取的第二像素PX2的另一可替代的实施例的截面图。
除了第一导电层111和第二导电层112的省略之外，图13和图14中所示的显示设备的实施例可以与上面参考图5和图6描述的显示设备的实施例基本相同。图13和图14中所示的相同或相似的元件已经用与上面用于描述图5和图6中所示的实施例相同的附图标记来标记，并且在下文中将省略或简化其任何重复的详细描述。
参考图4、图13和图14，在实施例中，第一像素PX1和第二像素PX2中的每个可以包括布置在基板SUB上的第一晶体管TR1、第二晶体管TR2、电容器CAP和发光器件LE。第一晶体管TR1可以包括第一半导体层121、第一栅电极131、第一源电极141和第一漏电极142。第二晶体管TR2可以包括第二半导体层122、第二栅电极132、第二源电极143和第二漏电极144。
在这样的实施例中，第一导电层111和第二导电层112被省略，用于形成第一晶体管TR1和第二晶体管TR2中的每个的下栅电极的导电层的形成可以被省略。因此，可以减少在制造显示设备期间的掩模工艺的数量。在这样的实施例中，在第一导电层111和第二导电层112被省略的情况下，被配置为使第一半导体层121和第二半导体层122与第一导电层111和第二导电层112绝缘的缓冲层BUF可被省略。
本文阐述的显示设备的实施例可以应用于包含在计算机、膝上型计算机、移动电话、智能电话、智能平板、便携式媒体播放器(“PMP”)、个人数字助理(“PDA”)、MP3播放器等中的显示设备。
本发明不应被解释为局限于本文所阐述的示例性实施例。相反，提供这些示例性实施例以使本公开将透彻和完整，并且将向本领域技术人员充分传达本发明的构思。
虽然已参考本发明的示例性实施例具体示出并描述了本发明，但本领域普通技术人员将理解，在不背离由所附权利要求所限定的本发明的精神或范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (15)

1.一种显示设备，包括：
第一像素；
在预定方向上与所述第一像素相邻的第二像素；
在所述预定方向上延伸并且连接到所述第一像素的第一数据线；以及
在所述预定方向上延伸并且连接到所述第二像素的第二数据线，其中
所述第一像素和所述第二像素中的每个包括：
晶体管，包括导电层、布置在所述导电层上的半导体层、布置在所述半导体层上的栅电极以及连接到所述半导体层的源电极和漏电极；
电容器，包括与所述栅电极布置在同一层中的第一电容器电极和布置在所述第一电容器电极上的第二电容器电极；以及
布置在所述晶体管和所述电容器上的发光器件，并且其中
所述第一数据线与所述源电极和所述漏电极布置在同一层中，并且
所述第二数据线与所述导电层和所述第二电容器电极中的一个布置在同一层中。
2.根据权利要求1所述的显示设备，其中，所述第一数据线与所述第一像素的所述晶体管的所述源电极或所述漏电极一体地形成。
3.根据权利要求1所述的显示设备，其中，当在平面图中观察时，所述第一数据线和所述第二数据线彼此重叠。
4.根据权利要求1所述的显示设备，进一步包括：
布置在所述导电层与所述半导体层之间的缓冲层；
布置在所述半导体层与所述栅电极之间的第一绝缘层；
布置在所述第一电容器电极与所述第二电容器电极之间的第二绝缘层；以及
布置在所述第二电容器电极与所述源电极和所述漏电极之间的第三绝缘层。
5.根据权利要求4所述的显示设备，其中，
所述第二数据线与所述第二电容器电极布置在同一层中，并且
所述第二数据线通过穿过所述第三绝缘层限定的接触孔连接到所述第二像素的所述晶体管的所述源电极或所述漏电极。
6.根据权利要求4所述的显示设备，其中，
所述第二数据线与所述导电层布置在同一层中，并且
所述第二数据线通过穿过所述缓冲层、所述第一绝缘层、所述第二绝缘层和所述第三绝缘层限定的接触孔连接到所述第二像素的所述晶体管的所述源电极或所述漏电极。
7.根据权利要求4所述的显示设备，进一步包括：
在所述预定方向上延伸并且连接到所述第二像素的第三数据线，
其中，
所述第二数据线与所述第二电容器电极布置在同一层中，并且
所述第三数据线与所述导电层布置在同一层中。
8.根据权利要求7所述的显示设备，其中，当在平面图中观察时，所述第一数据线、所述第二数据线和所述第三数据线彼此重叠。
9.根据权利要求7所述的显示设备，其中，
所述第二数据线通过穿过所述第三绝缘层限定的接触孔连接到所述第二像素的所述晶体管的所述源电极或所述漏电极，并且
所述第三数据线通过穿过所述缓冲层、所述第一绝缘层、所述第二绝缘层和所述第三绝缘层限定的接触孔连接到所述第二像素的所述晶体管的所述源电极或所述漏电极。
10.根据权利要求1所述的显示设备，其中，所述第二数据线包括具有小于所述栅电极的电阻的电阻的材料。
11.根据权利要求1所述的显示设备，进一步包括：
沿所述预定方向排列的多个像素行，
其中，
所述第一像素包含在所述多个像素行中的奇数像素行中，并且
所述第二像素包含在所述多个像素行中的偶数像素行中。
12.根据权利要求1所述的显示设备，其中，所述半导体层包括从非晶硅、多晶硅和金属氧化物中选择的至少一种材料。
13.一种显示设备，包括：
第一像素；
在预定方向上与所述第一像素相邻的第二像素；
在所述预定方向上延伸并且连接到所述第一像素的第一数据线；以及
在所述预定方向上延伸并且连接到所述第二像素的第二数据线，
其中，
所述第一像素和所述第二像素中的每个包括：
晶体管，包括导电层、布置在所述导电层上的半导体层、布置在所述半导体层上的栅电极以及连接到所述半导体层的源电极和漏电极；以及
布置在所述晶体管上的发光器件，
其中，
所述第一数据线与所述源电极和所述漏电极布置在同一层中，并且
所述第二数据线与所述导电层布置在同一层中。
14.根据权利要求13所述的显示设备，其中，所述第一像素和所述第二像素中的每个进一步包括电容器，所述电容器包括与所述导电层布置在同一层中的第一电容器电极以及布置在所述第一电容器电极上的第二电容器电极。
15.一种显示设备，包括：
第一像素；
在预定方向上与所述第一像素相邻的第二像素；
在所述预定方向上延伸并且连接到所述第一像素的第一数据线；以及
在所述预定方向上延伸并且连接到所述第二像素的第二数据线，
其中，
所述第一像素和所述第二像素中的每个包括：
晶体管，包括半导体层、布置在所述半导体层上的栅电极以及连接到所述半导体层的源电极和漏电极；
电容器，包括与所述栅电极布置在同一层中的第一电容器电极和布置在所述第一电容器电极上的第二电容器电极；以及
布置在所述晶体管和所述电容器上的发光器件，并且
其中，
所述第一数据线与所述源电极和所述漏电极布置在同一层中，并且
所述第二数据线与所述第二电容器电极布置在同一层中。
CN202010972042.7A 2019-09-26 2020-09-16 显示设备 Pending CN112563306A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0119032 2019-09-26
KR1020190119032A KR20210037059A (ko) 2019-09-26 2019-09-26 표시 장치

Publications (1)

Publication Number Publication Date
CN112563306A true CN112563306A (zh) 2021-03-26

Family

ID=72046681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010972042.7A Pending CN112563306A (zh) 2019-09-26 2020-09-16 显示设备

Country Status (4)

Country Link
US (1) US11430859B2 (zh)
EP (1) EP3799128A1 (zh)
KR (1) KR20210037059A (zh)
CN (1) CN112563306A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491884B (zh) * 2019-08-21 2021-11-09 合肥鑫晟光电科技有限公司 显示基板及制造方法、显示装置
CN113138501A (zh) * 2020-01-19 2021-07-20 松下液晶显示器株式会社 液晶显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
JP5445239B2 (ja) * 2010-03-10 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101912406B1 (ko) 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
KR102136584B1 (ko) 2013-12-27 2020-08-14 삼성디스플레이 주식회사 표시장치
KR102426715B1 (ko) 2015-07-23 2022-08-01 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102567317B1 (ko) 2015-12-29 2023-08-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR101740192B1 (ko) 2016-05-31 2017-05-25 엘지디스플레이 주식회사 유기발광표시패널
KR102537442B1 (ko) 2016-06-30 2023-05-30 삼성디스플레이 주식회사 표시 장치
CN108182883B (zh) * 2018-01-31 2020-06-19 厦门天马微电子有限公司 一种显示面板及显示装置
KR102522047B1 (ko) * 2018-04-19 2023-04-13 엘지디스플레이 주식회사 컨택 구조를 개선한 전계발광 표시장치

Also Published As

Publication number Publication date
US11430859B2 (en) 2022-08-30
KR20210037059A (ko) 2021-04-06
US20210098561A1 (en) 2021-04-01
EP3799128A1 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
TWI552333B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器
US10734465B2 (en) Display device
CN110366779B (zh) 具有硅顶栅薄膜晶体管和半导体氧化物顶栅薄膜晶体管的显示器
US9129927B2 (en) Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors
US9093409B2 (en) Luminescent display device
EP1220191A2 (en) Organic electroluminescent display, driving method and pixel circuit thereof
US11882737B2 (en) Array substrate including switch element that includes control portion and semiconductor portion, and display panel and display device including the same
EP3588480B1 (en) Pixel driving circuit and driving method thereof, and layout structure of transistor
EP3799128A1 (en) Display device
CN1855723B (zh) 电平转移电路
CN114097021B (zh) 显示面板及其驱动方法、显示装置
CN113451371A (zh) 具有减小的路由线电阻的大面板显示器
JP2010160200A (ja) 表示装置及びその駆動方法
US8576207B2 (en) Self-emission type display and method for fabricating the same
CN217405044U (zh) 显示装置
KR20120081458A (ko) 표시 장치
US20240090269A1 (en) Display device
CN101887906B (zh) 影像显示系统
CN118285169A (zh) 显示面板以及显示装置
CN112447798A (zh) 显示设备
CN113299690A (zh) 显示装置
CN112864192A (zh) 显示装置
CN103943664A (zh) 影像显示系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination