KR101912406B1 - 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치 - Google Patents

평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR101912406B1
KR101912406B1 KR1020120038168A KR20120038168A KR101912406B1 KR 101912406 B1 KR101912406 B1 KR 101912406B1 KR 1020120038168 A KR1020120038168 A KR 1020120038168A KR 20120038168 A KR20120038168 A KR 20120038168A KR 101912406 B1 KR101912406 B1 KR 101912406B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
insulating layer
capacitor
disposed
Prior art date
Application number
KR1020120038168A
Other languages
English (en)
Other versions
KR20130115657A (ko
Inventor
권도현
이일정
임충열
고무순
윤주원
우민우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120038168A priority Critical patent/KR101912406B1/ko
Priority to US13/705,152 priority patent/US9093572B2/en
Publication of KR20130115657A publication Critical patent/KR20130115657A/ko
Priority to US14/810,179 priority patent/US9502604B2/en
Priority to US15/358,012 priority patent/US20170125499A1/en
Application granted granted Critical
Publication of KR101912406B1 publication Critical patent/KR101912406B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

본 발명의 일 측면에 의하면, 기판 상에 배치되고 활성층, 게이트 전극, 소스전극과 드레인전극을 포함하는 박막트랜지스터; 상기 기판과 상기 박막트랜지스터 사이에 배치된 광차단층; 상기 광차단층과 상기 박막트랜지스터 사이에 배치된 제1절연층; 상기 광차단층과 동일층에 배치된 제1전극, 상기 상기 제1전극 상에 배치된 제2전극, 및 상기 제1전극과 제2전극 사이에 배치된 상기 제1절연층을 포함하는 커패시터; 및 상기 광차단층과 동일층에 배치된 화소 전극;을 포함하는 평판 표시 장치용 백플레인을 제공한다.

Description

평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치{Backplane for flat panel display apparatus, the method of manufacturing for the backplane, and organic light emitting display apparatus comprising the backplane}
본 발명은 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등을 포함하는 평판 표시 장치는 고해상도의 디스플레이 구현을 위해 각 픽셀마다 박막 트랜지스터(Thin Fiml Transistor: TFT)와 커패시터 등이 포함된 능동 구동형 백플레인(backplane) 상에 제작된다. 특히 산화물 반도체를 이용한 박박트랜지스터는 소자 특성이 우수하고, 저온에서 공정 진행이 가능하여 평판 표시용 백플레인에 최적인 소자로 평가되고 있다.
본 발명은 제조 공정이 단순하고, 표시 품질이 우수한 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 기판 상에 배치되고 활성층, 게이트 전극, 소스전극과 드레인전극을 포함하는 박막트랜지스터; 상기 기판과 상기 박막트랜지스터 사이에 배치된 광차단층; 상기 광차단층과 상기 박막트랜지스터 사이에 배치된 제1절연층; 상기 광차단층과 동일층에 배치된 제1전극, 상기 상기 제1전극 상에 배치된 제2전극, 및 상기 제1전극과 제2전극 사이에 배치된 상기 제1절연층을 포함하는 커패시터; 및 상기 광차단층과 동일층에 배치된 화소 전극;을 포함하는 평판 표시 장치용 백플레인을 제공한다.
상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소와, 산소(O)를 포함할 수 있다.
상기 커패시터의 제1전극과 상기 화소 전극은 상기 광차단층과 동일한 재료를 포함할 수 있다.
상기 광차단층은 상기 활성층보다 광투과율이 작은 재료를 포함할 수 있다.
상기 활성층과 상기 게이트 전극 사이에 제2절연층이 배치되고, 상기 제1절연층은 상기 제2절연층보다 유전율이 클 수 있다.
상기 커패시터의 제2전극은 상기 활성층과 동일층에 배치되고, 상기 제2전극 상에 상기 제2절연층이 배치될 수 있다.
상기 커패시터의 제2전극은 상기 활성층과 동일층에 배치되고, 상기 제2절연층과 상기 게이트 전극의 식각면이 동일할 수 있다.
상기 게이트 전극 상에 금속산화물층이 더 배치되고, 상기 제2전극 상에 상기 금속산화물층이 연장되어 배치될 수 있다.
상기 커패시터의 제2전극은 상기 게이트 전극과 동일층에 배치되고, 상기 제2전극 상에 상기 제2절연층이 배치될 수 있다.
상기 광차단층과 동일층에 배치된 얼라인 키(align key)가 더 포함될 수 있다.
상기 얼라인 키는 상기 광차단층과 동일한 재료를 포함할 수 있다.
상기 소스전극과 드레인전극과 동일층에 배치된 커패시터의 제3전극이 더 포함될 수 있다.
본 발명의 다른 측면에 의하면, 기판 상에 배치되고 활성층, 게이트 전극, 소스전극과 드레인전극을 포함하는 박막트랜지스터; 상기 기판과 상기 박막트랜지스터 사이에 배치된 광차단층; 상기 광차단층과 상기 박막트랜지스터 사이에 배치된 제1절연층; 상기 광차단층과 동일층에 배치된 제1전극, 상기 상기 제1전극 상에 배치된 제2전극, 및 상기 제1전극과 제2전극 사이에 배치된 상기 제1절연층을 포함하는 커패시터; 및 상기 광차단층과 동일층에 배치된 화소 전극; 상기 화소 전극 상에 배치된 대향 전극; 및 상기 화소 전극과 대향 전극 사에에 배치된 유기 발광층;을 포함하는 유기 발광 표시 장치를 제공할 수 있다.
상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소와, 산소(O)를 포함할 수 있다.
상기 커패시터의 제1전극과 상기 화소 전극은 상기 광차단층과 동일한 재료를 포함할 수 있다.
상기 활성층과 상기 게이트 전극 사이에 제2절연층이 배치되고, 상기 제1절연층은 상기 제2절연층보다 유전율이 클 수 있다.
상기 화소 전극은 반투과 금속층을 포함할 수 있다.
상기 대향 전극은 반사 전극일 수 있다.
본 발명의 또 다른 측면에 따르면, 광차단층, 화소 전극 및 커패시터 제1전극을 형성하는 제1마스크 공정; 상기 제1마스크 공정의 결과물 상에 제1절연층을 형성하고, 상기 제1절연층 상에 박막트랜지스터의 활성층, 및 커패시터 제2전극을 형성하는 제2마스크 공정; 상기 제2마스크 공정의 결과물 상에 제2절연층을 형성하고, 상기 제2절연층 상에 박막트랜지스터의 게이트 전극을 형성하는 제3마스크 공정; 상기 제3마스크 공정의 결과물 상에 제3절연층을 형성하고, 상기 제3절연층에 상기 활성층의 일부를 노출시키는 개구를 형성하는 제4마스크 공정; 상기 제4마스크 공정의 결과물 상에 박막트랜지스터의 소스전극과 드레인전극을 형성하는 제5마스크 공정; 및 상기 제5마스크 공정의 결과물 상에 제4절연층을 형성하고, 제4절연층에 상기 화소 전극을 노출시키는 개구를 형성하는 제6마스크 공정;을 포함하는 평판 표시 장치용 백플레인의 제조 방법을 제공한다.
본 발명이 또 다른 측면에 의하면, 광차단층, 화소 전극 및 커패시터 제1전극을 형성하는 제1마스크 공정; 상기 제1마스크 공정의 결과물 상에 제1절연층을 형성하고, 상기 제1절연층 상에 박막트랜지스터의 게이트 전극, 및 커패시터 제2전극을 형성하는 제2마스크 공정; 상기 제2마스크 공정의 결과물 상에 제2절연층을 형성하고, 상기 제2절연층 상에 박막트랜지스터의 활성층을 형성하는 제3마스크 공정; 상기 제3마스크 공정의 결과물 상에 제3절연층을 형성하고, 상기 제3절연층에 상기 활성층의 일부를 노출시키는 개구를 형성하는 제4마스크 공정; 상기 제4마스크 공정의 결과물 상에 박막트랜지스터의 소스전극과 드레인전극을 형성하는 제5마스크 공정; 및 상기 제5마스크 공정의 결과물 상에 제4절연층을 형성하고, 제4절연층에 상기 화소 전극을 노출시키는 개구를 형성하는 제6마스크 공정;을 포함하는 평판 표시 장치용 백플레인의 제조 방법을 제공한다.
상기 제1마스크 공정에서, 상기 광차단층, 화소 전극 및 커패시터 제1전극은 동일물질로 동일층에 형성될 수 있다.
상기 제2마스크 공정에서, 상기 박막 트랜지스터의 활성층, 및 커패시터 제2전극은 동일물질로 동일층에 형성될 수 있다.
상기 제3마스크 공정에서, 상기 활성층, 및 커패시터 제2전극에 이온불순물을 도핑할 수 있다.
상기 제3마스크 공정에서, 상기 게이트전극과 상기 제2절연층의 식각면을 동일하게 식각하고, 상기 게이트 전극 상에 금속산화물층을 더 형성할 수 있다.
상기 제2마스크 공정에서, 상기 박막 트랜지스터의 활성층, 및 커패시터 제2전극은 동일물질로 동일층에 형성될 수 있다.
상기 제1마스크 공정에서, 상기 광차단층과 동일층에 동일재료로, 얼라인 키를 더 형성할 수 있다.
상기와 같은 본 발명에 따른 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치는 다음과 같은 효과를 제공한다.
첫째, 기판과 박막트랜지스터 사이에 광차단층을 형성함으로써, 박막트랜지스터의 광 신뢰성을 향상 시킬 수 있다.
둘째, 유전막이 게이트 전극보다 하부에 형성되기 때문에, 게이트 전극과 상기 게이트 전극과 동일층에 형성되는 배선을 두껍게 형성하더라도 커패시터의 용량이 감소되는 것을 방지할 수 있다.
셋째, 유전막을 얇게 형성할 수 있기 때문에 커패시터의 용량을 증가시킬 수 있고, 배면 발광형 표시 장치의 개구율을 증가시킬 수 있다.
넷째, 산화물 반도체보다 광투율이 작은 얼라인 키를 사용함으로써 정밀한 얼라인을 수행할 수 있다.
다섯째, 마스크 공정 회수를 줄여 제조 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 평판 표시 장치용 백플레인(backplane)(1)을 개략적으로 도시한 평면도,
도 2는 도 1의 화소(P) 및 얼라인 키 영역(AK)을 개략적으로 도시한 단면도,
도 3은 본 발명의 비교예에 따른 바텀 게이트 구조의 평판 표시 장치용 백플레인의 화소를 개락적으로 도시한 단면도,
도 4a 내지 4f는 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제조 방법을 개략적으로 도시한 단면도,
도 5는 도 1의 백플레인(1)의 표시 영역(D)이 분리되어 형성된 유기 발광 표시 장치(100)의 일 화소(P)를 개략적으로 도시한 단면도,
도 6은 본 발명의 다른 실시예에 따른 평판 표시 장치용 백플레인(2)의 화소(P) 및 얼라인 키 영역(AK)을 개략적으로 도시한 단면도,
도 7a 내지 7c는 도 6에 따른 백플레인(2)의 제3마스크 공정을 도시한 단면도, 및
도 8은 본 발명의 또 다른 실시예에 따른 평판 표시 장치용 백플레인(3)의 화소(P) 및 얼라인 키 영역(AK)을 개략적으로 도시한 단면도이다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 평판 표시 장치용 백플레인(backplane)(1)을 개략적으로 도시한 평면도이고, 도 2는 도 1의 화소(P) 및 얼라인 키 영역(AK)을 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 평판 표시 장치용 백플레인(1)에는 복수 개의 화소(P)를 포함하는 복수 개의 표시 영역(D)이 구비되고, 백플레인(1)의 외곽에는 얼라인 키(411)를 포함하는 얼라인 키 영역(AK)이 구비된다.
백플레인(1)의 표시 영역(D)은 제조 공정 뒤, 복수의 표시 패널로 각각 분리되고, 얼라인 키 영역(AK)은 백플레인의 패터닝 공정 동안 얼라인 키로 이용되고 표시 패널의 분리 시, 표시 패널에는 남지 않는다.
도 2를 참조하면, 표시 영역(D)에 포함된 각 화소(P)는 박막트랜지스터가 구비된 트랜지스터 영역(TR), 커패시터가 구비된 커패시터 영역(CAP) 및 화소 전극(111)이 구비된 화소전극부(PXL)로 형성된다. 도 2의 화소(P)에는 하나의 화소 전극(111), 하나의 커패시터 및 하나의 박막트랜지스터(TFT)가 도시되어 있으나, 예시일 뿐 본 발명은 이에 한정되지 않는다. 즉, 화소(P)는 하나 이상의 커패시터 및 하나 이상의 박막트랜지스터(TFT)를 포함할 수 있다.
트랜지스터 영역(TR)에는 기판(10) 상에 활성층(211), 게이트 전극(215), 및 소스전극(218a)과 드레인전극(218b)를 포함하는 박막트랜지스터(TFT)가 구비되고, 박막트랜지스터(TFT)와 기판(10) 사이에 광차단층(211)이 구비된다.
상세히, 기판(10)은 SiO2를 주성분으로 하는 글라스재로 형성될 수 있다. 물론 플라스틱재와 같은 다른 재질로 이루어질 수도 있다.
활성층(213)은 산화물 반도체를 포함할 수 있다. 산화물 반도체는 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어, 활성층(213)은 InGaZnO, ZnSnO, InZnO, InGaO, ZnO, TiO, 및 HIZO(hafnium-indium-zinc oxide)에서 선택될 수 있다.
본 실시예에서 활성층(213)은 채널영역(213c)과, 채널영역(213c)외곽에 각각 배치된 소스영역(213a)과 드레인영역(213b)를 각각 구비할 수 있다. 소스영역(213a)과 드레인영역(213b)은 n+ 타입 또는 p+ 타입의 이온불순물이 도핑된 영역으로 전류이동도를 향상시켜 박막트랜지스터(TFT)의 소자 특성을 향상시킬 수 있다.
활성층(213) 상에 게이트 전극(215)이 구비되고, 활성층(213)과 게이트 전극(215) 사이에는 게이트 절연막으로 기능하는 제2절연층(14)이 구비된다.
제2절연층(14) 상에는 층간 절연막으로 기능하는 제3절연층(17)이 구비되고, 제3절연층(17) 상에는 소스전극(218a)과 드레인전극(218b)이 구비된다. 소스전극(218a)과 드레인전극(218b)은 제2절연층(14) 및 제3절연층(17)을 관통하여 형성된 개구(C2)를 통하여, 각각 활성층(213)의 소스영역(213a) 및 드레인영역(213b)에 접속된다.
상술한 산화물 반도체를 포함하는 박막트랜지스터(TFT)는 소자 특성이 우수하고, 저온에서 공정 진행이 가능하여 평판 표시용 백플레인에 최적인 소자로 평가되고 있다. 뿐만 아니라 산화물 반도체를 포함하는 박막트랜지스터(TFT)는 가사광선 영역에서 투명한 특성을 가질 뿐 아니라 유연하기 때문에, 투명 표시 장치나 플렉스블 표시 장치에도 적용될 수 있다. 그러나 산화물 반도체를 포함하는 박막트랜지스터(TFT)는 광에 취약한 문제가 있다.
그러나, 본 실시예에 따른 백플레인(1)은 기판(10)과 박막트랜지스터(TFT) 사이에, 더 상세하게는 기판(10)과 활성층(213) 사이에 광차단층(211)이 구비됨으로써, 박막트랜지스터(TFT)의 광 신뢰성을 향상시킬 수 있다. 따라서, 광차단층(211)은 광투과율이 작은 재료로 형성되는 것이 바람직하다.
한편, 소스전극(218a)과 드레인전극(218b) 중 하나는 개구(C3)를 통하여 화소전극부(PXL)의 화소 전극(111)에 접속된다. 본 실시예에서는 소스전극(218a)이 화소 전극(111)에 접속되는 것으로 도시되어 있으나, 이는 예시일 뿐이며, 화소전극(111)은 드레인전극(218b)에 접속될 수 있다.
한편, 본 실시예에 도시된 박막트랜지스터(TFT)는 소스 전극(218a)과 드레인 전극(218b) 중 하나가 화소 전극(111)에 직접 접속된 구동 박막트랜지스터(TFT)를 도시하고 있으나, 전술한 바와 같이 본 실시예에 따른 백플레인(1)에는 다른 박막트랜지스터가 더 구비될 수 있음은 물론이다.
화소 전극(111)은 전술한 광차단층(211)과 동일층에 동일 재료로 형성될 수 있다. 따라서, 화소 전극(11)도 광투과율이 작은 재료로 형성될 수 있다.
커패시터 영역(CAP)에는 기판(10) 상에, 제1절연층(12)을 사이에 두고 커패시터 제1전극(311)과 제2전극(313)이 구비된다.
제1전극(311)은 화소 전극(111) 및 광차단층(211)과 동일층에 동일 재료로 형성되고, 제2전극(313)은 활성층(213)과 동일층에 동일 재료로 형성될 수 있다. 제2전극(313)이 전술한 바와 같이 이온불순물이 도핑되어 있기 때문에, 이온불순물이 도핑되지 않은 경우보다 커패시터의 용량을 증가시킬 수 있다.
또한, 제1전극(311)이 광차단층(211)과 동일층에 형성되고, 제2전극(313)이 활성층(213)과 동일층에 형성됨으로써, 광차단층(211)과 활성층(213) 사이에 배치되어 연장된 제1절연층(12)이 커패시터의 유전막으로 기능한다. 즉, 본 실시예에서 게이트 절연막으로 기능하는 제2절연층(14)은 제2전극(313) 상에 배치되어, 커패시터의 유전막으로 기능하지 않는다.
산화물 반도체를 포함하는 박막트랜지스터(TFT)로 바텀 게이트(bottom gate) 구조가 많이 사용되는데, 일반적인 바텀 게이트 구조는 대면적 디스플레이를 구현하기가 어려운 점이 있다. 이하, 도 3을 참조하여 그 이유를 설명한다.
도 3은 본 발명의 비교예에 따른 바텀 게이트 구조의 평판 표시 장치용 백플레인의 화소를 개락적으로 도시한 단면도이다.
도 3을 참조하면, 기판(10) 상에 박막트랜지스터의 게이트 전극(21)과 커패시터의 제1전극(3)이 동일층에 동일재료로 구비되고, 게이트 전극(21)과 제1전극(31) 상에 제1절연층(22)이 구비된다. 제1절연층(22) 상에 활성층(23)이 구비되고, 활성층(23) 상에 소스전극(25a)과 드레인전극(25b)이 구비된다. 활성층(23)과 소스전극(25a) 및 드레인전극(25b) 사이에는 제2절연층(24)이 구비되고, 제2절연층(24) 상에 커패시터의 제2전극(25)이 구비된다. 상기 소스전극(25a) 및 드레인전극(25b), 제2전극(35) 상에 제3절연층(26)이 구비되고, 제3절연층(26) 상에 화소 전극(27)이 구비된다. 제3절연층(26) 상에는 화소 전극(27)을 노출시키는 제4절연층(28)이 구비된다.
본 비교예와 같이, 게이트 전극(21)이 활성층(23)보다 하부에 위치한 바텀 게이트(bottom gate) 구조의 경우, 저저항 배선을 구현하기 위해서는 게이트 전극(21), 및 상기 게이트 전극(21)과 동일층에 형성되는 배선(미도시)의 두께를 두껍게 하여야 한다. 후속 공정에서 게이트 전극(21) 및 배선(미도시) 위에 다른 소자층 형성하기 위해서는 게이트 절연막의 기능을 하는 제1절연층(22)의 두께도 두꺼워지게 된다.
상기 비교예에서 제1절연층(22)은 게이트 절연막이자 동시에 커패시터의 유전막으로서 기능하기 때문에, 유전막의 두께가 두꺼워지고 커패시터의 정전용량이 감소한다. 특히, 갈수록 대형화 되는 추세에서 저저항 배선에 대한 요구가 커지고 있어, 충분한 커패시터 용량을 확보하기 어렵다.
그러나, 도 2를 참조하면, 본 실시예에 따른 평판 표시 장치용 백플레인(1)은, 게이트 절연막으로 기능하는 제2절연층(14)이 커패시터의 유전막으로 사용되지 않기 때문에, 게이트 전극(215), 및 상기 게이트 전극(215)과 동일층에 형성되는 배선(미도시)을 두껍게 하더라도 커패시터의 정전용량에는 영향을 끼치지 않는다.
커패시터의 유전막으로 기능하는 제1절연층(12)은 게이트 절연막으로 기능하는 제2절연층(14)보다 유전율이 큰 재료로 형성될 수 있다.
한편, 평판 표시 장치용 백플레인은 소정의 포토마스크 공정에 의해 제조되는데, 각 포토마스크 공정에서 패턴의 정밀한 얼라인을 위하여 백플레인의 외곽에 얼라인 키(align key)를 형성하여 사용한다.
상술한 본 실시예에 따른 백플레인(1)에 의하면, 산화물 반도체를 포함하는 활성층(213)이 게이트 전극(215)보다 하부에 형성되는데, 산화물 반도체로 얼라인 키를 형성하게 되면, 산화물 반도체가 투명하기 때문에 얼라인 키로 사용하기 어려운 문제가 있다.
그러나, 본 실시예에서 따르면, 얼라인 키 영역(AK)에 광차단층(211)과 동일한 재료를 얼라인 키(411)로 사용함으로써, 상술한 문제점을 해결할 수 있다. 물론, 얼라인 키(411)는 산화물 반도체를 포함하는 활성층(213)보다 광투과율이 작은 재료로 형성되는 것이 바람직하다.
한편, 도 1에는 얼라인 키(411)의 형상으로 십자형(┼)이 도시되어 있으나, 이는 예시로서 사용된 것이며, 본 발명은 이에 한정되지 않으며 얼라인 키(411)는 다양한 형상으로 형성될 수 있다.
또한, 도 2는 제1전극(311)과 제2전극(313)이 구비된 커패시터를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 커패시터의 용량을 증가시키기 위하여, 제3전극(미도시)이 병렬로 더 구비될 수 있다. 이 때, 제3전극(미도시)은 소스전극(218a) 및 드레인전극(218b)과 동일층에 동일재료로 형성될 수 있다.
이하, 도 4a 내지 4f를 참조하여 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제조 방법을 설명한다.
도 4a는 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제1마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 4a를 참조하면, 기판(10) 상에 화소 전극(111), 광차단층(211), 커패시터의 제1전극(311), 및 얼라인 키(411)가 제1마스크 공정에서 형성된다. 상기 도면에는 도시되어 있지 않으나, 기판(10)과, 화소 전극(111), 광차단층(211), 제1전극(311), 및 얼라인 키(411)의 사이에는 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위하여 SiO2 및/또는 SiNx 등을 포함하는 버퍼층(미도시)이 더 구비될 수 있다.
한편, 상기 도면에는 제조 과정이 상세히 도시되어 있지 않지만, 기판(10) 상에는 광차단층을 형성하는 층(미도시)이 증착되고, 광차단층을 형성하는 층(미도시) 상에 포토레지스터(미도시)가 도포된 후, 제1마스크(미도시)를 이용한 포토리소그라피 공정에 의해 화소 전극(111), 광차단층(211), 제1전극(311)과, 얼라인 키(411)가 동시에 패터닝 된 것이다. 포토리소그라피에 의한 제1마스크 공정은 제1마스크(미도시)에 노광장치(미도시)로 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거쳐 진행된 것이다. 이하, 후속 마스크 공정에서 동일 내용에 대한 설명은 생략하기로 한다.
도 4b는 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제2마스크 공정의 결과를 개략적으로 도시한 단면도이다.
제1마스크 공정의 결과물 상에 제1절연층(12)을 형성하고, 제1절연층(12) 상에 산화물 반도체층(13)을 형성한 후, 산화물 반도체층(13)을 패터닝하여 박막트랜지스터의 활성층(213), 커패시터의 제2전극(313)을 각각 형성한다. 이때, 얼라인 키 영역(AK)에는, 광차단층(311)과 동일 재료로 형성된 얼라인 키(411)가 제2마스크 공정의 얼라인 키로서 기능할 수 있다.
도 4c는 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제3마스크 공정의 결과를 개략적으로 도시한 단면도이다.
제2마스크 공정의 결과물 상에 제2절연층(14)을 형성하고, 제2절연층(14) 상에 도전층(미도시)을 형성한 후, 상기 도전층(미도시)을 패터닝하여 게이트 전극(215) 및 배선층(미도시)을 형성한다.
전술한 바와 같이, 게이트 전극(215)과 게이트 전극(215)과 동일층에 형성된 배선(미도시)을 두껍게 형성하더라도, 게이트 절연막인 제2절연층(14)이 커패시터의 유전막으로는 기능하지 않기 때문에 커패시터의 정전용량의 감소를 방지할 수 있다.
게이트 전극(215) 형성 후, 게이트 전극(215)을 셀프얼라인(self-align) 마스크로 하여 활성층(213)의 소스영역(213a) 및 드레인영역(213b)에 이온불순물을 도핑 할 수 있다. 이때 활성층(213)과 동일층에 형성되는 커패시터의 제2전극(313)도 이온 불순물로 도핑 된다. 박막트랜지스터는 이온불순물이 도핑된 영역에서 전류이동도를 향상시켜 소자 특성을 향상시킬 수 있고, 이온불순물이 도핑된 커패시터의 제2전극(313)은 커패시터의 정전용량을 향상시킬 수 있다.
한편, 얼라인 키 영역(AK)에서, 얼라인 키(411) 위에는 투명한 산화물 반도체층(13)이 형성되어 있으므로, 얼라인 키(411)는 여전히 제3마스크 공정의 얼라인 키로 사용될 수 있다.
한편, 상기 도면에는 얼라인 키 영역(AK)에서, 얼라인 키(411) 위에 산화물 반도체층(13)이 남아있는 모습을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 즉, 산화물 반도체층(13)은 제거될 수도 있다. 그러나, 산화물 반도체층(13)이 제거되지 않더라도, 전술한 바와 같이 산화물 반도체층(13)이 투명하므로, 얼라인 키(411)는 여전히 제3마스크 공정의 얼라인 키로 사용될 수 있다.
도 4d는 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제4마스크 공정의 결과를 개략적으로 도시한 단면도이다.
제3마스크 공정의 결과물 상에 제3절연층(17)을 형성하고, 개구(C1, C2, C3)를 형성한다. 화소전극부(PXL)에서는 제1절연층(12), 제2절연층(14) 및 제3절연층(17)을 제거하여 화소전극(111) 상부를 노출시키는 개구(C1, C3)를 형성한다. 트랜지스터영역(TR)에서는 제2절연층(14)과 제4절연층(17)을 제거하여 소스영역(213a) 및 드레인영역(213b)의 상부를 노출시키는 개구(C2)를 형성한다.
도 4e는 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제5마스크 공정의 결과를 개략적으로 도시한 단면도이다.
제4마스크 공정에서 형성된 개구(C1, C2, C3)을 덮도록 소스 및 드레인 전극의 재료를 증착하고 이를 패터닝하여, 소스전극(218a) 및 드레인전극(218b)을 형성한다. 이때, 상기 도면에는 도시되어 있지 않으나, 제3절연층(17) 상에 커패시터의 제3전극(미도시)이 더 형성될 수 있다.
도 4f는 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제6마스크 공정의 결과를 개략적으로 도시한 단면도이다.
제5마스크 공정의 결과물 상에 제4절연층(19)을 형성하고, 제4절연층(19)의 일부를 제거하여 화소 전극(111) 상부를 노출시키는 개구(C4)를 형성한다.
상술한 바와 같이, 본 실시예에 따른 평판 표시 장치용 백플레인(1)의 제조 방법에 의하면, 총 6회의 마스크 공정으로 비교적 간단하게 평판 표시 장치용 백플레인(1)을 제조할 수 있다.
상술한 방법에 의해 형성된 평판 표시 장치용 백플레인(1)은, 표시 영역(D) 별로 복수의 평판 표시 장치로 각각 분리되고, 이때, 백플레인(1)의 외곽에 형성된 얼라인 키 영역(AK)은 최종 평판 표시 장치에는 남지 않는다.
도 5는 전술한 실시예에 따른 백플레인(1)의 표시 영역(D)이 분리되어 형성된 유기 발광 표시 장치(100)의 일 화소(P)를 개략적으로 도시한 단면도이다.
유기 발광 표시 장치(100)는 전술한 도 2의 화소(P)에 유기 발광층(120)과 대향 전극(121)이 더 구비된 것이다.
화소 전극(111) 상에는 유기 발광층(120)이 형성되고, 유기 발광층(120) 상에는 공통 전극으로 대향 전극(121)이 형성된다. 본 실시예에 따른 유기 발광 표시 장치(100)의 경우, 화소 전극(111)은 애노드로 사용되고, 대향 전극(121)은 캐소드로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
유기 발광층(120)은 저분자 유기물 또는 고분자 유기물일 수 있다. 유기 발광층(120)이 저분자 유기물일 경우, 유기 발광층(120)을 중심으로 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층 될 수 있다. 이때, 사용 가능한 유기 재료로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N'-디(나프탈렌-1-일)-N(N'-Di(naphthalene-1-yl)-N), N'-디페닐-벤지딘(N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다. 한편, 유기 발광층(120)이 고분자 유기물일 경우, 유기 발광층(120) 외에 홀 수송층(HTL)이 포함될 수 있다. 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다. 이때, 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있다.
유기 발광층(120)에서 방출된 광은 기판(10)측으로 방출되거나 또는 기판(10)의 반대측으로 방출될 수 있다. 대향 전극(121)이 공통 전극으로 형성되는 경우, 대향 전극(121)의 전압 강하에 의해 각 화소에 인가되는 전류의 크기가 달라지는 문제가 있다. 특히, 표시 장치가 대형화 될 수롤 전압 강하도 증가하기 때문에, 대향 전극(121)의 저항을 낮게 형성할 필요가 있다.
대향 전극(121)의 저항을 낮추기 위한 방법으로, 대향 전극(121)의 재료를 저저항 재료로 형성하거나 대향 전극(121)의 두께를 두껍게 하는 방법이 있다. 본 실시예에서, 대향 전극(121)으로 Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al에서 선택된 저저항 재료로 형성하고, 이를 소정 두께로 형성하였다. 이때 대향 전극(121)은 반사 전극으로 기능할 수 있다.
한편, 화소 전극(111)은 광차단층(211) 및 얼라인 키(411, 도 2참조)로 기능하기 때문에 광투과율이 작은 재료로 형성되는 것이 바람직하다. 예를 들어, 화소 전극(111)은 반투과 금속층(111b)을 포함할 수 있다. 화소 전극(111)은 투명 도전성 산화물을 포함하는 제1층(111a), 반투과금속층(111b) 및 투명 도전성 산화물을 포함하는 제2층(111c)을 포함하는 복수층으로 형성될 수 있다. 여기서, 제1층(111a) 및 제3층(111c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 반투과 금속층(111b)은 은(Ag)을 포함할 수 있다.
상술한 바와 같이, 화소 전극(111)이 반투과금속층(111b)을 포함하고, 대향 전극(121)이 반사 전극으로 형성될 경우, 화소 전극(111)과 대향 전극(121)은 각각 반투과 거울 및 반사 거울로 기능하여 공진 구조를 형성함으로써 유기 발광 표시 장치(100)의 광 추출 효율을 높일 수 있다. 즉, 유기 발광층(120)에서 방출된 광은 대향 전극(121)과 화소 전극(111) 사이에서 공진된 후, 화소 전극(111)을 통하여 기판(10) 측으로 방출된다.
이하, 도 6을 참조하여 본 발명의 다른 실시예에 따른 평판 표시 장치용 백플레인(2)을 개략적으로 설명한다.
도 6은 본 발명의 다른 실시예에 따른 평판 표시 장치용 백플레인(2)의 화소(P) 및 얼라인 키 영역(AK)을 개략적으로 도시한 단면도이다. 이하, 전술한 실시예와의 차이점을 중심으로 본 실시예를 설명한다.
도 6을 참조하면, 트랜지스터 영역(TR)에는 기판(10) 상에 활성층(213), 게이트 전극(215), 및 소스전극(218a)과 드레인전극(218b)를 포함하는 박막트랜지스터(TFT)가 구비되고, 박막트랜지스터(TFT)와 기판(10) 사이에 광차단층(211)이 구비된다. 활성층(213)은 채널영역(213c)과, 채널영역(213c)외곽에 각각 배치되고 이온불순물이 도핑된 소스영역(213a)과 드레인영역(213b)를 구비하고, 채널영역(213c) 상부에는 게이트 전극(215)이 구비된다.
본 실시예에서, 채널영역(213c)과 게이트 전극(215) 사이에 구비된 제2절연층(14)은 채널영역(213c)에 대응되는 위치에만 형성되고, 전술한 실시예와는 달리 커패시터의 제2전극(313) 상부에는 형성되지 않는다.
대신에, 본 실시예에서는 게이트 전극(215)과 제3절연층(17) 사이에 금속산화물층(16)이 더 구비된다. 금속산화물층(16)은 금속을 포함하는 층(미도시)을 열처리하여 소스영역(213a)과 드레인영역(213b), 활성층(313) 및 산화물 반도체층(13)의 이온 불순물의 농도를 증가시킨다.
도 7a 내지 7c는 본 실시예에 따른 백플레인의 제3마스크 공정을 도시한 단면도이다. 제1마스크 공정 및 제2마스크 공정은 전술한 실시예와 동일하다.
도 7a를 참조하면, 제2마스크 공정의 결과물(도 4b 참조) 상에 제2절연층(14) 및 게이트 전극의 재료가 되는 층(15)을 차례로 증착하고, 이를 동시에 패터닝한다.
도 7b를 참조하면, 게이트 전극(215)에 대응되는 영역에만 제2절연층(14)을 남기고, 나머지 영역에서는 제2절연층(14)을 제거한다. 이때. 게이트 전극(215)과 제2절연층(14)이 동시에 식각되므로 그 식각면이 동일하게 형성된다.
도 7c를 참조하면, 도 7b의 결과물 상에 금속을 포함하는 층(미도시)을 증착하여 열공정(ANNEALING)을 실시한다. 열공정에 의해 금속산화물층(16)이 형성된다. 열공정 및 금속산화물층(16)에 의해 소스영역(213a)과 드레인영역(213b), 활성층(313) 및 얼라인 키 영역(AK)의 산화물 반도체층(13)의 이온 불순물의 농도를 증가시킨다. 이러한 금속산화물층(16)은 다양한 금속이 선택될 수 있으며, 대표적으로 알루미늄(Al)을 포함할 수 있다.
본 실시예에 따르면, 도핑 공정을 대신에 금속산화물층(16)을 이용하여 산화물 반도체의 이온 불순물을 증가시킬 수 있다. 또한 금속산화물층(16)은 외부의 불순물의 침투를 막아 활성층(213)을 보호하는 보호층으로도 기능할 수 있다.
다시 도 6을 참조하면, 금속산화물층(16) 상에는 층간 절연막으로 기능하는 제3절연층(17)이 구비되고, 제3절연층(17) 상에는 소스전극(218a)과 드레인전극(218b)이 구비된다. 소스전극(218a)과 드레인전극(218b)은 금속산화물층(16) 및 제3절연층(17)을 관통하여 형성된 개구(C2)를 통하여 각각 활성층(213)의 소스영역(213a) 및 드레인영역(213b)에 접속된다.
본 실시예에서도 전술한 실시예와 마찬가지로 기판(10)과 박막트랜지스터(TFT) 사이에, 더 상세하게는 기판(10)과 활성층(213) 사이에 광차단층(211)이 구비됨으로써, 박막트랜지스터(TFT)의 광 신뢰성을 향상시킬 수 있다.
커패시터 영역(CAP)에는 기판(10) 상에, 제1절연층(12)을 사이에 두고 커패시터 제1전극(311)과 제2전극(313)이 구비되고, 제2전극(313)은 이온불순물을 포함하기 때문에 이온불순물이 도핑되지 않은 경우보다 커패시터의 용량을 증가시킬 수 있다.
또한, 게이트 절연막으로 기능하는 제2절연층(14)이 커패시터에는 배치되지 않기 때문에, 제2절연층(14)의 박막트랜지스터(TFT)의 특성만 고려하여 설계될 수 있다. 즉, 게이트 절연막으로 기능하는 제2절연층(14)이 커패시터의 유전막으로 기능하지 않기 때문에, 게이트 전극(215) 및 게이트 전극(215)에 동일층에 형성되는 배선(미도시)을 두껍게 하더라도 커패시터의 정전용량에는 영향을 끼치지 않는다.
또한, 얼라인 키 영역(AK)에 광차단층(211)과 동일한 재료를 산화물 반도체를 포함하는 층(13) 하부에 얼라인 키(411)로 패터닝하여 사용함으로써, 마스크 공정을 원활히 진행할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 평판 표시 장치용 백플레인(3)의 화소(P) 및 얼라인 키 영역(AK)을 개략적으로 도시한 단면도이다. 이하, 전술한 실시예드과의 차이점을 중심으로 본 실시예를 설명한다.
도 8을 참조하면, 트랜지스터 영역(TR)에는 기판(10) 상에 게이트 전극(215), 활성층(213), 및 소스전극(218a)과 드레인전극(218b)를 포함하는 박막트랜지스터(TFT)가 구비되고, 박막트랜지스터(TFT)와 기판(10) 사이에 광차단층(211)이 구비된다. 활성층(213)은 채널영역(213c)과, 채널영역(213c) 외곽에 각각 배치되고 이온불순물이 도핑된 소스영역(213a)과 드레인영역(213b)를 구비하고, 채널영역(213c) 하부에는 게이트 전극(215)이 구비된다. 전술한 실시예와 달리, 본 실시예에 따른 박막 트랜지스터(TFT)는 게이트 전극(215)이 활성층(213) 하부에 배치되느 바텀 게이트 구조이다.
그러나, 본 실시예에서도 전술한 실시예와 마찬가지로 기판(10)과 박막트랜지스터(TFT) 사이에, 더 상세하게는 기판(10)과 게이트 전극(215) 사이에 광차단층(211)이 구비됨으로써, 박막트랜지스터(TFT)의 광 신뢰성을 향상시킬 수 있다.
커패시터 영역(CAP)에는 기판(10) 상에, 제1절연층(12)을 사이에 두고 커패시터 제1전극(311)과 제2전극(313)이 구비되고, 제1전극(311)은 광차단층(211)과 동일층에 동일재료로 형성되고, 제2전극(313)은 게이트 전극(215)과 동일층에 동일재료로 형성되므로, 이온 불순물이 도핑되지 않은 산화물 반도체를 일 전극으로 포함하는 커패시터에 비하여 전기용량을 증가시킬 수 있다.
또한, 게이트 절연막으로 기능하는 제2절연층(14)이 커패시터의 제2전극(313) 상부에 배치되어 커패시터의 유전막으로는 사용되지 않기 때문에, 제2절연층(14)은 박막트랜지스터(TFT)의 특성만 고려하여 설계될 수 있다. 즉, 게이트 절연막으로 기능하는 제2절연층(14)이 커패시터의 유전막으로 기능하지 않기 때문에, 게이트 전극(215) 및 게이트 전극(215)에 동일층에 형성되는 배선(미도시)을 두껍게 하더라도 커패시터의 정전용량에는 영향을 끼치지 않는다.
또한, 얼라인 키 영역(AK)에 광차단층(211)과 동일한 재료를 산화물 반도체를 포함하는 층(13) 하부에 얼라인 키(411)로 패터닝하여 사용함으로써, 마스크 공정을 원활히 진행할 수 있다.
한편, 도 6 및 도 8에 따른 평판 표시 장치용 백플레인(2, 3)은, 표시 영역(D, 도 1 참조) 별로 분리되어, 각 화소(P)에 유기 발광층(120, 도 5참조)과 대향 전극(121, 도 5참조)이 더 구비된 유기 발광 표시 장치(미도시)에도 각각 적용될 수 있다.
상술한 설명들은 유기 발광 표시 장치를 중심으로 기술되었으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 본 발명은 유기 발광층 대신에 액정이 구비된 액정 표시 장치에 적용될 수 있음은 물론이다. 이외 다른 표시 장치에도 적용될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치용 백플레인
10: 기판 12: 제1절연층
14: 제2절연층 17: 제3절연층
19: 제4절연층 111: 화소 전극
211: 광차단층 213: 활성층
213a: 소스영역 213b: 드레인영역
213c: 채널영역 218a: 소스전극
218b: 드레인전극 311: 제1전극
313: 제2전극 411: 얼라인 키
210: 유기 발광층 121: 대향 전극
PXL: 화소전극부 TR: 트랜지스터 영역
CAP: 커패시터 영역 C1~C4: 개구

Claims (26)

  1. 기판 상에 배치되고 활성층, 게이트 전극, 소스전극과 드레인전극을 포함하는 박막트랜지스터;
    상기 기판과 상기 박막트랜지스터 사이에 배치된 광차단층;
    상기 광차단층과 상기 박막트랜지스터 사이에 배치된 제1절연층;
    상기 광차단층과 동일층에 배치된 제1전극, 상기 제1전극 상에 배치된 제2전극, 및 상기 제1전극과 제2전극 사이에 배치된 상기 제1절연층을 포함하는 커패시터; 및
    상기 광차단층 및 상기 커패시터의 제1전극과 동일층에 배치되고, 상기 광차단층 및 상기 커패시터의 제1전극과 같은 두께를 갖는 화소 전극;을 포함하는 평판 표시 장치용 백플레인.
  2. 제 1 항에 있어서,
    상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소와, 산소(O)를 포함하는 평판 표시 장치용 백플레인.
  3. 제 1 항에 있어서,
    상기 커패시터의 제1전극과 상기 화소 전극은 상기 광차단층과 동일한 재료를 포함하는 평판 표시 장치용 백플레인.
  4. 제 1 항에 있어서,
    상기 광차단층은 상기 활성층보다 광투과율이 작은 재료를 포함하는 평판 표시 장치용 백플레인.
  5. 제 1 항에 있어서,
    상기 활성층과 상기 게이트 전극 사이에 제2절연층이 배치되고, 상기 제1절연층은 상기 제2절연층보다 유전율이 큰 평판 표시 장치용 백플레인.
  6. 제 5 항에 있어서,
    상기 커패시터의 제2전극은 상기 활성층과 동일층에 배치되고, 상기 제2전극 상에 상기 제2절연층이 배치된 평판 표시 장치용 백플레인.
  7. 제 5 항에 있어서,
    상기 커패시터의 제2전극은 상기 활성층과 동일층에 배치되고, 상기 제2절연층과 상기 게이트 전극의 식각면이 동일한 평판 표시 장치용 백플레인.
  8. 제 7 항에 있어서,
    상기 게이트 전극 상에 금속산화물층이 더 배치되고, 상기 제2전극 상에 상기 금속산화물층이 연장되어 배치된 평판 표시 장치용 백플레인.
  9. 제 5 항에 있어서,
    상기 커패시터의 제2전극은 상기 게이트 전극과 동일층에 배치되고, 상기 제2전극 상에 상기 제2절연층이 배치된 평판 표시 장치용 백플레인.
  10. 제 1 항에 있어서,
    상기 광차단층과 동일층에 배치된 얼라인 키(align key)가 더 포함된 평판 표시 장치용 백플레인.
  11. 제 10 항에 있어서,
    상기 얼라인 키는 상기 광차단층과 동일한 재료를 포함하는 평판 표시 장치용 백플레인.
  12. 제 1 항에 있어서,
    상기 소스전극과 드레인전극과 동일층에 배치된 커패시터의 제3전극이 더 포함된 평판 표시 장치용 백플레인.
  13. 기판 상에 배치되고 활성층, 게이트 전극, 소스전극과 드레인전극을 포함하는 박막트랜지스터;
    상기 기판과 상기 박막트랜지스터 사이에 배치된 광차단층;
    상기 광차단층과 상기 박막트랜지스터 사이에 배치된 제1절연층;
    상기 광차단층과 동일층에 배치된 제1전극, 상기 제1전극 상에 배치된 제2전극, 및 상기 제1전극과 제2전극 사이에 배치된 상기 제1절연층을 포함하는 커패시터; 및
    상기 광차단층 및 상기 커패시터의 제1전극과 동일층에 배치되고, 상기 광차단층 및 상기 커패시터의 제1전극과 같은 두께를 갖는 화소 전극;
    상기 화소 전극 상에 배치된 대향 전극; 및
    상기 화소 전극과 대향 전극 사에에 배치된 유기 발광층;을 포함하는 유기 발광 표시 장치.
  14. 제13항에 있어서,
    상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소와, 산소(O)를 포함하는 유기 발광 표시 장치.
  15. 제 13 항에 있어서,
    상기 커패시터의 제1전극과 상기 화소 전극은 상기 광차단층과 동일한 재료를 포함하는 유기 발광 표시 장치.
  16. 제 13 항에 있어서,
    상기 활성층과 상기 게이트 전극 사이에 제2절연층이 배치되고, 상기 제1절연층은 상기 제2절연층보다 유전율이 큰 유기 발광 표시 장치.
  17. 제 13 항에 있어서,
    상기 화소 전극은 반투과 금속층을 포함하는 유기 발광 표시 장치.
  18. 제 13 항에 있어서,
    상기 대향 전극은 반사 전극인 유기 발광 표시 장치.
  19. 광차단층, 화소 전극 및 커패시터 제1전극을 형성하는 제1마스크 공정;
    상기 제1마스크 공정의 결과물 상에 제1절연층을 형성하고, 상기 제1절연층 상에 박막트랜지스터의 활성층, 및 커패시터 제2전극을 형성하는 제2마스크 공정;
    상기 제2마스크 공정의 결과물 상에 제2절연층을 형성하고, 상기 제2절연층 상에 박막트랜지스터의 게이트 전극을 형성하는 제3마스크 공정;
    상기 제3마스크 공정의 결과물 상에 제3절연층을 형성하고, 상기 제3절연층에 상기 활성층의 일부를 노출시키는 개구를 형성하는 제4마스크 공정;
    상기 제4마스크 공정의 결과물 상에 박막트랜지스터의 소스전극과 드레인전극을 형성하는 제5마스크 공정; 및
    상기 제5마스크 공정의 결과물 상에 제4절연층을 형성하고, 제4절연층에 상기 화소 전극을 노출시키는 개구를 형성하는 제6마스크 공정;을 포함하고,
    상기 제1마스크 공정에서, 상기 광차단층, 상기 화소 전극 및 상기 커패시터의 제1전극을 동일한 두께로 형성하는 평판 표시 장치용 백플레인의 제조 방법.
  20. 광차단층, 화소 전극 및 커패시터 제1전극을 형성하는 제1마스크 공정;
    상기 제1마스크 공정의 결과물 상에 제1절연층을 형성하고, 상기 제1절연층 상에 박막트랜지스터의 게이트 전극, 및 커패시터 제2전극을 형성하는 제2마스크 공정;
    상기 제2마스크 공정의 결과물 상에 제2절연층을 형성하고, 상기 제2절연층 상에 박막트랜지스터의 활성층을 형성하는 제3마스크 공정;
    상기 제3마스크 공정의 결과물 상에 제3절연층을 형성하고, 상기 제3절연층에 상기 활성층의 일부를 노출시키는 개구를 형성하는 제4마스크 공정;
    상기 제4마스크 공정의 결과물 상에 박막트랜지스터의 소스전극과 드레인전극을 형성하는 제5마스크 공정; 및
    상기 제5마스크 공정의 결과물 상에 제4절연층을 형성하고, 제4절연층에 상기 화소 전극을 노출시키는 개구를 형성하는 제6마스크 공정;을 포함하고,
    상기 제1마스크 공정에서, 상기 광차단층, 상기 화소 전극 및 상기 커패시터의 제1전극을 동일한 두께로 형성하는 평판 표시 장치용 백플레인의 제조 방법.
  21. 제 19항 또는 제20항에 있어서,
    상기 제1마스크 공정에서, 상기 광차단층, 화소 전극 및 커패시터 제1전극은 동일물질로 동일층에 형성되는 평판 표시 장치용 백플레인의 제조 방법.
  22. 제 19 항에 있어서,
    상기 제2마스크 공정에서, 상기 박막 트랜지스터의 활성층, 및 커패시터 제2전극은 동일물질로 동일층에 형성되는 평판 표시 장치용 백플레인의 제조 방법.
  23. 제 22 항에 있어서,
    상기 제3마스크 공정에서, 상기 활성층, 및 커패시터 제2전극에 이온불순물을 도핑하는 평판 표시 장치용 백플레인의 제조 방법.
  24. 제 23 항에 있어서,
    상기 제3마스크 공정에서, 상기 게이트전극과 상기 제2절연층의 식각면을 동일하게 식각하고, 상기 게이트 전극 상에 금속산화물층을 더 형성하는 평판 표시 장치용 백플레인의 제조 방법.
  25. 제 20 항에 있어서,
    상기 제2마스크 공정에서, 상기 박막 트랜지스터의 활성층, 및 커패시터 제2전극은 동일물질로 동일층에 형성되는 평판 표시 장치용 백플레인의 제조 방법.
  26. 제 19항 또는 제20항에 있어서,
    상기 제1마스크 공정에서, 상기 광차단층과 동일층에 동일재료로, 얼라인 키를 더 형성하는 평판 표시 장치용 백플레인의 제조 방법.
KR1020120038168A 2012-04-12 2012-04-12 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치 KR101912406B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120038168A KR101912406B1 (ko) 2012-04-12 2012-04-12 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
US13/705,152 US9093572B2 (en) 2012-04-12 2012-12-04 Backplane for flat panel display apparatus, method of manufacturing the backplane, and organic light emitting display apparatus including the backplane
US14/810,179 US9502604B2 (en) 2012-04-12 2015-07-27 Backplane for flat panel display apparatus, method of manufacturing the backplane, and organic light emitting display apparatus including the backplane
US15/358,012 US20170125499A1 (en) 2012-04-12 2016-11-21 Backplane for flat panel display apparatus, method of manufacturing the backplane, and organic light emitting display apparatus including the backplane

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120038168A KR101912406B1 (ko) 2012-04-12 2012-04-12 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20130115657A KR20130115657A (ko) 2013-10-22
KR101912406B1 true KR101912406B1 (ko) 2019-01-07

Family

ID=49324268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038168A KR101912406B1 (ko) 2012-04-12 2012-04-12 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (3) US9093572B2 (ko)
KR (1) KR101912406B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078594A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904086B (zh) * 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
KR102045036B1 (ko) * 2013-08-27 2019-11-14 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102184677B1 (ko) * 2014-01-13 2020-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102346262B1 (ko) * 2014-07-14 2022-01-03 엘지디스플레이 주식회사 유기 발광 표시장치 및 이를 제조하는 방법
KR102315094B1 (ko) * 2014-11-13 2021-10-20 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR102273052B1 (ko) 2015-01-26 2021-07-06 삼성디스플레이 주식회사 디스플레이 제조 방법
KR102485689B1 (ko) * 2015-02-26 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102360010B1 (ko) * 2015-06-05 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102351667B1 (ko) * 2015-08-07 2022-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102435391B1 (ko) * 2015-09-25 2022-08-23 삼성디스플레이 주식회사 표시 장치
KR102465381B1 (ko) 2015-12-14 2022-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102568632B1 (ko) * 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180017280A (ko) * 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
US20180190672A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
CN107968113B (zh) * 2017-12-15 2021-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法
CN108269856B (zh) * 2017-12-29 2021-06-25 信利（惠州）智能显示有限公司 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
KR102537379B1 (ko) 2018-12-21 2023-05-26 삼성디스플레이 주식회사 발광 표시 장치
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
US11527596B2 (en) * 2019-07-24 2022-12-13 Tianma Japan, Ltd. Display device
KR20210037059A (ko) * 2019-09-26 2021-04-06 삼성디스플레이 주식회사 표시 장치
CN111584575A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 Oled显示面板及制备方法
US11217698B2 (en) * 2020-05-26 2022-01-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing a thin film transistor
CN112786667A (zh) * 2021-01-05 2021-05-11 深圳市华星光电半导体显示技术有限公司 Amoled显示面板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462861B1 (ko) 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2003330387A (ja) 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
KR100461634B1 (ko) 2002-04-15 2004-12-14 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP4434563B2 (ja) * 2002-09-12 2010-03-17 パイオニア株式会社 有機ｅｌ表示装置の製造方法
KR100592273B1 (ko) 2004-05-20 2006-06-22 삼성에스디아이 주식회사 평판 디스플레이 장치
KR101198127B1 (ko) * 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR20070072116A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20070072113A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7435633B2 (en) * 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
KR100864886B1 (ko) 2007-03-28 2008-10-22 삼성에스디아이 주식회사 평판 표시장치 및 그 제조방법
KR101675114B1 (ko) 2009-06-09 2016-11-10 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101093424B1 (ko) 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR100462861B1 (ko) 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078594A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치
KR102294311B1 (ko) 2014-12-24 2021-08-26 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치

Also Published As

Publication number Publication date
US9093572B2 (en) 2015-07-28
US9502604B2 (en) 2016-11-22
US20130270527A1 (en) 2013-10-17
KR20130115657A (ko) 2013-10-22
US20150357393A1 (en) 2015-12-10
US20170125499A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
KR101912406B1 (ko) 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
US9048257B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus, and method of manufacturing the backplane
KR101842538B1 (ko) 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101833235B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101837625B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101372852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101954984B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
TWI559520B (zh) 有機發光顯示裝置及其製造方法
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101806405B1 (ko) 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101930845B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20140137948A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법
US20130037783A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20140088733A (ko) 평판표시장치용 백플레인 및 그의 제조 방법
KR102124044B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
KR20160092132A (ko) 디스플레이 제조 방법
KR101944916B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US20140312315A1 (en) Back plane of flat panel display and method of manufacturing the same
KR101793048B1 (ko) 평판표시장치용 백플레인 및 그의 제조방법
KR20160009772A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right