KR101198127B1 - 액정표시장치와 그 제조방법 - Google Patents

액정표시장치와 그 제조방법 Download PDF

Info

Publication number
KR101198127B1
KR101198127B1 KR1020050092286A KR20050092286A KR101198127B1 KR 101198127 B1 KR101198127 B1 KR 101198127B1 KR 1020050092286 A KR1020050092286 A KR 1020050092286A KR 20050092286 A KR20050092286 A KR 20050092286A KR 101198127 B1 KR101198127 B1 KR 101198127B1
Authority
KR
South Korea
Prior art keywords
region
substrate
semiconductor layer
forming
electrode
Prior art date
Application number
KR1020050092286A
Other languages
English (en)
Other versions
KR20070037071A (ko
Inventor
강수혁
이대윤
박용인
김영주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050092286A priority Critical patent/KR101198127B1/ko
Priority to US11/449,620 priority patent/US7482628B2/en
Priority to CNB200610087178XA priority patent/CN100460969C/zh
Priority to JP2006177137A priority patent/JP2007103910A/ja
Publication of KR20070037071A publication Critical patent/KR20070037071A/ko
Priority to US12/318,284 priority patent/US7888151B2/en
Priority to US12/985,144 priority patent/US8183567B2/en
Application granted granted Critical
Publication of KR101198127B1 publication Critical patent/KR101198127B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 구동회로 일체형 액정표시장치와 그 제조방법에 관한 것이다.
본 발명의 특징은, 어레이기판에 빛 차단수단(블랙매트릭스)을 형성하는 것을 제 1 특징으로 하고, 어레이기판에 다결정 박막트랜지스터를 형성할 때, 다결정 액티브층과 교차하는 부분에서 게이트 전극을 삼각형상으로 돌출되도록 구성하는 것을 제 2 특징으로 한다.
상기 어레이기판에 빛 차단수단을 구성하게 되면, 빛 차단수단을 설계할 때 합착마진을 둘 필요가 없기 때문에 합착 마진만큼의 개구영역을 확보할 수 있는 장점이 있다.
또한, 상기 다결정 박막트랜지스터를 형성할 때, 하부의 다결정 반도체층과 교차하는 단차부분에서 게이트 전극을 돌출 형성하게 되면, 게이트 전극 패턴 시 상기 교차부로 침투하는 식각액에 의한 게이트 전극의 단선 불량을 방지할 수 있는 장점이 있다.

Description

액정표시장치와 그 제조방법{LCD and Method of fabricating of the same}
도 1은 일반적인 구동회로 일체형 액정패널을 개략적으로 도시한 평면도이고,
도 2는 구동회로 일체형 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 3a와 도 3b는 종래에 따른 구동회로 일체형 액정표시장치의 구성을 개략적으로 도시한 단면도이고,
도 4a와 도 4b는 도 2의 F를 확대한 확대 평면도와 사시도이고,
도 5a 내지 5i와 도 6a 내지 도 6i는 종래에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,
도 7a는 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고, 도 7b와 도 7c는 도 7a의 J를 확대한 평면도및 사시도이고,
도 8a와 도 8b는 본 발명에 따른 구동회로 일체형 액정표시장치의 구성을 개략적으로 도시한 단면도이고,
도 9a 내지 도 9j와 도 10a 내지 도 10j는 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 기판 102 : 블랙매트릭스
110 : 반도체층(액티브층) 150 : 화소 전극
122 : 게이트 전극
본 발명은 액정표시장치에 관한 것으로, 특히 구동회로 일체형 액정표시장치와 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이기판과 컬러 필터(color filter)기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 이미지를 얻는 표시장치이다.
이러한 표시장치의 스위칭 소자로 사용되는 박막트랜지스터는, 어레이부의 설계에 따라 다양한 형태로 구성 가능하며 특히 액티브층으로 사용되는 반도체층으로는 비정질 실리콘 또는 다결정 실리콘(폴리 실리콘)을 사용하게 된다.
이때, 일반적인 스위칭 소자로는 수소화된 비정질 실리콘(a-Si:H)이 주로 이 용되는데, 이는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond)및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가 시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있으며, 전기적 특성(낮은 전계효과 이동도 : 0.1～1.0㎠/V?s)이 좋지 않아 구동회로로는 쓰기 어렵다.
반면, 폴리 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있으며, 폴리 실리콘을 이용하여 기판에 직접 구동회로를 만들면 실장이 매우 간단해 지고 액정패널을 더욱 컴팩트(compact)하게 제작할 수 있는 장점이 있다.
도 1은 일반적인 구동회로 일체형 액정표시장치용 어레이기판의 개략도이다.
도시한 바와 같이, 절연 기판(10)은 크게 표시부(D1)와 비표시부(D2)로 정의될 수 있으며, 상기 표시부(D1)에는 다수의 화소(P)가 매트릭스 형태로 위치하고 각 화소마다 스위칭 소자(T) 및 이와 연결된 화소 전극(17)이 구성된다.
또한, 상기 화소(P)의 일 측을 따라 연장된 게이트 배선(12)과 이와는 수직하게 교차하는 데이터 배선(14)이 구성된다.
상기 비표시부(D2)에는 구동회로부(16,18)가 구성되는데, 구동 회로부(16,18)는 기판(10)의 일 측에 위치하여 상기 게이트 배선(12)에 신호를 인가하는 게이트 구동회로부(16)와, 이와는 평행하지 않은 기판(10)의 타 측에 위치하여 상 기 데이터 배선(14)에 신호를 인가하는 데이터 구동회로부(18)를 포함한다.
상기 게이트 및 데이터 구동회로부(16,18)는 외부로부터 입력된 신호를 조절하여 각각 게이트 및 데이터 배선(12,14)을 통해 화소부(P)로 디스플레이 컨트롤 신호 및 데이터 신호를 공급하기 위한 장치이다.
따라서, 상기 게이트 및 데이터 구동회로부(16,18)는 입력되는 신호를 적절하게 출력시키기 위하여 일반적으로는 인버터(inverter)인 CMOS(complementary metal-oxide semiconductor)구조의 박막트랜지스터로 구성된다.
상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 반도체 기술의 일종으로서, 음전기로 충전된 여분의 전자들(n형 반도체)과 양전기로 충전된 정공들(p형 반도체)을 이용하여 하나의 전도체를 형성하고, 상기 두 종류의 반도체들의 효과적인 전기제어에 의해 전류 게이트를 이루기 위한 상호 보완적인 방법으로 사용된다.
이와 같이, 비표시부의 구동회로부를 이루는 CMOS 소자는 n형 및 p형 다결정 박막트랜지스터의 조합으로 이루어지고, 상기 표시부의 스위칭 소자는 n형 또는 p형 다결정 박막트랜지스터로 이루어진다.
이하, 도 2를 참조하여, 구동회로 일체형 액정표시장치용 어레이기판의 표시영역의 구성을 상세히 설명한다.(상부기판에 구성된 블랙매트릭스를 동시에 표시함.)
도시한 바와 같이, 기판(30)의 일면에 제 1 방향으로 게이트 배선(GL)이 구성되고, 상기 게이트 배선(GL)과 교차하여 화소 영역(P)을 정의하는 데이터 배선 (DL)이 구성된다.
상기 화소 영역(P)의 일부 영역에는 스위칭 소자인 다결정 박막트랜지스터(T)와, 스토리지 캐패시터(Cst)가 구성된다.
또한, 상기 화소 영역(P)에는 화소 전극(80)이 구성된다.
이때, 상기 화소 전극(80)은 게이트 배선 및 데이터 배선(GL,DL)과 소정의 거리를 두고 이격되도록 구성한다.
만약, 상기 화소 전극(80)이 게이트 배선(GL) 또는 데이터 배선(DL)과 겹쳐 구성된다면 수직 크로스토크(cross-talk)가 발생하게 되어 화질을 저하하는 원인이 된다.
따라서, 필연적으로 화소 전극(80)과 게이트 배선 및 데이터 배선(GL,DL)은 이격영역을 두고 설계하게 된다. 이러한 이격영역은 액정(미도시)이 이상 배열하는 영역이므로 이 부분을 반드시 블랙매트릭스(52)로 가려주어야 한다.
또한, 다결정 박막트랜지스터(T)와 스토리지 캐패시터(Cst)에 대응하는 영역 또한 상기 블랙매트릭스(52)로 차폐되어야 한다.
이하, 도 3a 와 도 3b를 참조하여, 전술한 어레이기판을 포함하는 구동회로 일체형 액정표시장치의 구성을 설명한다. (도 3a는 구동 회로부를 나타낸 단면도이고, 도 3b는 도 2의 Ⅱ-Ⅱ를 따라 절단하여 이를 참조한 단면도이다.)
도시한 바와 같이, 구동회로 일체형 액정표시장치(LP)는 다수의 화소 영역(P)으로 구성된 표시부(D1)와 비표시부(D2)로 정의되며, 어레이 기판(AS)과 컬러필터 기판(CS)이 액정층(LC)을 사이에 두고 이격된 상태로 합착 구성된다.
상기 어레이기판(AS)은 비표시부(D2)에 대응하여 구동회로(DC)가 형성되어 있고 상기 표시부(D1)의 단일 화소 영역(P)마다 스위칭 소자(T)와 화소 전극(80)과 스토리지 캐패시터(Cst)가 구성된다.
또한, 도시하지는 않았지만 상기 스위칭 소자(T)에 스캔 신호(scan signal)를 입력하는 게이트 배선(미도시)과, 상기 스위칭 소자(T)에 데이터 신호(data signal)를 입력하는 데이터 배선(DL)이 구성된다.
전술한 구성에서, 상기 구동회로(DC)는 일반적으로 n형 다결정 박막트랜지스터(T(n))와 p형 다결정 박막트랜지스터(T(p))로 구성된 CMOS의 조합으로 이루어지며, 상기 스위칭 소자는 n형 또는 p형 다결정 박막트랜지스터이다.
전술한 바와 같이 구성된 어레이기판(AS)과 합착되는 컬러필터 기판(CS)은 빛 차단수단인 블랙매트릭스(52)와 컬러필터(54)를 포함하는데, 상기 컬러필터(54)는 적,녹,청 컬러필터를 상기 다수의 화소영역(P)에 순차 배치하여 구성한다.
상기 블랙매트릭스(52)와 컬러필터(54)가 구성된 기판(30)의 전면에 공통 전극(56)이 구성된다.
이때, 상기 블랙매트릭스(52)는 비표시부(D2)의 구동회로부(DC)와, 화소 영역(P)의 다결정 박막트랜지스터(T)와 스토리지 캐패시터(Cst)에 대응하여 위치하며, 상기 게이트 배선(미도시)과 데이터 배선(DL)과 화소 전극(80)의 이격된 영역 또한 차폐하도록 구성한다.
이때, 상.하판을 합착할 때 발생할 수 있는 합착오차를 반드시 고려한 합착 마진(α)을 더 두고 설계해야 한다.
만약, 얼라인 오차가 발생하게 되면 상기 블랙매트릭스(52)의 존재에도 불구하고 빛샘이 발생하여 표시품질이 저하될 수 있기 때문이다.
따라서, 종래에는 앞서 언급한 바와 같이, 상기 블랙매트릭스(52)를 설계할 때 반드시 약 5㎛이상의 얼라인 마진(α)을 두어 얼라인 오차에 대비하였기 때문에 개구영역을 상당히 잠식하는 문제가 있었다.
또한, 상기 다결정 박막트랜지스터는 다결정 반도체층을 먼저 패턴한 후, 상기 다결정 반도체층의 상부에 이와 교차하여 위치하는 게이트 전극을 형성하는 구조이므로 상기 반도체층과 교차하는 부분의 게이트 전극에 단선이 발생하는 문제가 있었다.
이에 대해, 이하 도 4a와 도 4b를 참조하여 설명한다.
도 4는 도 2의 F를 확대한 확대 평면도와 사시도이다.
도시한 바와 같이, 박막트랜지스터는 제일먼저 다결정 반도체층을 형성하게 되고, 상기 다결정 반도체층이 형성된 기판의 전면에 게이트 절연막을 형성하게 된다.
이때, 일반적으로 상기 게이트 전극은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)을 증착하여 형성하기 때문에 얇게 형성되고 따라서, 상기 반도체층(액티브층,38)의 단차를 따라 형성된다.
이로 인해, 상기 반도체층(액티브층,38)에 대응하는 게이트 절연막(46)의 상부에 상기 반도체층(38)과는 구조적으로 교차하여 형성하게 되는 게이트 전극(52) 은 상기 반도체층(38)의 단차에 의한 영향을 받게 된다.
즉, 자세히는 게이트 절연막(46)을 형성하기 위해 식각액을 이용한 습식식각을 진행할 때 도 4b에 도시한 바와 같이, 게이트 전극(52)과 반도체층(38)이 교차되는 단차 부분에 식각액이 고이게 되고 이로 인해, 상기 게이트 전극(52)이 과식각 되는 현상이 발생하여 상기 게이트 전극(52)이 단선되는 불량을 유발하게 된다.
전술한 문제 뿐 아니라, 종래에 따른 어레이기판 형성공정은 다수의 공정을 필요로 한다.
이하, 공정도면을 참조하여 종래에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 5a 내지 5i와 도 6a 내지 도 6i는 종래에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
(도 5a 내지 도 5i는 구동회로를 나타낸 공정 단면도이고, 도 6a 내지 도 6i는 표시영역의 단일 화소를 나타낸 공정 단면도이다.)
도 5a와 도 6a는 제 1 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 기판(30)을 표시부(D1)와 비표시부(D2)로 정의하고, 표시부(D1)는 다시 다수의 화소영역(P)으로 정의 한다.
이때, 비표시부(D2)에 편의상 P영역(A1)과 N영역(A2)을 정의하고, 상기 화소영역(P)에 스위칭 영역(A3)과 스토리지 영역(A4)을 정의한다.
전술한 바와 같이, 다수의 영역(A1,A2,A3,A4)이 정의된 기판(30)의 일면에 절연물질을 증착하여 버퍼층(32)을 형성하고, 상기 버퍼층(32)의 상부에 비정질 실 리콘(a-Si:H)을 증착한 후 결정화 하는 공정을 진행한다.
상기 결정화를 위해 다양한 열전달 수단이 이용될 수 있지만, 일반적으로는 레이저(laser)를 이용하여 결정화를 진행한다.
결정화 공정으로 결정화된 층을 패턴하여, 상기 P영역(A1)과 N영역(A2)과 스위칭 영역(A3)에 액티브층(active layer)으로서 기능을 하는 제 1 내지 제 3 반도체층(34,36,38)을 형성하고, 상기 스토리지 영역(A4)에 전극으로서 기능을 하는 제 4 반도체층(40)을 형성한다.
도 5b와 도 6b는 제 2 마스크 공정을 나타내며, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온을 도핑(doping)하는 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 4 반도체층(34,36,38,40)이 형성된 기판(30)의 전면에 포토레지스트(photoresist)를 도포한 후, 제 2 마스크 공정으로 패턴하여, 상기 P영역(A1)과 N영역(A2)및 스위칭 영역(A3)을 차폐하는 감광패턴(42)을 형성한다.
다음으로, 감광패턴(42)으로 차폐되지 않은 스토리지 영역(A4)의 제 4 반도체층(40) 표면에 이온(ion)을 도핑하는 공정을 진행한다.
상기 제 4 반도체층(40)은 전극의 역할을 해야 하기 때문에 도전성을 띄도록 하기 위해 전술한 바와 같이 이온(n또는 p형 이온)을 도핑하는 공정을 진행해야 한다.
전술한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온을 도핑하는 공정이 완료되면 상기 감광패턴(42)을 제거하는 공정을 진행한다.
도 5c와 도 6c는 제 3 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온(ion)을 도핑하여 스토리지 제 1 전극으로 형성하는 공정 후, 상기 제 1 및 제 4 반도체층(34,36,38,40)이 형성된 기판(30)의 전면에 게이트 절연막(46)을 형성한다.
상기 게이트 절연막(46)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 형성할 수 있다.
다음으로, 상기 게이트 절연막(46)이 형성된 기판(30)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 제 1 내지 제 3 반도체층(34,36,38)의 중심에 대응하는 상부에 제 1 내지 제 3 게이트 전극(48,50,52)을 형성하고, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 대응하는 상부에 스토리지 제 2 전극(54)을 형성한다.
상기 표시부(D1)에는 상기 스위칭 영역(A3)에 구성한 게이트 전극(52)에서 화소 영역(P)의 일 측으로 연장되는 게이트 배선(도 2의GL)을 형성한다.
이때, 앞서 도 4a와 도 4b의 설명에서 언급한 바와 같이, 상기 게이트 전극은 습식식각을 통해 형성되며 상기 반도체층과 교차되는 부분에서 과식각 불량이 발생할 수 있다.
도 5d와 도 6d는 제 4 마스크 공정을 나타내며, N영역(A2)과 스위칭 영역(A3)의 반도체층에 n+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 3 게이트 전극(48,50,52)과 스토리지 제 2 전극(54)과 게이트 전극(미도시)이 형성된 기판(30)의 전면에 포토레지스트(photo-resist)를 도포한 후 제 4 마스크 공정으로 패턴하여, 상기 P영역(A1)을 차단하는 감광패턴(56)을 형성한다.
다음으로, 상기 감광패턴(56)사이로 노출된 N영역(A2)과 스위칭 영역(A3)에 n+이온을 도핑(doping)하는 공정을 진행한다.
이와 같이 하면, 상기 N영역(A2)과 스위칭 영역(A3)의 제 2 반도체층(36)과 제 3 반도체층(38)영역 중 상기 제 2 게이트 전극(50)과 제 3 게이트 전극(52)의 주변으로 노출된 부분의 표면에 n+이온이 도핑되며, 이온이 도핑된 영역은 저항성 접촉(ohmic contact)특성을 갖는다.
전술한 바와 같은 제 4 마스크 공정이 완료되면, 상기 감광패턴(56)을 제거하는 공정을 진행한다.
도 5e와 도 6e는 제 5 마스크 공정을 나타내며, P영역(A1)의 반도체층에 p+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 제 1 내지 제 3 게이트 전극(48,50,52)과 스토리지 제 2 전극(54)이 형성된 기판(30)의 전면에 포토레지스트(photoresist)를 도포한 후 제 5 마스크 공정으로 패턴하여, N영역(A2)과 스위칭 영역(A3)과 스토리지 영역(A4)을 차단하는 감광패턴(58)을 형성한다,
다음으로, P영역(A1)의 노출된 제 1 반도체층(34)중 게이트 전극의 주변으로 노출된 포면에 p+이온을 도핑하는 공정을 진행한다.
이때, 이온이 도핑된 영역은 앞서 언급한 바와 같이 저항성 접촉(ohmic contact)특성을 갖는다.
도 5f와 도 6f는 제 6 마스크 공정을 나타내는 공정 단면도이다.
전술한 바와 같이, 제 1 내지 제 3 반도체층(34,36,38)에 오믹 영역 형성공정이 진행된 기판(30)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 층간 절연막(interlayer,60)을 형성한다.
다음으로, 상기 층간 절연막(60)과 하부의 게이트 절연막(46)을 제 6 마스크 공정으로 패턴하여, 상기 제 1 내지 제 3 반도체층(34,36,38)의 이온도핑 영역(오믹콘택영역)을 노출하는 콘택홀을 형성한다.
상세히는, 상기 제 1 내지 제 3 게이트 전극(48,50,52)을 중심으로 양측의 반도체층(34,36,38)즉, 오믹영역을 각각 노출하는 제 1 콘택홀(62a,64a,66a)과 제 2 콘택홀(62b,64b,66b)을 형성한다.
도 5g와 도 6g는 제 7 마스크 공정을 나타낸 공정 단면도이다.
상기 제 1 내지 제 3 반도체층(34,36,38)을 노출하는 층간절연막(60)이 형성된 기판(30)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 알루미늄합금(AlNd)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 오믹 콘택영역과 접촉하는 소스 전극(68a,70a,72a)과 드레인 전극(68b,70b,72b)을 형성한다.
이때, 표시영역(D1)의 스위칭 영역(A3)에 형성한 소스전극(72a)에서 연장되 고, 상기 게이트 배선(미도시)과 교차하여 화소 영역(P)의 일측으로 연장된 데이터 배선(DL)을 형성한다.
전술한 제 1 내지 제 7 마스크 공정을 통해, 비표시부(D2)에는 p형 다결정 박막트랜지스터와 n형 다결정 박막트랜지스터의 조합인 CMOS소자가 형성되고, 상기 표시 영역(D1)의 스위칭 영역(A3)에는 n형 다결정 박막트랜지스터가 형성되고, 상기 스토리지 영역(A4)에는 스토리지 제 1 전극(40)과 스토리지 제 2 전극(54)으로 구성된 스토리지 캐패시터(Cst)가 형성된다.
도 5h와 도 6h는 제 8 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 각 영역(A1,A2,A3)마다 소스전극(68a,70a,72a)과 드레인 전극(68b,70b,72b)이 형성된 기판(30)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 보호층(76)을 형성한다.
상기 보호층(76)을 제 8 마스크 공정으로 패턴하여, 상기 스위칭 영역(A3)의 드레인 전극(72b)을 노출하는 드레인 콘택홀(78)을 형성한다.
도 5i와 도 6i는 제 9 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 보호층(76)이 형성된 기판(30)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 9 마스크 공정으로 패턴하여, 상기 드레인 전극(72b)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(80)을 형성한다.
이상으로 전술한 바와 같은 제 1 내지 제 9 마스크공정을 통해 종래에 따른 구동회로 일체형 액정패널의 박막트랜지스터 어레이기판을 제작할 수 있다.
전술한 바와 같이 제작된 어레이기판과 합착되는 컬러필터 기판은 아래와 같은 공정으로 제작된다.
제 1 마스크 공정 : 빛 차단수단인 블랙매트릭스 형성.
제 2 내지 제 4 마스크 공정 : 화소 영역마다 적색과 녹색과 청색 컬러필터를 형성하는 공정.
전술한 바와 같이 제작된 컬러필터 기판과 어레이기판을 합착하여 종래에 따른 구동회로 일체형 액정표시장치를 제작할 수 있다.
앞서 언급한 바와 같이 종래에 따른 구동회로 일체형 액정표시장치는, 컬러필터 기판에 블랙매트릭스를 설계할 때 합차오차를 고려한 마진(margin)을 더 두어 설계하기 때문에 개구율이 저하되는 문제가 있다.
또한, 반도체층과 교차되는 부분에서 게이트 전극이 단선되는 불량이 발생하게 되는 문제가 있다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 빛 차단수단을 어레이기판에 구성하여 액정표시장치의 개구율을 개선하는 것을 제 1 목적으로 하고, 상기 다결정 박막트랜지스터의 게이트 전극을 구성할 때, 하부의 반도체층과 교차하는 부분에서 돌출패턴을 형성하여 게이트 전극이 단선되는 불량을 방지하는 것을 제 2 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 구동회로 일체형 액정표시장치는 스위칭 영역 및 화소 영역을 포함하는 표시영역과, 비표시 영역이 정의된 제 1 기판과 제 2 기판과; 상기 제 1 기판의 비표시 영역과 표시 영역에 위치하는 빛 차단수단과, 상기 비표시 영역에 위치한 얼라인 키와; 상기 제 1 기판의 비표시 영역에 구성되고 다결정 박막트랜지스터의 조합으로 구성된 구동회로부와; 상기 제 1 기판의 상기 스위칭 영역에 위치하고 반도체층과, 반도체층의 상부에서 이와 교차하여 구성되고 교차되는 부분 중 상기 반도체층의 단차부에 대응하여 돌출부를 가지는 게이트 전극과, 상기 게이트 전극의 양측에서 상기 반도체층과 접촉하는 소스전극과 드레인 전극을 포함하는 다결정 박막트랜지스터와, 상기 드레인 전극과 연결되고 상기 화소 영역에 구성된 화소 전극과; 상기 제 2 기판의 화소영역에 구성된 컬러필터와; 상기 컬러필터의 전면에 구성된 공통 전극을 포함한다.
상기 구동회로는 반도체층과 게이트 전극과, 소스 전극과 드레인 전극을 포함하는 n형 다결정 박막트랜지스터와 p형 다결정 박막트랜지스터로 구성된 CMOS소자의 조합으로 이루어지고, 상기 스위칭 영역의 다결정 박막트랜지스터는 n형인 것을 특징으로 한다.
상기 다결정 박막트랜지스터의 게이트 전극은 하부의 반도체층과 교차하고, 교차하는 부분 중 상기 반도체층의 단차부분에 대응하여 돌출부를 가지며, 상기 돌출부는 삼각형상인 것을 특징으로 한다.
상기 n형 다결정 박막트랜지스터는 다결정 액티브층과, 상기 액티브층 상부 의 게이트 전극과 소스및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극과 접촉하는 액티브층의 표면에는 n+이온이 도핑된 영역과, 상기 n+이온의 도핑영역과 게이트 전극의 사이 영역에 대응하는 액티브층의 표면에는 n-이온이 도핑된 저농도 도핑영역을 포함한다.
본 발명의 특징에 따른 구동회로 일체형 액정표시장치의 제조방법은, 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 1 기판의 일면에 스위칭 영역 및 화소 영역을 포함하는 표시영역과, 비표시 영역을 정의하는 단계와; 상기 제 1 기판의 비표시 영역과 표시 영역에 빛 차단수단을 형성하고, 상기 비표시 영역의 일부에 얼라인 키를 형성하는 단계와; 상기 제 1 기판의 비표시 영역에 다결정 박막트랜지스터의 조합으로 구성된 구동회로를 형성하는 단계와; 상기 제 1 기판의 스위칭 영역에 반도체층(액티브층)과, 반도체층의 상부에서 이와 교차하여 구성되고 교차되는 부분 중 상기 반도체층의 단차부에 대응하여 돌출부를 가지는 게이트 전극과, 상기 게이트 전극의 양측에서 상기 반도체층과 접촉하는 소스전극과 드레인 전극을 포함하는 다결정 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에 상기 다결정 박막트랜지스터의 드레인 전극과 접촉하는 화소 전극을 형성하는 단계와; 상기 제 2 기판의 화소영역에 컬러필터를 형성하는 단계와; 상기 컬러필터의 전면에 공통 전극을 형성하는 단계를 포함한다.
상기 구동회로는 반도체층과 게이트 전극과, 소스 전극과 드레인 전극을 포함하는 n형 다결정 박막트랜지스터와 p형 다결정 박막트랜지스터로 구성된 CMOS소자의 조합으로 이루어지고, 상기 스위칭 영역의 다결정 박막트랜지스터는 n형인 것 을 특징으로 한다.
상기 다결정 박막트랜지스터의 게이트 전극은 하부의 반도체층과 교차하고, 교차하는 부분 중 상기 반도체층의 단차부에 대응하여 돌출부를 가지며, 상기 돌출부는 삼각형상인 것을 특징으로 한다.
본 발명의 다른 특징에 따른 구동회로 일체형 액정표시장치용 어레이기판 제조방법은 기판에 스위칭 영역및 화소 영역을 포함하는 표시영역과, 구동 회로부를 포함하는 비표시 영역을 정의하는 단계와; 상기 제 1 기판의 비표시 영역과 표시 영역에 빛 차단수단을 형성하고, 상기 비표시 영역의 일부에 얼라인 키를 형성하는 제 1 마스크 공정 단계와; 상기 구동회로부에 제 1 반도체층과 제 2 반도체층을 형성하고, 상기 스위칭 영역에 제 3 반도체층을 형성하는 제 2 마스크 공정 단계와; 상기 제 2 반도체층과 제 3 반도체층의 일부에 n+이온을 도핑하는 제 3 마스크 공정 단계와; 상기 제 1 내지 제 3 반도체층이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 제 1 내지 제 3 반도체층의 중심에 대응하는 상기 게이트 절연막의 상부에 상기 제 1 내지 제 3 반도체층과 각각 교차하여 위치하고, 상기 각 반도체층과 교차하는 부분 중 반도체층의 단차부분에 대응하여 돌출부를 가지는 게이트 전극을 형성하는 제 4 마스크 공정 단계와; 상기 제 1 반도체층 중 게이트 전극이 덮히지 않은 영역에 p+이온을 도핑하는 제 5 마스크 공정 단계와; 상기 제 2 내지 제 3 반도체층 중 n+이온이 도핑되지 않은 영역에 n-이온을 도핑하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 층간 절연막을 형성한 후 패턴하여, 제 1 반도체층의 p+도핑영역과 제 2 및 제 3 반도체층의 n+ 도핑영역을 노 출하는 제 6 마스크 공정 단계와; 상기 노출된 제 1 내지 제 3 반도체층 마다 이와 접촉하는 소스 및 드레인 전극을 형성하는 제 7 마스크 공정 단계와; 상기 소스 및 드레인 전극이 형성된 기판의 전면에 보호층을 형성하고, 상기제 3 반도체층과 접촉하는 드레인 전극을 노출하는 제 8 마스크 공정 단계와; 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 제 9 마스크 공정 단계를 포함한다.
상기 제 2 마스크 공정에서 상기 제 3 반도체층에서 연장된 제 4 반도체층을 형성하고, 상기 제 4 반도체층의 표면에 불순물 이온(n+ 이온)을 도핑하는 마스크 공정을 더욱 진행하고, 상기 제 4 마스크 공정에서, 상기 제 4 반도체층에 대응하는 상부에 금속전극을 형성하여 스토리지 캐패시터를 형성하는 단계를 더욱 포함한다.
상기 화소영역의 일 측에는 상기 스위칭 영역의 게이트 전극에서 연장된 게이트 배선이 더욱 형성되고, 상기 화소 영역의 타 측에는 상기 스위칭 영역의 소스 전극에서 연장된 데이터 배선이 더욱 형성된다.
상기 제 3 마스크 공정 단계는, 상기 제 1 반도체층을 제 1 액티브 영역과 제 2 액티브 영역으로 정의하고, 상기 제 2 반도체층과 제 3 반도체층을 제 1 액티브 영역과 제 2 액티브 영역과 제 3 액티브 영역으로 정의하는 단계와; 상기 제 1 내지 제 3 반도체층이 형성된 기판의 전면에 감광층을 형성한 후 제 2 마스크를 이용하여 노광한 후 현상하여, 상기 제 1 반도체층의 전부와, 제 2 및 제 3 반도체층의 제 1 및 제 3 액티브 영역을 덮는 감광패턴을 형성하는 단계와; 상기 제 2 및 제 3 반도체층의 제 2 액티브 영역에 n+이온을 도핑하여 오믹 콘택영역을 형성하는 단계를 포함한다. 이때, 상기 제 3 액티브 영역은, 상기 n-이온이 도핑되는 영역이다.
상기 제 5 마스크 공정 단계는, 상기 게이트 전극이 형성된 기판의 전면에 감광층을 형성하고 제 5 마스크로 현상한 후 노광하여, 상기 제 2 및 제 3 반도체층을 완전히 차폐한 후, 상기 제 2 반도체층 중 게이트 전극의 외부로 노출된 표면에 p+이온을 도핑하여 오믹 영역을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 액정표시장치 제조방법은 앞서 언급한 어레이기판 형성방법에 따라 구동회로 일체형 어레이기판을 형성하는 단계와; 상기 어레이기판과 이격되어 합착되는 기판을 준비하는 단계와; 상기 어레이기판과 마주보는 기판의 일면에 컬러필터를 형성하는 단계와; 상기 컬러필터가 형성된 기판의 전면에 공통 전극을 형성하는 단계를 포함한다.
이하, 본 발명의 실시예에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조방법을 설명한다.
-- 실시예 --
본 발명의 특징은, 어레이기판에 빛 차단수단을 형성하고, 다결정 박막트랜지스터의 게이트 전극을 설계할 때 하부의 반도체층과 교차되는 부분에서 돌출부를 형성하는 것이다.
도 7a는 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이 기판의 일부를 도시한 확대 평면도이고, 도 7b와 도 7c는 도 7a의 J를 확대한 평면도및 사시도이다.
도시한 바와 같이, 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판은 표시 영역(D1)과 비 표시영역(D2)에 대응하여 빛 차단수단(102)을 형성한다.
동시에, 기판(100)의 외곽에 상기 빛 차단수단(102)과 동시에 형성한 얼라인 키(AK)를 포함한다.
상기와 같이 기판(100)면에 빛 차단수단(102)을 먼저 구성하고, 상기 화소 영역(P)의 일 측과 타 측에 위치하여 서로 교차하는 게이트 배선(GL)과 데이터 배선(144)을 구성한다.
상기 게이트 배선(GL)과 데이터 배선(144)의 교차지점에는 스위칭 소자인 다결정 박막트랜지스터(T)와 이에 근접한 영역에는 스토리지 캐패시터(Cst)를 구성한다.
상기 화소 영역(P)에는 상기 다결정 박막트랜지스터(T)로부터 신호를 인가받는 화소 전극(150)을 구성한다.
이때, 상기 다결정 박막트랜지스터(T)의 게이트 전극(122)을 형성할 때 하부의 다결정 반도체층(액티브층,110)과 교차하는 부분 특히, 상기 반도체층의 단차부분(G)에서 돌출패턴을 형성함으로써, 상기 반도체층(110)의 단차로 인해 상기 게이트 전극(122)이 안쪽으로 과도하게 식각되어 단선되는 불량을 해결할 수 있다.
이하, 전술한 어레이기판을 포함하는 본 발명에 따른 구동회로 일체형 액정표시장치의 구성을 알아본다.
도 8a와 도 8b는 본 발명에 따른 구동회로 일체형 액정표시장치의 구성을 개 략적으로 도시한 단면도이다.
(도 8a는 구동회로부의 CMOS를 나타낸 단면도이고, 도 8b는 도 7의 Ⅴ-Ⅴ를 따라 절단한 단면을 참조하여 나타낸 도면이다.)
도시한 바와 같이, 본 발명에 따른 구동회로 일체형 액정표시장치(LP)는 표시부(D1)와 비표시부(D2)로 구성된 컬러필터 기판(CS)과, 구동회로(DC) 일체형 박막트랜지스터 어레이기판(AS)을 합착하여 구성한다.
상기 컬러필터 기판(CS)은, 표시부(D1)에 정의된 다수의 화소 영역(P)마다 이에 대응하여 컬러필터(302)를 구성하고, 상기 컬러필터(302)의 전면에 투명한 공통 전극(304)을 구성한다.
이때, 상기 컬러필터(302)는 적,녹,청의 컬러수지를 다수의 화소 영역(P)에 순차적으로 패턴함으로써 형성하게 된다.
상기 구동회로 일체형 박막트랜지스터 어레이기판(AS)은, 비표시부(D2)에 구동회로(DC)를 구성하고 표시부(D1)의 화소영역(P)에 대응하여 스위칭 소자(다결정 박막트랜지스터,T)와 스토리지 캐패시터(Cst)와 화소전극(150)을 구성한다.
상기 구동회로(DC)는 n형 다결정 박막트랜지스터(T(n))와 p형 다결정 박막트랜지스터(T(p))로 구성된 CMOS조합으로 형성하는 것이 일반적이며, 상기 스위칭 소자(T)는 n형 다결정 박막트랜지스터 이다.
화소 영역(P)의 일 측과 타 측에는 상기 스위칭 소자의 전극과 연결된 게이트 배선(미도시)과 데이터 배선(144)을 구성한다.
또한, 전술한 구성에서 특징적인 것은, 상기 표시부(D1)와 비표시부(D2)에 대응하는 어레이기판에 빛 차단수단인 블랙매트릭스(black matrix,102)를 형성하는 것이다.
이와 같은 구성은 상기 빛차단수단을 형성할 때, 합착 마진을 두지 않아도 되므로 합착마진만큼(α)의 개구영역을 확보할 수 있다.
또한, 상기 빛 차단수단(102)과 함께 기판(100)의 외곽에 얼라인 키(도 7의 AK)를 형성할 수 있기 때문에 얼라인 키를 이용한 셀프 얼라인(self align)공정이 가능하여 몇몇 공정을 생략하여 공정을 단순화 할 수 있다.
또한, 상기 다결정 박막트랜지스터(T)의 게이트 전극(118,120,122)을 설계할 때 하부의 다결정 반도체층(액티브층,106,108,110)과 교차하는 부분 특히, 상기 각 반도체층의 단차부분에 대응하여 삼각형상의 돌출부를 형성하는 것을 특징으로 한다.
이와 같은 경우, 상기 게이트 전극(122)을 패턴하는 공정 중 상기 반도체층(액티브층,106,108,110 )의 단차부분(G)에서 식각액이 침투하여 게이트 전극(122)의 과식각되는 현상을 방지할 수 있다.
이때, 상기 돌출부의 형상은 사다리꼴 형상도 가능하며 다양하게 변형가능하다.
이하, 공정 단면도를 참조하여, 본 발명에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 설명한다.
도 9a 내지 도 9j와 도 10a 내지 도 10j는 본 발명에 따른 구동회로 일체형 액정표시장치용 박막트랜지스터 어레이기판의 제조공정을 도시한 도면이다.
도 9a 내지 9j와 도 10a 내지 도 10j는 종래에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
(도 9a 내지 도 9j는 구동회로를 나타낸 공정 단면도이고, 도 10a 내지 도 10j는 표시영역의 단일 화소를 나타낸 공정 단면도이다.)
도 9a와 도 10a는 제 1 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 기판(100)을 표시부(D1)와 비표시부(D2)로 정의하고, 표시부(D1)는 다시 다수의 화소영역(P)으로 정의 한다.
이때, 비표시부(D2)에 편의상 P영역(A1)과 N영역(A2)을 정의하고, 상기 화소영역(P)에 스위칭 영역(A3)과 스토리지 영역(A4)을 정의한다.
전술한 바와 같이, 다수의 영역(A1,A2,A3,A4)이 정의된 기판(100)의 일면에 크롬(Cr)과 같은 빛 반사율이 낮은 금속을 증착하고 제 1 마스크공정으로 패턴하여, 상기 비표시 영역(D2)과 스위칭 영역(A2)과 스토리지 영역 및 화소 영역(A3,P)의 둘레에 대응하여 빛 차단수단(102)을 구성한다.
상기 빛 차단수단(102)을 형성하는 공정과 동시에 비표시부(D2)의 주변에 대응하는 기판(100)의 외곽에 얼라인 키(도 7의 AK)를 형성한다.
도 9b와 도 10b는 제 2 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 빛 차단수단(102)이 형성된 기판(100)의 전면에 절연물질을 증착하여 버퍼층(104)을 형성하고, 상기 버퍼층(104)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 결정화 하는 공정을 진행한다.
상기 결정화를 위해 다양한 열전달 수단이 이용될 수 있지만, 일반적으로는 레이저(laser)를 이용하여 결정화를 진행한다.
결정화 공정으로 결정화된 층을 패턴하여, 상기 P영역(A1)과 N영역(A2)과 스위칭 영역(A3)에 액티브층(active layer)으로서 기능을 하는 제 1 내지 제 3 반도체층(106,108,110)을 형성하고, 상기 스토리지 영역(A4)에 전극으로서 기능을 하는 제 4 반도체층(112)을 형성한다.
도 9c와 도 10c는 제 3 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 4 반도체층(106,108,110,112)이 형성된 기판(100)의 전면에 포토레지스트(photoresist)를 도포한 후, 제 3 마스크 공정으로 패턴하여, 상기 N영역(A2)및 스위칭 영역(A3)의 일부와 P영역(A1)을 차폐하는 감광패턴(114)을 형성한다.
이때, 상기 N영역(A2)과 스위칭 영역(A3)에 제 1 액티브 영역(B1)과 제 2 액티브 영역(B2)을 정의하고, 상기 제 1 및 제 2 액티브 영역(B1,B2)사이에 제 3 액티브 영역(B3)을 정의한다.
상기 감광패턴(114)은 특히, 상기 N영역(A2)과 스위칭 영역(A3)에 구성된 제 2 반도체층(108)과 제 3 반도체층(110)의 제 1 및 제 3 액티브 영역(B1,B3)을 차폐하도록 형성한다.
다음으로 상기 감광패턴(114)이 형성된 기판(100)의 전면에 n+이온을 도핑하는 공정을 진행한다.
이와 같이 하면, 상기 N영역(A2)과 스위칭 영역(A3)의 제 2 액티브 영역(B2)은 n+이온이 도핑되어 오믹 영역(오믹 접촉 특성을 갖는 영역)이 되고, 상기 스토 리지 영역(A4)의 제 4 반도체층(112)은 스토리지 제 1 전극으로서의 기능을 하게 된다.
전술한 바와 같이, N영역(A2)과 스위칭 영역(A3)의 제 2 및 제 3 반도체층(108,110)과, 상기 스토리지 영역(A4)의 제 4 반도체층(112)에 이온을 도핑하는 공정이 완료되면 상기 감광패턴(114)을 제거하는 공정을 진행한다.
도 9d와 도 10d는 제 4 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 상기 제 3 마스크 공정을 통한 n+이온 도핑공정을 진행한 후, 기판(100)의 전면에 게이트 절연막(116)을 형성한다.
상기 게이트 절연막(116)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 형성할 수 있다.
다음으로, 상기 게이트 절연막(116)이 형성된 기판(100)의 전면에 도전성 금속을 증착하고 제 4 마스크 공정으로 패턴하여, 상기 제 1 내지 제 3 반도체층(106,108,110)의 중심(제 1 액티브 영역)에 대응하는 상부에 제 1 내지 제 3 게이트 전극(118,120,122)을 형성하고, 상기 스토리지 영역(A4)의 제 4 반도체층(112)에 대응하는 상부에 스토리지 제 2 전극(124)을 형성한다.
동시에, 상기 스위칭 영역(A3)의 게이트 전극(122)에서 화소 영역(P)의 일 측으로 연장된 게이트 배선(미도시)을 형성한다.
이때, 특징적인 것은 상기 게이트 전극(118,120,122)을 형성할 때 하부의 반도체층(106,108,110)과 교차되는 부분에서 삼각형상의 돌출부를 형성하는 것이다.
이와 같은 경우, 상기 두 구성이 교차되는 부분에서 상기 반도체층의 단차에 의한 식각액의 침투를 방지할 수 있어 게이트 전극(118,120,122)이 과식각되어 단선되는 불량을 방지할 수 있는 장점이 있다.
도 9e와 도 10e는 제 5 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 반도체층과 교차하는 부분 특히, 상기 반도체층의 단차부분에서 돌출 패턴이 형성된 제 1 내지 제 3 게이트 전극(118,120,122)과 스토리지 제 2 전극(124)이 형성된 기판(100)의 전면에 포토레지스트(photo-resist)를 도포한 후 제 5 마스크 공정으로 패턴하여, 상기 N영역(A2)과 스위칭 영역(A3)과 스토리지 영역(A4)을 차단하는 감광패턴(126)을 형성한다.
다음으로, 상기 감광패턴(126)사이로 노출된 P영역(A1)에 p+이온을 도핑(doping)하는 공정을 진행한다.
이와 같이 하면, 상기 P영역(A1)의 제 2 액티브 영역(B2)은 p+이온이 도핑 되어 저항성 접촉(ohmic contact)특성을 갖는다.
전술한 바와 같은 제 5 마스크 공정이 완료되면, 상기 감광패턴(126)을 제거하는 공정을 진행한다.
도 9f와 도 10f는 N영역(A2)과 스위칭 영역(A3)의 반도체층(108,110)에 저농도 도핑영역(LDD)을 형성하는 공정을 도시한 도면이다.
전술한 바와 같이, 감광패턴(126)을 제거한 후 기판(100)의 전면에 n-이온을 도핑하는 공정을 진행한다.
이와 같이 하면, 비로소 상기 N영역(A2)과 스위칭 영역(A3)에 위치한 제 2 및 제 3 반도체층(108,110)의 제 3 액티브 영역(B3)에 저농도 도핑영역(LDD)을 형성할 수 있다. 상기 저농도 도핑영역(LDD)은 박막트랜지스터의 누설전류를 최소화 할 수 있는 구성이다.
이때, p+이온이 도핑된 제 1 반도체층(106)에 상기 n-이온이 도핑되나 이는 매우 극소량이기 때문에 제 1 반도체층(106)에 특성에 영향을 미치지 않는다.
도 9g와 도 10g는 제 6 마스크 공정을 나타내는 공정 단면도이다.
전술한 바와 같은 공정으로, 각각 오믹영역(저항성 접촉 영역)이 형성된 제 1 내지 제 3 반도체층(106,108,110)과, 스토리지 제 1 전극(112)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 층간 절연막(interlayer,130)을 형성한다.
다음으로, 상기 층간 절연막(130)과 하부의 게이트 절연막(116)을 제 6 마스크 공정으로 패턴하여, 상기 제 1 내지 제 3 반도체층(106,108,110)의 이온도핑영역(오믹콘택영역)을 노출하는 콘택홀을 형성한다.
상세히는, 상기 제 1 내지 제 3 게이트 전극(118,120,122)을 중심으로 양측의 반도체층(104,106,108)즉, 오믹영역을 각각 노출하는 제 1 콘택홀(132a,134a,136a)과 제 2 콘택홀(132b,134b,136b)을 형성한다.
도 9h와 도 10h는 제 7 마스크 공정을 나타낸 공정 단면도이다.
상기 제 1 내지 제 3 반도체층(106,108,110)을 노출하는 층간절연막(130)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 알루미 늄합금(AlNd)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 오믹 콘택영역과 접촉하는 소스 전극(138a,140a,142a)과 드레인 전극(138b,140b,142b)을 형성한다.
동시에, 상기 스위칭 영역(A3)의 드레인 전극(142b)에서 화소 영역(P)의 일측으로 연장한 데이터 배선(144)을 형성한다.
전술한 제 1 내지 제 7 마스크 공정을 통해, 비표시부(D2)에는 p형 다결정 박막트랜지스터와 n형 다결정 박막트랜지스터의 조합인 CMOS소자가 형성되고, 상기 표시 영역(D1)의 스위칭 영역(A3)에는 n형 다결정 박막트랜지스터가 형성되고, 상기 스토리지 영역(A4)에는 스토리지 제 1 전극과 스토리지 제 2 전극으로 구성된 스토리지 캐패시터(Cst)가 형성된다.
도 9i와 도 10i는 제 8 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 각 영역(A1,A2,A3)마다 소스전극(138a,140a,142a)과 드레인 전극(138b,140b,142b)이 형성된 기판(100)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 보호층(146)을 형성한다.
다음으로, 상기 보호층(146)을 제 8 마스크 공정으로 패턴하여, 상기 스위칭 영역(A3)의 드레인 전극(142b)을 노출하는 드레인 콘택홀(148)을 형성한다.
도 9j와 도 10j는 제 9 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 보호층(146)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 9 마스크 공정으로 패턴하여, 상기 드레인 전극(140b) 과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(150)을 형성한다.
전술한 공정을 통해 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 공정에서, 상기 빛차단수단(152)을 어레이기판에 직접 형성하기 때문에 종래와 달리 합착마진을 둘 필요가 없다.
또한, 상기 빛 차단수단과 동시에 얼라인 키를 형성하였기 때문에, 이를 이용한 정확한 얼라인이 가능하여, 종래와는 달리 n형 다결정 박막트랜지스터와 스토리지캐패시터를 형성하기 위한 n+ 도핑공정을 동시에 진행할 수 있어서 공정이 단순화되는 장점이 있다.
또한, 상기 게이트 전극을 형성할 때, 하부의 반도체층(액티브층)과 교차하는 단차 부분에서 돌출부를 형성함으로써, 교차부분에서 게이트 전극의 단선을 방지할 수 있는 장점이 있다.
따라서, 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이 기판은 컬러필터 기판에 구성하던 빛 차단 수단을 어레이기판에 구성함으로써, 빛 차단수단을 설계할 때 반드시 고려하였던 합착마진을 두지 않게 됨으로써, 합착마진 만큼의 개구영역을 확보할 수 있어 고휘도를 구현할 수 있는 효과가 있다.
또한, 상기 게이트 전극을 형성할 때, 하부의 반도체층(액티브층)과 교차하는 단차 부분에서 돌출부를 형성함으로써, 교차부분에서 게이트 전극의 단선을 방 지할 수 있다.
따라서, 불량률을 최소화 할 수 있으므로 제품의 수율을 개선할 수 있는 효과가 있다.

Claims (19)

  1. 스위칭 영역 및 화소 영역을 포함하는 표시영역과, 비표시 영역이 정의된 제 1 기판과 제 2 기판과;
    상기 제 1 기판의 비표시 영역과 표시 영역에 위치하는 빛 차단수단과, 상기 비표시 영역에 위치한 얼라인 키와;
    상기 제 1 기판의 비표시 영역에 구성되고 다결정 박막트랜지스터의 조합으로 구성된 구동회로와;
    상기 제 1 기판의 상기 스위칭 영역에 위치하고 제 1 방향을 따라 연장된 반도체층과, 상기 반도체층의 상부에서 상기 제 1 방향과 교차하는 제 2 방향을 따라 연장되고 상기 반도체층과 교차되는 부분 중 양측 부분에 대응하여 상기 제 1 방향으로 돌출되고 꼭지점이 상기 반도체층의 단차부에 놓이는 삼각형 형상인 돌출부를 가지는 게이트 전극과, 상기 게이트 전극의 양측에서 상기 반도체층과 접촉하는 소스전극과 드레인 전극을 포함하는 다결정 박막트랜지스터와, 상기 드레인 전극과 연결되고 상기 화소 영역에 구성된 화소 전극과;
    상기 제 2 기판의 화소영역에 구성된 컬러필터와;
    상기 컬러필터의 전면에 구성된 공통 전극
    을 포함하는 구동회로 일체형 액정표시장치.
  2. 제 1 항에 있어서,
    상기 구동회로는 반도체층과 게이트 전극과, 소스 전극과 드레인 전극을 포 함하는 n형 다결정 박막트랜지스터와 p형 다결정 박막트랜지스터로 구성된 CMOS소자의 조합으로 이루어지고, 상기 스위칭 영역의 다결정 박막트랜지스터는 n형인 것을 특징으로 하는 구동회로 일체형 액정표시장치.
  3. 삭제
  4. 삭제
  5. 제 2 항에 있어서,
    상기 n형 다결정 박막트랜지스터는 다결정 액티브층과, 상기 액티브층 상부의 게이트 전극과 소스및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극과 접촉하는 액티브층의 표면에는 n+이온이 도핑된 영역과, 상기 n+이온의 도핑영역과 게이트 전극의 사이 영역에 대응하는 액티브층의 표면에는 n-이온이 도핑된 저농도 도핑영역을 포함하는 것을 특징으로 하는 구동회로 일체형 액정표시장치.
  6. 제 1 기판과 제 2 기판을 준비하는 단계와;
    상기 제 1 기판의 일면에 스위칭 영역 및 화소 영역을 포함하는 표시영역과, 비표시 영역을 정의하는 단계와;
    상기 제 1 기판의 비표시 영역과 표시 영역에 빛 차단수단을 형성하고, 상기 비표시 영역의 일부에 얼라인 키를 형성하는 단계와;
    상기 제 1 기판의 비표시 영역에 다결정 박막트랜지스터의 조합으로 구성된 구동회로를 형성하는 단계와;
    상기 제 1 기판의 스위칭 영역에 제 1 방향으로 따라 연장된 반도체층(액티브층)과, 상기 반도체층의 상부에서 상기 제 1 방향과 교차하는 제 2 방향을 따라 연장되고 상기 반도체층과 교차되는 부분 중 양측 부분에 대응하여 상기 제 1 방향으로 돌출되고 꼭지점이 상기 반도체층의 단차부에 놓이는 삼각형 형상인 돌출부를 가지는 게이트 전극과, 상기 게이트 전극의 양측에서 상기 반도체층과 접촉하는 소스전극과 드레인 전극을 포함하는 다결정 박막트랜지스터를 형성하는 단계와;
    상기 화소 영역에 상기 다결정 박막트랜지스터의 드레인 전극과 접촉하는 화소 전극을 형성하는 단계와;
    상기 제 2 기판의 화소영역에 컬러필터를 형성하는 단계와;
    상기 컬러필터의 전면에 공통 전극을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치 제조방법.
  7. 제 6 항에 있어서,
    상기 구동회로는 반도체층과 게이트 전극과, 소스 전극과 드레인 전극을 포함하는 n형 다결정 박막트랜지스터와 p형 다결정 박막트랜지스터로 구성된 CMOS소자의 조합으로 이루어지고, 상기 스위칭 영역의 다결정 박막트랜지스터는 n형인 것을 특징으로 하는 구동회로 일체형 액정표시장치 제조방법.
  8. 삭제
  9. 삭제
  10. 제 7 항에 있어서,
    상기 n형 다결정 박막트랜지스터는 다결정 액티브층(반도체층)과, 상기 액티브층 상부의 게이트 전극과 소스및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극과 접촉하는 액티브층의 표면에는 n+이온이 도핑된 영역과, 상기 n+이온의 도핑영역과 게이트 전극의 사이 영역에 대응하는 액티브층의 표면에는 n-이온이 도핑된 저농도 도핑영역을 포함하는 것을 특징으로 하는 구동회로 일체형 액정표시장치 제조방법.
  11. 제 6 항에 있어서,
    상기 차단수단과 얼라인 키는 크롬(Cr)과 같이 빛 반사율이 낮은 금속물질로 형성한 구동회로 일체형 액정표시장치 제조방법.
  12. 제 6 항에 있어서,
    상기 제 1 기판의 표시영역에 스토리지 캐피시터를 형성하는 단계를 더욱 포함하는 구동회로 일체형 액정표시장치 제조방법.
  13. 기판에 스위칭 영역및 화소 영역을 포함하는 표시영역과, 구동 회로부를 포함하는 비표시 영역을 정의하는 단계와;
    상기 기판의 비표시 영역과 표시 영역에 빛 차단수단을 형성하고, 상기 비표시 영역의 일부에 얼라인 키를 형성하는 제 1 마스크 공정 단계와;
    상기 구동회로부에 제 1 방향을 따라 연장된 제 1 반도체층과 제 2 반도체층을 형성하고, 상기 스위칭 영역에 제 1 방향을 따라 연장된 제 3 반도체층을 형성하는 제 2 마스크 공정 단계와;
    상기 제 2 반도체층과 제 3 반도체층의 일부에 n+이온을 도핑하는 제 3 마스크 공정 단계와;
    상기 제 1 내지 제 3 반도체층이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 제 1 내지 제 3 반도체층의 중심에 대응하는 상기 게이트 절연막의 상부에 제 1 방향과 교차하는 제 2 방향을 따라 연장되고 상기 각 반도체층과 교차하는 부분 중 양측 부분에 대응하여 상기 제 1 방향으로 돌출되고 꼭지점이 상기 각 반도체층의 단차부에 놓이는 삼각형 형상인 돌출부를 가지는 게이트 전극을 형성하는 제 4 마스크 공정 단계와;
    상기 제 1 반도체층 중 게이트 전극이 덮히지 않은 영역에 p+이온을 도핑하는 제 5 마스크 공정 단계와;
    상기 제 2 내지 제 3 반도체층 중 n+이온이 도핑되지 않은 영역에 n-이온을 도핑하는 단계와;
    상기 게이트 전극이 형성된 기판의 전면에 층간 절연막을 형성한 후 패턴하여, 제 1 반도체층의 p+도핑영역과 제 2 및 제 3 반도체층의 n+ 도핑영역을 노출하는 제 6 마스크 공정 단계와;
    상기 노출된 제 1 내지 제 3 반도체층 마다 이와 접촉하는 소스 및 드레인 전극을 형성하는 제 7 마스크 공정 단계와;
    상기 소스 및 드레인 전극이 형성된 기판의 전면에 보호층을 형성하고, 상기제 3 반도체층과 접촉하는 드레인 전극을 노출하는 제 8 마스크 공정 단계와;
    상기 드레인 전극과 접촉하는 화소 전극을 형성하는 제 9 마스크 공정 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  14. 제 13 항에 있어서,
    상기 제 2 마스크 공정에서 상기 제 3 반도체층에서 연장된 제 4 반도체층을 형성하고, 상기 제 4 반도체층의 표면에 불순물 이온(n+ 이온)을 도핑하는 마스크 공정을 더욱 진행하고, 상기 제 4 마스크 공정에서, 상기 제 4 반도체층에 대응하는 상부에 금속전극을 형성하여 스토리지 캐패시터를 형성하는 단계
    를 더욱 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  15. 제 13 항에 있어서,
    상기 화소영역의 일 측에는 상기 스위칭 영역의 게이트 전극에서 연장된 게이트 배선이 더욱 형성되고, 상기 화소 영역의 타 측에는 상기 스위칭 영역의 소스 전극에서 연장된 데이터 배선이 더욱 형성된 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  16. 제 13 항에 있어서,
    상기 제 3 마스크 공정 단계는,
    상기 제 1 반도체층을 제 1 액티브 영역과 제 2 액티브 영역으로 정의하고, 상기 제 2 반도체층과 제 3 반도체층을 제 1 액티브 영역과 제 2 액티브 영역과 제 3 액티브 영역으로 정의하는 단계와;
    상기 제 1 내지 제 3 반도체층이 형성된 기판의 전면에 감광층을 형성한 후 제 2 마스크를 이용하여 노광한 후 현상하여, 상기 제 1 반도체층의 전부와, 제 2 및 제 3 반도체층의 제 1 및 제 3 액티브 영역을 덮는 감광패턴을 형성하는 단계와;
    상기 제 2 및 제 3 반도체층의 제 2 액티브 영역에 n+이온을 도핑하여 오믹 콘택영역을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  17. 제 16 항에 있어서,
    상기 제 3 액티브 영역은, 상기 n-이온이 도핑되는 영역인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  18. 제 13 항에 있어서,
    상기 제 5 마스크 공정 단계는,
    상기 게이트 전극이 형성된 기판의 전면에 감광층을 형성하고 제 5 마스크로 현상한 후 노광하여, 상기 제 2 및 제 3 반도체층을 완전히 차폐한 후, 상기 제 2 반도체층 중 게이트 전극의 외부로 노출된 표면에 p+이온을 도핑하여 오믹 영역을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  19. 상기 청구항 13항의 방법에 의해 구동회로 일체형 어레이기판을 형성하는 단계와;
    상기 어레이기판과 이격되어 합착되는 기판을 준비하는 단계와;
    상기 어레이기판과 마주보는 기판의 일면에 컬러필터를 형성하는 단계와;
    상기 컬러필터가 형성된 기판의 전면에 공통 전극을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치 제조방법.
KR1020050092286A 2005-09-30 2005-09-30 액정표시장치와 그 제조방법 KR101198127B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050092286A KR101198127B1 (ko) 2005-09-30 2005-09-30 액정표시장치와 그 제조방법
US11/449,620 US7482628B2 (en) 2005-09-30 2006-06-09 Array substrate for liquid crystal display device and method of fabricating the same
CNB200610087178XA CN100460969C (zh) 2005-09-30 2006-06-15 液晶显示器件的阵列基板及其制造方法
JP2006177137A JP2007103910A (ja) 2005-09-30 2006-06-27 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置用薄膜トランジスタ及びその製造方法並びに液晶表示装置
US12/318,284 US7888151B2 (en) 2005-09-30 2008-12-23 Array substrate for liquid crystal display device and method of fabricating the same
US12/985,144 US8183567B2 (en) 2005-09-30 2011-01-05 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092286A KR101198127B1 (ko) 2005-09-30 2005-09-30 액정표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070037071A KR20070037071A (ko) 2007-04-04
KR101198127B1 true KR101198127B1 (ko) 2012-11-12

Family

ID=37902403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092286A KR101198127B1 (ko) 2005-09-30 2005-09-30 액정표시장치와 그 제조방법

Country Status (4)

Country Link
US (3) US7482628B2 (ko)
JP (1) JP2007103910A (ko)
KR (1) KR101198127B1 (ko)
CN (1) CN100460969C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347772B2 (en) 2016-03-28 2019-07-09 Samsung Display Co., Ltd. Organic light-emitting display device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
JP2010056169A (ja) * 2008-08-26 2010-03-11 Toshiba Mobile Display Co Ltd 薄膜トランジスタ及びこれを用いた表示装置
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
CN102768989A (zh) * 2011-05-06 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板结构及制造方法
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
JP2016004281A (ja) 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ センサ付き表示装置
KR102287398B1 (ko) 2015-01-14 2021-08-06 삼성전자주식회사 반도체 장치
CN104882487B (zh) * 2015-05-15 2017-12-08 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN104865730A (zh) * 2015-05-26 2015-08-26 深圳市华星光电技术有限公司 一种液晶面板和阵列基板
CN104851405B (zh) * 2015-06-08 2017-05-03 京东方科技集团股份有限公司 一种显示屏和显示设备
CN106249495B (zh) * 2016-08-25 2019-11-26 厦门天马微电子有限公司 显示面板及其阵列基板
CN110291644B (zh) * 2017-02-15 2022-11-01 夏普株式会社 有源矩阵基板
CN111312817B (zh) * 2018-12-12 2023-03-24 联华电子股份有限公司 具有特殊栅极外型的鳍式场效晶体管结构
JP2022070450A (ja) 2020-10-27 2022-05-13 セイコーエプソン株式会社 電気光学装置、電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194926B1 (ko) 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3491904B2 (ja) * 1992-02-21 2004-02-03 セイコーエプソン株式会社 液晶表示装置の製造方法
JP3267011B2 (ja) * 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
JPH08116063A (ja) * 1994-10-14 1996-05-07 Sharp Corp 薄膜トランジスター及び液晶表示装置
JPH0968721A (ja) 1995-08-31 1997-03-11 Sharp Corp 液晶表示素子
JP3948034B2 (ja) * 1995-09-06 2007-07-25 セイコーエプソン株式会社 半導体装置とその製造方法、及びアクティブマトリクス基板
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2001274410A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP4537610B2 (ja) * 2001-04-11 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその製造方法
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
JP2002353135A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜トランジスタの製造方法及びそれをスイッチング素子に用いた液晶表示装置
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
KR100493382B1 (ko) * 2002-08-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP4249512B2 (ja) * 2003-03-07 2009-04-02 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4510396B2 (ja) * 2003-03-28 2010-07-21 統寶光電股▲分▼有限公司 薄膜トランジスタの製造方法
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
KR101055188B1 (ko) 2003-12-23 2011-08-08 엘지디스플레이 주식회사 Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194926B1 (ko) 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347772B2 (en) 2016-03-28 2019-07-09 Samsung Display Co., Ltd. Organic light-emitting display device

Also Published As

Publication number Publication date
CN1940683A (zh) 2007-04-04
US8183567B2 (en) 2012-05-22
CN100460969C (zh) 2009-02-11
US7888151B2 (en) 2011-02-15
KR20070037071A (ko) 2007-04-04
US7482628B2 (en) 2009-01-27
JP2007103910A (ja) 2007-04-19
US20070077672A1 (en) 2007-04-05
US20090159892A1 (en) 2009-06-25
US20110133199A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
KR101198127B1 (ko) 액정표시장치와 그 제조방법
KR101177720B1 (ko) 액정표시장치와 그 제조방법
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
JP2008015525A (ja) 液晶表示装置用アレイ基板及びその製造方法
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR101189147B1 (ko) 액정표시장치와 그 제조방법
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
KR101405367B1 (ko) 액정표시장치와 그 제조방법
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
KR101189146B1 (ko) 액정표시장치와 그 제조방법
KR101198216B1 (ko) 액정표시장치와 그 제조방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR101262091B1 (ko) 액정표시장치와 그 제조방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR101244387B1 (ko) 액정표시장치와 그 제조방법
KR101190044B1 (ko) 액정표시장치와 그 제조방법
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR101189136B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2004070331A (ja) 液晶表示装置の製造方法
JPH0682830A (ja) アクティブマトリックス液晶表示装置およびその製造方法
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101198217B1 (ko) 액정표시장치와 그 제조방법
KR20060038148A (ko) 액정표시장치 및 그 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7