JP4249512B2 - 絶縁ゲイト型半導体装置 - Google Patents
絶縁ゲイト型半導体装置 Download PDFInfo
- Publication number
- JP4249512B2 JP4249512B2 JP2003060857A JP2003060857A JP4249512B2 JP 4249512 B2 JP4249512 B2 JP 4249512B2 JP 2003060857 A JP2003060857 A JP 2003060857A JP 2003060857 A JP2003060857 A JP 2003060857A JP 4249512 B2 JP4249512 B2 JP 4249512B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wiring
- gate electrode
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板（本明細書では絶縁性の表面を有する物体全体を指し、特に断らないかぎり、ガラス等の絶縁材料のみならず、半導体や金属等の材料上に絶縁物層を形成したものも意味する）上に薄膜状の絶縁ゲイト型半導体装置（薄膜トランジスタ、ＴＦＴともいう）が形成された集積回路およびそれを形成する方法に関する。特に本発明は、ゲイト電極・配線の材料として、アルミニウム、タンタル、チタン等の金属材料を主成分とする材料を用いたものに関する。本発明による半導体集積回路は、液晶ディスプレー等のアクティブマトリクス回路およびその周辺駆動回路やイメージセンサー等の駆動回路、あるいはＳＯＩ集積回路や従来の半導体集積回路（マイクロプロセッサーやマイクロコントローラ、マイクロコンピュータ、あるいは半導体メモリー等）に使用されるものである。
【０００２】
【従来の技術】
従来より、アクティブマトリックス型の液晶表示装置やイメージセンサー等の回路をガラス基板上に形成する場合において、薄膜トランジスタ（ＴＦＴ）を集積化して利用する構成が広く知られている。この場合には、通常、最初にゲイト電極を含む１層目の配線を形成し、その後、層間絶縁物を形成した後、２層目の配線を形成する方法が一般的であり、必要に応じては、さらに３層目、４層目の配線を形成することもあった。特に配線の抵抗を下げる目的から、１層目を含めてこれらの配線材料はアルミニウム、タンタル、チタン等の金属材料を用いることが試みられている。
【０００３】
【発明が解決しようとする課題】
このような薄膜トランジスタの集積回路における最大の問題点はゲイト電極の延長上の配線（ゲイト配線）と、２層目の配線の交差する部分（乗り越え部）における２層目の配線の断線（段切れ、ともいう）であった。これは、ゲイト電極・配線上の層間絶縁物をステップカバレージよく形成し、さらに、平坦化することが困難なためであった。
図４には従来のＴＦＴ集積回路でよく見られた断線不良の様子を示したものである。基板上にＴＦＴ領域４０１とゲイト配線４０２が設けられており、これらを覆って、層間絶縁物４０３が形成されている。しかしながら、ゲイト配線４０２のエッジが急峻であると、層間絶縁物４０３がゲイト配線を十分に被覆することができない。そして、このような状態において、２層目の配線４０４、４０５を形成した場合には、ゲイト配線の乗り越え部４０６において、２層目配線が図に示すように断線（段切れ）してしまう。
【０００４】
このような段切れを防止するには、２層目の配線の厚みを増すことが必要であった。例えば、ゲイト配線の２倍程度の厚さにすることが望まれた。しかし、このことは、集積回路の凹凸がさらに増加することを意味し、その上にさらに配線を重ねることが必要な場合には、２層目配線の厚みによる断線も考慮しなければならなかった。また、液晶ディスプレーのように集積回路の凹凸が好まれない回路を形成する場合には、２層目配線の厚みを増すことによる対処は実質的に不可能であった。
集積回路においては、段切れが１か所でも存在すると、全体が不良となってしまうため、段切れをいかに減らすかが重要な課題であった。本発明は、このような段切れ不良を減らす方法を提供し、よって集積回路の歩留りを上げることを課題とする。
【０００５】
【課題を解決するための手段】
本発明においては、ゲイト電極・配線を形成後、少なくとも上面、好ましくは側面にも、ゲイト電極・配線を陽極酸化法によって酸化することにより、厚さ１００ｎｍ以上、好ましくは１５０〜４００ｎｍの酸化物被膜を形成し、さらにその上面および側面に、プラズマＣＶＤ法やスパッタ法によって、窒化珪素膜を形成する。その後、絶縁物被膜を形成し、ゲイト電極・配線の側面に異方性エッチングによって概略三角形状の絶縁物（サイドウォール）を形成したのち、層間絶縁物を堆積し、さらに、２層目の配線を形成することを特徴とする。窒化珪素は、サイドウォールを構成する材料である酸化珪素をドライエッチング法によってエッチングする条件では、エッチングレートが小さく、エッチングストッパーとして使用することが可能である。
ところで、窒化珪素膜や酸化珪素膜を形成するには２００℃以上の温度、特に窒化珪素膜を形成するには３００℃以上の温度が必要であるが、アルミニウム、タンタル、チタン等の材料をゲイト電極・配線として用いた場合には、この程度の温度で表面に凹凸（ヒロック）が生じ、層間のショートの原因ともなった。適切な不純物をこれら金属材料に混入させればヒロックの発生は抑制されるが、完全なものではなかった。このようなヒロックを完全に抑制するには、その表面を１００ｎｍ以上の厚さの陽極酸化膜で被覆してしまうことが良い。上記に陽極酸化法でゲイト電極・配線を酸化して、表面に酸化物被膜を形成するのは、このような理由による。
【０００６】
本発明を実施する方法は以下のようなものである。まず、島状の半導体層を形成する。さらに、その上にゲイト絶縁膜となる被膜を形成する。さらに、ゲイト電極・配線を形成する。この際、ゲイト電極・配線は、陽極酸化される材料で形成されることが必要である。
その後、ゲイト電極・配線にほぼ中性の電解溶液中において正の電圧を印加して、ゲイト電極・配線の少なくとも上面に陽極酸化物被膜を形成する。この工程は、気相陽極酸化法（プラズマ陽極酸化法等）によっても良い。
さらに、プラズマＣＶＤ法によって窒化珪素を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍの膜厚に成膜する。ここで、他のＣＶＤ法、または、スパッタ法等によって成膜してもかまわない。ここまでが第１の段階である。
【０００７】
その後、窒化珪素上に絶縁物被膜を形成する。この被膜形成においては被覆性が重要であり、また、ゲイト電極・配線の高さの１／３〜２倍の厚さが好適である。この目的には、プラズマＣＶＤ法や減圧ＣＶＤ法、大気圧ＣＶＤ法等の化学的気相成長（ＣＶＤ）法が好ましい。そして、このように形成された絶縁物を異方性エッチングによって基板に対して概略垂直な方向に優先的にエッチングする。エッチングの終了は、窒化珪素表面であり、その下のゲイト電極・ゲイト絶縁膜がエッチングされることはない。
その結果、ゲイト電極・配線の側面のごとき、段差部では、もともと該絶縁物被膜が厚いので、概略三角形城の絶縁物（サイドウォール）が取り残される。ここまでが第２の段階である。
【０００８】
その後、層間絶縁物を形成したのち、ＴＦＴのソース／ドレインの一方もしくは双方にコンタクトホールを形成し、２層目の配線を形成する。ここまでが第３の段階である。
上記、第２の段階でサイドウォールを形成した後、引続き、ドライエッチングで窒化珪素膜をエッチングしてもかまわない。このエッチングはエンドポイントモニター等で観測しながらおこなうと、なお好ましい。この窒化珪素膜のエッチング工程では、エッチングがモニターを用いて、制御性良くおこなわれ、かつ、エッチングされる窒化珪素膜の厚さは１０〜２００ｎｍであるので、オーバーエッチがあるとしても、その深さは、ゲイト電極・ゲイト絶縁膜の厚さに比べて非常に小さく、実質的に、ゲイト電極・ゲイト絶縁膜に影響を与えることは皆無である。さらに、窒化珪素膜の下には陽極酸化膜が存在するため、ゲイト電極は保護される。
【０００９】
このように、窒化珪素膜をエッチングする方法は、ゲイト絶縁膜と層間絶縁物が同一材料であり、かつ、窒化珪素でない場合に有効である。すなわち、窒化珪素膜をエッチングしてから層間絶縁物を形成すると、コンタクトホールを形成する際にエッチングを１段階でおこなうことができる。
以上の各段階において、ＴＦＴのソース／ドレイン等を形成するためにドーピングをおこなうにはさまざまなバリエーションが考えられる。例えば、基板上にＮチャネル型ＴＦＴのみを形成する場合には、第１段階と第２段階の間に、比較的、高濃度のＮ型不純物をゲイト電極をマスクとして半導体層に自己整合的に導入すればよい。この場合には、陽極酸化物被膜がゲイト電極の側面にも存在した場合には、陽極酸化物の厚さ分だけソース／ドレインとゲイト電極が離れた、いわゆるオフセットゲイト型となる。しかし、以下の説明では、このようなケースも含めて、通常のＴＦＴと称することとする。
【００１０】
同じく、Ｎチャネル型ＴＦＴを形成する場合においても、低濃度ドレイン（ＬＤＤ）を有するＴＦＴ（ＬＤＤ型ＴＦＴ）を形成する場合には、第１段階と第２段階の間に、比較的低濃度の不純物を半導体層に導入したのち、第２段階と第３段階の間に、より高濃度のＮ型不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、ＬＤＤの幅はサイドウォールの幅と概略同一である。基板上にＰチャネル型ＴＦＴのみを形成する場合も上記と同様にすればよい。
【００１１】
また、オフセット型のＴＦＴを形成する場合には、第２段階と第３段階の間に高濃度不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、オフセットの幅はサイドウォールの幅と概略同一であり、このような構造のＴＦＴにおいて、チャネル形成領域となる実質的に真性の領域の幅は、ゲイト電極の幅に、その両側面のサイドウォールの幅を加えたものと概略等しい。
基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを混在させた、いわゆる相補型回路（ＣＭＯＳ回路）を形成することも上記の方法を使用して同様におこなえる。Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに通常のＴＦＴで構成する場合、もしくは、共にＬＤＤ型ＴＦＴで構成するには不純物の導入は、上記に示したＮチャネル型もしくはＰチャネル型のＴＦＴの一方のみを基板上に形成する方法における不純物の導入を、Ｎ型不純物とＰ型不純物についてそれぞれおこなえばよい。
【００１２】
例えば、ホットキャリヤ対策の必要なＮチャネル型ＴＦＴはＬＤＤ型とし、その必要がないＰチャネル型ＴＦＴは通常のＴＦＴとする場合には、不純物導入の工程はやや特殊なものとなる。その場合には、第１段階と第２段階の間に、比較的低濃度のＮ型不純物を半導体層に導入する。これを第１の不純物導入とする。この際には、Ｐチャネル型ＴＦＴの半導体層にもＮ型不純物を導入してもよい。さらに、Ｎチャネル型ＴＦＴの半導体層をマスクして、Ｐチャネル型ＴＦＴの半導体層にのみ高濃度のＰ型不純物を導入する。これを第２の不純物導入とする。この不純物導入によって、仮に先のＮ型不純物の導入によって、Ｐチャネル型ＴＦＴの半導体層にＮ型不純物が存在したとしても、より高濃度のＰチャネル型不純物が導入された結果、半導体の導電型はＰ型である。当然、第１の不純物導入において導入される不純物濃度に比較すると、第２の不純物導入のそれはより大きく、好ましくは、１〜３桁大きい。
【００１３】
最後に、Ｎチャネル型ＴＦＴのソース／ドレインを形成するために比較的、高濃度のＮ型不純物を、第２段階と第３段階の間に導入する。これを第３の不純物導入とする。この場合には、Ｐチャネル型ＴＦＴにＮ型不純物が導入されないように、マスクして不純物導入をおこなってもよいし、特にマスクをおこなわなくてもよい。しかし、後者の場合には導入するＮ型不純物の濃度は、第２の不純物導入で導入されたＰ型不純物の濃度よりも小さいことが必要であり、好ましくは、第２の不純物導入のＰ型不純物の濃度の１／１０〜２／３である。この結果、Ｐチャネル型ＴＦＴの領域にもＮ型不純物が導入されるが、不純物濃度はその前に導入されたＰ型不純物の濃度よりも小さいために、Ｐ型は維持される。
【００１４】
本発明においてはサイドウォールの存在によってゲイト配線の乗り越え部分における層間絶縁物の段差被覆性が向上し、第２配線の段切れを減らすことができる。また、上記に示したように、サイドウォールを利用することにより、ＬＤＤ構造、オフセット領域を得ることも可能である。
本発明においては、窒化珪素膜の存在は重要である。上記の第２段階において、サイドウォールを形成するために異方性エッチングをおこなう。しかしながら、絶縁表面上においてはプラズマを制御することが難しく、基板内でのエッチングのばらつきは避けられないものであった。
【００１５】
また、エッチングの深さもゲイト電極・配線の高さの１／３〜２倍もあり、ばらつきの影響は非常に大きくなってしまう。もし、ゲイト電極の上面に窒化珪素膜が形成されていない場合には、同じ基板内であっても、サイドウォールのエッチング工程において、場所によってはゲイト電極・ゲイト絶縁膜が激しくエッチングされてしまうこともある。
サイドウォールのエッチングの際に窒化珪素被膜が存在すれば、そこで、エッチングはストップし、ゲイト電極、ゲイト絶縁膜は保護される。なお、この後で窒化珪素膜をドライエッチング法によって除去する際には、そのエッチング深さは、サイドウォールのエッチング深さより格段に小さく、ゲイト電極・ゲイト絶縁膜がオーバーエッチされることはあっても、甚大な影響をもたらすことはない。また、たとえオーバーエッチされたとしても、陽極酸化膜の存在によって、ゲイト電極は完全に保護された状態にある。以下に実施例を示し、より詳細に本発明を説明する。
【００１６】
【実施例】
〔実施例１〕
図１に本実施例を示す。まず、基板（コーニング７０５９、３００ｍｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）１０１上に下地酸化膜１０２として厚さ１００〜５００ｎｍ、例えば、２００ｎｍの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法を使用した。しかし、より量産性を高めるには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積して形成してもよい。また、このように形成した酸化珪素膜を４００〜６５０℃でアニールしてもよい。
【００１７】
その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜を３０〜５００ｎｍ、好ましくは４０〜１００ｎｍ、例えば、５０ｎｍ堆積し、これを、５５０〜６００℃の還元雰囲気に８〜２４時間放置して、結晶化せしめた。その際には、ニッケル等の結晶化を助長する金属元素を微量添加して結晶化を促進せしめてもよい。また、この工程は、レーザー照射によっておこなってもよい。そして、このようにして結晶化させたシリコン膜をエッチングして島状領域１０３を形成した。さらに、この上にゲイト絶縁膜として、プラズマＣＶＤ法によって厚さ７０〜１５０ｎｍ、例えば、１２０ｎｍの酸化珪素膜１０４を形成した。
【００１８】
その後、厚さ１００ｎｍ〜３μｍ、例えば、５００ｎｍのアルミニウム（０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含む）膜をスパッタ法によって形成して、これをエッチングし、ゲイト電極１０５およびゲイト配線１０６を形成した。（図１（Ａ））
そして、ゲイト電極１０５およびゲイト配線１０６に電解液中で電流を通じて陽極酸化し、厚さ５０〜２５０ｎｍ、例えば、２００ｎｍの陽極酸化物１０７を形成した。用いた電解溶液は、Ｌ―酒石酸をエチレングリコールに５％の濃度で希釈し、アンモニアを用いてｐＨを７．０±０．２に調整したものである。その溶液中に基板１０１を浸し、定電流源の＋側を基板上のゲイト配線に接続し、−側には白金の電極を接続して２０ｍＡの定電流状態で電圧を印加し、１５０Ｖに到達するまで酸化を継続した。さらに、１５０Ｖで定電圧状態で加え０．１ｍＡ以下になるまで酸化を継続した。この結果、厚さ２００ｎｍの酸化アルミニウム被膜が得られた。
【００１９】
その後、ＮＨ3／ＳｉＨ4／Ｈ2混合ガスを用いたプラズマＣＶＤ法によって窒化珪素１０８を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、５０ｎｍの膜厚に成膜した。ここでは他のＣＶＤ法によって成膜してもかまわないが、ゲイト電極におけるステップカバレージが良いことが望ましい。
その後、イオンドーピング法によって、島状シリコン膜１０３に、ゲイト電極部をマスクとして自己整合的に不純物（ここでは燐）を注入し、図１（Ｂ）に示すように低濃度不純物領域（ＬＤＤ）１０９を形成した。ドーズ量は１×１０13〜５×１０14原子／ｃｍ2、加速電圧は１０〜９０ｋＶ、例えば、ドーズ量を５×１０13原子／ｃｍ2、加速電圧は８０ｋＶとした。（図１（Ｂ））
【００２０】
そして、プラズマＣＶＤ法によって、酸化珪素膜１１０を堆積した。ここでは、原料ガスにＴＥＯＳと酸素、もしくはモノシランと亜酸化窒素を用いた。酸化珪素膜１１０の厚さはゲイト電極・配線の高さによって最適な値が異なる。例えば、本実施例のごとく、ゲイト電極・配線の高さが窒化珪素膜も含めて約５００ｎｍの場合には、その１／３〜２倍の２００ｎｍ〜１．２μｍが好ましい。ここでは、６００ｎｍとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。その結果、ゲイト電極・配線の側面部の酸化珪素膜の厚さは、図１（Ｃ）に点線で示す分だけ厚くなっている。（図１（Ｃ））
【００２１】
次に、公知のＲＩＥ法による異方性ドライエッチングをおこなうことによって、この酸化珪素膜１１０のエッチングをおこなった。このエッチングは窒化珪素膜１０８までエッチングが達した時点で終了した。窒化珪素膜は、ＲＩＥ法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜１０４までエッチングされることはない。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物（サイドウォール）１１１、１１２が残った。（図１（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図１（Ｂ）の工程のドーズ量より１〜３桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の４０倍の２×１０15原子／ｃｍ2とした。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）１１４が形成され、また、サイドウォールの下部には低濃度領域（ＬＤＤ）１１３が残された。（図１（Ｅ））
【００２２】
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。なお、本実施例ではゲイト電極・配線に耐熱性の点で問題があるアルミニウムを用いたため実施することが困難であるが、耐熱性の良い材料を用いてゲイト電極を形成した場合には、レーザー照射による代わりに、熱アニールによっておこなってもよい。
最後に、全面に層間絶縁物１１５として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成した。そして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、２層目のアルミニウム配線・電極１１６、１１７を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、４００〜６００ｎｍとした。
【００２３】
以上の工程によって、Ｎチャネル型のＬＤＤを有するＴＦＴが完成された。不純物領域の活性化のために、さらに２００〜４００℃で水素アニールをおこなってもよい。２層目配線１１７はゲイト配線１０６を乗り越える部分での段差が、サイドウォール１１２の存在によって緩やかになっているため、２層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。（図１（Ｆ））
なお、２層目配線の厚さに関しては、本発明人の検討の結果、ゲイト電極・配線の厚さをｘ〔ｎｍ〕、２層目配線の厚さをｙ〔ｎｍ〕とした場合に、
ｙ≧ｘ−１００〔ｎｍ〕
であれば、顕著な断線はなかった。ｙの値は小さければ小さいほど好ましく、特に液晶ディスプレーのアクティブマトリクス回路のように基板表面の凹凸の少ないことが要求される回路の場合には、
ｘ−１００〔ｎｍ〕≦ｙ≦ｘ＋１００〔ｎｍ〕
が適当であることがわかった。
【００２４】
〔実施例２〕
図２に本実施例を示す。本実施例は同一基板上にアクティブマトクス回路とその駆動回路が同時に作製される、いわゆる、モノリシック型アクティブマトリクス回路に関するものである。本実施例では、アクティブアトリクス回路のスイッチング素子にはＰチャネル型ＴＦＴを、駆動回路にはＮチャネル型ＴＦＴとＰチャネル型ＴＦＴによって構成される相補型回路用いた。図２の左側には、駆動回路で用いられるＮチャネル型ＴＦＴの作製工程断面図を、また、同図の右側には、駆動回路ならびにアクティブマトリクス回路に用いられるＰチャネル型ＴＦＴの作製工程断面図を示す。アクティブマトリクス回路のスイッチング素子にＰチャネル型ＴＦＴを用いたのは、リーク電流（オフ電流ともいう）が小さいためである。
【００２５】
まず、基板（コーニング７０５９）２０１上に実施例１と同様に下地酸化膜２０２、島状シリコン半導体領域、ゲイト酸化膜として機能する酸化珪素膜２０３を形成し、アルミニウム膜（厚さ５００ｎｍ）によるゲイト電極２０４、２０５を形成した。その後、実施例１と同様に陽極酸化によって、ゲイト電極の周囲（側面と上面）に厚さ２００ｎｍの陽極酸化物２０６を形成した。その後、窒化珪素膜２０７を、厚さ１０〜２００ｎｍ、例えば、１００ｎｍに形成した。そして、ゲイト電極部をマスクとしてイオンドーピング法によって燐の注入をおこない、低濃度のＮ型不純物領域２０８、２０９を形成した。ドーズ量は１×１０13原子／ｃｍ2とした。
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。（図２（Ａ））
【００２６】
その後、Ｎチャネル型ＴＦＴの領域をフォトレジスト２１０でマスクし、この状態で、イオンドーピング法によって高濃度のホウ素のドーピングをおこなった。ドーズ量は５×１０15原子／ｃｍ2、加速電圧は６５ｋＶとした。この結果、先の燐のドーピングによって、弱いＮ型となった不純物領域２０８は強いＰ型に反転し、Ｐ型不純物領域２１１となった。その後、再び、レーザー照射によって、不純物の活性化をおこなった。（図２（Ｂ））
フォトレジストのマスク２１０を除去した後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍの酸化珪素膜２１２を堆積した。（図２（Ｃ））
【００２７】
そして、実施例１と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール２１３、２１４を形成した。（図２（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図２（Ａ）の工程のドーズ量より１〜３桁多く、かつ、図２（Ｂ）の工程のドーズ量の１／１０〜２／３が好ましい。本実施例では、最初の燐のドーピングのドーズ量の２００倍の２×１０15原子／ｃｍ2とした。これは図２（Ｂ）の工程のホウ素のドーズ量の４０％である。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）２１５が形成され、また、サイドウォールの下部には低濃度不純物領域（ＬＤＤ）２１６が残された。
【００２８】
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
一方、Ｐチャネル型ＴＦＴの領域（図の右側）にも燐がドーピングされたのであるが、先にドーピングされたホウ素の濃度が燐の２．５倍であるのでＰ型のままであった。Ｐチャネル型ＴＦＴのＰ型領域は見掛け上、サイドウォールの下の領域２１８とその外側（チャネル形成領域の反対側）の領域２１７の２種類存在するように思えるが、電気的特性の面からは両者には大した差が見られなかった。（図２（Ｅ））
【００２９】
最後に、図２（Ｆ）に示すように、全面に層間絶縁物２１９として、ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極２２０、２２１、２２２、２２３を形成した。以上の工程によって、Ｎチャネル型ＴＦＴがＬＤＤ型である半導体集積回路が完成された。
図では示されていないが、ゲイト配線を２層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例１と同様に断線はほとんど見られなかった。
【００３０】
本実施例のようにＮチャネル型ＴＦＴをＬＤＤ構造とするのはホットキャリヤによる劣化を防止するためである。しかし、ＬＤＤ領域はソース／ドレインに対して直列に挿入された寄生抵抗であるので、動作速度が落ちてしまうという問題があった。したがって、モビリティーが小さく、ホットキャリヤによる劣化の少ないＰチャネル型ＴＦＴでは、本実施例のようにＬＤＤが存在しないほうが望ましい。
なお、本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。
【００３１】
〔実施例３〕
図３に本実施例を示す。本実施例はサイドウォールを用いてオフセット領域を形成したＴＦＴの作製に関する例である。
まず、基板３０１上に下地酸化膜３０２として厚さ２００ｎｍの酸化珪素膜を形成した。その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜を、例えば、５０ｎｍ堆積し、これを、５５０〜６００℃の還元雰囲気に８〜２４時間放置して、結晶化せしめた。そして、シリコン膜をエッチングして島状領域３０３を形成した。さらに、この上にプラズマＣＶＤ法によって厚さ１２０ｎｍの酸化珪素膜３０４を形成した。
【００３２】
その後、厚さ５００ｎｍのアルミニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含む）膜をスパッタ法によって形成して、これをエッチングし、ゲイト電極３０５およびゲイト配線３０６を形成した。
【００３３】
その後、陽極酸化によって、ゲイト電極の周囲（側面と上面）に厚さ２００ｎｍの陽極酸化物３０７を形成した。さらに、ＮＨ3、ＳｉＨ4、Ｈ2混合ガス中のプラズマＣＶＤ法によって窒化珪素３０８を２０〜１００ｎｍの膜厚に成膜した。（図３（Ａ））
そして、プラズマＣＶＤ法によって、酸化珪素膜３０９を堆積した。ここでは、原料ガスにＴＥＯＳと酸素、もしくはモノシランと亜酸化窒素を用いた。酸化珪素膜３０９の厚さはゲイト電極・配線の高さによって最適な値が異なる。例えば、本実施例のごとく、ゲイト電極・配線の高さが窒化珪素膜も含めて約６００ｎｍの場合には、その１／３〜２倍の２００ｎｍ〜１．２μｍが好ましく、ここでは、６００ｎｍとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。（図３（Ｂ））
【００３４】
次に、公知のＲＩＥ法による異方性ドライエッチングをおこなうことによって、この酸化珪素膜３０９のエッチングをおこなった。このエッチングは窒化珪素膜３０８までエッチングが達した時点で終了した。窒化珪素膜は、ＲＩＥ法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜３０４までエッチングされることはない。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物（サイドウォール）３１０、３１１が残った。（図３（Ｃ））
【００３５】
その後、イオンドーピング法によって、燐を導入した。この場合のドーズ量は１×１０14〜５×１０17原子／ｃｍ2、加速電圧は１０〜９０ｋＶ、例えば、２×１０15原子／ｃｍ2、加速電圧は８０ｋＶとした。この結果、燐が導入された領域（ソース／ドレイン）３１２が形成された。また、サイドウォールの下部には燐が導入されず、オフセット領域が形成された。（図３（Ｄ））
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
【００３６】
最後に、全面に層間絶縁物３１３として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成した。そして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、２層目のアルミニウム配線・電極３１４、３１５を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、４００〜６００ｎｍとした。
以上の工程によって、Ｎチャネル型のオフセットを有するＴＦＴが完成された。２層目配線３１５はゲイト配線３０６を乗り越える部分での段差が、サイドウォール３１１の存在によって緩やかになっているため、２層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。（図３（Ｄ））
【００３７】
〔実施例４〕
図５に本実施例を示す。本実施例は同一基板上に、Ｎチャネル型のオフセットを有するＴＦＴと、同じくＮチャネル型のＬＤＤを有するＴＦＴを作製したものである。
まず、基板５０１上に実施例１と同様に下地酸化膜５０２、島状シリコン半導体領域、ゲイト酸化（酸化珪素）膜５０３を形成し、アルミニウム膜（厚さ５００ｎｍ）によるゲイト電極５０４、５０５を形成した。その後、実施例１と同様に、陽極酸化によって、ゲイト電極の周囲（側面と上面）に厚さ２００ｎｍの陽極酸化物５０６を形成した。さらに、プラズマＣＶＤ法によって、窒化珪素膜５０７を、厚さ１０〜２００ｎｍ、例えば、１００ｎｍに形成した。（図５（Ａ））
【００３８】
その後、オフセットを有するＴＦＴの領域をフォトレジスト５０８でマスクし、この状態で、ＬＤＤを有するＴＦＴを形成する部分にゲイト電極部をマスクとして、イオンドーピング法によって燐の注入をおこない、低濃度のＮ型不純物領域５０９を形成した。ドーズ量は、例えば、１×１０13原子／ｃｍ2とした。
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。（図５（Ｂ））
フォトレジストのマスク５０８を除去した後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍ、例えば、６００ｎｍの酸化珪素膜５１０を堆積した。（図５（Ｃ））
【００３９】
そして、実施例１と同様に異方性エッチングによって、酸化珪素膜５１０をエッチングし、ゲイト電極の側面に酸化珪素のサイドウォール５１１、５１２を形成した。（図５（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図５（Ｂ）の工程のドーズ量より１〜３桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の２００倍の２×１０15原子／ｃｍ2とした。そして、加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）５１３、５１４が形成された。また、図５（Ｂ）の工程において、マスクで覆った方のＴＦＴにはサイドウォールの下部にオフセット領域が、低濃度の燐をドーピングした方のＴＦＴにはサイドウォールの下部には低濃度不純物領域（ＬＤＤ）５１５が残された。
【００４０】
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。（図５（Ｅ））
最後に、図５（Ｆ）に示すように、全面に層間絶縁物５１６として、ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極５１７、５１８、５１９、５２０を形成した。以上の工程によって、同一基板上に、Ｎチャネル型のオフセットを有するＴＦＴと、Ｎチャネル型のＬＤＤを有するＴＦＴとを持つ半導体集積回路が作製された。
【００４１】
図では示されていないが、ゲイト配線を２層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例１と同様に断線はほとんど見られなかった。
なお、本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。
図５では、Ｎチャネル型ＴＦＴについてのみ記載したが、図２と同様に、同じ基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴの両方を形成し、ＣＭＯＳ回路を構成してもよい。例えば、周辺回路とアクティブマトリクス回路が同一基板上に形成されたモノリシック型アクティブマトリクス回路においては、周辺回路には、動作速度の早いＬＤＤ型のＮチャネル型ＴＦＴと通常のＰＭＯＳ型ＴＦＴを用いたＣＭＯＳ回路を、また、リーク電流が低いことを要求されるアクティブマトリクス回路においては、Ｎチャネル型もしくはＰチャネル型のオフセット型のＴＦＴを用いればよい。特にＰチャネル型のオフセット型ＴＦＴはリーク電流を減らす上で効果的である。もちろん、周辺回路においては、Ｎチャネル型、Ｐチャネル型ともＬＤＤ型ＴＦＴとしてもよい。
【００４２】
〔実施例５〕
図６に本実施例を示す。まず、基板６０１上に下地酸化膜として厚さ２００ｎｍの酸化珪素膜６０２、さらに、実施例１と同様に厚さ５０ｎｍの島状シリコン領域を形成した。そして、この上にゲイト絶縁膜として、プラズマＣＶＤ法によって厚さ１００ｎｍの酸化珪素膜６０３を形成した。
その後、厚さ５００ｎｍのアルミニウム膜によって、ゲイト電極６０４およびゲイト配線６０５を形成した。さらに、実施例１と同様に、陽極酸化によって、ゲイト電極の周囲に厚さ２００ｎｍの陽極酸化物６０６を形成した。そして、プラズマＣＶＤ法によって窒化珪素膜６０７を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、５０ｎｍの膜厚に成膜した。
【００４３】
その後、イオンドーピング法によって、島状シリコン膜に、ゲイト電極部をマスクとして自己整合的に不純物（ここでは燐）を注入し、図６（Ａ）に示すように低濃度不純物領域（ＬＤＤ）６０８を形成した。ドーズ量は１×１０13〜５×１０14原子／ｃｍ2、加速電圧は１０〜９０ｋＶ、例えば、ドーズ量を５×１０13原子／ｃｍ2、加速電圧は８０ｋＶとした。（図６（Ａ））
そして、プラズマＣＶＤ法によって、酸化珪素膜６０９を堆積した。厚さは６００ｎｍとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。（図６（Ｂ））
【００４４】
次に、ＣＨＦ3を用いて異方性ドライエッチングをおこなうことによって、この酸化珪素膜６０９のエッチングをおこなった。この際、エッチングは窒化珪素膜６０７に達するまでおこなってもよいが、好ましくは、図６（Ｃ）に示すように、窒化珪素膜６０７に達する直前でエッチングをストップさせ、酸化珪素膜６０９がわずかに残った状態にしておくとよい。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物（サイドウォール）６１０、６１１が形成された。（図６（Ｃ））
そして、ＣＨ4／Ｏ2を用いてドライエッチングをおこなった。このドライエッチングでは、窒化珪素膜上にわずかに残った酸化珪素膜と、窒化珪素膜がエッチングされた。このエッチングは、エンドポイントモニター（プラズマモニター）によって測定できるため、ゲイト電極・ゲイト絶縁膜に対しては、オーバーエッチは非常に小さくできる。（図６（Ｄ））
【００４５】
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図６（Ａ）の工程のドーズ量より１〜３桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の４０倍の２×１０15原子／ｃｍ2とした。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）６１２が形成され、また、サイドウォールの下部には低濃度領域（ＬＤＤ）６１３が残された。（図６（Ｅ））
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
【００４６】
最後に、全面に層間絶縁物６１４として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成した。そして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、２層目のアルミニウム配線・電極６１５、６１６を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、４００〜６００ｎｍとした。
以上の工程によって、Ｎチャネル型のＬＤＤを有するＴＦＴが完成された。不純物領域の活性化のために、さらに２００〜４００℃で水素アニールをおこなってもよい。実施例１同様、２層目配線６１６はゲイト配線６０５を乗り越える部分での段差が、サイドウォール６１１の存在によって緩やかになっているため、２層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。（図６（Ｆ））
【００４７】
本実施例では、窒化珪素膜６０７をエッチングし、ゲイト絶縁膜６０３を露出させた。この結果、コンタクトホールの形成をウェットエッチング法によっておこなう場合に、１段階でおこなうことができた。なお、図６（Ｅ）からも明らかなように、このような窒化珪素膜のエッチングの結果、窒化珪素膜は陽極酸化膜６０６とサイドウォール６１０、６１１の間、あるいは、サイドウォール６１０、６１１とゲイト絶縁膜６０３の間にのみ残った。
【００４８】
〔実施例６〕 図７に本実施例を示す。本実施例は実施例２と同様に同一基板上にＬＤＤ型のＮチャネル型ＴＦＴと通常のＰチャネル型ＴＦＴを形成する例である。図７の左側にはＮチャネル型ＴＦＴの作製工程断面図を、また、同図の右側にはＰチャネル型ＴＦＴの作製工程断面図を示す。まず、基板（コーニング７０５９）７０１上に下地酸化膜７０２、島状シリコン半導体領域、ゲイト酸化膜として機能する酸化珪素膜７０３を形成し、陽極酸化物によって表面の被覆されたアルミニウム膜（厚さ５００ｎｍ）のゲイト電極７０４、７０５を形成した。
【００４９】
さらに、Ｎチャネル型ＴＦＴの部分のゲイト酸化膜をゲイト電極７０４をマスクとして選択的に除去し、半導体層を露出せしめた。その後、プラズマＣＶＤ法によって窒化珪素膜７０６を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、６０ｎｍの膜厚に成膜した。
そして、ゲイト電極部をマスクとしてイオンドーピング法によって燐の注入をおこない、低濃度のＮ型不純物領域７０７を形成した。ドーズ量は１×１０13原子／ｃｍ2、加速電圧は２０ｋｅＶとした。このドーピング工程においては、加速電圧が低いため、ゲイト酸化膜７０３で被覆されているＰチャネル型ＴＦＴの島状領域７０８には燐はドーピングされなかった。（図７（Ａ））
【００５０】
その後、Ｎチャネル型ＴＦＴの領域をフォトレジスト７０９でマスクし、この状態で、イオンドーピング法によって高濃度のホウ素のドーピングをおこなった。ドーズ量は５×１０14原子／ｃｍ2、加速電圧は６５ｋＶとした。この結果、島状領域７０８にはＰ型不純物領域７１０が形成された。（図７（Ｂ））
なお、本実施例では、低濃度の燐の全面ドーピングの後に、高濃度のホウ素の部分選択ドーピングをおこなったが、この工程は逆にしてもよい。
フォトレジストのマスク７０９を除去した後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍの酸化珪素膜７１１を堆積した。（図７（Ｃ））
【００５１】
そして、実施例２と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール７１２、７１３を形成した。（図７（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図７（Ａ）の工程のドーズ量より１〜３桁多くなることが好ましい。本実施例では、最初の燐のドーピングのドーズ量の２００倍の２×１０15原子／ｃｍ2とした。加速電圧は２０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）７１４が形成され、また、サイドウォールの下部には低濃度不純物領域（ＬＤＤ）７１５が残された。
【００５２】
一方、Ｐチャネル型領域においては、ゲイト酸化膜が存在するため、燐イオンは注入されなかった。実施例２では、Ｐチャネル型ＴＦＴでは燐もホウ素も高濃度に注入されるため、そのドーズ量の大小には制約があったが、本実施例では、ドーズ量に関する制約はない。ただし、加速電圧に関しては、上記のように、燐を低く、ホウ素を高くすることが必要である。（図７（Ｅ））
ドーピング工程の後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
【００５３】
最後に、図７（Ｆ）に示すように、全面に層間絶縁物７１６として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極７１７、７１８、７１９、７２０を形成した。以上の工程によって、Ｎチャネル型ＴＦＴがＬＤＤ型である半導体集積回路が完成された。
本実施例では、実施例２と比較すると、Ｎチャネル型ＴＦＴの部分のゲイト酸化膜を除去するために、フォトリソグラフィー工程およびエッチング工程が１つ余分に必要である。しかしながら、実質的にＰチャネル型ＴＦＴにはＮ型不純物が導入されないので、Ｎ型、Ｐ型各不純物のドーズ量を比較的、任意に変更できるというメリットもある。
また、Ｐチャネル型ＴＦＴのゲイト酸化膜７０３の表面近傍に注入された燐は、後のレーザー照射工程によって、燐ガラスを形成し、ナトリウム等の可動イオンの侵入を防止するうえで効果がある。
【００５４】
〔実施例７〕 図８に本実施例を示す。本実施例はアクティブマトリクス型液晶ディスプレーの作製方法に関し、図８を用いて説明する。図８の左側のＴＦＴ２つは、それぞれ、ＬＤＤ型のＮチャネル型ＴＦＴ、通常型のＰチャネル型ＴＦＴであり、周辺回路等に用いられる論理回路を示す。また、右側のＴＦＴはアクティブマトリクスアレーに用いられるスイッチングトランジスタであり、オフセット型のＰチャネル型ＴＦＴを示す。
まず、基板（コーニング７０５９）上に下地酸化膜、島状シリコン半導体領域（周辺回路用の島状領域８０１、アクティブマトリクス回路用の島状領域８０２）、ゲイト酸化膜として機能する酸化珪素膜８０３を形成し、さらに、陽極酸化物によって表面の被覆されたアルミニウム膜（厚さ５００ｎｍ）のゲイト電極８０４、８０５（周辺回路用）、８０６（アクティブマトリクス回路用）を形成した。
【００５５】
さらに、周辺回路用およびアクティブマトリクス回路用のＰチャネル型ＴＦＴの部分のゲイト酸化膜をゲイト電極８０４、８０６をマスクとして選択的に除去し、半導体層を露出せしめた。その後、プラズマＣＶＤ法によって窒化珪素膜８０７を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、４０ｎｍの膜厚に成膜した。
さらに、アクティブマトリクス回路領域をフォトレジスト８０８でマスクした。そして、ゲイト電極部をマスクとしてイオンドーピング法によってホウ素の注入をおこない、高濃度のＰ型不純物領域８０９を形成した。ドーズ量は１×１０15原子／ｃｍ2、加速電圧は２０ｋｅＶとした。このドーピング工程においては、加速電圧が低いため、ゲイト酸化膜８０３で被覆されているＮチャネル型ＴＦＴの領域にはホウ素はドーピングされなかった。（図８（Ａ））
【００５６】
その後、イオンドーピング法によって低濃度の燐のドーピングをおこなった。ドーズ量は１×１０13原子／ｃｍ2、加速電圧は８０ｋＶとした。この結果、Ｎチャネル型ＴＦＴの領域には低濃度のＮ型不純物領域８１０が形成された。（図８（Ｂ））
なお、図面では、フォトレジストのマスク８０８を除去してドーピングしてあるが、フォトレジストをつけたままドーピングをおこなってもよい。燐の加速電圧は高いので、フォトレジストを残したままドーピングをおこなうと、燐がアクティブマトリクス回路領域に注入されないので、理想的なオフセット型のＰチャネル型ＴＦＴが得られるが、ドーピングの結果、フォトレジストが炭化し、その除去に手間取ることがある。
【００５７】
フォトレジストを除去した場合にも、燐の加速電圧が高いため、燐の濃度は島状半導体領域の下においてピークを生じる。もっとも、完全に燐がドーピングされないという保証はなく、微量の燐が半導体領域に形成される。しかし、この場合に燐がドーピングされたとしても、その濃度は僅かであり、また、Ｐ+（ソース）／Ｎ―／Ｉ（チャネル）／Ｎ―／Ｐ+（ドレイン）という構造であり、リーク電流を減らすことが必要とされているアクティブマトリクス回路用のＴＦＴとしてはうってつけである。
その後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍの酸化珪素膜を堆積し、実施例２と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール８１１、８１２、８１３を形成した。（図８（Ｃ））
【００５８】
その後、再び、イオンドーピング法によって、ホウ素を導入した。この場合のドーズ量は、図８（Ａ）の工程のドーズ量と同程度となることが望ましい。本実施例では、ドーズ量は１×１０15原子／ｃｍ2、加速電圧は２０ｋｅＶとした。加速電圧が低いため、ゲイト酸化膜８０３の存在するＮチャネル型ＴＦＴの領域にはホウ素はドーピングされず、主として、周辺回路およびアクティブマトリクス回路のＰチャネル型ＴＦＴのソース／ドレインにドーピングされた。この結果、アクティブマトリクス回路のＴＦＴのソース／ドレイン８１４が形成された。このＴＦＴはゲイト電極とソース／ドレインが離れたオフセット構造となっている。（図８（Ｄ））
【００５９】
次に、燐のドーピングをおこなった。この場合には、最初の燐のドーピング工程である、図８（Ｂ）のドーズ量より１〜３桁多くなることが好ましい。本実施例では、最初の燐のドーピングのドーズ量の５０倍の５×１０14原子／ｃｍ2とした。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）８１５が形成され、また、サイドウォールの下部には低濃度不純物領域（ＬＤＤ）８１６が残された。
一方、Ｐチャネル型ＴＦＴ領域においては、燐イオンの多くは下地膜に注入され、その導電型に大きな影響を与えることはなかった。（図８（Ｅ））
【００６０】
ドーピング工程の後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
そして、全面に第１の層間絶縁物８１７として、ＣＶＤ法によって窒化珪素膜を厚さ５００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極８１８、８１９、８２０、８２１を形成した。以上の工程によって、周辺回路領域が形成された。（図８（Ｆ））
さらに、第２の層間絶縁物８２２として、ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、これをエッチングして、コンタクトホールを形成し、アクティブマトリクス回路のＴＦＴに透明導電膜によって、画素電極８２３を形成した。このようにして、アクティブマトリクス型液晶ディスプレー基板を作製した。（図８（Ｇ））
【００６１】
【発明の効果】
本発明によって、ゲイト配線乗り越え部における２層目配線の断線を防止することができるのは上記の通りである。特に集積回路は多数の素子、配線から構成されているのであるが、その中に１か所でも不良があると、全体が使用不能になる可能性がある。本発明によってこのような不良の数を大幅に削減できることは集積回路の良品率を高める上で非常に大きな効果を有することは言うまでもない。
【００６２】
また、本発明によって、２層目配線の厚さをゲイト電極・配線と同じ程度、具体的には、ゲイト電極・配線±１００〔ｎｍ〕とすることも可能である。このことによる効果は大きく、これは、基板表面の凹凸の少ないことの要求される液晶ディスプレーのアクティブマトリクス回路には好適である。その他、本発明を使用することによって派生的に得られるメリットは「作用」の項で述べたとおりである。このように本発明はＴＦＴ集積回路の歩留りを向上させる上で著しく有益である。
【図面の簡単な説明】
【図１】 実施例１によるＴＦＴ回路の作製方法を示す。
【図２】 実施例２によるＴＦＴ回路の作製方法を示す。
【図３】 実施例３によるＴＦＴ回路の作製方法を示す。
【図４】 従来法によるＴＦＴ回路の作製法を示す。
【図５】 実施例４によるＴＦＴ回路の作製法を示す。
【図６】 実施例５によるＴＦＴ回路の作製法を示す。
【図７】 実施例６によるＴＦＴ回路の作製法を示す。
【図８】 実施例７によるＴＦＴ回路の作製法を示す。
【符号の説明】
１０１・・・・・・ガラス基板
１０２・・・・・・下地酸化膜（酸化珪素）
１０３・・・・・・島状シリコン領域（活性層）
１０４・・・・・・ゲイト絶縁膜
１０５、１０６・・ゲイト電極（アルミニウム）
１０７・・・・・・陽極酸化膜
１０８・・・・・・窒化珪素膜
１０９・・・・・・弱いＮ型不純物領域
１１０・・・・・・絶縁物被膜（酸化珪素）
１１１、１１２・・サイドウォール
１１３・・・・・・ＬＤＤ（低濃度不純物領域）
１１４・・・・・・ソース／ドレイン
１１５・・・・・・層間絶縁膜（酸化珪素）
１１６、１１７・・金属配線・電極（アルミニウム）
【発明の属する技術分野】
本発明は、絶縁基板（本明細書では絶縁性の表面を有する物体全体を指し、特に断らないかぎり、ガラス等の絶縁材料のみならず、半導体や金属等の材料上に絶縁物層を形成したものも意味する）上に薄膜状の絶縁ゲイト型半導体装置（薄膜トランジスタ、ＴＦＴともいう）が形成された集積回路およびそれを形成する方法に関する。特に本発明は、ゲイト電極・配線の材料として、アルミニウム、タンタル、チタン等の金属材料を主成分とする材料を用いたものに関する。本発明による半導体集積回路は、液晶ディスプレー等のアクティブマトリクス回路およびその周辺駆動回路やイメージセンサー等の駆動回路、あるいはＳＯＩ集積回路や従来の半導体集積回路（マイクロプロセッサーやマイクロコントローラ、マイクロコンピュータ、あるいは半導体メモリー等）に使用されるものである。
【０００２】
【従来の技術】
従来より、アクティブマトリックス型の液晶表示装置やイメージセンサー等の回路をガラス基板上に形成する場合において、薄膜トランジスタ（ＴＦＴ）を集積化して利用する構成が広く知られている。この場合には、通常、最初にゲイト電極を含む１層目の配線を形成し、その後、層間絶縁物を形成した後、２層目の配線を形成する方法が一般的であり、必要に応じては、さらに３層目、４層目の配線を形成することもあった。特に配線の抵抗を下げる目的から、１層目を含めてこれらの配線材料はアルミニウム、タンタル、チタン等の金属材料を用いることが試みられている。
【０００３】
【発明が解決しようとする課題】
このような薄膜トランジスタの集積回路における最大の問題点はゲイト電極の延長上の配線（ゲイト配線）と、２層目の配線の交差する部分（乗り越え部）における２層目の配線の断線（段切れ、ともいう）であった。これは、ゲイト電極・配線上の層間絶縁物をステップカバレージよく形成し、さらに、平坦化することが困難なためであった。
図４には従来のＴＦＴ集積回路でよく見られた断線不良の様子を示したものである。基板上にＴＦＴ領域４０１とゲイト配線４０２が設けられており、これらを覆って、層間絶縁物４０３が形成されている。しかしながら、ゲイト配線４０２のエッジが急峻であると、層間絶縁物４０３がゲイト配線を十分に被覆することができない。そして、このような状態において、２層目の配線４０４、４０５を形成した場合には、ゲイト配線の乗り越え部４０６において、２層目配線が図に示すように断線（段切れ）してしまう。
【０００４】
このような段切れを防止するには、２層目の配線の厚みを増すことが必要であった。例えば、ゲイト配線の２倍程度の厚さにすることが望まれた。しかし、このことは、集積回路の凹凸がさらに増加することを意味し、その上にさらに配線を重ねることが必要な場合には、２層目配線の厚みによる断線も考慮しなければならなかった。また、液晶ディスプレーのように集積回路の凹凸が好まれない回路を形成する場合には、２層目配線の厚みを増すことによる対処は実質的に不可能であった。
集積回路においては、段切れが１か所でも存在すると、全体が不良となってしまうため、段切れをいかに減らすかが重要な課題であった。本発明は、このような段切れ不良を減らす方法を提供し、よって集積回路の歩留りを上げることを課題とする。
【０００５】
【課題を解決するための手段】
本発明においては、ゲイト電極・配線を形成後、少なくとも上面、好ましくは側面にも、ゲイト電極・配線を陽極酸化法によって酸化することにより、厚さ１００ｎｍ以上、好ましくは１５０〜４００ｎｍの酸化物被膜を形成し、さらにその上面および側面に、プラズマＣＶＤ法やスパッタ法によって、窒化珪素膜を形成する。その後、絶縁物被膜を形成し、ゲイト電極・配線の側面に異方性エッチングによって概略三角形状の絶縁物（サイドウォール）を形成したのち、層間絶縁物を堆積し、さらに、２層目の配線を形成することを特徴とする。窒化珪素は、サイドウォールを構成する材料である酸化珪素をドライエッチング法によってエッチングする条件では、エッチングレートが小さく、エッチングストッパーとして使用することが可能である。
ところで、窒化珪素膜や酸化珪素膜を形成するには２００℃以上の温度、特に窒化珪素膜を形成するには３００℃以上の温度が必要であるが、アルミニウム、タンタル、チタン等の材料をゲイト電極・配線として用いた場合には、この程度の温度で表面に凹凸（ヒロック）が生じ、層間のショートの原因ともなった。適切な不純物をこれら金属材料に混入させればヒロックの発生は抑制されるが、完全なものではなかった。このようなヒロックを完全に抑制するには、その表面を１００ｎｍ以上の厚さの陽極酸化膜で被覆してしまうことが良い。上記に陽極酸化法でゲイト電極・配線を酸化して、表面に酸化物被膜を形成するのは、このような理由による。
【０００６】
本発明を実施する方法は以下のようなものである。まず、島状の半導体層を形成する。さらに、その上にゲイト絶縁膜となる被膜を形成する。さらに、ゲイト電極・配線を形成する。この際、ゲイト電極・配線は、陽極酸化される材料で形成されることが必要である。
その後、ゲイト電極・配線にほぼ中性の電解溶液中において正の電圧を印加して、ゲイト電極・配線の少なくとも上面に陽極酸化物被膜を形成する。この工程は、気相陽極酸化法（プラズマ陽極酸化法等）によっても良い。
さらに、プラズマＣＶＤ法によって窒化珪素を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍの膜厚に成膜する。ここで、他のＣＶＤ法、または、スパッタ法等によって成膜してもかまわない。ここまでが第１の段階である。
【０００７】
その後、窒化珪素上に絶縁物被膜を形成する。この被膜形成においては被覆性が重要であり、また、ゲイト電極・配線の高さの１／３〜２倍の厚さが好適である。この目的には、プラズマＣＶＤ法や減圧ＣＶＤ法、大気圧ＣＶＤ法等の化学的気相成長（ＣＶＤ）法が好ましい。そして、このように形成された絶縁物を異方性エッチングによって基板に対して概略垂直な方向に優先的にエッチングする。エッチングの終了は、窒化珪素表面であり、その下のゲイト電極・ゲイト絶縁膜がエッチングされることはない。
その結果、ゲイト電極・配線の側面のごとき、段差部では、もともと該絶縁物被膜が厚いので、概略三角形城の絶縁物（サイドウォール）が取り残される。ここまでが第２の段階である。
【０００８】
その後、層間絶縁物を形成したのち、ＴＦＴのソース／ドレインの一方もしくは双方にコンタクトホールを形成し、２層目の配線を形成する。ここまでが第３の段階である。
上記、第２の段階でサイドウォールを形成した後、引続き、ドライエッチングで窒化珪素膜をエッチングしてもかまわない。このエッチングはエンドポイントモニター等で観測しながらおこなうと、なお好ましい。この窒化珪素膜のエッチング工程では、エッチングがモニターを用いて、制御性良くおこなわれ、かつ、エッチングされる窒化珪素膜の厚さは１０〜２００ｎｍであるので、オーバーエッチがあるとしても、その深さは、ゲイト電極・ゲイト絶縁膜の厚さに比べて非常に小さく、実質的に、ゲイト電極・ゲイト絶縁膜に影響を与えることは皆無である。さらに、窒化珪素膜の下には陽極酸化膜が存在するため、ゲイト電極は保護される。
【０００９】
このように、窒化珪素膜をエッチングする方法は、ゲイト絶縁膜と層間絶縁物が同一材料であり、かつ、窒化珪素でない場合に有効である。すなわち、窒化珪素膜をエッチングしてから層間絶縁物を形成すると、コンタクトホールを形成する際にエッチングを１段階でおこなうことができる。
以上の各段階において、ＴＦＴのソース／ドレイン等を形成するためにドーピングをおこなうにはさまざまなバリエーションが考えられる。例えば、基板上にＮチャネル型ＴＦＴのみを形成する場合には、第１段階と第２段階の間に、比較的、高濃度のＮ型不純物をゲイト電極をマスクとして半導体層に自己整合的に導入すればよい。この場合には、陽極酸化物被膜がゲイト電極の側面にも存在した場合には、陽極酸化物の厚さ分だけソース／ドレインとゲイト電極が離れた、いわゆるオフセットゲイト型となる。しかし、以下の説明では、このようなケースも含めて、通常のＴＦＴと称することとする。
【００１０】
同じく、Ｎチャネル型ＴＦＴを形成する場合においても、低濃度ドレイン（ＬＤＤ）を有するＴＦＴ（ＬＤＤ型ＴＦＴ）を形成する場合には、第１段階と第２段階の間に、比較的低濃度の不純物を半導体層に導入したのち、第２段階と第３段階の間に、より高濃度のＮ型不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、ＬＤＤの幅はサイドウォールの幅と概略同一である。基板上にＰチャネル型ＴＦＴのみを形成する場合も上記と同様にすればよい。
【００１１】
また、オフセット型のＴＦＴを形成する場合には、第２段階と第３段階の間に高濃度不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、オフセットの幅はサイドウォールの幅と概略同一であり、このような構造のＴＦＴにおいて、チャネル形成領域となる実質的に真性の領域の幅は、ゲイト電極の幅に、その両側面のサイドウォールの幅を加えたものと概略等しい。
基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを混在させた、いわゆる相補型回路（ＣＭＯＳ回路）を形成することも上記の方法を使用して同様におこなえる。Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに通常のＴＦＴで構成する場合、もしくは、共にＬＤＤ型ＴＦＴで構成するには不純物の導入は、上記に示したＮチャネル型もしくはＰチャネル型のＴＦＴの一方のみを基板上に形成する方法における不純物の導入を、Ｎ型不純物とＰ型不純物についてそれぞれおこなえばよい。
【００１２】
例えば、ホットキャリヤ対策の必要なＮチャネル型ＴＦＴはＬＤＤ型とし、その必要がないＰチャネル型ＴＦＴは通常のＴＦＴとする場合には、不純物導入の工程はやや特殊なものとなる。その場合には、第１段階と第２段階の間に、比較的低濃度のＮ型不純物を半導体層に導入する。これを第１の不純物導入とする。この際には、Ｐチャネル型ＴＦＴの半導体層にもＮ型不純物を導入してもよい。さらに、Ｎチャネル型ＴＦＴの半導体層をマスクして、Ｐチャネル型ＴＦＴの半導体層にのみ高濃度のＰ型不純物を導入する。これを第２の不純物導入とする。この不純物導入によって、仮に先のＮ型不純物の導入によって、Ｐチャネル型ＴＦＴの半導体層にＮ型不純物が存在したとしても、より高濃度のＰチャネル型不純物が導入された結果、半導体の導電型はＰ型である。当然、第１の不純物導入において導入される不純物濃度に比較すると、第２の不純物導入のそれはより大きく、好ましくは、１〜３桁大きい。
【００１３】
最後に、Ｎチャネル型ＴＦＴのソース／ドレインを形成するために比較的、高濃度のＮ型不純物を、第２段階と第３段階の間に導入する。これを第３の不純物導入とする。この場合には、Ｐチャネル型ＴＦＴにＮ型不純物が導入されないように、マスクして不純物導入をおこなってもよいし、特にマスクをおこなわなくてもよい。しかし、後者の場合には導入するＮ型不純物の濃度は、第２の不純物導入で導入されたＰ型不純物の濃度よりも小さいことが必要であり、好ましくは、第２の不純物導入のＰ型不純物の濃度の１／１０〜２／３である。この結果、Ｐチャネル型ＴＦＴの領域にもＮ型不純物が導入されるが、不純物濃度はその前に導入されたＰ型不純物の濃度よりも小さいために、Ｐ型は維持される。
【００１４】
本発明においてはサイドウォールの存在によってゲイト配線の乗り越え部分における層間絶縁物の段差被覆性が向上し、第２配線の段切れを減らすことができる。また、上記に示したように、サイドウォールを利用することにより、ＬＤＤ構造、オフセット領域を得ることも可能である。
本発明においては、窒化珪素膜の存在は重要である。上記の第２段階において、サイドウォールを形成するために異方性エッチングをおこなう。しかしながら、絶縁表面上においてはプラズマを制御することが難しく、基板内でのエッチングのばらつきは避けられないものであった。
【００１５】
また、エッチングの深さもゲイト電極・配線の高さの１／３〜２倍もあり、ばらつきの影響は非常に大きくなってしまう。もし、ゲイト電極の上面に窒化珪素膜が形成されていない場合には、同じ基板内であっても、サイドウォールのエッチング工程において、場所によってはゲイト電極・ゲイト絶縁膜が激しくエッチングされてしまうこともある。
サイドウォールのエッチングの際に窒化珪素被膜が存在すれば、そこで、エッチングはストップし、ゲイト電極、ゲイト絶縁膜は保護される。なお、この後で窒化珪素膜をドライエッチング法によって除去する際には、そのエッチング深さは、サイドウォールのエッチング深さより格段に小さく、ゲイト電極・ゲイト絶縁膜がオーバーエッチされることはあっても、甚大な影響をもたらすことはない。また、たとえオーバーエッチされたとしても、陽極酸化膜の存在によって、ゲイト電極は完全に保護された状態にある。以下に実施例を示し、より詳細に本発明を説明する。
【００１６】
【実施例】
〔実施例１〕
図１に本実施例を示す。まず、基板（コーニング７０５９、３００ｍｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）１０１上に下地酸化膜１０２として厚さ１００〜５００ｎｍ、例えば、２００ｎｍの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法を使用した。しかし、より量産性を高めるには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積して形成してもよい。また、このように形成した酸化珪素膜を４００〜６５０℃でアニールしてもよい。
【００１７】
その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜を３０〜５００ｎｍ、好ましくは４０〜１００ｎｍ、例えば、５０ｎｍ堆積し、これを、５５０〜６００℃の還元雰囲気に８〜２４時間放置して、結晶化せしめた。その際には、ニッケル等の結晶化を助長する金属元素を微量添加して結晶化を促進せしめてもよい。また、この工程は、レーザー照射によっておこなってもよい。そして、このようにして結晶化させたシリコン膜をエッチングして島状領域１０３を形成した。さらに、この上にゲイト絶縁膜として、プラズマＣＶＤ法によって厚さ７０〜１５０ｎｍ、例えば、１２０ｎｍの酸化珪素膜１０４を形成した。
【００１８】
その後、厚さ１００ｎｍ〜３μｍ、例えば、５００ｎｍのアルミニウム（０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含む）膜をスパッタ法によって形成して、これをエッチングし、ゲイト電極１０５およびゲイト配線１０６を形成した。（図１（Ａ））
そして、ゲイト電極１０５およびゲイト配線１０６に電解液中で電流を通じて陽極酸化し、厚さ５０〜２５０ｎｍ、例えば、２００ｎｍの陽極酸化物１０７を形成した。用いた電解溶液は、Ｌ―酒石酸をエチレングリコールに５％の濃度で希釈し、アンモニアを用いてｐＨを７．０±０．２に調整したものである。その溶液中に基板１０１を浸し、定電流源の＋側を基板上のゲイト配線に接続し、−側には白金の電極を接続して２０ｍＡの定電流状態で電圧を印加し、１５０Ｖに到達するまで酸化を継続した。さらに、１５０Ｖで定電圧状態で加え０．１ｍＡ以下になるまで酸化を継続した。この結果、厚さ２００ｎｍの酸化アルミニウム被膜が得られた。
【００１９】
その後、ＮＨ3／ＳｉＨ4／Ｈ2混合ガスを用いたプラズマＣＶＤ法によって窒化珪素１０８を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、５０ｎｍの膜厚に成膜した。ここでは他のＣＶＤ法によって成膜してもかまわないが、ゲイト電極におけるステップカバレージが良いことが望ましい。
その後、イオンドーピング法によって、島状シリコン膜１０３に、ゲイト電極部をマスクとして自己整合的に不純物（ここでは燐）を注入し、図１（Ｂ）に示すように低濃度不純物領域（ＬＤＤ）１０９を形成した。ドーズ量は１×１０13〜５×１０14原子／ｃｍ2、加速電圧は１０〜９０ｋＶ、例えば、ドーズ量を５×１０13原子／ｃｍ2、加速電圧は８０ｋＶとした。（図１（Ｂ））
【００２０】
そして、プラズマＣＶＤ法によって、酸化珪素膜１１０を堆積した。ここでは、原料ガスにＴＥＯＳと酸素、もしくはモノシランと亜酸化窒素を用いた。酸化珪素膜１１０の厚さはゲイト電極・配線の高さによって最適な値が異なる。例えば、本実施例のごとく、ゲイト電極・配線の高さが窒化珪素膜も含めて約５００ｎｍの場合には、その１／３〜２倍の２００ｎｍ〜１．２μｍが好ましい。ここでは、６００ｎｍとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。その結果、ゲイト電極・配線の側面部の酸化珪素膜の厚さは、図１（Ｃ）に点線で示す分だけ厚くなっている。（図１（Ｃ））
【００２１】
次に、公知のＲＩＥ法による異方性ドライエッチングをおこなうことによって、この酸化珪素膜１１０のエッチングをおこなった。このエッチングは窒化珪素膜１０８までエッチングが達した時点で終了した。窒化珪素膜は、ＲＩＥ法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜１０４までエッチングされることはない。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物（サイドウォール）１１１、１１２が残った。（図１（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図１（Ｂ）の工程のドーズ量より１〜３桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の４０倍の２×１０15原子／ｃｍ2とした。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）１１４が形成され、また、サイドウォールの下部には低濃度領域（ＬＤＤ）１１３が残された。（図１（Ｅ））
【００２２】
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。なお、本実施例ではゲイト電極・配線に耐熱性の点で問題があるアルミニウムを用いたため実施することが困難であるが、耐熱性の良い材料を用いてゲイト電極を形成した場合には、レーザー照射による代わりに、熱アニールによっておこなってもよい。
最後に、全面に層間絶縁物１１５として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成した。そして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、２層目のアルミニウム配線・電極１１６、１１７を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、４００〜６００ｎｍとした。
【００２３】
以上の工程によって、Ｎチャネル型のＬＤＤを有するＴＦＴが完成された。不純物領域の活性化のために、さらに２００〜４００℃で水素アニールをおこなってもよい。２層目配線１１７はゲイト配線１０６を乗り越える部分での段差が、サイドウォール１１２の存在によって緩やかになっているため、２層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。（図１（Ｆ））
なお、２層目配線の厚さに関しては、本発明人の検討の結果、ゲイト電極・配線の厚さをｘ〔ｎｍ〕、２層目配線の厚さをｙ〔ｎｍ〕とした場合に、
ｙ≧ｘ−１００〔ｎｍ〕
であれば、顕著な断線はなかった。ｙの値は小さければ小さいほど好ましく、特に液晶ディスプレーのアクティブマトリクス回路のように基板表面の凹凸の少ないことが要求される回路の場合には、
ｘ−１００〔ｎｍ〕≦ｙ≦ｘ＋１００〔ｎｍ〕
が適当であることがわかった。
【００２４】
〔実施例２〕
図２に本実施例を示す。本実施例は同一基板上にアクティブマトクス回路とその駆動回路が同時に作製される、いわゆる、モノリシック型アクティブマトリクス回路に関するものである。本実施例では、アクティブアトリクス回路のスイッチング素子にはＰチャネル型ＴＦＴを、駆動回路にはＮチャネル型ＴＦＴとＰチャネル型ＴＦＴによって構成される相補型回路用いた。図２の左側には、駆動回路で用いられるＮチャネル型ＴＦＴの作製工程断面図を、また、同図の右側には、駆動回路ならびにアクティブマトリクス回路に用いられるＰチャネル型ＴＦＴの作製工程断面図を示す。アクティブマトリクス回路のスイッチング素子にＰチャネル型ＴＦＴを用いたのは、リーク電流（オフ電流ともいう）が小さいためである。
【００２５】
まず、基板（コーニング７０５９）２０１上に実施例１と同様に下地酸化膜２０２、島状シリコン半導体領域、ゲイト酸化膜として機能する酸化珪素膜２０３を形成し、アルミニウム膜（厚さ５００ｎｍ）によるゲイト電極２０４、２０５を形成した。その後、実施例１と同様に陽極酸化によって、ゲイト電極の周囲（側面と上面）に厚さ２００ｎｍの陽極酸化物２０６を形成した。その後、窒化珪素膜２０７を、厚さ１０〜２００ｎｍ、例えば、１００ｎｍに形成した。そして、ゲイト電極部をマスクとしてイオンドーピング法によって燐の注入をおこない、低濃度のＮ型不純物領域２０８、２０９を形成した。ドーズ量は１×１０13原子／ｃｍ2とした。
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。（図２（Ａ））
【００２６】
その後、Ｎチャネル型ＴＦＴの領域をフォトレジスト２１０でマスクし、この状態で、イオンドーピング法によって高濃度のホウ素のドーピングをおこなった。ドーズ量は５×１０15原子／ｃｍ2、加速電圧は６５ｋＶとした。この結果、先の燐のドーピングによって、弱いＮ型となった不純物領域２０８は強いＰ型に反転し、Ｐ型不純物領域２１１となった。その後、再び、レーザー照射によって、不純物の活性化をおこなった。（図２（Ｂ））
フォトレジストのマスク２１０を除去した後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍの酸化珪素膜２１２を堆積した。（図２（Ｃ））
【００２７】
そして、実施例１と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール２１３、２１４を形成した。（図２（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図２（Ａ）の工程のドーズ量より１〜３桁多く、かつ、図２（Ｂ）の工程のドーズ量の１／１０〜２／３が好ましい。本実施例では、最初の燐のドーピングのドーズ量の２００倍の２×１０15原子／ｃｍ2とした。これは図２（Ｂ）の工程のホウ素のドーズ量の４０％である。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）２１５が形成され、また、サイドウォールの下部には低濃度不純物領域（ＬＤＤ）２１６が残された。
【００２８】
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
一方、Ｐチャネル型ＴＦＴの領域（図の右側）にも燐がドーピングされたのであるが、先にドーピングされたホウ素の濃度が燐の２．５倍であるのでＰ型のままであった。Ｐチャネル型ＴＦＴのＰ型領域は見掛け上、サイドウォールの下の領域２１８とその外側（チャネル形成領域の反対側）の領域２１７の２種類存在するように思えるが、電気的特性の面からは両者には大した差が見られなかった。（図２（Ｅ））
【００２９】
最後に、図２（Ｆ）に示すように、全面に層間絶縁物２１９として、ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極２２０、２２１、２２２、２２３を形成した。以上の工程によって、Ｎチャネル型ＴＦＴがＬＤＤ型である半導体集積回路が完成された。
図では示されていないが、ゲイト配線を２層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例１と同様に断線はほとんど見られなかった。
【００３０】
本実施例のようにＮチャネル型ＴＦＴをＬＤＤ構造とするのはホットキャリヤによる劣化を防止するためである。しかし、ＬＤＤ領域はソース／ドレインに対して直列に挿入された寄生抵抗であるので、動作速度が落ちてしまうという問題があった。したがって、モビリティーが小さく、ホットキャリヤによる劣化の少ないＰチャネル型ＴＦＴでは、本実施例のようにＬＤＤが存在しないほうが望ましい。
なお、本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。
【００３１】
〔実施例３〕
図３に本実施例を示す。本実施例はサイドウォールを用いてオフセット領域を形成したＴＦＴの作製に関する例である。
まず、基板３０１上に下地酸化膜３０２として厚さ２００ｎｍの酸化珪素膜を形成した。その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜を、例えば、５０ｎｍ堆積し、これを、５５０〜６００℃の還元雰囲気に８〜２４時間放置して、結晶化せしめた。そして、シリコン膜をエッチングして島状領域３０３を形成した。さらに、この上にプラズマＣＶＤ法によって厚さ１２０ｎｍの酸化珪素膜３０４を形成した。
【００３２】
その後、厚さ５００ｎｍのアルミニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含む）膜をスパッタ法によって形成して、これをエッチングし、ゲイト電極３０５およびゲイト配線３０６を形成した。
【００３３】
その後、陽極酸化によって、ゲイト電極の周囲（側面と上面）に厚さ２００ｎｍの陽極酸化物３０７を形成した。さらに、ＮＨ3、ＳｉＨ4、Ｈ2混合ガス中のプラズマＣＶＤ法によって窒化珪素３０８を２０〜１００ｎｍの膜厚に成膜した。（図３（Ａ））
そして、プラズマＣＶＤ法によって、酸化珪素膜３０９を堆積した。ここでは、原料ガスにＴＥＯＳと酸素、もしくはモノシランと亜酸化窒素を用いた。酸化珪素膜３０９の厚さはゲイト電極・配線の高さによって最適な値が異なる。例えば、本実施例のごとく、ゲイト電極・配線の高さが窒化珪素膜も含めて約６００ｎｍの場合には、その１／３〜２倍の２００ｎｍ〜１．２μｍが好ましく、ここでは、６００ｎｍとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。（図３（Ｂ））
【００３４】
次に、公知のＲＩＥ法による異方性ドライエッチングをおこなうことによって、この酸化珪素膜３０９のエッチングをおこなった。このエッチングは窒化珪素膜３０８までエッチングが達した時点で終了した。窒化珪素膜は、ＲＩＥ法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜３０４までエッチングされることはない。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物（サイドウォール）３１０、３１１が残った。（図３（Ｃ））
【００３５】
その後、イオンドーピング法によって、燐を導入した。この場合のドーズ量は１×１０14〜５×１０17原子／ｃｍ2、加速電圧は１０〜９０ｋＶ、例えば、２×１０15原子／ｃｍ2、加速電圧は８０ｋＶとした。この結果、燐が導入された領域（ソース／ドレイン）３１２が形成された。また、サイドウォールの下部には燐が導入されず、オフセット領域が形成された。（図３（Ｄ））
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
【００３６】
最後に、全面に層間絶縁物３１３として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成した。そして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、２層目のアルミニウム配線・電極３１４、３１５を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、４００〜６００ｎｍとした。
以上の工程によって、Ｎチャネル型のオフセットを有するＴＦＴが完成された。２層目配線３１５はゲイト配線３０６を乗り越える部分での段差が、サイドウォール３１１の存在によって緩やかになっているため、２層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。（図３（Ｄ））
【００３７】
〔実施例４〕
図５に本実施例を示す。本実施例は同一基板上に、Ｎチャネル型のオフセットを有するＴＦＴと、同じくＮチャネル型のＬＤＤを有するＴＦＴを作製したものである。
まず、基板５０１上に実施例１と同様に下地酸化膜５０２、島状シリコン半導体領域、ゲイト酸化（酸化珪素）膜５０３を形成し、アルミニウム膜（厚さ５００ｎｍ）によるゲイト電極５０４、５０５を形成した。その後、実施例１と同様に、陽極酸化によって、ゲイト電極の周囲（側面と上面）に厚さ２００ｎｍの陽極酸化物５０６を形成した。さらに、プラズマＣＶＤ法によって、窒化珪素膜５０７を、厚さ１０〜２００ｎｍ、例えば、１００ｎｍに形成した。（図５（Ａ））
【００３８】
その後、オフセットを有するＴＦＴの領域をフォトレジスト５０８でマスクし、この状態で、ＬＤＤを有するＴＦＴを形成する部分にゲイト電極部をマスクとして、イオンドーピング法によって燐の注入をおこない、低濃度のＮ型不純物領域５０９を形成した。ドーズ量は、例えば、１×１０13原子／ｃｍ2とした。
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。（図５（Ｂ））
フォトレジストのマスク５０８を除去した後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍ、例えば、６００ｎｍの酸化珪素膜５１０を堆積した。（図５（Ｃ））
【００３９】
そして、実施例１と同様に異方性エッチングによって、酸化珪素膜５１０をエッチングし、ゲイト電極の側面に酸化珪素のサイドウォール５１１、５１２を形成した。（図５（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図５（Ｂ）の工程のドーズ量より１〜３桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の２００倍の２×１０15原子／ｃｍ2とした。そして、加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）５１３、５１４が形成された。また、図５（Ｂ）の工程において、マスクで覆った方のＴＦＴにはサイドウォールの下部にオフセット領域が、低濃度の燐をドーピングした方のＴＦＴにはサイドウォールの下部には低濃度不純物領域（ＬＤＤ）５１５が残された。
【００４０】
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。（図５（Ｅ））
最後に、図５（Ｆ）に示すように、全面に層間絶縁物５１６として、ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極５１７、５１８、５１９、５２０を形成した。以上の工程によって、同一基板上に、Ｎチャネル型のオフセットを有するＴＦＴと、Ｎチャネル型のＬＤＤを有するＴＦＴとを持つ半導体集積回路が作製された。
【００４１】
図では示されていないが、ゲイト配線を２層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例１と同様に断線はほとんど見られなかった。
なお、本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。
図５では、Ｎチャネル型ＴＦＴについてのみ記載したが、図２と同様に、同じ基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴの両方を形成し、ＣＭＯＳ回路を構成してもよい。例えば、周辺回路とアクティブマトリクス回路が同一基板上に形成されたモノリシック型アクティブマトリクス回路においては、周辺回路には、動作速度の早いＬＤＤ型のＮチャネル型ＴＦＴと通常のＰＭＯＳ型ＴＦＴを用いたＣＭＯＳ回路を、また、リーク電流が低いことを要求されるアクティブマトリクス回路においては、Ｎチャネル型もしくはＰチャネル型のオフセット型のＴＦＴを用いればよい。特にＰチャネル型のオフセット型ＴＦＴはリーク電流を減らす上で効果的である。もちろん、周辺回路においては、Ｎチャネル型、Ｐチャネル型ともＬＤＤ型ＴＦＴとしてもよい。
【００４２】
〔実施例５〕
図６に本実施例を示す。まず、基板６０１上に下地酸化膜として厚さ２００ｎｍの酸化珪素膜６０２、さらに、実施例１と同様に厚さ５０ｎｍの島状シリコン領域を形成した。そして、この上にゲイト絶縁膜として、プラズマＣＶＤ法によって厚さ１００ｎｍの酸化珪素膜６０３を形成した。
その後、厚さ５００ｎｍのアルミニウム膜によって、ゲイト電極６０４およびゲイト配線６０５を形成した。さらに、実施例１と同様に、陽極酸化によって、ゲイト電極の周囲に厚さ２００ｎｍの陽極酸化物６０６を形成した。そして、プラズマＣＶＤ法によって窒化珪素膜６０７を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、５０ｎｍの膜厚に成膜した。
【００４３】
その後、イオンドーピング法によって、島状シリコン膜に、ゲイト電極部をマスクとして自己整合的に不純物（ここでは燐）を注入し、図６（Ａ）に示すように低濃度不純物領域（ＬＤＤ）６０８を形成した。ドーズ量は１×１０13〜５×１０14原子／ｃｍ2、加速電圧は１０〜９０ｋＶ、例えば、ドーズ量を５×１０13原子／ｃｍ2、加速電圧は８０ｋＶとした。（図６（Ａ））
そして、プラズマＣＶＤ法によって、酸化珪素膜６０９を堆積した。厚さは６００ｎｍとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。（図６（Ｂ））
【００４４】
次に、ＣＨＦ3を用いて異方性ドライエッチングをおこなうことによって、この酸化珪素膜６０９のエッチングをおこなった。この際、エッチングは窒化珪素膜６０７に達するまでおこなってもよいが、好ましくは、図６（Ｃ）に示すように、窒化珪素膜６０７に達する直前でエッチングをストップさせ、酸化珪素膜６０９がわずかに残った状態にしておくとよい。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物（サイドウォール）６１０、６１１が形成された。（図６（Ｃ））
そして、ＣＨ4／Ｏ2を用いてドライエッチングをおこなった。このドライエッチングでは、窒化珪素膜上にわずかに残った酸化珪素膜と、窒化珪素膜がエッチングされた。このエッチングは、エンドポイントモニター（プラズマモニター）によって測定できるため、ゲイト電極・ゲイト絶縁膜に対しては、オーバーエッチは非常に小さくできる。（図６（Ｄ））
【００４５】
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図６（Ａ）の工程のドーズ量より１〜３桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の４０倍の２×１０15原子／ｃｍ2とした。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）６１２が形成され、また、サイドウォールの下部には低濃度領域（ＬＤＤ）６１３が残された。（図６（Ｅ））
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
【００４６】
最後に、全面に層間絶縁物６１４として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成した。そして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、２層目のアルミニウム配線・電極６１５、６１６を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、４００〜６００ｎｍとした。
以上の工程によって、Ｎチャネル型のＬＤＤを有するＴＦＴが完成された。不純物領域の活性化のために、さらに２００〜４００℃で水素アニールをおこなってもよい。実施例１同様、２層目配線６１６はゲイト配線６０５を乗り越える部分での段差が、サイドウォール６１１の存在によって緩やかになっているため、２層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。（図６（Ｆ））
【００４７】
本実施例では、窒化珪素膜６０７をエッチングし、ゲイト絶縁膜６０３を露出させた。この結果、コンタクトホールの形成をウェットエッチング法によっておこなう場合に、１段階でおこなうことができた。なお、図６（Ｅ）からも明らかなように、このような窒化珪素膜のエッチングの結果、窒化珪素膜は陽極酸化膜６０６とサイドウォール６１０、６１１の間、あるいは、サイドウォール６１０、６１１とゲイト絶縁膜６０３の間にのみ残った。
【００４８】
〔実施例６〕 図７に本実施例を示す。本実施例は実施例２と同様に同一基板上にＬＤＤ型のＮチャネル型ＴＦＴと通常のＰチャネル型ＴＦＴを形成する例である。図７の左側にはＮチャネル型ＴＦＴの作製工程断面図を、また、同図の右側にはＰチャネル型ＴＦＴの作製工程断面図を示す。まず、基板（コーニング７０５９）７０１上に下地酸化膜７０２、島状シリコン半導体領域、ゲイト酸化膜として機能する酸化珪素膜７０３を形成し、陽極酸化物によって表面の被覆されたアルミニウム膜（厚さ５００ｎｍ）のゲイト電極７０４、７０５を形成した。
【００４９】
さらに、Ｎチャネル型ＴＦＴの部分のゲイト酸化膜をゲイト電極７０４をマスクとして選択的に除去し、半導体層を露出せしめた。その後、プラズマＣＶＤ法によって窒化珪素膜７０６を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、６０ｎｍの膜厚に成膜した。
そして、ゲイト電極部をマスクとしてイオンドーピング法によって燐の注入をおこない、低濃度のＮ型不純物領域７０７を形成した。ドーズ量は１×１０13原子／ｃｍ2、加速電圧は２０ｋｅＶとした。このドーピング工程においては、加速電圧が低いため、ゲイト酸化膜７０３で被覆されているＰチャネル型ＴＦＴの島状領域７０８には燐はドーピングされなかった。（図７（Ａ））
【００５０】
その後、Ｎチャネル型ＴＦＴの領域をフォトレジスト７０９でマスクし、この状態で、イオンドーピング法によって高濃度のホウ素のドーピングをおこなった。ドーズ量は５×１０14原子／ｃｍ2、加速電圧は６５ｋＶとした。この結果、島状領域７０８にはＰ型不純物領域７１０が形成された。（図７（Ｂ））
なお、本実施例では、低濃度の燐の全面ドーピングの後に、高濃度のホウ素の部分選択ドーピングをおこなったが、この工程は逆にしてもよい。
フォトレジストのマスク７０９を除去した後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍの酸化珪素膜７１１を堆積した。（図７（Ｃ））
【００５１】
そして、実施例２と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール７１２、７１３を形成した。（図７（Ｄ））
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図７（Ａ）の工程のドーズ量より１〜３桁多くなることが好ましい。本実施例では、最初の燐のドーピングのドーズ量の２００倍の２×１０15原子／ｃｍ2とした。加速電圧は２０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）７１４が形成され、また、サイドウォールの下部には低濃度不純物領域（ＬＤＤ）７１５が残された。
【００５２】
一方、Ｐチャネル型領域においては、ゲイト酸化膜が存在するため、燐イオンは注入されなかった。実施例２では、Ｐチャネル型ＴＦＴでは燐もホウ素も高濃度に注入されるため、そのドーズ量の大小には制約があったが、本実施例では、ドーズ量に関する制約はない。ただし、加速電圧に関しては、上記のように、燐を低く、ホウ素を高くすることが必要である。（図７（Ｅ））
ドーピング工程の後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
【００５３】
最後に、図７（Ｆ）に示すように、全面に層間絶縁物７１６として、ＣＶＤ法によって酸化珪素膜を厚さ５００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極７１７、７１８、７１９、７２０を形成した。以上の工程によって、Ｎチャネル型ＴＦＴがＬＤＤ型である半導体集積回路が完成された。
本実施例では、実施例２と比較すると、Ｎチャネル型ＴＦＴの部分のゲイト酸化膜を除去するために、フォトリソグラフィー工程およびエッチング工程が１つ余分に必要である。しかしながら、実質的にＰチャネル型ＴＦＴにはＮ型不純物が導入されないので、Ｎ型、Ｐ型各不純物のドーズ量を比較的、任意に変更できるというメリットもある。
また、Ｐチャネル型ＴＦＴのゲイト酸化膜７０３の表面近傍に注入された燐は、後のレーザー照射工程によって、燐ガラスを形成し、ナトリウム等の可動イオンの侵入を防止するうえで効果がある。
【００５４】
〔実施例７〕 図８に本実施例を示す。本実施例はアクティブマトリクス型液晶ディスプレーの作製方法に関し、図８を用いて説明する。図８の左側のＴＦＴ２つは、それぞれ、ＬＤＤ型のＮチャネル型ＴＦＴ、通常型のＰチャネル型ＴＦＴであり、周辺回路等に用いられる論理回路を示す。また、右側のＴＦＴはアクティブマトリクスアレーに用いられるスイッチングトランジスタであり、オフセット型のＰチャネル型ＴＦＴを示す。
まず、基板（コーニング７０５９）上に下地酸化膜、島状シリコン半導体領域（周辺回路用の島状領域８０１、アクティブマトリクス回路用の島状領域８０２）、ゲイト酸化膜として機能する酸化珪素膜８０３を形成し、さらに、陽極酸化物によって表面の被覆されたアルミニウム膜（厚さ５００ｎｍ）のゲイト電極８０４、８０５（周辺回路用）、８０６（アクティブマトリクス回路用）を形成した。
【００５５】
さらに、周辺回路用およびアクティブマトリクス回路用のＰチャネル型ＴＦＴの部分のゲイト酸化膜をゲイト電極８０４、８０６をマスクとして選択的に除去し、半導体層を露出せしめた。その後、プラズマＣＶＤ法によって窒化珪素膜８０７を１０〜２００ｎｍ、好ましくは、２０〜１００ｎｍ、例えば、４０ｎｍの膜厚に成膜した。
さらに、アクティブマトリクス回路領域をフォトレジスト８０８でマスクした。そして、ゲイト電極部をマスクとしてイオンドーピング法によってホウ素の注入をおこない、高濃度のＰ型不純物領域８０９を形成した。ドーズ量は１×１０15原子／ｃｍ2、加速電圧は２０ｋｅＶとした。このドーピング工程においては、加速電圧が低いため、ゲイト酸化膜８０３で被覆されているＮチャネル型ＴＦＴの領域にはホウ素はドーピングされなかった。（図８（Ａ））
【００５６】
その後、イオンドーピング法によって低濃度の燐のドーピングをおこなった。ドーズ量は１×１０13原子／ｃｍ2、加速電圧は８０ｋＶとした。この結果、Ｎチャネル型ＴＦＴの領域には低濃度のＮ型不純物領域８１０が形成された。（図８（Ｂ））
なお、図面では、フォトレジストのマスク８０８を除去してドーピングしてあるが、フォトレジストをつけたままドーピングをおこなってもよい。燐の加速電圧は高いので、フォトレジストを残したままドーピングをおこなうと、燐がアクティブマトリクス回路領域に注入されないので、理想的なオフセット型のＰチャネル型ＴＦＴが得られるが、ドーピングの結果、フォトレジストが炭化し、その除去に手間取ることがある。
【００５７】
フォトレジストを除去した場合にも、燐の加速電圧が高いため、燐の濃度は島状半導体領域の下においてピークを生じる。もっとも、完全に燐がドーピングされないという保証はなく、微量の燐が半導体領域に形成される。しかし、この場合に燐がドーピングされたとしても、その濃度は僅かであり、また、Ｐ+（ソース）／Ｎ―／Ｉ（チャネル）／Ｎ―／Ｐ+（ドレイン）という構造であり、リーク電流を減らすことが必要とされているアクティブマトリクス回路用のＴＦＴとしてはうってつけである。
その後、プラズマＣＶＤ法によって厚さ４００〜８００ｎｍの酸化珪素膜を堆積し、実施例２と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール８１１、８１２、８１３を形成した。（図８（Ｃ））
【００５８】
その後、再び、イオンドーピング法によって、ホウ素を導入した。この場合のドーズ量は、図８（Ａ）の工程のドーズ量と同程度となることが望ましい。本実施例では、ドーズ量は１×１０15原子／ｃｍ2、加速電圧は２０ｋｅＶとした。加速電圧が低いため、ゲイト酸化膜８０３の存在するＮチャネル型ＴＦＴの領域にはホウ素はドーピングされず、主として、周辺回路およびアクティブマトリクス回路のＰチャネル型ＴＦＴのソース／ドレインにドーピングされた。この結果、アクティブマトリクス回路のＴＦＴのソース／ドレイン８１４が形成された。このＴＦＴはゲイト電極とソース／ドレインが離れたオフセット構造となっている。（図８（Ｄ））
【００５９】
次に、燐のドーピングをおこなった。この場合には、最初の燐のドーピング工程である、図８（Ｂ）のドーズ量より１〜３桁多くなることが好ましい。本実施例では、最初の燐のドーピングのドーズ量の５０倍の５×１０14原子／ｃｍ2とした。加速電圧は８０ｋＶとした。この結果、高濃度の燐が導入された領域（ソース／ドレイン）８１５が形成され、また、サイドウォールの下部には低濃度不純物領域（ＬＤＤ）８１６が残された。
一方、Ｐチャネル型ＴＦＴ領域においては、燐イオンの多くは下地膜に注入され、その導電型に大きな影響を与えることはなかった。（図８（Ｅ））
【００６０】
ドーピング工程の後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３００ｍＪ／ｃｍ2が適当であった。
そして、全面に第１の層間絶縁物８１７として、ＣＶＤ法によって窒化珪素膜を厚さ５００ｎｍ形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極８１８、８１９、８２０、８２１を形成した。以上の工程によって、周辺回路領域が形成された。（図８（Ｆ））
さらに、第２の層間絶縁物８２２として、ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、これをエッチングして、コンタクトホールを形成し、アクティブマトリクス回路のＴＦＴに透明導電膜によって、画素電極８２３を形成した。このようにして、アクティブマトリクス型液晶ディスプレー基板を作製した。（図８（Ｇ））
【００６１】
【発明の効果】
本発明によって、ゲイト配線乗り越え部における２層目配線の断線を防止することができるのは上記の通りである。特に集積回路は多数の素子、配線から構成されているのであるが、その中に１か所でも不良があると、全体が使用不能になる可能性がある。本発明によってこのような不良の数を大幅に削減できることは集積回路の良品率を高める上で非常に大きな効果を有することは言うまでもない。
【００６２】
また、本発明によって、２層目配線の厚さをゲイト電極・配線と同じ程度、具体的には、ゲイト電極・配線±１００〔ｎｍ〕とすることも可能である。このことによる効果は大きく、これは、基板表面の凹凸の少ないことの要求される液晶ディスプレーのアクティブマトリクス回路には好適である。その他、本発明を使用することによって派生的に得られるメリットは「作用」の項で述べたとおりである。このように本発明はＴＦＴ集積回路の歩留りを向上させる上で著しく有益である。
【図面の簡単な説明】
【図１】 実施例１によるＴＦＴ回路の作製方法を示す。
【図２】 実施例２によるＴＦＴ回路の作製方法を示す。
【図３】 実施例３によるＴＦＴ回路の作製方法を示す。
【図４】 従来法によるＴＦＴ回路の作製法を示す。
【図５】 実施例４によるＴＦＴ回路の作製法を示す。
【図６】 実施例５によるＴＦＴ回路の作製法を示す。
【図７】 実施例６によるＴＦＴ回路の作製法を示す。
【図８】 実施例７によるＴＦＴ回路の作製法を示す。
【符号の説明】
１０１・・・・・・ガラス基板
１０２・・・・・・下地酸化膜（酸化珪素）
１０３・・・・・・島状シリコン領域（活性層）
１０４・・・・・・ゲイト絶縁膜
１０５、１０６・・ゲイト電極（アルミニウム）
１０７・・・・・・陽極酸化膜
１０８・・・・・・窒化珪素膜
１０９・・・・・・弱いＮ型不純物領域
１１０・・・・・・絶縁物被膜（酸化珪素）
１１１、１１２・・サイドウォール
１１３・・・・・・ＬＤＤ（低濃度不純物領域）
１１４・・・・・・ソース／ドレイン
１１５・・・・・・層間絶縁膜（酸化珪素）
１１６、１１７・・金属配線・電極（アルミニウム）
Claims (5)
- 絶縁表面上に形成され、一対のソース領域およびドレイン領域と、チャネル領域とが設けられた半導体層と、
前記半導体層上および前記絶縁表面上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜を介して前記半導体層上に設けられたゲイト電極および前記ゲイト絶縁膜を介して前記絶縁表面上に設けられたゲイト配線と、
前記ゲイト電極および前記ゲイト配線の上面および側面を覆って設けられた窒化珪素膜と、
前記窒化珪素膜を介して前記ゲイト電極および前記ゲイト配線の側面と接するように形成された概略三角形状の絶縁物とを有する薄膜トランジスタを含む絶縁ゲイト型半導体装置であって、
前記ゲイト電極の表面は前記ゲイト電極の陽極酸化物によって覆われ、前記ゲイト配線の表面は前記ゲイト配線の陽極酸化物によって覆われ、
前記窒化珪素膜および前記概略三角形状の絶縁物上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された配線とを有し、
前記ゲイト電極および前記ゲイト配線の厚さをｘ［ｎｍ］、前記配線の厚さをｙ［ｎｍ］とするとき、
ｘ−１００［ｎｍ］≦ｙ
であることを特徴とする絶縁ゲイト型半導体装置。 - 絶縁表面上に形成され、一対のソース領域およびドレイン領域と、チャネル領域とが設けられた半導体層と、
前記半導体層上および前記絶縁表面上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜を介して前記半導体層上に設けられたゲイト電極および前記ゲイト絶縁膜を介して前記絶縁表面上に設けられたゲイト配線と、
前記ゲイト電極および前記ゲイト配線の上面および側面を覆って設けられた窒化珪素膜と、
前記窒化珪素膜を介して前記ゲイト電極および前記ゲイト配線の側面と接するように形成された概略三角形状の絶縁物とを有する薄膜トランジスタを含む絶縁ゲイト型半導体装置であって、
前記ゲイト電極の表面は前記ゲイト電極の陽極酸化物によって覆われ、前記ゲイト配線の表面は前記ゲイト配線の陽極酸化物によって覆われ、
前記窒化珪素膜および前記概略三角形状の絶縁物上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された配線とを有し、
前記ゲイト電極および前記ゲイト配線の厚さをｘ［ｎｍ］、前記配線の厚さをｙ［ｎｍ］とするとき、
ｘ−１００［ｎｍ］≦ｙ≦ｘ＋１００［ｎｍ］
であることを特徴とする絶縁ゲイト型半導体装置。 - 請求項１または請求項２において、
前記薄膜トランジスタを複数有し、
複数の前記薄膜トランジスタのうち、Ｎチャネル型薄膜トランジスタの半導体層には、前記一対のソース領域およびドレイン領域と、前記チャネル領域との間に低濃度不純物領域が設けられ、
前記複数の薄膜トランジスタのうち、Ｐチャネル型薄膜トランジスタの半導体層には、前記一対のソース領域およびドレイン領域と、前記チャネル領域との間に低濃度不純物領域が設けられていないことを特徴とする絶縁ゲイト型半導体装置。 - 請求項１乃至請求項３のいずれか一項において、
前記配線上に第２の層間絶縁膜を有し、
前記第１の層間絶縁膜は、窒化珪素により形成され、
前記第２の層間絶縁膜は、酸化珪素により形成されることを特徴とする絶縁ゲイト型半導体装置。 - 請求項１乃至請求項４のいずれか一項において、
前記絶縁ゲイト型半導体装置は、アクティブマトリクス回路、アクティブマトリクス回路の周辺駆動回路、マイクロプロセッサー、マイクロコントローラ、マイクロコンピュータ又は半導体メモリに用いられることを特徴とする絶縁ゲイト型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060857A JP4249512B2 (ja) | 2003-03-07 | 2003-03-07 | 絶縁ゲイト型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060857A JP4249512B2 (ja) | 2003-03-07 | 2003-03-07 | 絶縁ゲイト型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000201661A Division JP2001036097A (ja) | 2000-01-01 | 2000-07-03 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007056900A Division JP2007208274A (ja) | 2007-03-07 | 2007-03-07 | 絶緑ゲイト型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003289146A JP2003289146A (ja) | 2003-10-10 |
| JP4249512B2 true JP4249512B2 (ja) | 2009-04-02 |
Family
ID=29244468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003060857A Expired - Fee Related JP4249512B2 (ja) | 2003-03-07 | 2003-03-07 | 絶縁ゲイト型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4249512B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101198127B1 (ko) * | 2005-09-30 | 2012-11-12 | 엘지디스플레이 주식회사 | 액정표시장치와 그 제조방법 |
-
2003
- 2003-03-07 JP JP2003060857A patent/JP4249512B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003289146A (ja) | 2003-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528406B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US6875999B2 (en) | Semiconductor integrated circuit | |
| JP5777777B2 (ja) | 半導体装置 | |
| JP2008218960A (ja) | 薄膜トランジスタ装置、その製造方法、及び表示装置 | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JP3741741B2 (ja) | 相補型集積回路の作製方法 | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| JP2010098321A (ja) | 半導体装置 | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP3318439B2 (ja) | 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JPH11160736A (ja) | アクティブマトリクス装置 | |
| JP2001036097A (ja) | 半導体装置 | |
| KR100544115B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3963663B2 (ja) | 半導体装置 | |
| JP2007208274A (ja) | 絶緑ゲイト型半導体装置 | |
| JP3946690B2 (ja) | インバータ回路の作製方法 | |
| JPH10135474A (ja) | 絶縁ゲイト型電界効果トランジスタ及びその作製方法 | |
| JP3362026B2 (ja) | 半導体装置 | |
| JPH10189984A (ja) | 薄膜トランジスタの製造方法 | |
| JP2005051011A (ja) | トランジスタを備えた装置およびその製造方法 | |
| JPH11153813A (ja) | アクティブマトリクス装置 | |
| JPH09171964A (ja) | 半導体装置およびその作製方法 | |
| JPH11330488A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070417 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |