JP2008218960A - 薄膜トランジスタ装置、その製造方法、及び表示装置 - Google Patents

Abstract

【課題】良好なソース・ドレインコンタクト及び保持容量部の容量安定化、ソース・ドレイン間のリーク低減、ゲート絶縁膜の耐圧向上、コンタクト抵抗の低抵抗化ができる薄膜トランジスタ装置、その製造方法、及び薄膜トランジスタ装置を有する表示装置を提供すること。
【解決手段】本発明にかかる薄膜トランジスタ装置は、基板上の所定領域に形成されたソース領域及びドレイン領域並びにチャネル領域を有する半導体層と、半導体層上に形成された金属膜と、金属膜上及び半導体層上に形成されたゲート絶縁膜と、ゲート電極と、層間絶縁膜と、配線電極とを有し、金属膜は、半導体層のソース領域及びドレイン領域上であって、少なくともコンタクトホールの底部となる領域に形成され、金属膜が形成されていない領域の半導体層の膜厚は、金属膜が形成された半導体層の膜厚より薄いことを特徴とする。
【選択図】図３

Description

本発明は、アクティブマトリクス方式の電気光学表示装置、特に、液晶表示装置及び有機電界発光（ＥＬ：Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に用いられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）装置、その製造方法、及び表示装置に関する。

近年、ＴＦＴを用いた液晶表示装置及びＥＬ表示装置等の薄型表示装置の開発が進められている。活性領域の材料としてポリシリコンを用いたＴＦＴは従来のアモルファスシリコンのＴＦＴと比較して高詳細のパネルを形成できる点、駆動回路領域と画素領域とを一体形成できる点、また駆動回路チップ及び実装のコストが不要となるため低コストを可能にする点等の利点から注目されている。

ＴＦＴの構造にはスガタ型とコプラナ型がある。ポリシリコンＴＦＴにおいては、高温のシリコン結晶化工程をプロセスの最初に行える点からコプラナ型が主流となっている。コプラナ型ポリシリコンＴＦＴの一般的な構造及び製造工程を、図１１を用いて説明する。

図１１に示すように、ガラス基板９１上に下地膜となる絶縁膜９２を形成し、その絶縁膜の上に膜厚が、例えば５０〜１００ｎｍのポリシリコン膜９３を形成し、パターニングする。これにより、ＴＦＴを形成する。このとき、ポリシリコン膜９３がゲート電極の下層にある場合、チャネル領域以外の導電膜にもポリシリコン膜９３を用いる場合がある。例えば、活性領域とは別に活性領域の延長上にポリシリコン膜９３をパターニングして、保持容量部の下部電極として用いる場合がある。ポリシリコン膜９３をパターニングした後は、ポリシリコン膜９３上にシリコン酸化膜等からなるゲート絶縁膜９５を形成する。その上にゲート電極９６及び保持容量部の上部電極１００を形成し、層間絶縁膜９７を形成する。次に、ポリシリコン膜９３に到達するように、ゲート絶縁膜９５及び層間絶縁膜９７に深さが、例えば５００〜６００ｎｍのコンタクトホール９８を形成する。層間絶縁膜９７上に配線電極９９を形成する。この配線電極９９は、コンタクトホール９８を介してポリシリコン膜９３と接続される。さらに、配線電極９９上に上部絶縁膜１０１を形成し、配線電極９９に到達するように上部コンタクトホール１０２を形成する。ここで、上部コンタクトホール１０２の開口不良を防止するために、上部コンタクトホール１０２は、コンタクトホール９８に重ならないように形成する。上部絶縁膜１０１上に画素電極１０３を形成する。画素電極１０３は、上部コンタクトホール１０２を介して配線電極９９に接続される。すなわち、画素電極１０３は配線電極９９を介してポリシリコン膜９３に接続される。これにより、アクティブマトリクス方式のＴＦＴ装置が形成される。

以上のように、ポリシリコン膜をゲート電極の下層に形成したＴＦＴ装置を製造する際に注意する点がいくつかある。第１の注意点は、保持容量部の下部電極としてポリシリコン膜を用いる場合、下部電極として機能させるために、ポリシリコン膜の比抵抗を十分に下げることが求められる。そのために、ポリシリコン膜への不純物のドーピング量を増やす方法が考えられる。このとき、ドーピング量を増大させるとゲート絶縁膜のダメージも増大するため、ダメージを抑制しつつポリシリコン膜へのドーピング量を増大させる必要がある。例えば、特許文献１には、保持容量部の下部電極となるポリシリコン膜に不純物をドーピングする際に保持容量部以外をマスクし、下部電極となる領域の比抵抗を下げる方法が記載されている。

第２の注意点は、下層のポリシリコン膜に到達するようなコンタクトホールを層間絶縁膜とゲート絶縁膜からなる絶縁膜に開口する際、コンタクトホールの底部となるポリシリコン膜を突き抜けないようなエッチングプロセスが求められる。突き抜けが発生するとコンタクトホールの底部とポリシリコン膜が接続されないことになる。このため、コンタクトホールを介して画素電極とポリシリコン膜とを電気的に接続できる箇所は、コンタクトホールの側面と接続されるポリシリコン膜のみとなり、接続抵抗が増大する。

また、絶縁膜の膜厚は層間絶縁膜及びゲート絶縁膜で合計略６００ｎｍとなる一方で、下層のポリシリコン膜の膜厚は略５０ｎｍであるため、プロセスの均一性及び制御性を向上させるのみでは、全てのコンタクトホールにおいてポリシリコン膜を突き抜けることなく絶縁膜を完全にエッチングすることは非常に困難である。そのため、このようなエッチングプロセスにおいては、絶縁膜のポリシリコン膜に対する高いエッチング速度比が必要である。エッチング速度比のみを重視したエッチングを行うと、ポリシリコン膜の突き抜けを発生させることなく良好にコンタクトホールを開口できる。しかしながら、エッチング速度比のみを重視する場合、エッチング速度の低下につながるため、非常に厚い絶縁膜を開口させるためには長時間を要し、ＴＦＴ装置の生産性が低下するという問題点があった。このように、エッチングの速度比を重視する場合、生産性が低下するというトレードオフを解決するためには、例えば特許文献２に記載の、エッチングを２乃至３段階で行うことにより、選択性及び量産性を両立させる技術がある。

さらに、特許文献３において、ポリシリコン膜の下層にシリコン膜、シリサイド膜、あるいは金属膜等を形成することにより、エッチングのプロセスマージンを広げてポリシリコン膜の突き抜けもエッチング不足も解消する方法が記載されている。
特開２００１−２９６５５０号公報 特開２００１−２６４８１３号公報 特開平１０−１７０９５２号公報

しかしながら、特許文献１に記載のように、ポリシリコン膜を保持容量部の下部電極として用いる場合、ポリシリコン膜を高い濃度でドーピングする必要がある。この場合、長い処理時間を必要とするため、このドーピング工程を有する場合、ＴＦＴ装置の量産性が低くなる。また、ドーピングによる保持容量部の容量となる絶縁膜のダメージは回避できず保持容量部の劣化を引き起こす場合がある。さらに、下部電極をポリシリコン膜で形成する場合、ドーピング濃度を変更するのみでは、低抵抗化に限界がある。そのため、下部電極自体が容量成分を有し、所望の保持容量特性が得られないという問題点があった。また、保持容量特性以外においても、保持容量の下部電極をポリシリコン膜で形成することにより、保持容量に直列して形成される抵抗成分が増大する問題点もあった。

そして、特許文献２に記載の技術では、コンタクトホールの開口を２乃至３段階のエッチングで行うことにより、半導体装置の量産性が低下する場合がある。さらに、特許文献３に記載のように、ポリシリコン膜の下に別途シリコン膜等を形成する方法は、選択性の点から効果は低く、層間絶縁膜のエッチング速度及び膜厚の面内分布のばらつきに完全に対応できない場合がある。また、例えばコンタクトホールの開口が良好に行われなかった場合、信号配線とポリシリコン膜のドーピング領域との導通が不十分となる。さらに、ポリシリコン膜のドーピング領域と画素電極の信号伝達も良好に行われない場合があるため、表示の際に欠陥を引き起こす場合がある。

上述の問題点を解決するためには、例えば、少なくともチャネル部を形成するポリシリコン膜のドーピング領域上であって、かつ、コンタクトホールの底部となる領域に金属膜を形成する構造が考えられる。また、このコンタクトホールを介して金属膜に上層の画素電極等が直接接続される構造、及び、ポリシリコン膜及び金属膜を延在させて形成することにより、保持容量部の下部電極を形成する構造が考えられる。

すなわち、上記記載の構造においては、コンタクトホールを介して接続される上層の画素電極等との接続抵抗を低減することができ、良好な表示特性を得ることができる。また、保持容量部の下部電極上に低抵抗である金属膜を形成しているため、ドーピングの際の絶縁膜の劣化を抑制し、量産性を確保することができる。このため、安定した容量を形成でき、表示特性を向上させることができる。

しかしながら、上記記載の構造においては、金属膜がポリシリコン膜とシリサイド反応等する場合、ゲート電極直下及び周辺の金属膜の除去工程後においても、シリサイド膜が完全に除去されない場合がある。このシリサイド膜がチャネル層上に残存していると、シリサイド膜がソース・ドレイン間のリークパスとなる。これにより、オフ電流が増大し良好なトランジスタ特性を得ることができないという問題点がある。

本発明は、このような問題点を解決するためになされたものであり、半導体層のソース領域及びドレイン領域と配線間との良好なコンタクト、及び保持容量部の容量の安定化と供に、ソース・ドレイン間のリークを低減し、ゲート絶縁膜の耐圧を向上させ、コンタクト抵抗を低減することができる薄膜トランジスタ装置、その製造方法、及び薄膜トランジスタ装置を有する表示装置を提供することを目的とする。

上述した課題を解決するために、本発明に係る薄膜トランジスタ装置は、基板上の所定領域に形成されたソース領域及びドレイン領域並びにチャネル領域を有する半導体層と、前記半導体層上に形成された金属膜と、前記金属膜上及び前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上及び前記ゲート絶縁膜上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、コンタクトホールを介して前記金属膜に接続される配線電極とを有し、前記金属膜は、前記半導体層のソース領域及びドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄いことを特徴とする。

また、上述した課題を解決するために、本発明に係る薄膜トランジスタ装置の製造方法は、基板上の所定領域にソース領域及びドレイン領域並びにチャネル領域を有する半導体層を形成する工程と、前記半導体層上に金属膜を形成する工程と、前記金属膜上及び前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上及び前記ゲート絶縁膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に形成され、コンタクトホールを介して前記金属膜と接続される配線電極を形成する工程とを有し、前記半導体層の前記ソース領域及び前記ドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に前記金属膜が形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄いことを特徴とする。

本発明に係る薄膜トランジスタ装置によれば、半導体層のソース領域及びドレイン領域と配線間との良好なコンタクト、及び保持容量部の容量の安定化と供に、ソース・ドレイン間のリークを低減し、ゲート絶縁膜の耐圧を向上させ、コンタクト抵抗を低減することができる。

実施の形態１．
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。本発明の実施の形態にかかる薄膜トランジスタ装置は、ＴＦＴアレイ基板１を有している。図１は本実施の形態にかかる薄膜トランジスタ装置に用いられるＴＦＴアレイ基板１の構成を示す平面模式図である。ＴＦＴアレイ基板１は、表示領域２と、表示領域２を囲んで設けられた額縁領域３とを有する。この表示領域２には、複数のゲート信号線４及び複数のソース信号線５とが形成されている。複数のゲート信号線４はそれぞれ平行に設けられている。同様に、複数のソース信号線５はそれぞれ平行に設けられている。またゲート信号線４と、ソース信号線５とは直交している。ゲート信号線４とソース信号線５とに囲まれた領域が画素６となる。すなわち、ＴＦＴアレイ基板１上では、画素６がマトリクス状に配列される。

さらに、ＴＦＴアレイ基板１の額縁領域３には、ゲート信号駆動回路７とソース信号駆動回路８とが設けられている。ゲート信号線４及びソース信号線５は、それぞれ表示領域２から額縁領域３まで延設されている。ゲート信号線４は、ＴＦＴアレイ基板１の端部でゲート信号駆動回路７と接続される。ゲート信号駆動回路７の近傍には、図示せぬ外部配線が形成されていて、ゲート信号駆動回路７と接続されている。ソース信号線５は、ＴＦＴアレイ基板１の端部で、ソース信号駆動回路８と接続される。また、ソース信号駆動回路８の近傍には、図示せぬ外部配線が形成されていて、ソース信号駆動回路８と接続される。

画素６内には、少なくとも１つのＴＦＴ９と保持容量部１０が形成されている。ＴＦＴ９はゲート信号線４とソース信号線５が交差する近傍に形成されている。また、ＴＦＴ９には保持容量部１０が直列に接続されている。

次に、このように構成されたＴＦＴアレイ基板１について、更に詳細に説明する。本実施の形態は、本発明を、例えば液晶表示装置を構成する薄膜トランジスタ装置となる液晶パネル用基板に適用することができる。図３（ｂ）に本実施の形態にかかるＴＦＴアレイ基板１を構成する薄膜トランジスタ装置（以下、ＴＦＴ装置という。）の断面図を示す。図３（ｂ）に示すように、ガラス基板１１上に保護絶縁膜１２が形成されている。保護絶縁膜１２上に半導体層となるポリシリコン膜１３が形成されていて、チャネル領域１３ｃを挟んでソース領域１３ａ及びドレイン領域１３ｂが形成されている。ポリシリコン膜１３上に金属膜１４が形成されている。金属膜１４上にゲート絶縁膜１５が形成されていて、ゲート絶縁膜１５を挟んでチャネル領域１３ｃと対向する位置にゲート電極１６が形成されている。さらに、その上に、ＳｉＯ_２等からなる層間絶縁膜１７が形成されている。層間絶縁膜１７及びゲート絶縁膜１５に金属膜１４に到達するコンタクトホール１８が形成されている。また、配線電極１９が層間絶縁膜１７上に形成されている。配線電極１９は、コンタクトホール１８を介してソース領域１３ａ上及びドレイン領域１３上に形成されている金属膜１４と接続される。

図３（ｂ）に示すＴＦＴ装置において、ソース領域１３ａ及びドレイン領域１３ｂ上であって、少なくともコンタクトホールの底部となる領域に金属膜１４が形成されているため、コンタクトホール１８を開口する際のエッチングにおいて、ポリシリコン膜１３を突き抜けることを抑制することができる。この理由は後述する。また、金属膜１４を介して配線電極１９をポリシリコン膜１３のソース領域１３ａ及びドレイン領域１３ｂと低抵抗で接続することができる。このため、このＴＦＴ装置を有する表示装置の表示特性を向上させることができる。また、後述するように、エッチングによって、チャネル領域１３ｃ上に形成されたシリサイド膜等を除去する。これにより、ソース・ドレイン間のリークパス等によるトランジスタ特性の低減を防止することができる。また、後述するように、ポリシリコン膜１３上に形成された金属膜１４を、例えばウェットエッチングによりパターニングする。このとき、ポリシリコン膜１３の金属膜１４が形成されている領域であるソース領域１３ａ及びドレイン領域１３ｂの表面の凹凸（粗さ）は、金属膜１４が除去された領域であるチャネル領域１３ｃの凹凸よりも小さくなる。これにより、ゲート絶縁膜１５の耐圧を向上させることができる。詳細は後述する。

次に、図２（ａ）乃至（ｃ）及び図３（ａ）及び（ｂ）を用いて図３（ｂ）に示すＴＦＴ装置の製造方法を示す。図２(ａ)に示すように、石英基板又はガラス基板等からなる基板１１の表面に、ＣＶＤ法を用いてシリコン酸化膜又はシリコン窒化膜等の絶縁性膜からなる保護絶縁膜１２を形成する。保護絶縁膜１２上に、例えば膜厚５０〜２００ｎｍのポリシリコン膜１３を形成する。このポリシリコン膜１３をエッチングでパターニングし、島状のポリシリコン膜１３を形成する。ポリシリコン膜１３には、後工程において、チャネル領域１３ｃを挟んでソース領域１３ａ及びドレイン領域１３ｂが形成される(図示せず)。

図２（ｂ）に示すように、スパッタ法等によりポリシリコン膜１３上に金属膜１４を形成する。そして、金属膜１４を写真製版法又はリン酸及び硝酸等の混合液によるウェットエッチングでパターニングする。このとき、パターニングで金属膜１４を残す領域は、少なくとも後述するコンタクトホール１８の底部に相当する領域であって、ソース領域１３ａ及びドレイン領域１３ｂの上部である。この金属膜１４の膜厚が厚い場合、金属膜１４の下層に形成されているポリシリコン膜１３への不純物のドーピングが困難となる場合がある。このため、金属膜１４の膜厚は略２０ｎｍ以下であることが好ましい。また、ＴＦＴの閾値及び移動度の性能向上のために、後工程において金属膜１４に、３５０〜５００度の熱処理を行うことが好ましい。この熱処理を容易に行うために、金属膜１４は、例えば、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｗ（タングステン）、及びＭｏ（モリブデン）等の高融点金属、又はＴｉＮ、ＴａＮ、ＷＮ、ＭｏＮ、ＺｒＮ、ＶＮ、ＮｂＮ、ＴｉＢ_２、ＺｒＢ_２、ＨｆＢ_２、ＶＢ_２、ＮｂＢ_２、又はＴａＢ_２等の導電性の金属化合物を用いることが好ましい。次に、金属膜１４上にレジスト２４を形成する。

図２（ｃ）に示すように、ポリシリコン膜１３上の金属膜１４が形成されているソース領域１３ａ及びドレイン領域１３ｂ上以外をＣＦ_４及びＣＨＦ_３等の混合ガスを用いたドライエッチングで、例えば、２〜２０ｎｍエッチングする。これにより、金属膜１４及びポリシリコン膜１３が形成され、金属膜１４のパターニングの際に除去されなかったシリサイド膜等が、ポリシリコン膜１３のチャネル領域１３ｃ上から除去される。このシリサイド膜がチャネル領域１３ｃの表面に残存する場合、ソース・ドレイン間のリークパスとなる場合がある。これにより、オフ電流が増大し、トランジスタ特性が低減する場合がある。また、ポリシリコン膜１３の表面をドライエッチングすることにより、ポリシリコン膜１３の表面の凹凸を低減させ、後述するゲート絶縁膜の耐圧を向上させることができる。また、チャネル領域１３ｃ上に形成されるシリサイド膜等を除去することにより、チャネル領域１３ｃのポリシリコン膜１３の膜厚を薄くする。これにより、ＴＦＴの閾値電圧Ｖｔｈを低減することができる場合がある。

そして、図３（ａ）に示すように、ＣＶＤ法等を用いて保護絶縁膜２、ポリシリコン膜１３、及び金属膜１４上に、例えば、膜厚７０〜１５０ｎｍのゲート絶縁膜１５を形成する。ゲート絶縁膜１５は、例えば、シリコン酸化膜等で形成する。その後、ゲート絶縁膜１５上にスパッタ法等を用いて、ＴＦＴのゲート電極となる金属膜を形成する。このとき、金属膜の膜厚は、１００〜１５０ｎｍに形成することが好ましい。そして、このゲート電極となる金属膜をエッチングし、パターニングを行い、ゲート電極１６を形成する。次に、ゲート電極１６をマスクとして、例えばリン等の不純物のイオン打ち込みにより、ＴＦＴの能動層であるポリシリコン層１３にソース領域１３ａ及びドレイン領域１３ｂとなる領域を自己整合で形成する。このとき、ゲート電極１６の下側の領域には不純物は注入されない。この不純物が注入されない領域がチャネル領域１３ｃとなる。

ここで、図３（ａ）に示すように、ゲート電極１６のドレイン領域１３ｂ側の端部と、ドレイン領域１３ｂ上に形成された金属膜１４のチャネル領域１３ｃ側の端部との距離Ｌは、ＴＦＴのリークを防止するために、Ｌ≧１μｍとすることが好ましい。次に、ゲート電極１６及びゲート絶縁膜１５上に、例えばＣＶＤ法を用いて、シリコン酸化膜等からなる層間絶縁膜１７を形成する。このとき、層間絶縁膜１７の膜厚は、３００〜７００ｎｍとすることが好ましい。

次に、図３（ｂ）に示すように、ポリシリコン膜１３上に形成された金属膜１４に到達するように、層間絶縁膜１７及びゲート絶縁膜１５に例えば異方性ドライエッチング法を用いてコンタクトホール１８を形成する。ドライエッチングは、例えば、ＣＦ_４及びＳＦ_６をエッチングガスとして用いる反応性イオンエッチング、ケミカルドライエッチング、又はプラズマエッチング等を用いる。このとき、エッチングガスの混合比を変えてエッチングレートを変えてもよい。

一般的に、ケミカルドライエッチング又はプラズマエッチングにおいて、ポリシリコン膜１３とシリコン酸化膜のエッチング速度比は略１０以上である。すなわち、ゲート絶縁膜１５であるシリコン酸化膜よりポリシリコン膜１３のエッチング速度の方が速い。このため、ケミカルドライエッチング又はプラズマエッチングの際、エッチングがポリシリコン膜１３の表面で止まらずに、ポリシリコン膜１３を突き抜ける場合がある。一方、反応性イオンエッチングにおいては、エッチング速度比を逆転させてシリコン酸化膜よりポリシリコン膜１３のエッチング速度を遅くすることができる。しかしながら、基板面内において複数形成されるコンタクトホール１８を開口させるために、層間絶縁膜１７の膜厚のばらつきを考慮してオーバーエッチングを行う必要がある。また、ポリシリコン膜１３の膜厚は層間絶縁膜１７の膜厚に対して薄い。このため、ポリシリコン膜１３の表面でエッチングが止まるようにすることは困難である。さらに、エッチング速度比を逆転させてシリコン酸化膜よりポリシリコン膜１３のエッチング速度を遅くするとエッチング全体の速度が遅くなるため、ＴＦＴ装置の量産性を低下させ、エッチング面に残渣が付着する場合もある。この場合、この残渣を除去するための後処理が必要な場合がある。

そこで、本実施の形態においては、ポリシリコン膜１３上であって、少なくともコンタクトホール１８の底部に相当する領域のソース領域１３ａ上及びドレイン領域１３ｂ上に金属膜１４を形成する。これにより、コンタクトホール１８の底部に金属膜１４が形成される。一般的に、金属膜とシリコン酸化膜とのエッチング速度比を略１未満にすることは容易である。このため、ポリシリコン膜１３上に金属膜１４を形成することにより、エッチングの際に、コンタクトホール１８がポリシリコン膜１３を突き抜けることを防止することができ、後述する配線電極とソース領域１３ａ及びドレイン領域１３ｂとの接続を良好にすることができる。

その後、例えばスパッタ法を用いて、ＴＦＴ装置の基板全面にアルミニウム等の低抵抗導電膜を形成し、パターニングを行うことによって、層間絶縁膜１７上に配線電極１９を形成する。この配線電極１９はコンタクトホール１８及び金属膜１４を介してソース領域１３ａ又はドレイン領域１３ｂに接続される。

ここで、図４に図３（ｂ）で示す薄膜トランジスタ装置の点線円内の拡大図を示す。図４に示すように、半導体層であるポリシリコン膜１３は、当該ポリシリコン膜１３上に金属膜１４が形成されている領域であるソース領域１３ａと、金属膜１４が形成されていない領域であるチャネル領域１３ｃにおいて、表面の凹凸が異なる。金属膜１４が形成されていない領域であるチャネル領域１３ｃのポリシリコン膜１３の表面は、金属膜１４が形成されている領域であるソース領域１３ａの表面よりも凹凸（粗さ）が小さい。以下に、図５を用いてポリシリコン膜１３の表面の凹凸の違いを説明する。

図５は、ポリシリコン膜１３上に金属膜１４を形成し、当該金属膜１４を除去する工程を示す製造工程断面図である。図５（ａ）に示すように、ポリシリコン膜１３の表面は凹凸を有する。次に、図５（ｂ）に示すように、ポリシリコン膜１３上に金属膜１４が形成される。このとき、ポリシリコン膜１３と金属膜１４の間には、膜厚略１〜３ｍｍのシリサイド膜３０が形成される。そして、図５（ｃ）に示すように、シリサイド膜３０及び金属膜１４が、例えばウェットエッチングにより除去される。ポリシリコン膜１３上に形成されるシリサイド膜３０及び金属膜１４をエッチングにより除去するため、ポリシリコン膜１３の表面の凹凸が減少する。このため、図５（ｃ）に示す金属膜１４が除去された領域のポリシリコン膜１３の表面は、図５（ａ）に示すポリシリコン膜１３の表面よりも凹凸が低減される。このとき、金属膜１４及びシリサイド膜３０が除去された領域のポリシリコン膜１３の、ＪＩＳＢ０６０１で規定される表面粗さＲａは、金属膜１４が形成されている領域のポリシリコン膜１３の表面粗さＲａに対して、略１／２以下となる。そして、ポリシリコン膜１３表面の凹凸が低減されるため、ポリシリコン膜１３上に形成されるゲート絶縁膜１５のゲート絶縁耐圧を向上させることができる。ここで、チャネル領域１３ｃ上のシリサイド膜３０及び金属膜１４がドライエッチングによって除去される場合、シリサイド膜３０及び金属膜１４が除去された領域のポリシリコン膜１３の表面の凹凸をより低減させることができるため、ゲート絶縁膜１５のゲート絶縁耐圧をさらに向上させることができる。また、ポリシリコン膜１３のソース領域１３ａ及びドレイン領域１３ｂにおいて、表面の凹凸を予め大きく形成すると、金属膜１４を介して、ソース領域１３ａ及びドレイン領域１３ｂと、配線電極１９との接触面積を増大させることができる。これにより、コンタクト抵抗を低減することができる。

ここで、図６に、ポリシリコン膜１３のチャネル領域１３ｃをエッチングする場合と、エッチングしない場合におけるゲート絶縁耐圧を示す。図６の横軸はゲート絶縁膜内部の電界強度（ＭＶ／ｃｍ）、縦軸はゲート電流（Ａ）を示す。図６に示すように、エッチングされたポリシリコン膜１３は、エッチングされていないポリシリコン膜１３よりも高いゲート絶縁耐圧を有する。

本実施の形態では、ポリシリコン膜１３のソース領域１３ａ及びドレイン領域１３ｂ上であって、少なくともコンタクトホール１８の底部となる領域に金属膜１４を形成する。そして、金属膜とシリコン酸化膜とのエッチング速度比を略１未満にし、コンタクトホール１８形成のためのエッチングを行う。これにより、エッチングの際に、コンタクトホール１８がポリシリコン膜１３を突き抜けることを防止することができる。また、ソース領域１３ａ又はドレイン電極１３ｂと配線電極１９との接続抵抗の増大を抑制することができる。そして、金属膜１４が形成されないチャネル領域１３ｃの表面をエッチングして、チャネル領域１３ｃの膜厚を、金属膜１４が形成されているソース領域１３ａ及びドレイン領域１３ｂの膜厚より薄く形成する。これにより、シリサイド膜等が除去されるため、ソース・ドレイン間のリークパス等によるトランジスタ特性の低減等を防止することができる。さらに、ポリシリコン膜１３上に金属膜１４を形成し、チャネル領域１３ｃの金属膜１４を除去することにより、ポリシリコン膜１３のチャネル領域１３ｃの表面の凹凸が低減される。これにより、ゲート絶縁膜１５のゲート絶縁耐圧を向上させることができる。

実施の形態２．
実施の形態２にかかる表示装置について図７を参照して説明する。図７は、実施の形態２にかかるＴＦＴ装置の断面図である。図７に示す実施の形態２にかかるＴＦＴ装置において、図２及び図３に示す実施の形態１と同一構成要素には同一の符号を付し、その詳細な説明は省略する。

図７に示すＴＦＴ装置において、図２及び図３に示す実施の形態１と異なる点は、ゲート電極１６と同層に形成された保持容量部の上部電極２０を有する点、及び、ゲート絶縁膜１５を挟んで保持容量部の上部電極２０と対向する下部電極に金属膜１４及びポリシリコン膜１３の積層膜を有している点である。

以下、本実施の形態にかかるＴＦＴ装置の製造方法について詳細に説明する。実施の形態１と共通するＴＦＴ装置の詳細な製造方法は省略する。まず、ポリシリコン膜１３を島状にパターニングする際及び金属膜１４を形成する際に、ポリシリコン膜１３及び金属膜１４を保持容量部の下部電極を形成する領域まで延在して形成する。次に、金属膜１４上にゲート絶縁膜１５を形成する。ここで、保持容量部の下部電極となるポリシリコン膜１３及び金属膜１４上に形成されるゲート絶縁膜１５が保持容量部の誘電膜となる。すなわち、保持容量部の誘電膜とゲート絶縁膜１５は同一材料からなる。ゲート絶縁膜１５上に形成された金属膜をパターニングしてゲート電極１６及び保持容量部の上部電極２０を形成する。すなわち、ゲート電極１６と保持容量部の上部電極２０は同一材料からなる。このとき、ポリシリコン膜１３上に形成された金属膜１４と保持容量部の誘電膜となるゲート絶縁膜１５を挟んで対向する位置に保持容量部の上部電極２０を形成する。

ここで、従来のように、保持容量部の下部電極をポリシリコン膜１３のみで形成する場合、保持容量部の上部電極２０の形成前に、下部電極の比抵抗を低減させるために、高ドーズの不純物をポリシリコン膜１３にドーピングする必要があった。本実施の形態においては、ポリシリコン膜１３上に金属膜１４を形成していることから保持容量部の下部電極の低抵抗化を図ることができるため、このようなドーピング工程は不要である。ゲート電極１６及び保持容量部の上部電極２０を形成した後は、実施の形態１と同様に、層間絶縁膜１７、コンタクトホール１８、配線電極１９を順に形成する。

なお、保持容量部の上部電極２０と下部電極の間に形成される誘電膜としては、上述したゲート絶縁膜１５を用いることができる。この場合、ゲート絶縁膜１５を保持容量部の誘電膜として用いるため、ＴＦＴ装置の製造工数が増大することはない。また、本実施の形態では、保持容量部の誘電膜としてゲート絶縁膜１５を用いたが、これに限らず、別途形成してもよい。例えば、シリコン窒化膜等の誘電率の高い絶縁膜を別途形成してもよい。この場合、保持容量部の容量を増大させることができる。

このように構成された本実施の形態では、ポリシリコン膜１３及び金属膜１４を保持容量部の下部電極を形成する領域まで延在して形成する。すなわち、ソース領域１３ａ上であって、少なくともコンタクトホール１８の底部となる領域に金属膜１４を形成する。このとき、チャネル領域１３ｃ上に形成された金属膜１４及びシリサイド膜３０はエッチングにより除去される。また、保持容量部の下部電極となるポリシリコン膜１３上に金属膜１４を形成する。金属膜１４が形成されていないチャネル領域１３ｃの膜厚は、チャネル領域３ｃ上に形成されたシリサイド膜等を除去することにより、金属膜１４が形成されている領域であるソース領域３ａ及びドレイン領域３ｂの膜厚より薄く形成する。さらに、ゲート絶縁膜１５を保持容量部にまで延在して形成し、ゲート絶縁膜１５を保持容量部の誘電膜とする。ゲート絶縁膜１５上にゲート電極１６と同層に保持容量部の上部電極２０を形成する。

ポリシリコン膜１３のソース領域１３ａ及びドレイン領域１３ｂ上であってコンタクトホール１８の底部となる領域に金属膜１４が形成されているため、エッチングの際に、コンタクトホール１８がポリシリコン膜１３を突き抜けることを防止することができる。また、シリサイド膜等を除去することにより、ソース・ドレイン間のリークパス等によるトランジスタ特性の低減等を防止することができる。さらに、保持容量部の下部電極を金属膜１４とポリシリコン膜１３の積層膜としているため、下部電極の低抵抗化のためのドーピング工程が不要であり、大幅にＴＦＴ装置の製造工程時間を短縮することができる。また、保持容量部の下部電極がポリシリコン膜１３のみの場合と比較してより低抵抗化することができ、保持容量部に直列に形成される抵抗成分を低減させることができる。すなわち、保持容量部の容量を安定させることができる。さらに、ポリシリコン膜１３のチャネル領域１３ｃに形成されたシリサイド膜及び金属膜１４を除去することにより、ポリシリコン膜１３のチャネル領域１３ｃの表面の凹凸が低減される。これにより、ゲート絶縁膜１５のゲート絶縁耐圧を向上させることができる。

実施の形態３．
実施の形態３にかかるＴＦＴ装置について図３（ａ）及び図８を参照して説明する。図８に示すＴＦＴ装置において、図２及び図３に示す実施の形態１にかかるＴＦＴ装置と異なる点は、層間絶縁膜１７上に形成された上部絶縁膜２１を有する点、上部絶縁膜２１上に形成された画素電極２３を有する点、及び画素電極２３と金属膜１４を接続するために、上部コンタクトホール２２を有する点である。

すなわち、図３（ａ）に示すＴＦＴ装置において、ソース領域１３ａ上に形成された金属膜１４に到達するように層間絶縁膜１７及びゲート絶縁膜１５をエッチングし、コンタクトホール１８を形成する。層間絶縁膜１７上に金属膜１４を介してソース領域１３ａ又はドレイン領域１３ｂに接続される配線電極１９を形成する。上部絶縁膜２１は、例えば、ＣＶＤ法を用いてシリコン酸化膜又はシリコン窒化膜等を形成する。又は、樹脂膜等を塗布してもよい。さらに、これらの積層膜等であってもよい。その後、ドレイン領域３ｃ上に形成された金属膜１４が露出するように上部絶縁膜２１、層間絶縁膜１７、及びゲート絶縁膜１５をエッチングし、上部コンタクトホール２２を形成する。そして、上部絶縁膜２１上に画素電極２３を形成することにより、画素電極２３と金属膜１４を接続する。画素電極２３は、例えば、ＩＴＯ等の透明導電材料又はＡｌ等の金属材料を、スパッタ法を用いて形成し、その後パターニングして形成する。

上部コンタクトホール２２を開口する際にエッチングされる絶縁膜は、上部絶縁膜２１、層間絶縁膜１７、及びゲート絶縁膜１５である。実施の形態１において、ドレイン領域１３ｂ上にコンタクトホール１８を形成する際にエッチングされる絶縁膜は、層間絶縁膜１７及びゲート絶縁膜１５である。すなわち、本実施の形態における上部コンタクトホール２２の方がエッチングされる絶縁膜の膜厚が厚い。エッチングされる絶縁膜の膜厚が厚い場合、コンタクトホールの底面の開口を広げるためには、長時間エッチングする必要がある。このため、エッチングによって形成されるコンタクトホールがポリシリコン膜１３を突き抜ける可能性が増大する。しかしながら、ポリシリコン膜１３上に金属膜１４が形成されているため、上部コンタクトホール２２のエッチングの際にポリシリコン膜１３に上部コンタクトホール２２が突き抜けることなく絶縁膜を除去することができる。また、画素電極２３とドレイン領域１３ｂは金属膜１４を介して接続されているため、低抵抗で接続でき、表示装置の表示特性を向上させることができる。

ここで、図９に従来の上部コンタクトホール２２が形成されているＴＦＴ装置を示す。図９に示すように、従来は、画素電極２３は、上部コンタクトホール２２を介して、配線電極１９に接続されている。さらに、配線電極１９は、コンタクトホール１８を介して金属膜１４に接続されている。本実施の形態のＴＦＴ装置は、画素電極２３とドレイン領域１３ｂの間に形成されている導電層は、配線電極１９及び金属膜１４の２種類から金属膜１４の１種類に低減することができる。すなわち、画素電極２３とドレイン領域３ｃの間に形成される導電層を２種類から１種類にすることにより、異材質からなる導電層間に発生する接続抵抗を低減することができるため、ＴＦＴ装置全体の接続抵抗を低減することができ、表示装置の表示特性を向上させることができる。

このように構成された本実施の形態では、ソース領域１３ａ上であって、少なくともコンタクトホール１８の底部となる領域に金属膜１４を形成する。また、ドレイン領域１３ｂ上であって、少なくとも上部コンタクトホール２２の底部となる領域に金属膜１４を形成する。このとき、チャネル領域１３ｃ上に形成される金属膜１４及びシリサイド膜３０は、エッチング等により除去される。金属膜１４が形成されていないチャネル領域１３ｃの膜厚は、チャネル領域１３ｃ上に形成されるシリサイド膜等を除去することにより、金属膜１４が形成されている領域のソース領域１３ａ及びドレイン領域１３ｂの膜厚より薄く形成する。さらに、配線電極１９上に上部絶縁膜２１を形成する。次に、上部絶縁膜２１、層間絶縁膜１７、及びゲート絶縁膜１５をエッチングすることにより上部コンタクトホール２２を形成する。上部絶縁膜２１上に画素電極２３を形成する。

ソース領域１３ａ及びドレイン領域１３ｂ上であって、少なくともコンタクトホール１８の底部となる領域に金属膜１４を形成することにより、エッチングの際に、コンタクトホール１８及び上部コンタクトホール２２がポリシリコン膜１３を突き抜けることを防止することができる。また、チャネル領域１３ｃ上に形成されるシリサイド膜等が除去されるため、ソース・ドレイン間のリークパス等によるトランジスタ特性の低減等を防止することができる。さらに、画素電極２３とポリシリコン膜１３のドレイン領域１３ｂの間に形成される導電膜は金属膜１４のみとすることができるため、ＴＦＴ装置全体の接続抵抗を低減することができる。これにより、表示装置の表示特性を向上させることができる。また、ポリシリコン膜１３のチャネル領域１３ｃ上に形成された金属膜１４及びシリサイド膜３０を除去する。これにより、ポリシリコン膜１３のチャネル領域１３ｃの表面の凹凸が低減されるため、ゲート絶縁膜１５のゲート絶縁耐圧を向上させることができる。

実施の形態４．
実施の形態４にかかるＴＦＴ装置について図３（ａ）及び図１０を参照して説明する。図１０に示すＴＦＴ装置において、図２及び図３に示す実施の形態１にかかるＴＦＴ装置と異なる点は、層間絶縁膜１７上に配線電極１９が形成される点、配線電極１９は直接金属膜１４に接続されずに、上部絶縁膜２１上に形成される画素電極２３を介して金属膜１４に接続される点である。

すなわち、図３（ａ）に示すＴＦＴ装置において層間絶縁膜１７まで形成した後、層間絶縁膜１７上であってソース領域１３ａ及びドレイン領域１３ｂ上とは異なる領域に配線電極１９を形成する。そして、配線電極１９上に上部絶縁膜２１を形成する。次に、上部コンタクトホール２２をソース領域１３ａ及びドレイン領域１３ｂ上にそれぞれ形成された金属膜１４に到達するように形成する。上部絶縁膜２１上に画素電極２３を形成することにより、画素電極２３を介して配線電極１９と金属膜１４とを接続させる。ソース領域１３ａ上とドレイン領域１３ｂ上にそれぞれ形成される上部コンタクトホール２２を１工程で形成し、上部絶縁膜２１上に形成される画素電極２３と金属膜１４とを接続しているため、ＴＦＴ装置の製造時間を短縮することができる。また、コンタクトホール形成のために必要なマスク数を削減することができる。

このように構成された本実施の形態においては、ソース領域１３ａ及びドレイン領域１３ｂ上であって、少なくとも上部コンタクトホール２２の底部となる領域に金属膜１４を形成する。このとき、チャネル領域１３ｃ上に形成された金属膜１４及びシリサイド膜３０は、例えばエッチングにより除去される。また、金属膜１４が形成されていないチャネル領域１３ｃの膜厚は、チャネル領域１３ｃ上に形成されるシリサイド膜等を除去することにより、金属膜１４が形成されている領域のソース領域１３ａ及びドレイン領域１３ｂの膜厚より薄く形成する。また、層間絶縁膜１７上に配線電極１９を形成し、配線電極１９上に形成された上部絶縁膜２１上に画素電極２３を形成する。この画素電極２３を介して、配線電極１９と金属膜１４が接続される。ソース領域１３ａ及びドレイン領域１３ｂ上であって、少なくともコンタクトホール１８の底部となる領域に金属膜１４を形成することにより、エッチングの際に、上部コンタクトホール２２がポリシリコン膜１３を突き抜けることを防止することができる。また、チャネル領域１３ｃ上に形成されるシリサイド膜等が除去されるため、ソース・ドレイン間のリークパス等によるトランジスタ特性の低減等を防止することができる。さらに、ソース領域１３ａ上とドレイン領域１３ｂ上にそれぞれ形成される上部コンタクトホール２２を１工程で形成することができ、ＴＦＴ装置の製造時間をより短縮することができる。さらに、ポリシリコン膜１３のチャネル領域１３上に形成された金属膜１４及びシリサイド膜３０を除去することにより、ポリシリコン膜１３のチャネル領域１３ｃの表面の凹凸が低減される。これにより、ゲート絶縁膜１５のゲート絶縁耐圧を向上させることができる。

なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

実施の形態１にかかるＴＦＴ装置の製造工程断面図である。 実施の形態１にかかるＴＦＴ装置の製造工程断面図である。 実施の形態１にかかるＴＦＴ装置の製造工程断面図である。 図３に示すＴＦＴ装置の一部を示す断面図である。 ポリシリコン膜上に金属膜を形成する製造工程断面図である。 ゲート絶縁膜のゲート耐圧を示す図である。 実施の形態２にかかるＴＦＴ装置の断面図である。 実施の形態３にかかるＴＦＴ装置の断面図である。 実施の形態３と比較する従来のＴＦＴ装置の断面図である。 実施の形態４にかかるＴＦＴ装置の断面図である。 従来のＴＦＴ装置の断面図である。

符号の説明

１ ＴＦＴアレイ基板、２ 表示領域、３ 額縁領域、４ ゲート信号線、５ ソース信号線、６ 画素、７ ゲート信号駆動回路、８ ソース信号駆動回路、９ ＴＦＴ、１０ 保持容量、 １１ 基板、１２ 保護絶縁膜、１３、９３ ポリシリコン膜、１３ａ ソース領域、１３ｂ ドレイン領域、１３ｃ チャネル領域、１４ 金属膜、１５、９５ ゲート絶縁膜、１６、９６ ゲート電極、１７、９７ 層間絶縁膜、１８、９８ コンタクトホール、１９、９９ 配線電極、２０、１００ 上部電極、２１、１０１ 上部絶縁膜、２２、１０２ 上部コンタクトホール、２３、１０３ 画素電極、３０、シリサイド膜、９１ ガラス基板、９２ 絶縁膜

Claims (17)

1. 基板上に形成されたソース領域及びドレイン領域並びにチャネル領域を有する半導体層と、
   前記半導体層上の所定領域に形成された金属膜と、
   前記金属膜上及び前記半導体層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極と、
   前記ゲート電極上及び前記ゲート絶縁膜上に形成された層間絶縁膜と、
   前記層間絶縁膜上に形成され、コンタクトホールを介して前記金属膜に接続される配線電極とを有し、
   前記金属膜は、前記半導体層のソース領域及びドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄い薄膜トランジスタ装置。
2. 基板上に形成されたソース領域及びドレイン領域並びにチャネル領域を有する半導体層と、
   前記半導体層上の所定領域に形成された金属膜と、
   前記金属膜上及び前記半導体層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極と、
   前記ゲート電極上及び前記ゲート絶縁膜上に形成された層間絶縁膜と、
   前記層間絶縁膜上に形成され、前記ソース領域上に形成された前記金属膜とコンタクトホールを介して接続される配線電極と、
   前記配線電極上に形成される上部絶縁膜と、
   前記上部絶縁膜上であって、前記ドレイン領域上に形成された前記金属膜と上部コンタクトホールを介して接続される画素電極とを有し、
   前記金属膜は、前記半導体層のソース領域及びドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄い薄膜トランジスタ装置。
3. 基板上に形成されたソース領域及びドレイン領域並びにチャネル領域を有する半導体層と、
   前記半導体層上の所定領域に形成された金属膜と、
   前記金属膜上及び前記半導体層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極と、
   前記ゲート電極上及び前記ゲート絶縁膜上に形成された層間絶縁膜と、
   前記層間絶縁膜上に形成された配線電極と、
   前記層間絶縁膜及び前記配線電極上に形成された上部絶縁膜と、
   前記上部絶縁膜上に形成され、前記配線電極と前記金属膜を、上部コンタクトホールを介して接続する画素電極とを有し、
   前記金属膜は、前記半導体層のソース領域及びドレイン領域上であって、少なくとも前記上部コンタクトホールの底部となる領域に形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄く、
   前記配線電極は前記画素電極を介して前記金属膜に接続される薄膜トランジスタ装置。
4. 基板上に形成されたソース領域及びドレイン領域並びにチャネル領域を有する半導体層と、
   前記半導体層上の所定領域に形成された金属膜と、
   前記金属膜上及び前記半導体層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極と、
   前記ゲート電極上及び前記ゲート絶縁膜上に形成された層間絶縁膜と、
   前記層間絶縁膜上に形成され、コンタクトホールを介して前記金属膜に接続される配線電極とを有し、
   前記金属膜は、前記半導体層のソース領域及びドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄く、
   前記金属膜が形成されていない領域の前記半導体層の表面の凹凸は、前記金属膜が形成されている前記半導体層の表面の凹凸より小さい薄膜トランジスタ装置。
5. 基板上に形成されたソース領域及びドレイン領域並びにチャネル領域を有する半導体層と、
   前記半導体層上の所定領域に形成された金属膜と、
   前記金属膜上及び前記半導体層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極と、
   前記ゲート電極上及び前記ゲート絶縁膜上に形成された層間絶縁膜と、
   前記層間絶縁膜上に形成され、コンタクトホールを介して前記金属膜に接続される配線電極とを有し、
   前記金属膜は、前記半導体層のソース領域及びドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄く、
   前記金属膜が形成されていない領域の前記半導体層のＪＩＳＢ０６０１で規定される表面粗さＲａは、前記金属膜が形成されている前記半導体層の表面粗さＲａの１／２以下である薄膜トランジスタ装置。
6. 前記基板上であって、保持容量部となる領域に延在して形成された半導体層と、
   前記半導体層上に形成された金属膜と、
   前記金属膜上に形成され、前記保持容量部の誘電膜となるゲート絶縁膜と、
   前記ゲート絶縁膜上に形成された前記保持容量部の上部電極とをさらに有する
   ことを特徴とする請求項１乃至５のいずれか１項記載の薄膜トランジスタ装置。
7. 前記ゲート電極と前記保持容量部の前記上部電極は同一材料からなる
   ことを特徴とする請求項６項記載の薄膜トランジスタ装置。
8. 前記ゲート絶縁膜と前記保持容量部の誘電膜となる前記ゲート絶縁膜は同一材料からなる
   ことを特徴とする請求項６又は７記載の薄膜トランジスタ装置。
9. 前記金属膜は、高融点金属又は導電性金属化合物からなる
   ことを特徴とする請求項１乃至８のいずれか１項記載の薄膜トランジスタ装置。
10. 前記高融点金属は、Ｔｉ、Ｔａ、Ｗ又はＭｏからなり、前記導電性金属化合物は、ＴｉＮ、ＴａＮ、ＷＮ、ＭｏＮ、ＺｒＮ、ＶＮ、ＮｂＮ、ＴｉＢ_２、ＺｒＢ_２、ＨｆＢ_２、ＶＢ_２、ＮｂＢ_２、又はＴａＢ_２のうち少なくとも１つからなる
    ことを特徴とする請求項１乃至９のいずれか１項記載の薄膜トランジスタ装置。
11. 基板上にソース領域及びドレイン領域並びにチャネル領域を有する半導体層を形成する工程と、
    前記半導体層上の所定領域に金属膜を形成する工程と、
    前記金属膜上及び前記半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極上及び前記ゲート絶縁膜上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に形成され、コンタクトホールを介して前記金属膜と接続される配線電極を形成する工程とを有し、
    前記半導体層の前記ソース領域及び前記ドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に前記金属膜が形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄い薄膜トランジスタ装置の製造方法。
12. 基板上にソース領域及びドレイン領域並びにチャネル領域を有する半導体層を形成する工程と、
    前記半導体層上の所定領域に金属膜を形成する工程と、
    前記金属膜上及び前記半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極上及び前記ゲート絶縁膜上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に形成され、前記ソース領域上に形成された前記金属膜とコンタクトホールを介して接続される配線電極を形成する工程と、
    前記配線電極上に上部絶縁膜を形成する工程と、
    前記上部絶縁膜上であって、前記ドレイン領域上に形成された前記金属膜と上部コンタクトホールを介して接続される画素電極を形成する工程とを有し、
    前記半導体層の前記ソース領域及び前記ドレイン領域上であって、少なくとも前記コンタクトホールの底部となる領域に前記金属膜が形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄い薄膜トランジスタ装置の製造方法。
13. 基板上にソース領域及びドレイン領域並びにチャネル領域を有する半導体層を形成する工程と、
    前記半導体層上の所定領域に金属膜を形成する工程と、
    前記金属膜上及び前記半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極上及び前記ゲート絶縁膜上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に配線電極を形成する工程と、
    前記層間絶縁膜及び前記配線電極上に上部絶縁膜を形成する工程と、
    前記上部絶縁膜上に形成され、前記配線電極と前記金属膜を、上部コンタクトホールを介して接続する画素電極を形成する工程を有し、
    前記半導体層の前記ソース領域及び前記ドレイン領域上であって、少なくとも前記上部コンタクトホールの底部となる領域に前記金属膜が形成され、前記金属膜が形成されていない領域の前記半導体層の膜厚は、前記金属膜が形成された前記半導体層の膜厚より薄く、
    前記配線電極は前記画素電極を介して前記金属膜に接続される薄膜トランジスタ装置の製造方法。
14. 前記基板上であって、保持容量部となる領域に延在して半導体層を形成する工程と、
    前記半導体層上に金属膜を形成する工程と、
    前記金属膜上であって、前記保持容量部の誘電膜となるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上であって、前記保持容量部の上部電極を形成する工程とをさらに有する
    ことを特徴とする請求項１１乃至１３のいずれか１項記載の薄膜トランジスタ装置の製造方法。
15. 前記金属膜は、高融点金属又は導電性金属化合物からなる
    ことを特徴とする請求項１１乃至１４のいずれか１項記載の薄膜トランジスタ装置の製造方法。
16. 前記高融点金属は、Ｔｉ、Ｔａ、Ｗ又はＭｏからなり、前記導電性金属化合物は、ＴｉＮ、ＴａＮ、ＷＮ、ＭｏＮ、ＺｒＮ、ＶＮ、ＮｂＮ、ＴｉＢ_２、ＺｒＢ_２、ＨｆＢ_２、ＶＢ_２、ＮｂＢ_２、又はＴａＢ_２のうち少なくとも１つからなる
    ことを特徴とする請求項１１乃至１５のいずれか１項記載の薄膜トランジスタ装置の製造方法。
17. 請求項１乃至１０のいずれかに記載の薄膜トランジスタ装置を有する表示装置。

Images