CN107134412B - 一种源漏电极过孔刻蚀工艺及应用 - Google Patents
一种源漏电极过孔刻蚀工艺及应用 Download PDFInfo
- Publication number
- CN107134412B CN107134412B CN201710179475.5A CN201710179475A CN107134412B CN 107134412 B CN107134412 B CN 107134412B CN 201710179475 A CN201710179475 A CN 201710179475A CN 107134412 B CN107134412 B CN 107134412B
- Authority
- CN
- China
- Prior art keywords
- etching
- technique
- poly
- layer
- ild
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000001312 dry etching Methods 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims description 17
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 18
- 239000011229 interlayer Substances 0.000 claims 6
- 238000009413 insulation Methods 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 238000004544 sputter deposition Methods 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- -1 gate electrode Substances 0.000 claims 1
- 238000004062 sedimentation Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 230000006378 damage Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 229910052755 nonmetal Inorganic materials 0.000 abstract 1
- 230000008569 process Effects 0.000 description 6
- 206010051015 Radiation hepatitis Diseases 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及半导体加工制造领域，公开一种源漏电极及其过孔刻蚀工艺，工艺为：在Poly表面ILD孔位置正下方首先形成Mo金属图案，实现先干刻ILD层、GI层非金属薄膜，再湿刻去除Poly表面的Mo金属层,完成ILD孔刻蚀，最终Sputter形成源漏电极。由于湿刻方法具有高选择比的优点，Poly表面未受到原有工艺中干刻所造成的破坏，同时ILD孔径略小于Mo技术图案，S/D电极在Poly表面层接触面积扩展，在此基础上形成的S/D电极与Poly接触电阻能够明显减小，能够实现高PPI产品中形成的S/D电极和Poly接触电阻大幅度减小，避免高PPI产品中TFT由于线宽减小搭接电阻过大造成的电学性能下降问题。
Description
技术领域
本发明涉及半导体加工技术领域，特别涉及一种源漏电极过孔刻蚀工艺及应用。
背景技术
目前，在半导体加工，特别是平板显示的驱动装置薄膜晶体管（Thin FilmTransistor，TFT）阵列中，刻蚀工艺是完成导线连接的首选工艺技术，在整个TFT生产流程中占据重要地位，通过刻蚀工艺，绝缘层两端的电极薄膜的得以导通，完成其电学功能。在现有TFT制造的刻蚀工艺中，通过过孔刻蚀工艺完成导电薄膜相连，采用的刻蚀方法为干法刻蚀或湿法刻蚀。干法刻蚀能够实现很高的分辨率，形成细小线条；湿法刻蚀工艺简单，刻蚀选择比高。两种刻蚀方法相互结合，广泛应用于TFT阵列制造中。
目前，TFT制造工艺中，对于ILD孔刻蚀工艺，由于干法刻蚀对硅化物与Poly选择比不高，在控制干法刻蚀时，很难保证刻蚀完成后刚好实现ILD层和GI层完整刻蚀，Poly未受到干刻影响，实际的结果往往是Poly被刻蚀一部分，造成Poly表面被破坏或是GI层未完全刻蚀，S/D电极与Poly未相连。Poly表面被破坏会产生大量缺陷态使得S/D电极与Poly的搭接电阻过大而S/D与Poly未相连则直接造成断线不良。所以在很难控制干刻水平的情况下，为避免造成以上两种情况，目前的ILD孔刻蚀工艺采用的方法为完全过刻蚀Poly，工艺流程如图1A-图1C所示。
完全过刻蚀形成S/D电极侧面接触Poly，形成的接触电阻相比于原有工艺得到一定程度的减小。但是，由于分辨率的不断提高，Poly线宽不断缩小，最终导致Poly无法包围ILD刻蚀孔，S/D电极搭接Poly的长度由以前的一周变成一部分，面积不再是完整的表面积，如图2A所示：
图2A中原有产品中ILD孔位于Poly内侧，四周的Poly与S/D接触形成搭接电阻，但对于高PPI TFT，Poly尺寸减小，无法使ILD孔四周的Poly相连，如图2B中由于ILD孔左右两侧的Poly发生断裂，即便ILD孔上方位置有Poly存在，实际上S/D电极与Poly的有效搭接面积仅为ILD孔下方部分位置（图中红圈位置），接触面积大幅减小，因此S/D电极与Poly接触电阻进一步加大，严重影响TFT电学性能。
发明内容
本发明涉及半导体加工制造领域，公开了一种源漏电极过孔刻蚀工艺改善方案，包括：通过在Poly表面ILD孔位置正下方首先形成Mo金属图案，实现先干刻ILD层、GI层非金属薄膜，再湿刻去除Poly表面的Mo金属层。由于湿刻方法具有高选择比的优点，Poly表面未收到原有工艺中干刻所造成的破坏，同时ILD孔径略小于Mo技术图案，S/D电极在Poly表面层接触面积扩展，在此基础上形成的S/D电极与Poly接触电阻能够明显减小。
为达到上述目的，本发明提供以下技术方案：一种源漏电极过孔刻蚀工艺改善方案，包括：
在Poly表面镀一层薄金属层，在固定位置形成金属层图案；
在此基础上完成GI层、Gate电极、ILD层的淀积；
采用二次刻蚀的方法完成ILD孔刻蚀，Sputter形成S/D电极。
优选地，所述金属层图案，其固定位置为ILD刻蚀孔位置，略大于刻蚀孔范围，形成金属薄层图案处理方法具体包括：
进行曝光显影、以及干法刻蚀形成固定图案。
优选地，所述二次刻蚀为采用先干刻后湿刻的方法，通过干法刻蚀完成ILD层和GI层刻蚀，通过湿法刻蚀完成金属薄层的刻蚀，最终形成ILD孔。
优选地，Sputter形成的金属电极与Poly表面接触面积为金属薄层图案大小，大于刻蚀孔大小。
优选地，所述金属层图案略大于ILD刻蚀孔范围指RMo-RILD:<0.5μm。
优选地，所述源漏电极过孔刻蚀工艺改善方案形成于基板生产制造中。
本发明采用薄层金属的导入，实现干法刻蚀和湿法刻蚀良好的分离，降低了工艺生产的要求，同时干法刻蚀与湿法刻蚀的结合使用，保证了Poly表面不会受到明显破坏，极大地降低了S/D电极与Poly表面的接触电阻；同时，相比于原有工艺中S/D电极侧面接触Poly，本发明中S/D表面接触扩大了接触面积，另外，由于金属薄层略大于ILD孔的原因，S/D电极与Poly表面接触面积大于单纯ILD刻蚀孔后直接 S/D电极与Poly的接触面积，同样减小了接触电阻，提高了TFT的电学性能。附图说明
图1A-图1C为现有工艺中采用过刻蚀方法实现ILD过孔刻蚀剖面示意图。
图2A-图2B为现有工艺中高分辨率TFT过刻蚀方法形成ILD孔俯视图。
图3A-图3D为本发明一种源漏电极过孔刻蚀工艺的流程图。
图4为采用本发明工艺完成的源漏电极示意图。
图中：
1.Poly层；2、GI层；3、金属图案；4、ILD层；5、Gate层、6、ILD刻蚀孔；7、S/D电极；8、Buffer。具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图3A-图3D所示，本发明一种源漏电极过孔刻蚀工艺，该工艺为：
在Poly表面镀一层薄金属层，在固定位置形成金属层图案；
在此基础上完成GI层、Gate电极、ILD层的淀积；
采用二次刻蚀的方法完成ILD孔刻蚀，Sputter形成S/D电极，具体步骤为：
S301：在Poly层表面形成金属薄层，所述金属薄层在位于ILD刻蚀孔位置刻蚀成固定金属图案，
S302：依次淀积GI层、Gate电极和ILD层；
S303：采用干法刻蚀ILD层与GI层，采用湿刻工艺对金属图案进行刻蚀，最终形成ILD孔；
S304：通过Sputter工艺完成S/D电极，形成完整TFT结构。
所述S301中的所述金属薄层的厚度为50～100nm。
所述S303中通过湿刻形成刻蚀孔径RMo大于采用干法刻蚀ILD层与GI层的孔径RILD。
所述孔径RMo-孔径RILD<0.5μm。
所述S303中的干法刻蚀的工艺为：采用O2、CF4、Ar、H2混合气体刻蚀，O2：0～600mL/min，CF4：250～500mL/min，Ar：1600～2000mL/min，H2:120～180mL/min，源极射频功率为13000～18000W,偏置射频功率为1500～3000W，刻蚀腔体压强小于15Pa；设备下部电极的温度为45-55℃，反应腔壁的温度为55-65℃和顶部的温度为65-75℃。
所述S303中的湿法刻蚀的工艺为：温度控制在40～50℃，采用HNO3、CH3COOH、H3PO4混合刻蚀液，经E-UV照射，完成金属薄层刻蚀。
所述金属层图案处理方法为：
通过曝光显影、以及干法刻蚀形成固定图案。
一种半导基板生产中采用上述的过孔刻蚀工艺制备源漏电极。
实施例：
采用图3A-图3D所示工艺流程，通过特殊Mo金属薄层结构和二次刻蚀工艺实现S/D电极与Poly低接触电阻目的。
S301：在Poly层表面形成金属薄层，并刻蚀成固定图案，金属图案位于ILD刻蚀孔位置，稍稍大于将要形成的刻蚀孔（RMo-RILD:<0.5μm）；
S302：干法刻蚀ILD层与GI层，由于干刻对GI层硅化物和金属薄层选择比较高，干刻完成后可以较好留下金属薄层；
S303：对金属薄层进行湿刻工艺，同样由于湿刻对金属薄层和Poly选择比较高，金属薄层被完整刻蚀，Poly表面并未收到严重破坏；
S304：sputter工艺完成S/D电极，形成完整TFT结构。
在形成ILD刻蚀孔过程中主要工艺条件如下：
干法刻蚀完成120nm GI层刻蚀和500nm ILD层刻蚀，采用O2、CF4、Ar、H2混合气体刻蚀O2：0～600mL/min，CF4：250～500mL/min，Ar：1600～2000mL/min，H2:120～180mL/min），源极射频功率为13000～18000W,偏置射频功率为1500～3000W，刻蚀腔体压强小于15Pa，设备下部电极、反应腔壁和顶部的温度分别控制在50/60/70℃左右；湿法刻蚀温度控制在40～50℃，采用HNO3、CH3COOH、H3PO4混合刻蚀液，经E-UV照射，完成金属薄层刻蚀。
本发明采用在Poly表明形成金属薄层的方法，实现干刻与湿刻的良好分离，工艺要求较低。由于湿刻工艺取代原有干刻工艺对Poly表面刻蚀，Poly并未受到严重破坏，同时，S/D电极与Poly表面接触面积明显增大，最终形成的S/D电极与Poly表面接触电阻大幅下降。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种源漏电极过孔刻蚀工艺，该工艺为：
在多晶硅层表面镀一层薄金属层，在固定位置形成金属层图案；
在此基础上完成栅绝缘层、栅电极、层间介质层的淀积 ；
采用二次刻蚀的方法完成层间介质孔刻蚀，溅射沉积形成源/漏电极，其特征在于，具体步骤为：
S301：在多晶硅层表面形成金属薄层，所述金属薄层在位于层间介质刻蚀孔位置刻蚀成固定金属图案；
S302：依次淀积栅绝缘层、栅电极和层间介质层；
S303：采用干法刻蚀层间介质层与栅绝缘层，采用湿刻工艺对金属图案进行刻蚀，最终形成层间介质孔；所述干法刻蚀的工艺为：采用O2、CF4、Ar、H2混合气体刻蚀，O2：0～600mL/min，CF4：250～500mL/min，Ar：1600～2000mL/min，H2:120～180mL/min，源极射频功率为13000～18000W,偏置射频功率为1500～3000W，刻蚀腔体压强小于15Pa；设备下部电极的温度为45-55℃，反应腔壁的温度为55-65℃，设备顶部的温度为65-75℃；
S304：通过溅射沉积工艺完成源/漏电极，形成完整TFT结构。
2.根据权利要求1所述的工艺，其特征在于，所述S301中的所述金属薄层的厚度为50～100nm。
3.根据权利要求1所述的工艺，其特征在于，所述S303中通过湿刻形成刻蚀孔径RMo大于采用干法刻蚀层间介质层与栅绝缘层的孔径RILD。
4.根据权利要求3所述的工艺，其特征在于，所述孔径RMo-孔径RILD<0.5μm。
5.根据权利要求1所述的工艺，其特征在于，所述S303中的湿法刻蚀的工艺为：温度控制在40～50℃，采用HNO3、CH3COOH、H3PO4混合刻蚀液，经E-UV照射，完成金属薄层刻蚀。
6.据权利要求1所述的工艺，其特征在于，所述金属层图案处理方法为：
通过曝光显影以及干法刻蚀形成固定图案。
7.一种半导基板生产中采用如权利要求1-6任一项所述的过孔刻蚀工艺制备源漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710179475.5A CN107134412B (zh) | 2017-03-23 | 2017-03-23 | 一种源漏电极过孔刻蚀工艺及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710179475.5A CN107134412B (zh) | 2017-03-23 | 2017-03-23 | 一种源漏电极过孔刻蚀工艺及应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107134412A CN107134412A (zh) | 2017-09-05 |
| CN107134412B true CN107134412B (zh) | 2019-08-16 |
Family
ID=59721741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710179475.5A Expired - Fee Related CN107134412B (zh) | 2017-03-23 | 2017-03-23 | 一种源漏电极过孔刻蚀工艺及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107134412B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725511A (zh) * | 2004-05-24 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| CN101241937A (zh) * | 2007-02-08 | 2008-08-13 | 三菱电机株式会社 | 薄膜晶体管装置、其制造方法以及显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762106B (zh) * | 2014-12-18 | 2021-02-19 | 联华电子股份有限公司 | 半导体装置及其制作工艺 |
-
2017
- 2017-03-23 CN CN201710179475.5A patent/CN107134412B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725511A (zh) * | 2004-05-24 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| CN101241937A (zh) * | 2007-02-08 | 2008-08-13 | 三菱电机株式会社 | 薄膜晶体管装置、其制造方法以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107134412A (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6089374B2 (ja) | 半導体装置の作製方法 | |
| WO2018120569A1 (zh) | 一种导线制程阵列蚀刻方法 | |
| JPS58182833A (ja) | 集積回路の平面化方法 | |
| CN106847830B (zh) | 阵列基板及其制作方法、显示面板 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN103730349A (zh) | 一种形成接触孔的方法 | |
| WO2014000361A1 (zh) | 一种阵列基板过孔的制作方法及阵列基板制作工艺 | |
| KR20040005314A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| US11424337B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN107393932A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| CN101419916B (zh) | 薄膜晶体管的制造方法 | |
| CN107134412B (zh) | 一种源漏电极过孔刻蚀工艺及应用 | |
| CN104241088B (zh) | 条形结构的形成方法 | |
| CN104465511B (zh) | 阵列基板、显示装置以及阵列基板的制造方法 | |
| CN105977206B (zh) | 一种阵列基板的制造方法及阵列基板 | |
| CN109659325B (zh) | 顶栅型薄膜晶体管基板及其制作方法 | |
| CN110211874B (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| JP2007019393A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN106229296A (zh) | 阵列基板中金属层的形成方法以及tft阵列基板 | |
| CN111446263A (zh) | 阵列基板及其制作方法 | |
| CN106252359B (zh) | 阵列基板及液晶显示面板 | |
| JP4324259B2 (ja) | 液晶表示装置の製造方法 | |
| CN109887883A (zh) | 一种阵列基板及其制造方法 | |
| CN106527004A (zh) | 阵列基板、液晶显示面板及阵列基板制造方法 | |
| CN109638034A (zh) | 显示面板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190816 Termination date: 20200323 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |