CN103730349A - 一种形成接触孔的方法 - Google Patents
一种形成接触孔的方法 Download PDFInfo
- Publication number
- CN103730349A CN103730349A CN201210382820.2A CN201210382820A CN103730349A CN 103730349 A CN103730349 A CN 103730349A CN 201210382820 A CN201210382820 A CN 201210382820A CN 103730349 A CN103730349 A CN 103730349A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- etching
- layer
- barrier layer
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000005530 etching Methods 0.000 claims abstract description 204
- 239000010410 layer Substances 0.000 claims abstract description 203
- 230000004888 barrier function Effects 0.000 claims abstract description 76
- 239000011229 interlayer Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 39
- 239000007789 gas Substances 0.000 claims description 32
- 238000000059 patterning Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 229920000642 polymer Polymers 0.000 description 18
- 230000001590 oxidative effect Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910005883 NiSi Inorganic materials 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种形成接触孔的方法，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，所述半导体衬底上依次形成有接触孔刻蚀阻挡层、层间介电层、图案化的掩膜层；步骤S102：以所述图案化的掩膜层为掩膜蚀刻所述层间介电层，以形成层间介电层的开口；步骤S103：对所述接触孔刻蚀阻挡层进行第一刻蚀处理，去除掉要形成接触孔的位置的部分接触孔刻蚀阻挡层；步骤S104：对所述接触孔刻蚀阻挡层进行第二刻蚀处理，去除掉要形成接触孔的位置的剩余部分的接触孔刻蚀阻挡层，以形成接触孔刻蚀阻挡层的开口；其中，所述第二刻蚀处理的刻蚀选择比高于所述第一刻蚀处理的刻蚀选择比。所述方法提高了接触孔的刻蚀速率和产品良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种形成接触孔的方法。
背景技术
在半导体技术领域中，半导体集成电路的制造是极其复杂的过程，目的在于将特定电路所需的电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须通过适当的内连导线来进行电连接，才能发挥所期望的功能。
由于集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量的不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。比如，现有的MOS晶体管工艺中，需要在源区、漏区以及多晶硅栅极上形成接触孔。为改善导通性能，现有技术中一般在源区、漏区以及多晶硅栅极的表面形成金属硅化物，刻蚀接触孔时，应避免对金属硅化物以及半导体衬底等造成影响。
现有技术中常用的形成接触孔的方法，一般包括如下步骤：
步骤1、如图1A所示，提供半导体衬底100，所述半导体衬底100上依次形成有接触孔刻蚀阻挡层（CESL）101、层间介电层（ILD）102、APF（advanced pattern film，先进图形化膜）103和底部抗反射层（BARC）104。
其中，所述接触孔刻蚀阻挡层一般为氮化物（即氮化硅），层间介电层一般为氧化物（即氧化硅）；所述APF（advanced pattern film）一般为无定形炭薄膜，底部抗反射层（BARC）可以为氮氧化物等。
本领域的技术人员可以理解，除了上述各层外，所述半导体衬底上通常已经形成了其他器件，比如源极（源区）、漏极（漏区）、栅极，以及金属硅化（如NiSi），STI、锗硅层等。
步骤2、刻蚀所述底部抗反射层104，以在所述底部抗反射层上对应要形成的接触孔的位置形成底部抗反射层的开口1041，形成的图形如图1B所示。
步骤2具体包括：在所述底部抗反射层上形成一层图形化的光刻胶，利用该光刻胶对所述底部抗反射层进行刻蚀，以在所述底部抗反射层上对应要形成的接触孔的位置形成底部抗反射层的开口1041。
步骤3、对所述APF进行刻蚀，以形成图形化的APF。
具体地，利用所述图形化的光刻胶，对所述APF进行刻蚀，以形成图形化的APF，该图形化的APF在对应要形成接触孔的位置形成有APF的开口1031，形成的图形如图1C所示。然后，去除所述图形化的光刻胶。其中，所述图形化的APF用于后续刻蚀ILD的掩膜。
步骤4、利用所述图形化的APF为掩膜，对所述层间介电层进行刻蚀（一般采用高速率刻蚀），形成层间介电层的开口的第一部分10211，如图1D所示。
其中，在高速率刻蚀（也称主刻蚀）时，不需要考虑氧化物（氧化硅）/氮化物（氮化硅）刻蚀选择比，而应使用可以对ILD（为氧化物）进行高速率刻蚀的刻蚀条件。
步骤5、利用所述图形化的APF为掩膜，对所述层间介电层进行过刻处理，刻蚀出层间介电层的开口的第二部分10212。其中，层间介电层的开口的第一部分10211和第二部分10212共同构成层间介电层的开口1021。形成的图形，如图1E所示。
其中，在过刻处理时，需要采用高的氧化物（氧化硅）/氮化物（氮化硅）刻蚀选择比。
经过步骤4和5，在层间介电层上要形成接触孔的位置形成了层间介电层的开口1021。层间介电层的开口1021为接触孔位于ILD层的部分。
步骤6、灰化去除所述图形化的APF。
由于底部抗反射层104位于APF的上方，因此，在该步骤中，会同时去除底部抗反射层104，形成的图形如图1F所示。
步骤7、采用高的氮化硅/氧化硅刻蚀选择比刻蚀所述接触孔刻蚀阻挡层，对所述接触孔刻蚀阻挡层进行线性去除（liner removal），形成接触孔刻蚀阻挡层的开口1011，如图1G所示。
其中，接触孔刻蚀阻挡层的开口1011为接触孔位于CESL的部分；所述接触孔刻蚀阻挡层的开口1011和所述层间介电层的开口1021共同构成了接触孔。通常情况下，由于采用了高的氮化硅/氧化硅刻蚀选择比，刻蚀速率会相对较慢，如果刻蚀不充分（比如刻蚀时间太短），很可能造成接触孔内部的CESL残留1012，如图1G所示。如果残留严重，会导致严重的接触不良甚至开路问题。
在实际工艺中，每一步刻蚀之后，尤其当刻蚀层间介电层和接触孔刻蚀阻挡层时，在相应的刻蚀区域会产生聚合物（图中未示出）；当采用高速率刻蚀时，产生聚合物的问题更严重。这些聚合物会对后续工艺造成影响，如造成接触不良甚至开路现象。一般的，在完成步骤5之后，会有大量的聚合物（图中未示出）堆积在层间介电层的开口1021的底部的接触孔刻蚀阻挡层上表面，非常容易造成器件的接触电阻过大。而且，随着器件尺寸越来越小，接触孔的尺寸越来越小，聚合物的堆积造成的接触电阻过大问题越严重，甚至可能造成器件在接触孔位置处发生开路（open）。
当半导体制造工艺发展到45nm节点及以下，现有技术中的上述形成接触孔的方法，遭遇了非常大的挑战。这些挑战主要体现在以下方面：首先，在刻蚀CESL（一般为氮化硅材料）的步骤中，刻蚀选择比的控制问题变得十分严峻。在CESL的刻蚀工艺中，如果像上述现有技术一样，使用高的氮化物/氧化物刻蚀选择比进行CESL的线性去除，需要的工艺时间会很长，导致生产效率低下；并且，如果刻蚀不充分（比如时间不是足够长），很可能造成CESL残留（如图1G中1012所示）。而如果对CESL过刻比较严重，则可能造成对STI（一般为氧化物材料）、金属硅化物（NiSi）等的刻蚀，如果STI、金属硅化物（NiSi）等被严重刻蚀，将造成产品良率下降。比如，如果对半导体衬底上的STI刻蚀比较严重，将会导致漏电流问题。另一方面，随着工艺节点发展到45nm节点及以下，前述的聚合物堆积造成的问题越来越严重，不仅导致的接触电阻过大问题越来越严重，而且尤其当CESL有残留时，CESL残留和堆积的聚合物，很容易造成接触孔尤其是共享接触孔（share contact，一般指栅极与源极或漏极共用的接触孔）的开路不良。上述问题，对形成接触孔的工艺过程中的工艺边际余量，提出了更大的挑战。
因此，有必要提出一种新的形成接触孔的方法，以在保证产品良率的同时，提高产品产量。
发明内容
针对现有技术的不足，本发明提供一种形成接触孔的方法，包括：
步骤S101：提供半导体衬底，所述半导体衬底上依次形成有接触孔刻蚀阻挡层、层间介电层、图案化的掩膜层；
步骤S102：以所述图案化的掩膜层为掩膜蚀刻所述层间介电层，以形成层间介电层的开口;
步骤S103：对所述接触孔刻蚀阻挡层进行第一刻蚀处理，去除掉要形成接触孔的位置的部分接触孔刻蚀阻挡层；
步骤S104：对所述接触孔刻蚀阻挡层进行第二刻蚀处理，去除掉要形成接触孔的位置的剩余部分的接触孔刻蚀阻挡层，以形成接触孔刻蚀阻挡层的开口，所述接触孔刻蚀阻挡层的开口与所述层间介电层的开口共同构成了所述接触孔；其中，所述第二刻蚀处理的刻蚀选择比高于所述第一刻蚀处理的刻蚀选择比。
进一步的，所述步骤S103中，采用的刻蚀选择比为：所述接触孔刻蚀阻挡层与其下方的膜层的刻蚀选择比在0.33-3之间。
其中，所述所述接触孔刻蚀阻挡层为氮化硅。
进一步的，所述步骤S104中采用的刻蚀选择比为：接触孔刻蚀阻挡层与其下方的膜层的刻蚀选择比在15-25之间。
优选的，在所述步骤S103中去除掉的要形成接触孔的位置的接触孔刻蚀阻挡层的厚度远大于在所述步骤S104中去除掉的要形成接触孔的位置的接触孔刻蚀阻挡层的厚度。
其中，在所述步骤S103和步骤S104中，所采用的刻蚀方法均为干法刻蚀。
优选的，在上述各方案中，在所述步骤S103和步骤S104之间，和/或，在所述步骤S104之后，还包括，采用气体对所述半导体衬底进行处理的步骤。
进一步的，所述采用气体对所述半导体衬底进行处理的步骤中，所采用的气体为氧气、氮气、氢气、氩气、氯气、氦气中的一种或其中任意两种以上的组合。优选的，所采用的气体为氧气。
其中，所述采用气体对所述半导体衬底进行处理的步骤为，利用低压气体冲洗所述半导体衬底，其中，所述气体的压力为10-20mT。
进一步的，在上述各方案中，所述步骤S102包括：
步骤S1021、以所述图案化的掩膜层为掩膜，对所述层间介电层进行主刻蚀，刻蚀掉要形成接触孔的位置的部分层间介电层；
步骤S1022、以所述图案化的掩膜层为掩膜，对所述层间介电层继续进行过刻蚀，刻蚀掉要形成接触孔的位置的剩余部分的层间介电层，以形成层间介电层的开口。
优选的，在所述步骤S1022中，所采用的刻蚀选择比为：所述层间介电层与所述接触孔刻蚀阻挡层的刻蚀选择比在20-50之间。
进一步的，所述层间介电层为氧化硅，所述接触孔刻蚀阻挡层为氮化硅。
优选的，在所述步骤S1021中去除掉的要形成接触孔的位置的层间介电层的厚度远大于在所述步骤S1022中去除掉的要形成接触孔的位置的层间介电层的厚度。
其中，在上述方案中，所述图案化的掩膜层包括：图案化的APF、图案化的底部抗反射层和图案化的光刻胶。
进一步的，形成所述图案化的掩膜层的方法包括：
依次形成APF、底部抗反射层和光刻胶层；
对所述光刻胶进行曝光、显影，以形成图案化的光刻胶；
以所述图案化的光刻胶为掩膜，刻蚀所述底部抗反射层，以在对应要形成接触孔的位置处形成底部抗反射层的开口；
对所述APF进行刻蚀，以在对应要形成接触孔的位置处形成APF的开口。
进一步的，在所述步骤S102和所述步骤S103之间，还包括去除所述APF以及位于其上的所述底部抗反射层的步骤。
进一步的，所述去除所述APF以及位于其上的底部抗反射层的步骤，所采用的方法为灰化工艺。
本发明通过对在形成接触孔时，对去除接触孔刻蚀阻挡层的工艺进行改进，将原本以同一刻蚀工艺完成的刻蚀过程，改进为分成两次采用不同的刻蚀条件来完成整个刻蚀过程，即采用低氮化硅/氧化硅刻蚀选择比和高氮化硅/氧化硅刻蚀选择比分两次刻蚀，提高了刻蚀速率和产品良率。并且，通过在两次刻蚀的中间增加用气体处理半导体衬底的工艺（即用气体冲洗接触孔刻蚀阻挡层表面），去除接触孔内的聚合物，进一步提高了产品的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1G为本发明实施例的形成接触孔的方法的各步骤完成后形成的结构的示意图；
图2A-图2I为本发明实施例的形成接触孔的方法的各步骤完成后形成的结构的示意图；
图3为本发明实施例提出的一种形成接触孔的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成接触孔的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-2I和图3来描述本发明提出的形成接触孔的方法一个示例性方法的详细步骤。图2A-图2I为本发明实施例的形成接触孔的方法的各步骤完成后形成的结构的示意图；图3为本发明实施例提出的一种形成接触孔的方法的流程图。
本发明实施例的形成接触孔的方法，包括如下步骤：
步骤201、如图1A所示，提供半导体衬底200，所述半导体衬底200上依次形成有接触孔刻蚀阻挡层（CESL）201、层间介电层（ILD）202、APF（advanced pattern film，先进图形化膜）203和底部抗反射层（BARC）204。
其中，所述接触孔刻蚀阻挡层一般为氮化物（即氮化硅），层间介电层一般为氧化物（即氧化硅）；所述APF（advanced pattern film）为在图形化时可以起到类似掩膜作用的一种薄膜，一般应用在双图形技术（double patterning）中，一般可采用无定形炭薄膜；底部抗反射层（BARC）可以为氮氧化物等。
本领域的技术人员可以理解，除了上述各层外，所述半导体衬底上通常形成了一些其他器件，比如源极（源区）、漏极（漏区）、栅极，以及金属硅化（如NiSi），STI、锗硅层等。
步骤202、刻蚀所述底部抗反射层204，以在所述底部抗反射层上对应要形成的接触孔的位置形成底部抗反射层的开口2041，形成的图形如图2B所示。
步骤202具体包括：在所述底部抗反射层上形成一层图形化的光刻胶，利用该光刻胶对所述底部抗反射层进行刻蚀，以在所述底部抗反射层上对应要形成的接触孔的位置形成底部抗反射层的开口2041。
步骤203、对所述APF进行刻蚀，以形成图形化的APF。
具体地，利用所述图形化的光刻胶，对所述APF进行刻蚀，以形成图形化的APF，该图形化的APF在对应要形成接触孔的位置形成有APF的开口2031，形成的图形如图2C所示。然后，去除所述图形化的光刻胶。其中，所述图形化的APF用于后续刻蚀ILD的掩膜。
步骤204、利用所述图形化的APF为掩膜，对所述层间介电层进行刻蚀，形成层间介电层的开口的第一部分20211，如图2D所示。即，仅刻蚀掉了要形成接触孔的位置的部分层间介电层。
其中，本步骤为主刻蚀步骤，应该选择高的刻蚀速率进行刻蚀。在高速率刻蚀（也可称为主刻蚀）时，不需要考虑氧化物（氧化硅）/氮化物（氮化硅）刻蚀选择比，而应使用可以对ILD（为氧化物）进行高速率刻蚀的刻蚀条件。
步骤205、利用所述图形化的APF为掩膜，对所述层间介电层进行过刻处理，刻蚀出层间介电层的开口的第二部分20212。其中，层间介电层的开口的第一部分20211和第二部分20212共同构成层间介电层的开口2021。形成的图形，如图2E所示。即，刻蚀掉了要形成接触孔的位置的剩余部分的层间介电层。
其中，在过刻处理时，需要采用高的氧化物（氧化硅）/氮化物（氮化硅）刻蚀选择比。优选地，所述高的氧化硅/氮化硅刻蚀选择比为20-50之间。
经过步骤204和205，在层间介电层上要形成接触孔的位置形成了层间介电层的开口2021。层间介电层的开口2021为接触孔位于ILD层的部分。
优选的，在步骤S204中去除掉的要形成接触孔的位置的层间介电层的厚度应远大于在步骤S205中去除掉的要形成接触孔的位置的层间介电层的厚度。
步骤206、灰化去除所述图形化的APF。
由于底部抗反射层204位于APF203的上方，因此，在该步骤中，会同时去除底部抗反射层204，形成的图形如图2F所示。
在实际工艺中，每一步刻蚀之后，尤其当刻蚀层间介电层和接触孔刻蚀阻挡层时，在相应的刻蚀区域会产生聚合物（图中未示出）；并且，在步骤205中，由于采用了高的氧化硅/氮化硅刻蚀选择比，更容易产生聚合物。这些聚合物，会对后续工艺造成不良影响，比如造成接触不良甚至开路等。
步骤207、对接触孔刻蚀阻挡层进行刻蚀（第一刻蚀处理），去除掉要形成接触孔的位置的部分接触孔刻蚀阻挡层。
优选的，采用低的氮化硅/氧化硅刻蚀选择比对要形成的接触孔对应位置的所述接触孔刻蚀阻挡层进行线性去除（liner removal），去除掉相应位置的一部分接触孔刻蚀阻挡层。即形成接触孔刻蚀阻挡层的开口的第一部分20111，如图2G所示。即，
在本步骤中，也会在相应的刻蚀区域（即接触孔刻蚀阻挡层的开口的第一部分20111的底部）产生聚合物2010，如图2G所示。
在本步骤中，采用低的氮化硅/氧化硅刻蚀选择比，可以获得较快的刻蚀速率。而由于并未完全刻蚀去除要形成接触孔位置处的全部接触孔刻蚀阻挡层（CESL），而是仅仅刻蚀掉一部分CESL，因此，并不会对CESL下方的其他层，比如STI以及金属硅化物（NiSi），造成影响。
优选地，所述低的氮化硅/氧化硅刻蚀选择比为0.33-3之间。
优选地，在本步骤中，刻蚀掉要形成接触孔位置处的绝大部分CESL，仅仅剩余一小部分以保护CESL下方的其他层不被刻蚀即可。
步骤208、采用气体对所述半导体衬底进行处理。其目的在于，去除所述接触孔刻蚀阻挡层的开口的第一部分的底部的聚合物2010。经过该步骤处理之后，半导体衬底的图形如图2H所示。
其中，本步骤208创造性地运用气体对半导体衬底进行处理，具体是指，用气体冲洗（flush）要形成接触孔位置的接触孔刻蚀阻挡层的表面。该方法可以去除接触孔底部（具体地，指接触孔刻蚀阻挡层的开口的第一部分的底部）的聚合物，可以避免聚合物造成的接触不良甚至开路不良。
所述气体处理工艺，为低压气体物理轰击（冲洗）处理，气体压力优选为10-20mT。
其中，所采用的气体可以为氧气、氮气、氢气、氩气、氯气、氦气或者它们的任意组合。优选的，所采用的气体为氧气（即采用O2flush），此时去除聚合物的效果最好。
步骤209、采用高的氮化硅/氧化硅刻蚀选择比对要形成的接触孔对应位置的所述接触孔刻蚀阻挡层继续进行线性去除（liner removal）处理（第二刻蚀处理），去除掉相应位置的剩余的接触孔刻蚀阻挡层，以完成接触孔的制作。
在步骤209中，通过去除掉相应位置的剩余的接触孔刻蚀阻挡层，形成了接触孔刻蚀阻挡层的开口的第二部分20112，其中接触孔刻蚀阻挡层的开口的第一部分20111和第二部分20112，共同构成了接触孔刻蚀阻挡层的开口2011，如图2I所示。而接触孔刻蚀阻挡层的开口2011与层间介电层的开口2021，共同构成了接触孔。
优选地，所述刻蚀方法为干法刻蚀。进一步优选地，所述高的氮化硅/氧化硅刻蚀选择比为15-25之间。
其中，在步骤209中，选择高的氮化硅/氧化硅刻蚀选择比，可以防止刻蚀过程中对接触孔刻蚀阻挡层的下方各层（比如金属硅化物或者硅等）造成影响，可以避免器件不良。实验表明，本发明实施例的工艺方法，一般不会对半导体衬底造成影响，硅（半导体衬底的材料）的损失可以控制在零损耗左右；而对源区、漏区、栅极上方的金属硅化物（一般为NiSi）的过刻也可以得到很好的控制，可以将金属硅化物的损失控制在
以内。
在步骤209之后，还可进行步骤210，采用气体对所述半导体衬底进行处理。步骤210的工艺方法、条件等与步骤208相同，此处不再赘述。
至此，完成了本发明实施例的形成接触孔的方法的介绍。在本发明实施例中，步骤208可以省略，尤其在工艺节点比较大以及可以很好控制刻蚀品质的情况下。
本发明实施例的最大创新点在于，对现有技术中的刻蚀接触孔刻蚀阻挡层的工艺方法进行了改进，将原本以同一刻蚀工艺完成的刻蚀过程，改进为分成两次采用不同的刻蚀条件来完成整个刻蚀过程，即由传统的采用高氮化硅/氧化硅刻蚀选择比进行一次线性去除，改进为采用低氮化硅/氧化硅刻蚀选择比与高氮化硅/氧化硅刻蚀选择比分两次进行线性刻蚀，在提高刻蚀速率的同时，提高了产品良率。更进一步的，本发明实施例在采用低氮化硅/氧化硅刻蚀选择比进行刻蚀与采用高氮化硅/氧化硅刻蚀选择比进行线性刻蚀这两次刻蚀的工艺步骤之间，增加了用气体处理半导体衬底的工艺步骤，可以去除之前刻蚀过程中产生的聚合物，进一步提高了产品良率。
本发明实施例的形成接触孔的方法，通过对形成接触孔时的接触孔刻蚀阻挡层去除工艺进行改进，采用低氮化硅/氧化硅刻蚀选择比和高氮化硅/氧化硅刻蚀选择比分两次刻蚀的方式，提高了刻蚀速率和产品良率。并且，更进一步的，通过在两次刻蚀的中间增加用气体处理半导体衬底的工艺（即用气体冲洗接触孔刻蚀阻挡层表面），去除了接触孔内的聚合物，进一步提高了产品的良率。
参照图3，其中示出了本发明提出的形成接触孔的方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。该方法具体包括：
步骤S101：提供半导体衬底，所述半导体衬底上依次形成有接触孔刻蚀阻挡层、层间介电层、图案化的掩膜层；
步骤S102：以所述图案化的掩膜层为掩膜蚀刻所述层间介电层，以形成层间介电层的开口；
步骤S103：对所述接触孔刻蚀阻挡层进行第一刻蚀处理，去除掉要形成接触孔的位置的部分接触孔刻蚀阻挡层；
步骤S104：对所述接触孔刻蚀阻挡层进行第二刻蚀处理，去除掉要形成接触孔的位置的剩余部分的接触孔刻蚀阻挡层，以形成接触孔刻蚀阻挡层的开口，所述接触孔刻蚀阻挡层的开口与所述层间介电层的开口共同构成了所述接触孔；其中，所述第二刻蚀处理的刻蚀选择比高于所述第一刻蚀处理的刻蚀选择比。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (18)
1.一种形成接触孔的方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，所述半导体衬底上依次形成有接触孔刻蚀阻挡层、层间介电层、图案化的掩膜层；
步骤S102：以所述图案化的掩膜层为掩膜蚀刻所述层间介电层，以形成层间介电层的开口；
步骤S103：对所述接触孔刻蚀阻挡层进行第一刻蚀处理，去除掉要形成接触孔的位置的部分接触孔刻蚀阻挡层；
步骤S104：对所述接触孔刻蚀阻挡层进行第二刻蚀处理，去除掉要形成接触孔的位置的剩余部分的接触孔刻蚀阻挡层，以形成接触孔刻蚀阻挡层的开口，所述接触孔刻蚀阻挡层的开口与所述层间介电层的开口共同构成了所述接触孔；其中，所述第二刻蚀处理的刻蚀选择比高于所述第一刻蚀处理的刻蚀选择比。
2.如权利要求1所述的形成接触孔的方法，其特征在于，所述步骤S103中，采用的刻蚀选择比为：所述接触孔刻蚀阻挡层与其下方的膜层的刻蚀选择比在0.33-3之间。
3.如权利要求1所述的形成接触孔的方法，其特征在于，所述接触孔刻蚀阻挡层为氮化硅。
4.如权利要求1所述的形成接触孔的方法，其特征在于，所述步骤S104中采用的刻蚀选择比为：所述接触孔刻蚀阻挡层与其下方的膜层的刻蚀选择比在15-25之间。
5.如权利要求1所述的形成接触孔的方法，其特征在于，在所述步骤S103中去除掉的要形成接触孔的位置的接触孔刻蚀阻挡层的厚度远大于在所述步骤S104中去除掉的要形成接触孔的位置的接触孔刻蚀阻挡层的厚度。
6.如权利要求1所述的形成接触孔的方法，其特征在于，在所述步骤S103和步骤S104中，所采用的刻蚀方法均为干法刻蚀。
7.如权利要求1至6任一项所述的形成接触孔的方法，其特征在于，在所述步骤S103和步骤S104之间，和/或，在所述步骤S104之后，还包括，采用气体对所述半导体衬底进行处理的步骤。
8.如权利要求7所述的形成接触孔的方法，其特征在于，所述采用气体对所述半导体衬底进行处理的步骤中，所采用的气体为氧气、氮气、氢气、氩气、氯气、氦气中的一种或其中任意两种以上的组合。
9.如权利要求7所述的形成接触孔的方法，其特征在于，所述采用气体对所述半导体衬底进行处理的步骤中，所采用的气体为氧气。
10.如权利要求7所述的形成接触孔的方法，其特征在于，所述采用气体对所述半导体衬底进行处理的步骤为，利用低压气体冲洗所述半导体衬底，其中，所述气体的压力为10-20mT。
11.如权利要求1至6任一项所述的形成接触孔的方法，其特征在于，所述步骤S102包括：
步骤S1021：以所述图案化的掩膜层为掩膜，对所述层间介电层进行主刻蚀，刻蚀掉要形成接触孔的位置的部分层间介电层；
步骤S1022：以所述图案化的掩膜层为掩膜，对所述层间介电层继续进行过刻蚀，刻蚀掉要形成接触孔的位置的剩余部分的层间介电层，以形成层间介电层的开口。
12.如权利要求11所述的形成接触孔的方法，其特征在于，在所述步骤S1022中，所采用的刻蚀选择比为：所述层间介电层与所述接触孔刻蚀阻挡层的刻蚀选择比在20-50之间。
13.如权利要求12所述的形成接触孔的方法，其特征在于，所述层间介电层为氧化硅，所述接触孔刻蚀阻挡层为氮化硅。
14.如权利要求11所述的形成接触孔的方法，其特征在于，在所述步骤S1021中去除掉的要形成接触孔的位置的层间介电层的厚度远大于在所述步骤S1022中去除掉的要形成接触孔的位置的层间介电层的厚度。
15.如权利要求1所述的形成接触孔的方法，其特征在于，所述图案化的掩膜层包括：图案化的APF、图案化的底部抗反射层和图案化的光刻胶。
16.如权利要求15所述的形成接触孔的方法，其特征在于，形成所述图案化的掩膜层的方法包括：
依次形成APF、底部抗反射层和光刻胶层；
对所述光刻胶进行曝光、显影，以形成图案化的光刻胶；
以所述图案化的光刻胶为掩膜，刻蚀所述底部抗反射层，以在对应要形成接触孔的位置处形成底部抗反射层的开口；
对所述APF进行刻蚀，以在对应要形成接触孔的位置处形成APF的开口。
17.如权利要求16所述的形成接触孔的方法，其特征在于，在所述步骤S102和所述步骤S103之间，还包括去除所述APF以及位于其上的所述底部抗反射层的步骤。
18.如权利要求17所述的形成接触孔的方法，其特征在于，所述去除所述APF以及位于其上的底部抗反射层的步骤，所采用的方法为灰化工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382820.2A CN103730349B (zh) | 2012-10-10 | 2012-10-10 | 一种形成接触孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382820.2A CN103730349B (zh) | 2012-10-10 | 2012-10-10 | 一种形成接触孔的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103730349A true CN103730349A (zh) | 2014-04-16 |
| CN103730349B CN103730349B (zh) | 2016-08-03 |
Family
ID=50454372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210382820.2A Active CN103730349B (zh) | 2012-10-10 | 2012-10-10 | 一种形成接触孔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730349B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701242A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的刻蚀方法 |
| CN105514023A (zh) * | 2014-09-22 | 2016-04-20 | 上海和辉光电有限公司 | 一种接触孔界面处理方法 |
| CN109300785A (zh) * | 2018-09-17 | 2019-02-01 | 武汉新芯集成电路制造有限公司 | 一种改善关键尺寸均匀性的方法 |
| CN109860041A (zh) * | 2018-12-28 | 2019-06-07 | 芯创智（北京）微电子有限公司 | 一种集成电路精密图形制备方法 |
| CN110121766A (zh) * | 2017-08-24 | 2019-08-13 | 长江存储科技有限责任公司 | 在混合键合半导体器件中形成引线的方法 |
| CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
| CN113629007A (zh) * | 2021-07-28 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 接触孔的制作方法 |
| CN115881628A (zh) * | 2023-03-09 | 2023-03-31 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1304552A (zh) * | 1999-03-15 | 2001-07-18 | 皇家菲利浦电子有限公司 | 减小半导体接触电阻的方法 |
| US20050164459A1 (en) * | 2002-11-29 | 2005-07-28 | Silicon (Malaysia) Sdn Bhd | Soft-landing etching method using doping level control |
| CN101393842A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN101631897A (zh) * | 2007-02-21 | 2010-01-20 | 应用材料股份有限公司 | 用于蚀刻半导体结构的具有脉冲样品偏压的脉冲等离子体系统 |
| CN102403266A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的线接触孔的方法 |
-
2012
- 2012-10-10 CN CN201210382820.2A patent/CN103730349B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1304552A (zh) * | 1999-03-15 | 2001-07-18 | 皇家菲利浦电子有限公司 | 减小半导体接触电阻的方法 |
| US20050164459A1 (en) * | 2002-11-29 | 2005-07-28 | Silicon (Malaysia) Sdn Bhd | Soft-landing etching method using doping level control |
| CN101631897A (zh) * | 2007-02-21 | 2010-01-20 | 应用材料股份有限公司 | 用于蚀刻半导体结构的具有脉冲样品偏压的脉冲等离子体系统 |
| CN101393842A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN102403266A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的线接触孔的方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701242A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的刻蚀方法 |
| CN104701242B (zh) * | 2013-12-05 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的刻蚀方法 |
| CN105514023A (zh) * | 2014-09-22 | 2016-04-20 | 上海和辉光电有限公司 | 一种接触孔界面处理方法 |
| CN105514023B (zh) * | 2014-09-22 | 2018-07-24 | 上海和辉光电有限公司 | 一种接触孔界面处理方法 |
| US11322392B2 (en) | 2017-08-24 | 2022-05-03 | Yangtze Memory Technologies Co., Ltd. | Method for forming lead wires in hybrid-bonded semiconductor devices |
| CN110121766A (zh) * | 2017-08-24 | 2019-08-13 | 长江存储科技有限责任公司 | 在混合键合半导体器件中形成引线的方法 |
| CN110121766B (zh) * | 2017-08-24 | 2020-03-27 | 长江存储科技有限责任公司 | 在混合键合半导体器件中形成引线的方法 |
| US10763158B2 (en) | 2017-08-24 | 2020-09-01 | Yangtze Memory Technologies Co., Ltd. | Method for forming lead wires in hybrid-bonded semiconductor devices |
| US11670543B2 (en) | 2017-08-24 | 2023-06-06 | Yangtze Memory Technologies Co., Ltd. | Method for forming lead wires in hybrid-bonded semiconductor devices |
| US11996322B2 (en) | 2017-08-24 | 2024-05-28 | Yangtze Memory Technologies Co., Ltd. | Method for forming lead wires in hybrid-bonded semiconductor devices |
| CN109300785B (zh) * | 2018-09-17 | 2021-01-12 | 武汉新芯集成电路制造有限公司 | 一种改善关键尺寸均匀性的方法 |
| CN109300785A (zh) * | 2018-09-17 | 2019-02-01 | 武汉新芯集成电路制造有限公司 | 一种改善关键尺寸均匀性的方法 |
| CN109860041A (zh) * | 2018-12-28 | 2019-06-07 | 芯创智（北京）微电子有限公司 | 一种集成电路精密图形制备方法 |
| CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
| CN113517188B (zh) * | 2021-06-29 | 2024-04-26 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
| CN113629007A (zh) * | 2021-07-28 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 接触孔的制作方法 |
| CN115881628A (zh) * | 2023-03-09 | 2023-03-31 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103730349B (zh) | 2016-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730349A (zh) | 一种形成接触孔的方法 | |
| US8158509B2 (en) | Method of manufacturing semiconductor device | |
| CN105810565B (zh) | 形成半导体元件的方法 | |
| US10177038B1 (en) | Prevention of contact bottom void in semiconductor fabrication | |
| KR100953034B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN107230674A (zh) | 用于具有改进的源极漏极外延的半导体器件制造的方法 | |
| US10008409B2 (en) | Method for fabricating a semiconductor device | |
| KR20150042055A (ko) | 반도체 소자의 제조방법 | |
| US9711611B2 (en) | Modified self-aligned contact process and semiconductor device | |
| CN102569144B (zh) | 一种通孔刻蚀方法 | |
| CN112786701A (zh) | 半导体结构的形成方法 | |
| US20200212297A1 (en) | Method to Integrate MRAM Devices to the Interconnects of 30nm and Beyond CMOS Technologies | |
| TWI490980B (zh) | 導電接觸物之製造方法 | |
| JP2005191567A (ja) | 半導体素子のコンタクト形成方法 | |
| TWI636504B (zh) | 半導體元件與隔離結構及其製作方法 | |
| CN104752317B (zh) | 一种半导体器件的制造方法 | |
| KR101092505B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007158258A (ja) | 半導体装置の製造方法 | |
| KR100861312B1 (ko) | 반도체 소자의 제조방법 | |
| JP2010165942A (ja) | 半導体装置及びその製造方法 | |
| KR100844935B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
| KR100945498B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| JP2006049401A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |