CN1304552A - 减小半导体接触电阻的方法 - Google Patents

减小半导体接触电阻的方法 Download PDF

Info

Publication number
CN1304552A
CN1304552A CN00800874A CN00800874A CN1304552A CN 1304552 A CN1304552 A CN 1304552A CN 00800874 A CN00800874 A CN 00800874A CN 00800874 A CN00800874 A CN 00800874A CN 1304552 A CN1304552 A CN 1304552A
Authority
CN
China
Prior art keywords
mentioned
etching
etch
polymer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00800874A
Other languages
English (en)
Inventor
V·库
D·帕克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1304552A publication Critical patent/CN1304552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提出了一种减小半导体(10)中接触电阻的方法。在采用碳氟化合物等离子体对二氧化硅(SiO2)/氮化硅(Si3N4)/硅化物(TiSix)进行高选择性亚四分之一微米接触孔蚀刻时,发现聚合效应非常关键。此过程包括利用一种高蚀刻选择性化学物质,先清除SiO2,然后转向另一种对Si3N4－TiSix具有高选择性的化学物质。为了获得很好的SiO2－Si3N4蚀刻选择性,采用了具有高C/F比例的碳氟化合物等离子体。这导致了活性非饱和聚合物(30)的形成,它们很容易粘着在接触孔的侧壁和底部上。发现来自聚合物(30)的氟会严重消弱Si3N4－TiSix的蚀刻选择性;提出了不同的清除聚合物(30)的方法,以恢复Si3N4－TiSix的蚀刻选择性,这些方法可以应用于氧化物和氮化物的任何高选择性蚀刻。

Description

减小半导体接触电阻的方法
发明领域
本发明一般涉及到制造半导体时接触孔和通路孔的形成，尤其涉及到在形成接触孔和通路孔时减小接触电阻。
发明背景
在制造集成电路时，为了制成晶体管，要将多晶硅栅极沉积在硅衬底上，将源/漏极结注入进硅衬底。在栅极和结上沉积各种层间电介质材料，形成各层金属互连。然后用各种蚀刻步骤制成穿过层间电介质材料的孔，在这些孔中将沉积导电材料，形成集成电路的接触和互连。
蚀刻步骤需要以一种相对底层而言是高度选择性的方式发生；即蚀刻某一层应当相对快速地清除那一层，同时不清除或相对较慢地清除底层。要获得好的蚀刻选择性，通常采用具有高碳/氟(C/F)比例的碳氟化合物等离子体。
遗憾的是，在具有高的C/F比的化学物质中很容易出现聚合反应。它倾向于产生大量的不易清除的聚合物。即使采用离子轰击也不足以清除该聚合物。获得高的蚀刻选择性的权利在于在不同的材料上形成不同的聚合物。
例如，对一层二氧化硅(SiO2)电介质层和一层氮化硅(Si3N4)蚀刻停止层，可以用一种双频驱动的等离子体源进行接触蚀刻过程，因为它可以实现很高的SiO2-Si3N4蚀刻选择性。此等离子体具有一个很高的C/F比例，可以产生活性非饱和聚合物，这些聚合物很容易粘着在接触孔的侧壁和底部上，从而产生很厚的聚合物层。一旦SiO2电介质层从Si3N4停止层上清除掉，并且氧气不再从SiO2蚀刻过程带入局部环境，聚合物就趋向于以一个很高的速率累积起来。
在SiO2蚀刻中，采用CxFy作为蚀刻剂，自由氟负责蚀刻，在与硅反应时形成SiF。CF和CF2是形成碳氟化合物聚合物的前体。在氧化物表面上这个碳氟化合物层沉积会被SiO2蚀刻时分裂过程释放的氧和沉积聚合物中的碳之间的反应所减少。在蚀刻过程中会形成挥发性化合物，如CO,CO2或COF2。在非氧化物表面(或Si3N4表面)上应当形成聚合物层，避免表面受到自由氟的影响。
但是，在Si3N4上留下一层很厚的聚合物层也有一个潜在的缺点，就是会降低Si3N4与硅化物(TiSix)的蚀刻选择性。在多晶硅栅极上形成硅化物，提供与导电接触金属的低接触电阻。来自沉积聚合物的氟很大程度上会降低经过充分处理的晶片上的Si3N4与TiSix蚀刻选择性。这会导致开路或很高的接触电阻。
提高蚀刻选择性和半导体接触蚀刻处理窗口的方法长期以来是人们梦寐以求的，但那些精通本技术的人士一直没有研究出这样的方法。
本发明的公开内容
在高选择性亚四分之一微米接触孔蚀刻期间，碳氟化物等离子体中的聚合效应会产生很厚的聚合物层。已经发现在电介质层清除步骤中形成的这些厚聚合物层会降低各种底层电介质层的蚀刻选择性，从而会增加接触电阻。本发明提供了在电介质蚀刻后、下一个底层的蚀刻步骤前清除聚合物，从而改善蚀刻选择性，减小接触电阻。
在二氧化硅层的高选择性亚四分之一微米接触孔蚀刻期间，高C/F比例的碳氟化物等离子体中的聚合效应会产生很厚的聚合物层。已经发现这些厚聚合物层会降低二氧化硅与氮化物层的蚀刻选择性，可能也会降低氮化物与硅化物的蚀刻选择性，这会导致接触电阻的增加。本发明规定在二氧化硅蚀刻之后、下一个底层的蚀刻步骤之前清除聚合物，从而提高蚀刻选择性，减小接触电阻。
在二氧化硅(SiO2)的高选择性亚四分之一微米接触孔蚀刻期间，高C/F比例的碳氟化物等离子体中的聚合效应会产生很厚的聚合物层。已经发现来自聚合物的氟将严重降低SiO2与Si3N4的蚀刻选择性，也可能降低Si3N4与TiSix的蚀刻选择性，增加接触电阻。本发明规定在SiO2蚀刻之后、下一个底层的蚀刻步骤之前清除聚合物，从而改善蚀刻选择性，减小接触电阻。
当技术进步到亚四分之一微米时，这种聚合效应就显得更重要，因为二氧化硅层的底层更薄了，例如氮化物蚀刻停止层和硅化物层。因此，未来构建一个健壮的处理过程时，在二氧化硅蚀刻之后、下一个底层蚀刻步骤之前去除聚合效应就变得更有用了。
结合附图、阅读完以下详细描述之后，那些精通本技术的人士会清楚本发明的上述以及其他好处。
附图概述
图1(现有技术)是一个接触孔易发生聚合物累积的半导体器件栅极的局部特写片段，其中器件位于一个半导体晶片的中央。
图2(现有技术)是一个接触孔易发生聚合物累积的半导体器件栅极的局部特写片段，其中器件接近半导体晶片的边沿。
图3(现有技术)是一个接触孔易发生聚合物累积的半导体器件扩散接触的局部特写片段，其中器件位于半导体晶片的中央。
图4(现有技术)是一个接触孔易发生聚合物累积的半导体器件扩散接触的局部特写片段，其中器件接近半导体晶片的边沿。
图5是一个接触孔易发生聚合物累积和氟清除的半导体器件栅极的局部特写片段，其中器件位于半导体晶片的中央。
图6是一个接触孔易发生聚合物累积和氟清除的半导体器件栅极的局部特写片段，其中器件接近半导体晶片的边沿。
图7是一个接触孔易发生聚合物累积和氟清除的半导体器件扩散接触的局部特写片段，其中器件位于半导体晶片的中央。
图8是一个接触孔易发生聚合物累积和氟清除的半导体器件扩散接触的局部特写片段，其中器件接近半导体晶片的边沿。
图9是一个接触孔易发生本发明所述的聚合物累积和氟清除的半导体器件栅极的局部特写片段，其中器件位于半导体晶片的中央。
图10是一个接触孔易发生本发明所述的聚合物累积清除和氟清除的半导体器件栅极的局部特写片段，其中器件接近半导体晶片的边沿。
图11是一个接触孔易发生本发明所述的聚合物累积清除和氟清除的半导体器件扩散接触的局部特写片段，其中器件位于半导体晶片的中央。
图12是一个接触孔易发生本发明所述的聚合物累积清除和氟清除的半导体器件扩散接触的局部特写片段，其中器件接近半导体晶片的边沿。
实现本发明的最佳模式
现在参看图1，其中显示了一个半导体晶片(没有显示)一部分的局部特写片段，其中在一个半导体衬底12上有一个半导体器件10，上面制作了一个氧化物栅极14和一个多晶硅栅极16。多晶硅栅极16顶部制作了一个硅化物层20，周围制作了一个侧壁隔离层18。
在硅衬底12、隔离层18和硅化物层20上沉积了一个蚀刻停止层或氮化物层22。在氮化物层22上是一个共形电介质层或氧化物层24，与多晶硅栅极16的形状大致平行。氧化物层24通过HDP(高密度等离子体)源沉积。在氧化物层24上沉积了一个平面层间电介质层或PSG氧化物层26。
在氧化物层26上沉积了一层光刻胶28。在处理过程中，光刻胶28被光刻曝光、显影形成孔32。
在半导体制造过程中，光刻胶须经等离子体蚀刻，等离子体从开孔32导入并蚀刻孔34、36和38。孔38有一个底部40，图中显示这个底部受到轻度的蚀刻，进入了氮化物层22，后面将对此进行解释。那些熟识本行业的人士可以理解，术语“孔”是指从一个互连到晶体管的接触孔，而术语“通路孔”包含不同层次互连之间的孔和连接。在蚀刻孔时，在孔34、36、38的侧壁和孔38的底部40上形成了一个聚合物层30(为简单起见，聚合物层30只显示了最厚的地方)。
在优选的具体化中，硅化物层20是硅化钛(TiSix)，氧化物层24和26是二氧化硅(SiO2)，氮化物层22是氮化硅(Si3N4)。C4F8/CF4/CO/Ar气体混合物等离子体用于二氧化硅蚀刻化学过程，选择性气体混合物CHF3/O2用于Si3N4蚀刻化学过程。当一种导电金属填充接触孔时，如果Si3N4没有蚀刻掉，金属没有与TiSix接触，则接触电阻将会很高。同样，如果TiSix蚀刻掉了，并且金属与栅极16的多晶硅接触了，则接触电阻将会很高。蚀刻掉Si3N4和蚀刻掉TiSix之间的时间称为“处理时间窗口”，对所有的栅极和扩散接触来说是接触电阻很低的时期。一个很长的处理时间窗口(一般以秒来衡量)是提高处理容限所迫切需要的。
现在参看图2，其中显示了半导体晶片一部分的局部特写片段，半导体器件50位于晶片的边沿。半导体器件50包括硅衬底12上制作的一个氧化物栅极44和一个多晶硅栅极46。图2中采用了同样的数字来表示图1中的各层组成。
在半导体制造过程中，光刻胶须经等离子体蚀刻，等离子体从开孔52导入并蚀刻孔54、56和58。孔58有一个底部60，图中显示这个底部比图1中的底部40蚀刻到了氮化物层22内更深的地方，后面将对此进行解释。在蚀刻孔时，在孔54、56、58的侧壁和孔58的底部60将形成聚合物层30。
当用一种导电金属填充接触孔时，如果Si3N4没有蚀刻掉，金属没有与扩散接触62的硅上的TiSix接触，则接触电阻将会很高。同样，如果TiSix蚀刻掉了，金属与扩散接触62的硅接触了，则接触电阻将会很高。
现在参看图3，其中显示了半导体晶片一部分的局部特写片段，半导体器件70位于晶片的中央。半导体器件70在硅衬底12内通过离子注入形成了一个扩散接触62。与图1相同的层用同样的数字来表示。等离子体蚀刻通过开孔72进行，形成孔74、76和78。孔78有一个底部64，它是氮化物层22的表面。
在半导体制造过程中，光刻胶28须经等离子体蚀刻，等离子体从开孔72导入并蚀刻孔74、76和78。孔78有一个底部64，图中显示这个底部一直蚀刻到了氮化物层22，后面将对此进行解释。在蚀刻孔时，在孔74、76、78上和孔78的底部64将形成聚合物层30。
当用一种导电金属填充接触孔时，如果Si3N4没有蚀刻掉，金属没有与扩散接触62的硅上的TiSix接触，则接触电阻将会很高。同样，如果TiSix蚀刻掉了，金属与扩散接触62的硅接触了，则接触电阻将会很高。
现在参看图4，其中显示了半导体晶片一部分的局部特写片段，在晶片的边沿有一个半导体器件80。半导体器件80有一个扩散接触92，是在半导体衬底12中通过离子注入形成的。这里与图1相同的层用相同的数字标识。等离子体通过开孔82蚀刻，蚀刻孔84、86和88。孔88的底部90蚀刻进氮化物层22的深度超过图3的底部64。
在半导体制造过程中，光刻胶28须经等离子体蚀刻，等离子体由开孔82导入蚀刻孔84、86和88。孔88有一个底部90，图中显示它蚀刻进氮化物层22的深度超过图1的底部40，这一点后面将解释。在蚀刻孔的时候，在孔84、86、88上以及孔88的底部90上形成了一个聚合物层30。
在用一种导电性金属填充接触孔时，如果Si3N4没有蚀刻掉，并且金属没有与扩散接触92的硅上的TiSix接触，则接触电阻将很高。同样，如果TiSix蚀刻掉了并且金属与扩散接触92的硅接触了，则接触电阻会很高。
现在参看图5，其中显示了半导体晶片一部分的局部特写片段，图1所示的半导体器件10位于晶片的中央，通过SiO2等离子体蚀刻步骤按照与图1同样的方式处理。然后，用一种缺氟Ar/O2等离子体在原地去掉聚合物30。图1采用的同样数字用来代表同样的部分。
尽管氮化物层22不应当被缺氟等离子体蚀刻掉，但它还是会被蚀刻掉，因此底部40比图1所示的更深地蚀刻进栅极16上的氮化物层22。
现在参看图6，其中显示了半导体晶片一部分的局部特写片段，图2所示的半导体器件50位于晶片的边沿，通过SiO2等离子体蚀刻步骤按照图2的同样方式处理。然后，用缺氟Ar/O2等离子体在原地去掉聚合物30。图2采用的同样数字用来表示同样的部分。
尽管氮化物层22不应当被缺氟等离子体蚀刻掉，但它还是会被蚀刻掉，因此底部60比图2所示的更深地蚀刻进栅极16上的氮化物层22。
现在参看图7，其中显示了半导体晶片一部分的局部特写片段，一个半导体器件70位于晶片的中央，通过SiO2等离子体蚀刻步骤按照图3的同样方式处理。然后，用缺氟Ar/O2等离子体在原地去掉聚合物30。图3采用的同样数字用来表示同样的部分。
尽管氮化物层22不应当被缺氟等离子体蚀刻掉，但它还是会被蚀刻掉，因此底部64比图3所示的更深地蚀刻进扩散接触62上的氮化物层22。
现在参看图8，其中显示了半导体晶片一部分的局部特写片段，一个半导体器件80位于晶片的边沿，通过SiO2等离子体蚀刻步骤按照图4的同样方式处理。然后，用缺氟Ar/O2等离子体在原地去掉聚合物30。图4采用的同样数字用来表示同样的部分。
尽管氮化物层22不应当被缺氟等离子体蚀刻掉，但它还是会被蚀刻掉，因此底部90比图4所示的更深地蚀刻进扩散接触92上的氮化物层22。
现在参照图9，其中显示了半导体晶片一部分的局部特写片段，图1所示的半导体器件10位于晶片的中央，通过SiO2等离子体蚀刻步骤按照图1的同样方式处理。然后，用一个无氟激励过程在原地去掉聚合物30。图1采用的同样数字用来表示同样的部分。
无氟激励过程可以是包括水蒸汽清洗除灰、工作在射频的氧等离子体、工作在微波频率上的氧等离子体、在一个臭氧环境中加热在内的一组过程中的一个，也可以是这些过程的组合。
用无氟激励去掉聚合物30，孔中导电金属和栅极16上的硅化物层20之间所需的接触可以实现减小了的接触电阻以及一个很长的处理时间窗口。
现在参看图10，其中显示了半导体晶片一部分的局部特写片段，图2所示的半导体器件50位于晶片的边沿，通过SiO2等离子体蚀刻步骤按照图2的同样方式处理。然后，用无氟激励过程在原地去掉聚合物30。图2采用的同样数字用来表示同样的部分。
用无氟激励去掉聚合物30，孔中导电金属和栅极46上的硅化物层20之间所需的接触可以实现减小了的接触电阻以及一个很长的处理时间窗口。
现在参看图11，其中显示了半导体晶片一部分的局部特写片段，图3所示的半导体器件70位于晶片的边沿，通过SiO2等离子体蚀刻步骤按照图3的同样方式处理。然后，用无氟激励过程在原地去掉聚合物30。图3采用的同样数字用来表示同样的部分。
用无氟激励去掉聚合物30，孔中导电金属和扩散接触62上的硅化物层20之间所需的接触可以实现减小了的接触电阻以及一个很长的处理时间窗口。
现在参看图12，其中显示了半导体晶片一部分的局部特写片段，图4所示的半导体器件80位于晶片的边沿，通过SiO2等离子体蚀刻步骤按照图4的同样方式处理。然后，用无氟激励过程在原地去掉聚合物30。图4采用的同样数字用来表示同样的部分。
用无氟激励去掉聚合物30，孔中导电金属和扩散接触92上的硅化物层20之间所需的接触可以实现减小了的接触电阻以及一个很长的处理时间窗口。
在半导体制造过程中，一个晶片的硅衬底12是用各种光刻和沉积步骤来处理制作出半导体晶体管器件的栅极和扩散接触的。此后，沉积各种电介质层来定位互连和通路孔或孔，用于各种半导体晶体管器件的连接。
一般地，将图1到图4当作典型情形，在硅衬底12上沉积氧化物栅极14，接着是一个多晶硅层，它通过光刻制图和蚀刻，在栅极氧化物14上形成多晶硅栅极16和46。然后，制作隔离层18，并沿着氧化物栅极14蚀刻，形成图1和图2所示的结构。随后，图3和图4所示的扩散接触62和92通过在硅衬底12上进行离子注入形成。
在离子注入以后，给栅极16和46、扩散接触62和92增加TiSix硅化物层20，它可以改善多晶硅/硅与导电金属之间的导电键合，导电金属将电互连半导体晶体管器件10、50、70和/或80。
其次，在硅化多晶硅栅极16和46、硅化扩散接触62和92上沉积Si3N4电介质蚀刻停止层22。然后在Si3N4电介质蚀刻停止层22上沉积SiO2共形电介质层24。在SiO2共形电介质层24上配置SiO2平整电介质26。
为了形成孔或通路孔，需要将光刻胶28沉积在SiO2平整电介质26上，然后通过光刻曝光、显影在栅极16和26上分别形成孔34和54。同时用同样的过程在扩散接触62和92上形成孔74和84。
采用碳氟化合物气体的高密度等离子体蚀刻据报道难以获得很高的SiO2与Si3N4蚀刻选择性。这个问题被认为主要是由等离子体中氟原子密度相对于碳氟自由基密度的增加而引起的。通常采用包含高C/F比例的碳氟化合物等离子体来获得较好的SiO2与Si3N4蚀刻选择性。遗憾的是，在具有高C/F比的化学物质中容易出现聚合反应。用扫描电子显微镜(SEM)分析半导体晶片，显示出形成了高度活性、非饱和的聚合物，体现为图1到图4中所示的聚合物层30。这个聚合物层30影响了SiO2的选择性，这样，一直蚀刻到图3中位于晶片中央的扩散接触62的等离子体蚀刻将恰好在蚀刻停止层22停下来。但是，蚀刻停止层22将逐渐穿透，以在晶片的边沿蚀刻出孔来，如图4和图1所示，蚀刻到晶片边沿的栅极46将是最坏的情况。处理时间窗口将缩短，因为后续的氮化物蚀刻将穿透图2中很薄的氮化物层22，并且几乎在氮化物蚀刻穿透扩散接触62上图3所示的整个氮化物层22之前，就将蚀刻栅极46上的硅化物层20。这将产生大量开孔或具有很高接触电阻的晶体管。
已经进行了大量的实验。最初，采用了包括50％过蚀刻在内的165秒SiO2蚀刻，以及用CHF3/O2按不同蚀刻时间分片选择性Si3N4蚀刻。Si3N4蚀刻的处理条件如下：最高功率为200瓦，最低功率为100瓦，容器压强为60mTorr。从预处理步骤开始容器温度就保持不变，同样紧固和背部氦冷却条件都不变。Si3N4蚀刻时在基于碳氟化合物的等离子体中引入少量的氧气，因为氧气不足将导致在Si3N4表面上形成一层碳氟化合物层(没有显示)，使活性物质——氟原子——不能到达这个表面。这会导致蚀刻速率减慢，有时还会发生蚀刻停止现象。氧气用来抑制碳氟化合物层的形成，从而产生一个固定的Si3N4蚀刻速率。
结果表明，对于多晶硅栅极16和46、扩散接触62和92，存在一个可以同时获得很好的低接触电阻的、相当有限的Si3N4蚀刻处理时间窗口。特别是，处理时间窗口从25秒增加到50秒。这样，等离子体蚀刻的处理时间窗口为25秒。可行的处理时间窗口还受到SiO2蚀刻时间的影响。
在180秒进行的测试表明Si3N4蚀刻的处理时间窗口为零，其中各接触电阻都很低。在经过10秒钟的Si3N4蚀刻之后，晶片上有些点呈现出“导电的”电阻，尽管电阻很高。在1200千欧姆定义为接触“开路”的地方，这个现象表明经过10秒钟的Si3N4蚀刻之后大多数多晶硅栅极接触具有很好的电阻，100-150千欧姆。
为了了解165秒和180秒条件之间的差别以及接触孔内极快的Si3N4蚀刻速率，可以通过比较两个处理过的晶片的SEM显微图来进行。两个晶片的多晶硅栅极上的Si3N4层失去了大约300，但是这两个晶片之间的处理窗口出乎意料地不同。
为了找出165秒和180秒SiO2蚀刻之间为何会不同，建立了一个理论模型，认为经过180秒SiO2蚀刻之后沉积的聚合物更厚，聚合物30是一个因素。据推测，在Si3N4蚀刻步骤中，氟会从更厚的聚合物中释放出来，可能成为Si3N4层22的一个额外蚀刻剂。这个额外的氟源可能会显著地增强蚀刻速率。
据估计接触孔内部的Si3N4蚀刻速率为2400/分钟。不过，从晶片(接触掩模制图单Si3N4薄膜测试晶片)上测得的Si3N4蚀刻速率本身只有1000/分钟。在其他晶片上进行了同样测试，以验证聚合效应。测试晶片先进行了36秒SiO2蚀刻，随后进行了40秒Si3N4蚀刻。这样，Si3N4蚀刻速率测出来为1350/分钟，这高于仅用Si3N4蚀刻步骤得到的速率1000/分钟。因此，碳氟化合物聚合物的存在会破坏设计好的蚀刻规则，是出现出乎意料的蚀刻速率的原因。
SiO2蚀刻留下的聚合物30成了一个有效的氟源，这被用具有有限低电极功率的缺氟Ar/O2等离子体在原地清除测试所证实，如图5-8所示。整个晶片的多晶硅栅极和扩散接触区上的额外Si3N4层损失很明显，尤其是晶片边沿的多晶硅栅极46上的Si3N4层22，往往会穿孔至TiSix，如图6所示。由于输入气体没有氟源，因此这支持了关于聚合物30是一个有害的氟源的理论。
为了测试没有聚合物时Si3N4蚀刻的处理时间窗口，在SiO2蚀刻后有必要在一个不会蚀刻底层Si3N4层的环境中清除聚合物。在一个微波剥离器中用水蒸汽作为除灰剂进行30秒除灰处理，可以完成这个清除工作。处理条件如下：功率1千瓦，阀门温度250℃，水蒸汽流量300sccm。如图9到12所示，除灰处理不会损害Si3N4。
此外，最重要的是，接触电阻数据表明，在所有接触中产生好接触电阻的处理时间窗口从70秒增加到了110秒。这将可用的处理时间从一个25秒的窗口扩展到成一个40秒的窗口，窗口宽度增加了60％。这种处理的影响在与蚀刻时间相互作用时预计同样有利。
对本发明来说，采用了一个传统的双频等离子体反应器，但在上下激励电极上分别加了27和2MHz的激励频率。27MHz用来产生比用传统的13.56MHz所能实现的更高密度的等离子体，2MHz用来增强离子轰击能量。晶片背面的氦压为15Torr，处理容器内壁和静电吸盘的温度都是40℃。
SiO2蚀刻步骤经过优化，可以提供很好的SiO2与Si3N4选择性。一般地，蚀刻气体中的C/F比例一直被看作蚀刻选择性的量度。一种C4F8/CF4/CO/Ar混合气体用作本发明的SiO2蚀刻化学物质。针对一个60mTorr、最高射频功率为800瓦、Ar气流量为300sccm的过程，研究了选择性跟C4F8/CF4比例的关系。C4F8/CF4=0.85这一比例可提供足够的SiO2与Si3N4选择性，允许SiO2被蚀刻，而即使是晶片边沿的多晶硅栅极上的Si3N4层厚度大部分都会留下来。
C4F8的主要分解线路是C4F8-C2F4-CF2-CF+F，而CF是聚合物的形成前体。C4F8气体流量的增加将有效减小接触孔内Si3N4蚀刻停止层的蚀刻速率，导致选择比例的增加。但是，它可能会最终导致蚀刻停止。这样，沉积和蚀刻之间的平衡必须精确控制。增加CO也用来改善SiO2与Si3N4的蚀刻选择性；自由氟与CO反应形成COF2。SiO2蚀刻时间固定在165秒，以便将接触区域上的任何聚合物沉积减至最小，尤其是多晶硅栅极接触。
在另一种方式中，在蚀刻氮化物前将晶片100放在一个热盘上，在一个臭氧环境中加热到大约250℃，可以清除聚合物30。
在又一种方式中，用一种射频工作范围的顺流氧等离子体可以清除聚合物30。
在又一种方式中，用一种顺流氧等离子体中的微波能量可以清除聚合物30。
在各种方式中，等离子体的氧是通过将水分离获得的，这样氢就有可能与清除聚合物30过程中释放的氟反应。氟的反应形成氟化氢，这是一种很容易从接触孔和顺流等离子体容器中清除的气体。
虽然本发明是结合一种最好的特定方式描述的，但应当明白，对于许多熟识本行业的人士来说按照上述描述很显然可以有许多选择、修改和变化。例如，工作在低压范围的高密度等离子体源，象电子回旋加速器共振(ECR)和感应耦合等离子体(ICP)就是可选的等离子体源，因为它们具有高度各向异性的蚀刻能力和很高的蚀刻速率。因此，本发明意图包含落在所包括的权利要求精神和范围内的所有这种选择、修改和变化。这里陈述的或在附图中显示的所有事物都应当按照一种示意性的和非限制性的含义解释。

Claims (10)

1、制造半导体时在半导体晶片[12]的层间电介质层[26]和电介质蚀刻停止层[22]中的半导体接触[20]上形成一个开孔的一种方法，包括下列步骤：
利用第一种相对电介质蚀刻停止层[22]而言对层间电介质层[26]具有高蚀刻选择性的化学选择蚀刻方法，按照一个预定结构蚀刻层间电介质层[26]的一部分，形成开孔的第一个部分；上述第一种高蚀刻选择性化学物质采用一种具有很高碳-氟比例的碳氟化合物等离子体，由此发生聚合效应，在上述开孔第一部分上形成一种聚合物[30]；
从层间电介质层[26]中的上述开孔第一部分清除上述聚合物[30]；
利用第二种相对半导体接触[20]而言对电介质蚀刻停止层[22]具有高蚀刻选择性的化学选择蚀刻方法，按照上述预定结构蚀刻电介质蚀刻停止层[22]的一部分，形成对半导体接触[20]敞开的开孔第二部分。
2、权利要求1所述的方法，包括下列步骤：
在层间电介质层[26]上沉积一层光刻胶[28]；
对上述光刻胶[28]进行光刻曝光和显影，在那里形成一个开孔；
通过上述开孔蚀刻层间电介质层[26]的上述第一部分；
利用一种氟活性成分清除上述聚合物[30]。
3、权利要求1所述的方法，其中清除上述聚合物[30]的上述步骤是利用一个蒸汽除灰过程进行的。
4、权利要求1所述的方法，其中清除上述聚合物[30]的上述步骤包括在一个臭氧环境里加热半导体晶片。
5、权利要求1所述的方法，其中清除上述聚合物[30]的上述步骤采用一种工作在无线电频率的顺流氧等离子体。
6、权利要求1所述的方法，其中清除上述聚合物[30]的上述步骤采用一种工作在微波频率的顺流氧等离子体。
7、权利要求1所述的方法，其中蚀刻上述第一部分和清除上述聚合物[30]的上述步骤提供了一个蚀刻上述第二部分的处理时间窗口，该窗口从70到110秒。
8、权利要求1所述的方法，其中上述蚀刻步骤采用一种双频等离子体反应器，用一个激励频率产生更高密度的等离子体，用另一个激励频率增强离子轰击能量。
9、权利要求1所述的方法，其中蚀刻层间电介质层[26]和电介质蚀刻停止层[22]的上述部分的步骤采用一种双频等离子体反应器，用一个很高的激励频率产生高密度等离子体，用一个较低的激励频率增强离子轰击能量。
10、权利要求1所述的方法，其中蚀刻上述第一部分的步骤采用一种气体混合物等离子体，该气体混合物具有预定比例的碳氟化合物、一氧化碳和氩。
CN00800874A 1999-03-15 2000-03-15 减小半导体接触电阻的方法 Pending CN1304552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/270,123 1999-03-15
US09/270,123 US6184119B1 (en) 1999-03-15 1999-03-15 Methods for reducing semiconductor contact resistance

Publications (1)

Publication Number Publication Date
CN1304552A true CN1304552A (zh) 2001-07-18

Family

ID=23030000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00800874A Pending CN1304552A (zh) 1999-03-15 2000-03-15 减小半导体接触电阻的方法

Country Status (6)

Country Link
US (2) US6184119B1 (zh)
EP (1) EP1082761A1 (zh)
JP (1) JP2002539641A (zh)
KR (1) KR100708493B1 (zh)
CN (1) CN1304552A (zh)
WO (1) WO2000055903A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459125B (zh) * 2007-12-13 2011-08-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法
CN101777491B (zh) * 2009-01-09 2011-10-05 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法
CN101645408B (zh) * 2008-08-04 2012-05-16 中芯国际集成电路制造(北京)有限公司 焊盘及其形成方法
CN101911263B (zh) * 2008-01-04 2012-07-18 美光科技公司 蚀刻高纵横比接触的方法
CN103730349A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN103890918A (zh) * 2011-10-26 2014-06-25 国际商业机器公司 高选择性氮化物蚀刻工艺

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268274B1 (en) * 1999-10-14 2001-07-31 Taiwan Semiconductor Manufacturing Company Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
US6271115B1 (en) * 2000-06-26 2001-08-07 Chartered Semiconductor Manufacturing Ltd. Post metal etch photoresist strip method
DE10040465A1 (de) * 2000-08-18 2002-03-07 Infineon Technologies Ag Prozessführung für eine Metall/Metall-Kontaktherstellung
JP3400782B2 (ja) * 2000-09-05 2003-04-28 株式会社日立製作所 ガラスキャピラリの被覆の除去方法及びガラスキャピラリ
KR100434312B1 (ko) * 2000-12-21 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
US7172960B2 (en) * 2000-12-27 2007-02-06 Intel Corporation Multi-layer film stack for extinction of substrate reflections during patterning
TW518688B (en) * 2001-04-26 2003-01-21 Silicon Integrated Sys Corp Etching process of dielectric layer
KR100451033B1 (ko) * 2002-06-27 2004-10-02 동부전자 주식회사 반도체 소자의 제조방법
US6686247B1 (en) * 2002-08-22 2004-02-03 Intel Corporation Self-aligned contacts to gates
US20090032880A1 (en) * 2007-08-03 2009-02-05 Applied Materials, Inc. Method and apparatus for tunable isotropic recess etching of silicon materials
US8809196B2 (en) * 2009-01-14 2014-08-19 Tokyo Electron Limited Method of etching a thin film using pressure modulation
CN102097360B (zh) * 2009-12-10 2016-08-03 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9368599B2 (en) * 2010-06-22 2016-06-14 International Business Machines Corporation Graphene/nanostructure FET with self-aligned contact and gate
US8389358B2 (en) * 2011-07-22 2013-03-05 United Microelectronics Corp. Manufacturing method and structure of non-volatile memory
JP5859262B2 (ja) * 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
JPWO2017164089A1 (ja) * 2016-03-25 2019-02-14 日本ゼオン株式会社 プラズマエッチング方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978420A (en) * 1990-01-03 1990-12-18 Hewlett-Packard Company Single chamber via etch through a dual-layer dielectric
JP2798321B2 (ja) * 1991-03-06 1998-09-17 三菱電機株式会社 半導体装置の製造方法
US5176790A (en) * 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5419805A (en) * 1992-03-18 1995-05-30 Northern Telecom Limited Selective etching of refractory metal nitrides
US5417826A (en) * 1992-06-15 1995-05-23 Micron Technology, Inc. Removal of carbon-based polymer residues with ozone, useful in the cleaning of plasma reactors
JP2720763B2 (ja) 1993-09-17 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5468342A (en) * 1994-04-28 1995-11-21 Cypress Semiconductor Corp. Method of etching an oxide layer
JP3529849B2 (ja) 1994-05-23 2004-05-24 富士通株式会社 半導体装置の製造方法
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
JPH08181109A (ja) * 1994-12-22 1996-07-12 Sony Corp アッシング装置及びレジストのアッシング除去方法
JPH0950986A (ja) 1995-05-29 1997-02-18 Sony Corp 接続孔の形成方法
US5780359A (en) * 1995-12-11 1998-07-14 Applied Materials, Inc. Polymer removal from top surfaces and sidewalls of a semiconductor wafer
US6066555A (en) * 1995-12-22 2000-05-23 Cypress Semiconductor Corporation Method for eliminating lateral spacer erosion on enclosed contact topographies during RF sputter cleaning
US5661083A (en) * 1996-01-30 1997-08-26 Integrated Device Technology, Inc. Method for via formation with reduced contact resistance
JPH09293689A (ja) * 1996-04-26 1997-11-11 Sony Corp 接続孔の形成方法
US5702869A (en) * 1996-06-07 1997-12-30 Vanguard International Semiconductor Corporation Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates
ATE522926T1 (de) 1997-02-14 2011-09-15 Imec Verfahren zur entfernung organischer kontamination von einer halbleiteroberfläche
US5851302A (en) 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
JP3027951B2 (ja) 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US6051505A (en) * 1998-03-05 2000-04-18 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming metal-fluoropolymer residue free vias through silicon containing dielectric layers
US6594240B1 (en) * 1998-05-22 2003-07-15 Lucent Technologies Inc. Methods and apparatus for random backoff based access priority in a communications system
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459125B (zh) * 2007-12-13 2011-08-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法
CN101911263B (zh) * 2008-01-04 2012-07-18 美光科技公司 蚀刻高纵横比接触的方法
CN101645408B (zh) * 2008-08-04 2012-05-16 中芯国际集成电路制造(北京)有限公司 焊盘及其形成方法
CN101777491B (zh) * 2009-01-09 2011-10-05 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法
CN103890918A (zh) * 2011-10-26 2014-06-25 国际商业机器公司 高选择性氮化物蚀刻工艺
CN103890918B (zh) * 2011-10-26 2016-08-31 国际商业机器公司 高选择性氮化物蚀刻工艺
CN103730349A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN103730349B (zh) * 2012-10-10 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法

Also Published As

Publication number Publication date
WO2000055903A9 (en) 2002-01-10
US6383918B1 (en) 2002-05-07
JP2002539641A (ja) 2002-11-19
WO2000055903A1 (en) 2000-09-21
KR20010071259A (ko) 2001-07-28
EP1082761A1 (en) 2001-03-14
US6184119B1 (en) 2001-02-06
KR100708493B1 (ko) 2007-04-16

Similar Documents

Publication Publication Date Title
CN1304552A (zh) 减小半导体接触电阻的方法
US7622394B2 (en) Method of fabricating semiconductor device including forming a protective layer and removing after etching a trench
CN1286153C (zh) 一种用于蚀刻晶片的电介质层的方法
US20060205190A1 (en) Semiconductor etching apparatus and method of etching semiconductor devices using same
CN1868043A (zh) 等离子体灰化方法
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
JP2988455B2 (ja) プラズマエッチング方法
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
CN1819140A (zh) 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法
WO2009099812A2 (en) Reducing damage to low-k materials during photoresist stripping
KR920010775B1 (ko) 실리콘 표면상의 실리콘 산화막 제거방법
JP2003023000A5 (zh)
JP3876983B2 (ja) 高分子残渣の前洗浄方法
KR100441328B1 (ko) 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치
JPH06177092A (ja) 半導体装置の製造方法
JP2003158181A (ja) 半導体素子の製造方法
TW507286B (en) Method and apparatus for fabricating semiconductor devices
JPH05275326A (ja) レジストのアッシング方法
WO2022001487A1 (zh) 半导体结构的处理方法及形成方法
JPH10144633A (ja) 半導体装置の製造方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JPH09148429A (ja) 半導体装置の製造方法
KR20120009443A (ko) 감소된 손상을 갖는 로우-ｋ 유전체 에칭을 위한 방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
CN1781865A (zh) 增强氟硅玻璃层稳定性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication