CN103890918B - 高选择性氮化物蚀刻工艺 - Google Patents

高选择性氮化物蚀刻工艺 Download PDF

Info

Publication number
CN103890918B
CN103890918B CN201280052538.6A CN201280052538A CN103890918B CN 103890918 B CN103890918 B CN 103890918B CN 201280052538 A CN201280052538 A CN 201280052538A CN 103890918 B CN103890918 B CN 103890918B
Authority
CN
China
Prior art keywords
fluorohydrocarbon
polymer
silicon nitride
silicon
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280052538.6A
Other languages
English (en)
Other versions
CN103890918A (zh
Inventor
J·B·张
S·U·恩格尔曼
N·C·M·富勒
M·A·古罗恩
中村昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
International Business Machines Corp
Original Assignee
Nippon Zeon Co Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Zeon Co Ltd, International Business Machines Corp filed Critical Nippon Zeon Co Ltd
Publication of CN103890918A publication Critical patent/CN103890918A/zh
Application granted granted Critical
Publication of CN103890918B publication Critical patent/CN103890918B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

各向异性氮化硅蚀刻通过在硅表面和氧化硅表面上形成包含氟代烃的聚合物而提供相对于硅和氧化硅的选择性。采用选择性的氟代烃沉积来提供相对于非氮化物表面的选择性。包含氟代烃的聚合物与氮化硅相互作用以形成挥发性化合物，由此使得能够蚀刻氮化硅。包含氟代烃的聚合物以低反应速率与氧化硅相互作用，延迟或者完全停止对氧化硅的蚀刻。包含氟代烃的聚合物不与硅相互作用，并且保护硅不受等离子体蚀刻。在包括小于50nm的小尺寸的任何尺寸下，都可以采用该各向异性氮化硅蚀刻来相对于硅和氧化硅选择性地蚀刻氮化硅。

Description

高选择性氮化物蚀刻工艺
技术领域
本公开涉及半导体处理方法，特别地涉及以相对于硅和氧化硅的高选择性各向异性蚀刻氮化硅的方法以及实现该方法的结构。
背景技术
相对于不止一种材料选择性地蚀刻氮化硅是很有挑战的。尤其在纳米尺度水平，在氮化硅的选择性蚀刻时常常观察到差的性能。
在其中形成氮化硅间隔物(spacer)以将栅电极与源极区和漏极区电隔离的间隔物模块中，观察到了氮化物蚀刻工艺的选择性的差性能的例子。足够选择性的缺乏导致在未被栅电极覆盖的半导体材料部分内形成凹陷(recess)。
在其中采用氮化硅层作为蚀刻停止层的沟槽氮化物蚀刻中，观察到氮化物蚀刻的选择性的差性能的另一个例子。在氮化硅层蚀刻期间足够选择性的缺乏使得电介质层被过量蚀刻或在硅化物本身中形成凹陷。
典型的氮化硅蚀刻工艺采用与Ar、H2、N2和/或O2气体混合的单碳CHxFy气体。在这种氮化硅蚀刻工艺中采用的氟代烃等离子体是相对于氧化硅有选择性的，即，不蚀刻氧化硅。通过混合O2气体，促进相对于硅的选择性，O2气体将硅转化成氧化硅并且由此在形成氧化硅层时防止对硅的进一步腐蚀。在诸如沟槽硅化物模块这样的模块中采用硅蚀刻工艺的变型。
采用CH3F和O2气体的氮化硅蚀刻的缺点之一是在该蚀刻工艺中相对于硅的选择性并不是固有的，并且相对于硅的选择性依赖于硅到氧化硅的转变。然而，在纳米尺度水平，在相对的尺度上，硅到氧化硅的转变需要显著的硅消耗。结果，本领域中已知的氮化硅蚀刻工艺在纳米尺度水平并不提供相对于硅的高选择性。
发明内容
各向异性氮化硅蚀刻通过在硅表面和氧化硅表面上形成包含氟代烃的聚合物而提供相对于硅和氧化硅的选择性。采用选择性的氟代烃沉积来提供相对于非氮化物表面的选择性。包含氟代烃的聚合物与氮化硅相互作用以形成挥发性化合物，由此使得能够蚀刻氮化硅。包含氟代烃的聚合物以低反应速率与氧化硅相互作用，延迟或者完全停止对氧化硅的蚀刻。包含氟代烃的聚合物不与硅相互作用，并且保护硅不受等离子体蚀刻。在包括小于50nm的小尺寸的任何尺寸下，都可以采用该各向异性氮化硅蚀刻来相对于硅和氧化硅选择性地蚀刻氮化硅。
根据本公开的一个方面，提供了一种形成半导体结构的方法。所述方法包括：在半导体衬底上形成硅部分、氧化硅部分和氮化硅部分；以及采用包含氟代烃的等离子体各向异性蚀刻所述氮化硅部分；以及采用包含氟代烃的等离子体各向异性蚀刻所述氮化硅部分，其中具有第一厚度的第一包含氟代烃的聚合物形成在所述硅部分上，具有第二厚度的第二包含氟代烃的聚合物形成在所述氧化硅部分上，并且具有第三厚度的第三包含氟代烃的聚合物形成在所述氮化硅部分上。所述第一厚度可以大于所述第二厚度，并且可以大于所述第三厚度。
根据本公开的另一个方面，提供了另一种形成半导体结构的方法。所述方法包括：在半导体衬底中的半导体材料部分内形成包含氧化硅的浅沟槽隔离结构；在所述半导体材料部分上形成栅极叠层，所述栅极叠层包括栅极电介质、栅电极和栅极盖帽电介质；以及在所述栅极叠层、所述半导体材料部分和所述浅沟槽隔离结构上形成氮化硅层；以及各向异性蚀刻所述氮化硅层以形成横向包围所述栅极叠层的氮化硅间隔物。所述浅沟槽隔离结构的顶面和所述半导体材料部分的顶面在所述各向异性蚀刻期间被物理暴露并且随后被凹陷。在所述半导体材料部分的表面的物理暴露之后所述氮化硅间隔物的顶面所凹陷的第一凹陷距离可以大于在所述半导体材料部分的所述表面的所述物理暴露之后所述浅沟槽隔离结构的顶面所凹陷的第二凹陷距离，并且可以大于在所述半导体材料部分的所述顶面的所述物理暴露之后所述半导体材料部分的顶面所凹陷的第三凹陷距离。
根据本公开的又一个方面，提供了又一种形成半导体结构的方法。所述方法包括：在半导体衬底中的半导体材料部分之上形成栅极叠层和至少一个栅极间隔物；在所述栅极叠层、所述栅极间隔物和所述半导体材料部分之上形成氮化硅衬里(liner)；在所述氮化硅衬里之上形成图案化的掩蔽结构；以及采用等离子体各向异性蚀刻所述氮化硅衬里以在其中形成至少一个开口。具有第一厚度的第一包含氟代烃的聚合物直接形成在所述至少一个开口的底部处的所述半导体材料部分上。具有第二厚度的第二包含氟代烃的聚合物直接形成在所述至少一个栅极间隔物的氧化硅表面上。所述第一厚度可以大于所述第二厚度。
根据本公开的再一方面，提供了一种半导体结构，该半导体结构包括：栅极叠层，其位于半导体衬底中的半导体材料部分之上；至少一个栅极间隔物，其横向包围所述栅极叠层并且在其外侧壁上具有氧化硅表面；氮化硅衬里，其位于所述栅极间隔物之上并且在其中包括开口，其中所述氧化硅表面和所述半导体材料部分的表面位于所述开口下方；第一包含氟代烃的聚合物，其具有第一厚度并且直接位于所述半导体材料部分的所述表面上和所述开口的底部处；以及第二包含氟代烃的聚合物，其具有第二厚度并且直接位于所述氧化硅表面上，其中所述第一厚度可以大于所述第二厚度。
根据本公开的又一方面，提供了一种半导体结构，该半导体结构包括：位于半导体衬底中的半导体材料部分；包括氧化硅的浅沟槽隔离结构，其嵌入在所述半导体衬底内并且与所述半导体材料部分接触；栅极叠层，其包括栅极电介质、栅电极和栅极盖帽电介质并且位于所述半导体材料部分上；以及氮化硅间隔物，其横向包围所述栅极叠层。所述氮化硅间隔物的顶面从所述栅极盖帽电介质的顶面垂直凹陷第一凹陷距离。所述浅沟槽隔离结构的顶面从一水平面垂直凹陷第二凹陷距离，所述水平面包括所述栅极电介质与所述半导体材料部分之间的界面。所述氮化硅间隔物的顶面位于不高于所述栅极盖帽电介质的顶面的位置。所述第一凹陷距离小于所述第二凹陷距离。
附图说明
图1是根据本公开的第一实施例在采用包含氟代烃的等离子体的各向异性蚀刻之前的第一示例性结构的示意性垂直横截面图。
图2是根据本公开的第一实施例在采用包含氟代烃的等离子体的各向异性蚀刻之后的第一示例性结构的示意性垂直横截面图。
图3是根据本公开的第二实施例在形成栅极叠层和氮化硅层之后的第二示例性结构的示意性垂直横截面图。
图4是根据本公开的第二实施例在过蚀刻步骤开始时的第二示例性结构的示意性垂直横截面图。
图5是根据本公开第二实施例的图4的放大图。
图6是根据本公开的第二实施例在过蚀刻步骤期间的第二示例性结构的示意性垂直横截面图。
图7是根据本公开的第二实施例的图6的放大图。
图8是根据本公开的第二实施例在形成至少一个接触层级(level)电介质层之后的第二示例性结构的示意性垂直横截面图。
图9是根据本公开的第三实施例在形成氮化硅和至少一个接触层级电介质层之后的第三示例性结构的示意性垂直横截面图。
图10是根据本公开的第三实施例在所述至少一个接触层级电介质层内形成接触通路孔之后的第三示例性结构的示意性垂直横截面图。
图11是根据本公开的第三实施例在穿过氮化硅衬里的穿透蚀刻之后的第三示例性结构的示意性垂直横截面图。
图12是根据本公开的第三实施例在接触通路孔内形成接触通路结构之后的第三示例性结构的示意性垂直横截面图。
具体实施方式
如上所述，本公开涉及以相对于硅和氧化硅的高选择性各向异性蚀刻氮化硅的方法以及实现该方法的结构，现在参考附图详细描述所述方法和结构。贯穿附图，相同的参考数字或字母用于表示相似或等同的部件。附图未必按比例绘制。
参考图1，根据本公开的第一实施例的第一示例性结构包括衬底108、位于衬底108的顶面的一部分上的硅部分110、位于衬底108的顶面的另一部分上的氧化硅部分120、以及位于衬底108的顶面的又一部分上的氮化硅部分。衬底108可以包括诸如单晶硅、多晶硅、非晶硅、硅锗合金、硅碳合金、硅锗碳合金、III-V化合物半导体材料、II-VI化合物半导体材料或其组合的半导体材料。替代地或者作为补充，衬底108可以包括诸如氧化硅、氧化硅的掺杂衍生物、氮化硅、氧氮化硅、介电常数大于3.9的电介质金属氧化物或者其组合的绝缘体材料。替代地或者作为补充，衬底108可以包括诸如Cu、W、Ti、Ta、Al、WN、TiN、TaN、WC、TiC、TiC或其合金的金属性材料。衬底108的顶面可以包括可用于衬底108的任何材料。
硅部分110包括单晶硅、多晶硅、非晶硅或者硅与至少另一种半导体材料的合金(其中硅是主要材料，即原子浓度高于50％)。可以用诸如B、Ga、In、P、As和Sb的电掺杂剂掺杂硅部分110。硅部分110可以从包括硅或硅合金的衬底108的一部分得到。或者，硅部分110可以通过例如用化学气相沉积(CVD)沉积硅或硅合金而形成。硅部分110的高度h可以为3nm-3000nm，但也可以采用更小和更大的厚度。
氧化硅部分120包括未掺杂的氧化硅或者掺杂的氧化硅。如果氧化硅部分120是掺杂的，则氧化硅部分120可以包括诸如B、P、F、和/或As的掺杂剂。氧化硅部分120可以通过将硅热转化或者等离子体转化成氧化物(即，通过硅的热氧化或者等离子体氧化)从硅得到。或者，氧化硅部分120可以通过例如用化学气相沉积(CVD)沉积掺杂的或未掺杂的氧化硅而形成。尽管第一示例性结构示例出了其中氧化硅部分120具有与硅部分110相同的高度h的构造，但是氧化硅部分120的高度通常可以与硅部分110的高度相同或不同。氧化硅部分120可以横向接触硅部分110，或者与硅部分110横向间隔开。
氮化硅部分160包含氮化硅。氮化硅可以是硅与氮的原子比为3:4的化学计量的，或者可以是非化学计量的。氮化硅部分160可以通过将硅热转化或者等离子体转化成氮化物(即，通过硅的热氮化或者等离子体氮化)从硅得到。或者，氮化硅部分160可以通过例如用化学气相沉积(CVD)沉积氮化硅而形成。尽管第一示例性结构示例出了其中氮化硅部分160具有与硅部分110相同的高度h的构造，但是氮化硅部分160的高度通常可以与硅部分110的高度相同或不同。氮化硅部分160可以横向接触硅部分110和/或氧化硅部分120，或者可以与硅部分110和/或氧化硅部分120横向间隔开。
参考图2，将第一示例性结构放置在被配置为用于等离子体蚀刻(即反应离子蚀刻)的处理室中。对所述第一示例性结构进行采用包含氟代烃的等离子体的各向异性蚀刻。供给到所述处理室中的气体的成分包括具有CxHyFz的组成的一种或多种氟代烃气体(下文中称为“氟代烃气体”)，其中x是选自3、4、5和6的整数，y和z是正整数，并且y大于z。例如，在本公开中采用的氟代烃气体可以包括C3H5F3、C3H6F2、C3H7F、C3H4F2、C3H5F、C3H3F、C4H6F4、C4H7F3、C4H8F2、C4H9F、C4H5F3、C4H6F2、C4H7F、C4H4F2、C4H5F、C5H7F5、C5H8F4、C5H9F3、C5H10F2、C5H11F、C5H6F4、C5H7F3、C5H8F2、C5H9F、C5H5F3、C5H6F2、C5H7F、C6H8F6、C6H9F5、C6H10F4、C6H11F3、C6H12F2、C6H13F、C6H7F5、C6H8F4、C6H9F3、C6H10F2、C6H11F、C6H6F4、C6H7F3、C6H8F2和C6H9F中的一种或多种。对应地，包含氟代烃的等离子体包括CxHyFz的离子。可选地，供给到处理室中的气体的成分可以进一步包括O2、CO、CO2、N2、Ar、H2、He或其组合。换言之，包含氟代烃的等离子体除了CxHyFz的等离子体之外还可选地包括O2、CO、CO2、N2、Ar、H2、He或其组合的等离子体。
CxHyFz的非限制性具体实例包括烷烃、烯烃和炔烃，其中x是选自3、4、5和6的整数，y和z是正整数，并且y大于z。
在一个实施例中，氟代烃气体可以包括化学式为CxHyFz的一种或多种氟代烷烃气体，其中x是选自3、4和5的整数，y和z是正整数，并且y大于z。所述一种或多种氟代烷烃气体可以包括但不限于：诸如1-氟丙烷、2-氟丙烷的由C3H7F表示的饱和线型氟代烃(liner fluorohydrocarbon)；诸如1,1-二氟丙烷、2,2-二氟丙烷、1,2-二氟丙烷、1,3-二氟丙烷的由C3H6F2表示的饱和线型氟代烃；诸如1,1,1-三氟丙烷、1,1,2-三氟丙烷、1,1,3-三氟丙烷、1,2,2-三氟丙烷的由C3H5F3表示的饱和线型氟代烃；诸如氟环丙烷的由C3H5F表示的饱和环状氟代烃；诸如1,2-二氟环丙烷的由C3H4F2表示的饱和环状氟代烃；诸如1-氟丁烷、2-氟丁烷的由C4H9F表示的饱和线型氟代烃；诸如1-氟-2-甲基丙烷、1,1-二氟丁烷、2,2-二氟丁烷、1,2-二氟丁烷、1,3-二氟丁烷、1,4-二氟丁烷、2,3-二氟丁烷、1,1-二氟-2-甲基丙烷、1,2-二氟-2-甲基丙烷、1,3-二氟-2-甲基丙烷的由C4H8F2表示的饱和线型氟代烃；诸如1,1,1-三氟丁烷、1,1,1-三氟-2-甲基丙烷、1,1,2-三氟丁烷、1,1,3-三氟丁烷、1,1,4-三氟丁烷、2,2,3-三氟丁烷，2,2,4-三氟丁烷、1,1,2-三氟-2-甲基丙烷的由C4H7F3表示的饱和线型氟代烃；诸如1,1,1,2-四氟丁烷、1,1,1,3-四氟丁烷、1,1,1,4-四氟丁烷、1,1,2,2-四氟丁烷、1,1,2,3-四氟丁烷、1,1,2,4-四氟丁烷、1,1,3,3-四氟丁烷、1,1,3,4-四氟丁烷、1,1,4,4-四氟丁烷、2,2,3,3-四氟丁烷、2,2,3,4-四氟丁烷、1,2,3,4-四氟乙烷、1,1,1,2-四氟-2-甲基丙烷、1,1,1,3-四氟-2-甲基丙烷、1,1,2,3-四氟-2-甲基丙烷、1,1,3,3-四氟-2-甲基丙烷的由C4H6F4表示的饱和线型氟代烃；诸如氟环丁烷的由C4H7F表示的饱和环状氟代烃；诸如1,1-二氟环丁烷、1,2-二氟环丁烷、1,3-二氟环丁烷的由C4H6F2表示的饱和环状氟代烃；诸如1,1,2-三氟环丁烷、1,1,3-三氟环丁烷的由C4H5F3表示的饱和环状氟代烃；诸如1-氟戊烷、2-氟戊烷、3-氟戊烷、1-氟-2-甲基丁烷、1-氟-3-甲基丁烷、2-氟-3-甲基丁烷、1-氟-2,2-二甲基丙烷的由C5H11F表示的饱和线型氟代烃；诸如1,1-二氟戊烷、2,2-二氟戊烷、3,3-二氟戊烷、1,2-二氟戊烷、1,3-二氟戊烷、1,4-二氟戊烷、1,5-二氟戊烷、1,1-二氟-2-甲基丁烷、1,1-二氟-3-甲基丁烷、1,2-二氟-2-甲基丁烷、1,2-二氟-3-甲基丁烷、1,3-二氟-2-甲基丁烷、1,3-二氟-3-甲基丁烷、1,4-二氟-2-甲基丁烷、2,2-二氟-3-甲基丁烷、2,3-二氟-2-甲基丁烷、1,1-二氟-2,2-二甲基丙烷、1,3-二氟2,2-二甲基丙烷、1-氟-2-氟甲基丁烷的由C5H10F2表示的饱和线型氟代烃；诸如1,1,1-三氟戊烷、1,1,2-三氟戊烷、1,1,3-三氟戊烷、1,1,4-三氟戊烷、1,1,1-三氟-2-甲基丁烷、1,1,2-三氟2,3-二甲基丙烷的由C5H9F3表示的饱和线型氟代烃；诸如氟环戊烷、1-氟-2-甲基环丁烷、1-氟-3-甲基环丁烷、(氟甲基)环丁烷的由C5H9F表示的饱和环状氟代烃；诸如1,2-二氟环戊烷、1,3-二氟环戊烷、1,1-二氟-2-甲基环丁烷、1,1-二氟-3-甲基环丁烷的由C5H8F2表示的饱和环状氟代烃；诸如1,1,2-三氟环戊烷、1,2,3,三氟环戊烷的由C5H7F3表示的饱和环状氟代烃。
作为补充或者替代地，氟代烃气体可以包括化学式为CxHyFz的一种或多种氟代烯烃气体，其中x是选自3、4和5的整数，y和z是正整数，并且y大于z。所述一种或多种氟代烯烃气体可以包括但不限于：诸如3-氟丙烯、1-氟丙烯、2-氟丙烯的由C3H5F表示的不饱和线型氟代烃；诸如1,1-二氟丙烯、3,3-二氟丙烯的由C3H4F2表示的不饱和线型氟代烃；诸如3-氟环丙烯、1-氟环丙烯的由C3H3F表示的不饱和环状氟代烃；诸如1-氟丁烯、2-氟丁烯、3-氟丁烯、4-氟丁烯、1-氟-2-丁烯、2-氟-2-丁烯、1-氟-2-甲基丙烯、3-氟-2-甲基丙烯、2-(氟甲基)-丙烯的由C4H7F表示的不饱和线型氟代烃；诸如1,1-二氟-2-甲基丙烯、3,3-二氟-2-甲基丙烯、2-(氟甲基)-氟丙烯、3,3-二氟丁烯、4,4-二氟丁烯、1,2-二氟丁烯、1,1-二氟-2-丁烯、1,4-二氟-2-丁烯的由C4H6F2表示的不饱和线型氟代烃；诸如4,4,4-三氟丁烯、3,3,4-三氟丁烯、1,1,1-三氟-2-丁烯、1,1,4-三氟-2-丁烯的由C4H5F3表示的不饱和线型氟代烃；诸如1-氟环丁烯、3-氟环丁烯的由C4H5F表示的不饱和环状氟代烃；诸如3,3-二氟环丁烯、3,4-二氟环丁烯的由C4H4F2表示的不饱和环状氟代烃；诸如1-氟戊烯、2-氟戊烯、3-氟戊烯、4-氟戊烯、5-氟戊烯、1-氟-2-戊烯、2-氟-2-戊烯、3-氟-2-戊烯、4-氟-2-戊烯、5-氟-2-戊烯、1-氟-2-甲基丁烯、1-氟-3-甲基丁烯、3-氟-2-甲基丁烯、3-氟-3-甲基丁烯、4-氟-2-甲基丁烯、4-氟-3-甲基丁烯、1-氟-2-甲基-2-丁烯、1-氟-3-甲基-2-丁烯、2-氟-3-甲基-2-丁烯、2-(氟甲基)-丁烯的由C5H9F表示的不饱和线型氟代烃；诸如3,3-二氟戊烯、4,4-二氟戊烯、5,5-二氟戊烯、1,2-二氟戊烯、3,4-二氟戊烯、3,5-二氟戊烯、4,5-二氟戊烯的由C5H8F2表示的不饱和线型氟代烃；诸如1-氟环戊烯、3-氟环戊烯、4-氟环戊烯的由C5H7F表示的不饱和环状氟代烃；诸如3,3-二氟环戊烯、4,4-二氟环戊烯、1,3-二氟环戊烯、1,4-二氟环戊烯、3,5-二氟环戊烯的由C5H6F2表示的不饱和环状氟代烃。
作为补充或者替代地，所述氟代烃气体可以包括化学式为CxHyFz的一种或多种氟代炔烃气体，其中x是选自3、4和5的整数，y和z是正整数，并且y大于z。所述一种或多种氟代炔烃气体可以包括但不限于：诸如3-氟丙炔的由C3H3F表示的不饱和线型氟代烃；诸如3,3-二氟丙炔的由C3H2F2表示的不饱和线型氟代烃；诸如3-氟丁炔、4--氟丁炔、1-氟-2-丁炔的由C4H5F表示的不饱和线型氟代烃；诸如3,3-二氟丁炔、4,4-二氟丁炔、3,4-二氟丁炔、1,4-二氟-2-丁炔的由C4H4F2表示的不饱和线型氟代烃；诸如3-氟戊炔、4-氟戊炔、5-氟戊炔、1-氟-2-戊炔、4-氟-2-戊炔、5-氟-2-戊炔、3-(氟甲基)-丁炔的由C5H7F表示的不饱和线型氟代烃；诸如3,3-二氟戊炔、4,4-二氟戊炔、5,5-二氟戊炔、3,4-二氟戊炔、4,5-二氟戊炔、1,1-二氟-2-戊炔、4,4-二氟-2-戊炔、5,5-二氟-2-戊炔、4,5-二氟-2-戊炔、3-(二氟甲基)-丁炔、3-(氟甲基)-4-氟丁炔的由C5H6F2表示的不饱和线型氟代烃。
一旦与硅部分110中的硅、氧化硅部分120中的氧化硅以及氮化硅部分160中的氮化硅反应，包含氟代烃的等离子体就在硅部分110和氧化硅部分120的顶面上产生相当大量的聚合物。硅部分110和氧化硅部分120的顶面上的聚合物的量足够大，使得能够采用本领域中可用的分析仪器测量，所述分析仪器例如为俄歇电子显微镜(AES)或者x射线光电子显微镜(XPS)。硅部分110和氧化硅部分120的顶面上的聚合物的厚度可以为0.1nm到3nm，这取决于用来产生包含氟代烃的等离子体的处理条件。
具体地，第一包含氟代烃的聚合物117形成在硅部分110的顶面上，第二包含氟代烃的聚合物127形成在氧化硅部分120的顶面上，并且第三包含氟代烃的聚合物167形成在氮化硅部分160的顶面上。第一包含氟代烃的聚合物117、第二包含氟代烃的聚合物127以及第三包含氟代烃的聚合物167包含碳、氢和氟。第二包含氟代烃的聚合物127还包含氧。此外，如果将O2或者另一种含氧气体供给到处理室中作为源气体之一，则第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127包含氧。
在一个实施例中，第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127包括原子浓度为30％到40％的碳、原子浓度为40％到50％的氢、原子浓度为5.0％到10.0％的氟、以及原子浓度小于5％的氧。
第三包含氟代烃的聚合物167包含碳、氢、氟、和可选的氧，并且还包括氮。因此，第三包含氟代烃的聚合物167包括通过包含氟代烃的等离子体与氮化硅部分160的相互作用而形成的含氮化合物。所述含氮化合物是包含C、H、F和N的挥发性化合物。如此处所使用的，挥发性化合物是指在297.3K下在真空中蒸发的化合物。因此在各向异性蚀刻期间，第三包含氟代烃的聚合物167挥发并且从氮化硅部分160的顶面上被去除。
在各向异性蚀刻的稳态期间在硅部分110上的第一包含氟代烃的聚合物117的厚度在本文中称为第一厚度t1。如本文中所使用的，蚀刻的稳态是指这样的状态：在该状态下，诸如聚合物的蚀刻副产物的厚度不随时间变化。在各向异性蚀刻的稳态期间在氧化硅部分120上的第二包含氟代烃的聚合物127的厚度在本文中称为第二厚度t2。在沉积时，第一、第二和第三包含氟代烃的聚合物(117、127、167)具有相同的成分。
第三包含氟代烃的聚合物167的底部与氮化硅部分160中的氮化硅材料相互作用并且随后挥发。因此，第三包含氟代烃的聚合物167的厚度剩余不显著，并且第三包含氟代烃的聚合物167不阻碍包含氟代烃的等离子体与氮化硅部分160中的氮化硅材料相互作用。相对照而言，第一包含氟代烃的聚合物117不与下面的硅材料相互作用。此外，第二包含氟代烃的聚合物127不以任何显著的方式与下面的氧化硅部分120中的氧化硅相互作用。因此，第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127阻碍包含氟代烃的等离子体与硅部分110以及与氧化硅部分120的相互作用。
由于第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127不与下面的硅材料或者下面的氧化硅材料相互作用，因此第一厚度t1不小于，即，大于或者等于第三厚度t3，并且第二厚度t2不小于第三厚度t3。此外，第一厚度t1不小于第二厚度t2，这是因为包含氟代烃的等离子体在硅表面上比在氧化硅表面上沉积更多的包含氟代烃的聚合物。
由于第一厚度t1不小于第二厚度t2，并且第二厚度不小于第三厚度，因此氟代烃等离子体以不小于硅部分110和氧化硅部分120的对应蚀刻速率的蚀刻速率蚀刻氮化硅部分。此外，氟代烃等离子体以比硅部分110更大的蚀刻速率蚀刻氧化硅部分120。
各种包含氟代烃的聚合物(110、120、160)的厚度之间的差异和第三包含氟代烃的聚合物167与下面的氮化硅材料之间的反应的组合为各向异性蚀刻工艺提供了高选择性，使得各向异性蚀刻以相对于氧化硅和硅的高选择性去除氮化硅。
相对于各向异性蚀刻之前硅部分110的原始顶面的、到各向异性蚀刻结束时硅部分110的顶面被垂直凹陷的凹陷深度，在本文中被称为第一凹陷深度d1。相对于各向异性蚀刻之前氧化硅部分120的原始顶面的、到各向异性蚀刻结束时氧化硅部分120的顶面被垂直凹陷的凹陷深度，在本文中被称为第二凹陷深度d2。相对于各向异性蚀刻之前氮化硅部分160的原始顶面的、到各向异性蚀刻结束时氮化硅部分160的顶面被垂直凹陷的凹陷深度，在本文中被称为第三凹陷深度d3。
在一个实施例中，可以采用所述各向异性蚀刻来以高选择性执行相对于硅和/或氮化硅具有选择性的氮化硅蚀刻工艺。如本文中所使用的，氮化硅蚀刻工艺相对于硅的选择性是第三凹陷深度d3与第一凹陷深度d1的比率。如本文中所使用的，氮化硅蚀刻工艺相对于氧化硅的选择性是第三凹陷深度d3与第二凹陷深度的比率。在一个实施例中，当硅部分110的横向尺寸以及氮化硅部分160的横向尺寸大于10nm时，采用上述的包含氟代烃的等离子体的氮化硅蚀刻工艺相对于硅的选择性可以大于10nm。在一个实施例中，当硅部分110的横向尺寸以及氧化硅部分120的横向尺寸大于10nm时，采用上述的包含氟代烃的等离子体的氮化硅蚀刻工艺相对于氧化硅的选择性可以大于5nm。
在常规氮化硅蚀刻工艺中，在等离子体前体(precursor)气体中碳原子的数目小于3。此外，常规等离子体的离子中氟的数目大于常规等离子体的分子中氢的数目。常规氮化硅蚀刻工艺相对于氧化硅的选择性是由在正常等离子体条件下(即当等离子体的离子具有大于200eV的能量并且通过过量的氧消除氧化物蚀刻剂供给)等离子能够去除氮化硅与等离子体不能去除氧化硅的组合提供的。常规氮化硅蚀刻工艺相对于硅的选择性通过在常规等离子体中包括氢离子来间接提供，这减少了硅蚀刻剂供给并且将暴露的硅的表面部分转化成氧化硅并且防止对硅的进一步蚀刻。
相对照而言，本公开的包含氟代烃的等离子体的分子中的碳离子的数目至少为3。此外，所述包含氟代烃的等离子体的分子中氢原子的数目大于本公开中包含氟代烃的等离子体的分子中氟原子的数目。因此，第一、第二和第三包含氟代烃的聚合物(117、127、167)中碳和氢的原子百分比增加为高于常规氮化硅蚀刻工艺的任何聚合物中对应的原子百分比。同时，第一、第二和第三包含氟代烃的聚合物(117、127、167)中氟的原子百分比小于常规氮化硅蚀刻工艺的任何聚合物中对应的原子百分比。增加的碳含量和减少的氟含量使得所沉积的第一、第二和第三包含氟代烃的聚合物(117、127、167)在给定的适当等离子体条件下不能够被包含氟代烃的等离子体蚀刻。然而，通过含氮挥发性化合物的形成，第三包含氟代烃的聚合物167减少，所述含氮挥发性化合物是通过第三包含氟代烃的聚合物和下面的氮化硅材料之间的相互作用而形成的。因此，相对于硅和氧化硅在氮化硅蚀刻中提供选择性的机制是在氧化物和硅表面上沉积不能够被包含氟代烃的等离子体蚀刻的包含氟代烃的聚合物。
除了相对于在常规氮化硅蚀刻工艺中产生的任何聚合物沉积物、本公开的包含氟代烃的聚合物的质量(quality)的变化之外，对于氮化硅部分每单位凹陷深度的第一、第二和第三包含氟代烃的聚合物(117、127、167)的量显著增加为超过在常规氮化硅蚀刻工艺中产生的任何聚合物的量。在常规氮化硅蚀刻工艺中任何聚合物(如果存在)的量典型地不能够被分析仪器测量。相对照地，第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127的量典型地能够通过诸如俄歇电子谱仪的分析仪器测量。
由于在本公开的各向异性蚀刻工艺中产生了相当大量的包含氟代烃的聚合物，包含氟代烃的等离子体的能量可以相对于用于常规氮化硅蚀刻工艺的能量显著降低。如本文中所使用的，如果包含氟代烃的聚合物能够通过本领域中已知的分析设备测量，则包含氟代烃的聚合物的量是“显著的”。因此，氮化硅蚀刻工艺相对于硅和氮化硅的高选择性可以用于降低包含氟代烃的等离子体中的离子的能量，以便在第一示例性结构的各种物理暴露的表面上发生较少的等离子体损伤。减小包含氟代烃的等离子体中离子的能量降低了在采用包含氟代烃的等离子体的各向异性蚀刻工艺期间形成的聚合物(即第一、第二和第三包含氟代烃的聚合物(117、127、167))的总量。
包含氟代烃的等离子体中的离子可以具有在氮化硅的常规等离子体蚀刻中采用的任何能量，所述常规等离子体蚀刻需要最小为200eV的离子能量以便以任何显著的方式蚀刻氮化硅。相对照地，包含氟代烃的等离子体中的离子可以具有小于200eV的能量。具体地，本公开的包含氟代烃的等离子体中的离子可以具有10eV-1keV之间的平均动能。在一个实施例中，本公开的包含氟代烃的等离子体中的离子可以具有10eV-100eV的范围的平均动能。
本公开的包含氟代烃的等离子体可以被用于半导体制造中的需要相对于硅和/或氮化硅的高选择性的各种各向异性氮化硅蚀刻工艺。这些应用包括但不限于：用于形成氮化硅栅极间隔物的各向异性蚀刻以及作为接触通路腔形成工艺结束时的穿透蚀刻(break-through etch)的氮化硅衬里蚀刻。
在一个实施例中，在小于1keV的等离子体能量下在缺乏氧的情况下，第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127不能被任何包含氟代烃的等离子体蚀刻。
第一示例性结构示例出了采用其中硅部分110、氧化硅部分120和氮化硅部分160具有相同高度h的构造的硅部分110、氧化硅部分120和氮化硅部分160的相对蚀刻速率。应当理解，硅部分110、氧化硅部分120和氮化硅部分160的相同高度h仅仅是为了示例的目的，硅部分110、氧化硅部分120和氮化硅部分160的高度通常可以不同。此外，在蚀刻之前硅部分110、氧化硅部分120和氮化硅部分160的顶面和底面的共面仅仅是巧合，通常，在一般半导体结构中，硅部分110、氧化硅部分120和氮化硅部分160中每一个的相对高度和横向范围可以变化。本文中预期所有这些变化。在这样改变的配置中各种蚀刻速率之间的关系以及各种包含氟代烃的聚合物之间的关系是相同的。
参考图3，根据本公开的第二实施例的第二示例性结构包括半导体衬底8、形成于其上的栅极叠层、形成于半导体衬底8和栅极叠层之上的氮化硅层60L。半导体衬底8包括包含半导体材料部分10的半导体层10。半导体材料部分10包括硅基材料，所述硅基材料可以是可用于上述硅部分110的任何材料。
包括氧化硅的浅沟槽隔离结构20被形成在半导体衬底8中的半导体材料部分10内。例如，浅沟槽隔离结构20可以通过在半导体材料部分10中形成浅沟槽并且用氧化硅填充所述浅沟槽而形成，所述氧化硅可以通过例如化学气相沉积(CVD)而被沉积。例如可以通过化学机械平面化(CMP)从半导体材料部分10的顶面上方去除氧化硅的过量部分。
例如，可以通过形成栅极电介质层、栅极导体层和可选的栅极盖帽电介质层的叠层并且光刻图案化所述叠层，形成栅极叠层。每个栅极叠层自下而上可以包括栅极电介质50、栅电极52、和可选的栅极盖帽电介质54。栅极盖帽电介质54可以包括氧化硅或者氮化硅。栅极电介质50、栅电极52和栅极盖帽电介质54的侧壁在自顶向下视图(即在与半导体材料部分10和栅极电介质50之间的水平面垂直的方向上从上方观看的视图)中可以是垂直一致的，即彼此一致。
尽管本文中示例出了通过先栅极集成方案示例栅极叠层(50、53、54)的形成的实施例，但是注意，可以采用本领域中已知的任何方法形成包括栅极电介质50、栅电极52和可选的栅极盖帽电介质54的至少一个叠层的结构，所述方法包括但不限于：先栅极集成方案以及替代栅方案，所述替代栅方案采用平面化电介质层来界定用于形成栅极叠层的栅极腔并且随后去除所述平面化电介质层。
例如，可以通过低压化学气相沉积(LPCVD)、等离子体增强的化学气相沉积(PECVD)、高密度等离子体化学气相沉积(HDPCVD)、亚大气化学气相沉积(SACVD)或者本领域已知的任何其它氮化硅沉积方法，沉积氮化硅层60L。氮化硅层60L可以是保形的(conformal)或非保形的。氮化硅层60L可以包括化学计量氮化硅或非化学计量氮化硅。氮化硅层60L的厚度可以为3nm-300nm，但也可以采用更小和更大的厚度。可选地，可以在沉积氮化硅层60L之前直接在栅极叠层(50、52、54)的侧壁上形成包括氧化硅、氧氮化硅和/或电介质金属氧化物的另一栅极间隔物(未示出)。
参考图4和5，将第二示例性结构放置在被配置为用于在其中执行各向异性蚀刻的处理室中。对第二示例性结构执行上述采用包含氟代烃的等离子体的各向异性蚀刻，以便氮化硅层60L被各向异性蚀刻。如上文中所讨论的，通过CxHyFz的分解产生所述包含氟代烃的等离子体，其中x是选自3、4、5和6的整数，y和z是正整数，并且y大于z。
在所述各向异性蚀刻期间，氮化硅层60L的水平部分被完全去除，并且半导体材料部分10的顶面以及浅沟槽隔离结构20的顶面变得物理暴露于包含氟代烃的等离子体。图4和5示例出了在半导体材料部分10和浅沟槽隔离结构20的顶面的第一物理暴露时的第二示例性结构。栅极盖帽电介质54的顶面与栅极电介质50的底面之间的垂直距离在本文中被称为栅极叠层(50、52、54)的初始栅极叠层高度igsh。
贯穿所述各向异性蚀刻的持续时间的始终，包括第二示例性结构具有图4和5所示例的构造的时刻，包含氟代烃的聚合物都存在于氮化硅层60L的水平表面上。该包含氟代烃的聚合物在本文中被称为第三包含氟代烃的聚合物167，并且具有与第一示例性结构中的第三包含氟代烃的聚合物167相同的特征。一旦去除了氮化硅层60L的水平部分，就也从这样的区域去除第三包含氟代烃的聚合物167：氮化硅层60L的水平部分从该区域被去除。一旦去除了氮化硅层60L的水平部分，则氮化硅层60L的剩余部分就构成横向包围栅极叠层(50、52、54)的氮化硅间隔物60。
在一个实施例中，氮化硅间隔物60的顶面可以与栅极盖帽电介质54的顶面共面。此外，在该处理步骤中，浅沟槽隔离结构20的顶面和半导体材料部分10的顶面可以与栅极电介质50的最底面共面，即，与包括半导体材料部分10和栅极电介质50之间的界面的平面共面。
所述各向异性蚀刻包括过蚀刻，该过蚀刻是在半导体材料部分10和浅沟槽隔离结构20的顶面被物理暴露之后进行的所述各向异性蚀刻的部分。蚀刻化学物以及所述包含氟代烃的等离子体的成分和能量可以贯穿包括所述过蚀刻步骤在内的所述各向异性蚀刻的持续时间的始终保持相同。
参考图6和7，在作为所述各向异性蚀刻的最后部分的过蚀刻期间，浅沟槽隔离结构20的顶面和半导体材料部分10的顶面被垂直凹陷。此外，氮化硅间隔物60的顶面被垂直凹陷。半导体材料部分10的顶面所凹陷的垂直距离在本文中被称为第一凹陷距离d1。浅沟槽隔离结构20的顶面所凹陷的垂直距离在本文中被称为第二凹陷距离d2。氮化硅间隔物60的顶面所凹陷的垂直距离在本文中被称为第三凹陷距离d3。由于与第一实施例中讨论的相同的原因，第一距离d1不大于第二距离d2，并且第二距离d2不大于第三距离d3。
第一包含氟代烃的聚合物117以与第一实施例中的在硅部分110的顶面上(见图2)相同的方式形成在半导体材料部分10的顶面上。第二包含氟代烃的聚合物127以与第一实施例中的在氧化硅部分120的顶面上(见图2)相同的方式形成在浅沟槽隔离结构的顶面上。第三包含氟代烃的聚合物167以与第一实施例中的在氮化硅部分160的顶面上(见图2)相同的方式形成在氮化硅间隔物60的顶面上。由于与第一实施例中所讨论的相同的原因，第一厚度不小于(即，大于或等于)第二厚度，并且第二厚度不小于第三厚度。
图6和7中示例出的第二示例性结构是包括半导体材料部分10和浅沟槽隔离结构20的半导体结构，半导体材料部分10位于半导体衬底20中，浅沟槽隔离结构20包括氧化硅、被嵌入在半导体衬底8内并且与半导体材料部分10接触。此外，所述半导体结构包括位于半导体材料部分10上的栅极叠层(50、52、54)。每个栅极叠层(50、52、54)可以包括栅极电介质50、栅电极52、和栅极盖帽电介质54。该半导体结构也包括横向包围每个栅极叠层(50、52、54)的氮化硅间隔物60。半导体材料部分10的顶面从一水平面垂直凹陷第一凹陷距离d1，所述水平面包括栅极电介质50与半导体材料部分10之间的界面。浅沟槽隔离结构20的顶面从所述水平面垂直凹陷第二凹陷距离d2。氮化硅间隔物60的顶面从栅极盖帽电介质54的原始顶面垂直凹陷第三凹陷距离d3，所述原始顶面从半导体材料部分10与栅极电介质50之间的界面偏移初始栅极叠层厚度igsh。栅极盖帽电介质54的顶面从栅极盖帽电介质54的原始顶面垂直凹陷第四凹陷距离d4。栅极电介质50的底面与凹陷了第四凹陷距离的栅极盖帽电介质54的顶面之间的距离在本文中被称为改变后的栅极叠层高度，其为h-d4。第三凹陷距离d3与第四凹陷距离d4之间的差在本文中被称为垂直偏移距离vod。氟代烃聚合物(未示出)可以在对栅极盖帽电介质54的蚀刻期间以及之后存在于栅极盖帽电介质54之上。
第一凹陷距离d1不大于第二凹陷距离d2，并且不大于第三凹陷距离d3。在一个实施例中，第一凹陷距离d1小于第二凹陷距离d3，并且小于第三凹陷距离d3。如果栅极盖帽电介质54包括氧化硅，则d4可以与d2相同，并且vod可以是正的量，即，栅极盖帽电介质54的顶面位于氮化硅间隔物60的顶面上方。如果栅极盖帽电介质54包括氮化硅，则d4可以与d3相同，并且vod可以为零，即，栅极盖帽电介质54的顶面与作为电介质栅极间隔物的氮化硅间隔物60的顶面共面。
参考图8，例如，通过湿法清洁工艺清洁各种包含氟代烃的聚合物(117、127、167)。可以随后在半导体衬底8、栅极叠层(50、52、54)和氮化硅间隔物60上方沉积至少一个接触层级电介质层80。
参考图9，根据本公开的第三实施例的第三示例性结构包括半导体衬底8，其可以与第二示例性结构的半导体衬底8相同。此外，第三示例性结构包括可以与第二示例性结构中的栅极叠层相同并且可以可选地包括图3-8所示例的栅极盖帽电介质54的栅极叠层(50、52)。采用本领域中已知的方法和/或本公开的第二实施例的方法，在每个栅极叠层(50、52)的侧壁上形成栅极间隔物。
在一个实施例中，栅极间隔物的外表面可以包括氧化硅表面。例如，每个栅极间隔物可以包括可选的内部栅极间隔物60'以及包含掺杂的或未掺杂的氧化硅的外部栅极间隔物62。可选的内部间隔物60'(如果存在)可以包括诸如氮化硅、氧氮化硅、电介质金属氧化物、具有与外部栅极间隔物62的成分相同或不同的成分的掺杂的或未掺杂的氧化硅的电介质材料。
例如，通过化学气相沉积(CVD)在半导体衬底8的物理暴露表面上、外部栅极间隔物62的外表面上以及栅极叠层(50、52)的顶面上，形成氮化硅衬里70。氮化硅衬里70可以包括化学计量氮化硅或非化学计量氮化硅。氮化硅衬里70的厚度可以为3nm-50nm，但也可以采用更小和更大的厚度。
例如，通过化学气相沉积，在氮化硅衬里70之上沉积至少一个接触层级电介质层80。所述至少一个接触层级电介质层80可以包括掺杂的或未掺杂的氧化硅、有机硅酸盐玻璃和/或电介质金属氧化物。或者，所述至少一个接触层级电介质层80可以包括自下而上为非氮化硅的电介质材料与氮化硅层的垂直叠层。非氮化硅的电介质材料可以是掺杂的或未掺杂的氧化硅、有机硅酸盐玻璃和电介质金属氧化物中的任何材料。例如，可以通过化学机械平面化来平面化所述至少一个接触层级电介质层80的顶面。
参考图10，在氮化硅层70之上形成图案化的掩蔽结构。例如，可以将光致抗蚀剂87施加在所述至少一个接触层级电介质层80之上，并且可以通过光刻曝光和显影来图案化光致抗蚀剂87。在光致抗蚀剂87内形成包括各种开口的图案。
通过各向异性蚀刻将光致抗蚀剂87中的图案转移到所述至少一个接触层级电介质层80中，所述各向异性蚀刻可以采用用于蚀刻所述至少一个接触层级电介质层80的(一种或多种)电介质材料的目的的本领域中已知的任何适当的蚀刻化学物。氮化硅层70可以用作用于去除光致抗蚀剂87中的开口下方的所述至少一个接触层级电介质层80的电介质材料的各向异性蚀刻的停止层。形成从光致抗蚀剂87的顶面延伸到氮化硅层的顶面的各种接触通路孔89。
一旦各种接触通路孔89的底部处的氮化硅衬里70的顶面被物理暴露，则可以利用采用上述的包含氟代烃的等离子体的另一各向异性蚀刻。该各向异性蚀刻在本文中被称为穿透蚀刻，因为该各向异性蚀刻的目的是穿透氮化硅衬里70，并且将各种接触通路孔89延伸到半导体材料部分10以及延伸到每个栅极叠层(50、52、54)内的导电部分(即，栅电极52)。光致抗蚀剂87和所述至少一个接触层级电介质层80的组合可以用作用于所述穿透蚀刻的图案化的掩蔽结构，即，蚀刻掩膜。
在所述穿透蚀刻期间采用的等离子体可以与在第一和第二实施例中描述的相同。在所述各向异性蚀刻(即所述穿透蚀刻)期间，具有与第一和第二实施例中的第三包含氟代烃的聚合物167相同的成分和特性的第三包含氟代烃的聚合物167被形成在氮化硅衬里70的物理暴露表面上。第三包含氟代烃的聚合物167包括与第一和第二实施例的第一和第二包含氟代烃的聚合物(117、127)相同的材料，并且还包括通过报含氟代烃的等离子体与氮化硅衬里70的相互作用而形成的挥发性含氮化合物。
氮化硅衬里70在各种接触通路孔89的底部处被蚀刻穿透。所述各向异性蚀刻在过蚀刻步骤期间继续，所述过蚀刻步骤被构建到所述各向异性蚀刻中以确保所有氮化硅材料从各种接触通路孔89下方被去除，而不管氮化硅衬里70的厚度的统计学变化(例如，轮到轮的变化、晶片到晶片的变化和/或晶片内的变化)和/或在氮化硅上穿透蚀刻的实际蚀刻速率的统计学变化(例如，轮到轮的变化、晶片到晶片的变化和/或晶片内的变化)。
参考图11，在所述穿透蚀刻的过蚀刻步骤期间，半导体材料部分10和外部栅极间隔物62的物理暴露部分被凹陷。具有第一厚度的第一包含氟代烃的聚合物117直接在氮化硅衬里70中的开口的底部处(即，在各种接触通路孔89之一的底部处)的半导体材料部分10上形成。具有(沿与外部栅极间隔物62的凹陷外表面局部垂直的方向测量的)第二厚度的第二包含氟代烃的聚合物127直接在外部栅极间隔物62的氧化硅表面上形成。第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127通过与第一实施例中讨论的相同机制形成，并且对应地，第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127可以具有与第一实施例中相同的成分。由于第一实施例中讨论的原因，第一厚度不小于第二厚度。第一包含氟代烃的聚合物117和第二包含氟代烃的聚合物127可以具有与第一实施例中讨论的成分相同的成分。
第三示例性结构是包括如下的半导体结构：位于半导体衬底8中的半导体材料部分10上的栅极叠层(50、52)；至少一个栅极间隔物，其可以包括可选的内部栅极间隔物60'以及外部栅极间隔物62，横向包围所述栅极叠层(50、52)并且在其外侧壁上具有氧化硅表面；以及氮化硅衬里70，其位于所述栅极间隔物(60'、62)和半导体材料部分10之上并且在其中包括开口。外部栅极间隔物62'的氧化硅表面和半导体材料部分10的顶面位于所述开口下方。第一包含氟代烃的聚合物117具有第一厚度并且直接位于半导体材料部分10的表面上以及所述开口(即，各种接触通路孔89之一)的底部处。第二包含氟代烃的聚合物127具有第二厚度，并且直接位于所述氧化硅表面上。所述第一厚度不小于所述第二厚度。
参考图12，例如，通过湿法清洁来去除各种包含氟代烃的聚合物。在各种接触通路孔89中沉积导电材料。在从所述至少一个接触层级电介质层80的顶面上方去除了过量的导电材料之后，在各种接触通路孔89内形成各种接触通路结构92，以提供与半导体衬底8中和/或栅电极58中的各种半导体部件的电接触。可选地，在形成各种接触通路结构92之前，可以在各种接触通路孔89的底部处的半导体表面上形成各种金属半导体合金区域(38、58)。
尽管已经就特定实施例描述了本公开，但是考虑到前面的描述，很显然，大量备选方案、修改例和变型例对于本领域技术人员而言是显而易见的。例如，本公开的实施例的方法和结构可以应用于包括但不限于本领域中已知的如下结构的结构：finFET结构、三栅结构和纳米线结构。因此，本公开旨在包含落入本公开和后面的权利要求的范围和精神内的所有这些备选方案、修改例和变型例。

Claims (22)

1.一种形成半导体结构的方法，包括：
在半导体衬底上形成硅部分、氧化硅部分和氮化硅部分；以及
采用包含氟代烃的等离子体各向异性蚀刻所述氮化硅部分，其中具有第一厚度的第一包含氟代烃的聚合物形成在所述硅部分上，具有第二厚度的第二包含氟代烃的聚合物形成在所述氧化硅部分上，并且具有第三厚度的第三包含氟代烃的聚合物形成在所述氮化硅部分上，其中所述第一厚度大于所述第二厚度，并且大于所述第三厚度，
其中，所述第三包含氟代烃的聚合物的底部与所述氮化硅部分中的氮化硅材料相互作用并且随后挥发，并且，所述第一包含氟代烃的聚合物和所述第二包含氟代烃的聚合物阻碍所述包含氟代烃的等离子体与所述硅部分以及与所述氧化硅部分的相互作用。
2.根据权利要求1所述的方法，其中，所述氟代烃等离子体以大于对所述硅部分和所述氧化硅部分的对应蚀刻速率的蚀刻速率蚀刻所述氮化硅部分。
3.根据权利要求2所述的方法，其中，所述氟代烃等离子体以比所述硅部分大的蚀刻速率蚀刻所述氧化硅部分。
4.根据权利要求1所述的方法，其中，所述第三包含氟代烃的聚合物包括通过所述包含氟代烃的等离子体与所述氮化硅部分的相互作用而形成的含氮化合物。
5.根据权利要求4所述的方法，其中，所述含氮化合物是包含C、H、F和N的挥发性化合物。
6.根据权利要求1所述的方法，其中，所述包含氟代烃的等离子体包括CxHyFz的离子，其中x是选自3、4、5和6的整数，y和z是正整数，并且y大于z。
7.根据权利要求6所述的方法，其中，所述包含氟代烃的等离子体包括O2、CO、CO2、N2、Ar、H2、He或其组合的等离子体。
8.根据权利要求1所述的方法，其中，所述包含氟代烃的等离子体包括具有在10eV到100eV的范围内的平均动能的离子。
9.一种形成半导体结构的方法，包括：
在半导体衬底中的半导体材料部分内形成包含氧化硅的浅沟槽隔离结构；
在所述半导体材料部分上形成栅极叠层；
在所述栅极叠层、所述半导体材料部分和所述浅沟槽隔离结构上形成氮化硅层；以及
各向异性蚀刻所述氮化硅层以形成横向包围所述栅极叠层的氮化硅间隔物，其中所述浅沟槽隔离结构的顶面和所述半导体材料部分的顶面在所述各向异性蚀刻期间被物理暴露并且随后被凹陷，并且在所述半导体材料部分的顶面的物理暴露之后所述半导体材料部分的所述顶面所凹陷的第一凹陷距离小于在所述半导体材料部分的所述顶面的所述物理暴露之后所述浅沟槽隔离结构的顶面所凹陷的第二凹陷距离，并且小于在所述半导体材料部分的所述顶面的所述物理暴露之后所述氮化硅间隔物的顶面所凹陷的第三凹陷距离，
其中，采用包含氟代烃的等离子体蚀刻所述氮化硅层，其中形成在所述半导体材料部分的所述顶面上的第一包含氟代烃的聚合物的第一厚度大于形成在所述浅沟槽隔离结构的所述顶面上的第二包含氟代烃的聚合物的第二厚度，并且大于所述氮化硅间隔物的所述顶面上的第三包含氟代烃的聚合物的第三厚度。
10.根据权利要求9所述的方法，其中，所述浅沟槽隔离结构的所述顶面和所述半导体材料部分的所述顶面在所述各向异性蚀刻之前与所述栅极电介质的最底面共面。
11.根据权利要求9所述的方法，其中，第二凹陷距离小于所述第三凹陷距离。
12.根据权利要求9所述的方法，其中，通过CxHyFz的分解产生所述包含氟代烃的等离子体，其中x是选自3、4、5和6的整数，y和z是正整数，并且y大于z。
13.一种形成半导体结构的方法，包括：
在半导体衬底中的半导体材料部分之上形成栅极叠层和至少一个栅极间隔物；
在所述栅极叠层、所述栅极间隔物和所述半导体材料部分之上形成氮化硅衬里；
在所述氮化硅衬里之上形成图案化的掩蔽结构；以及
采用等离子体各向异性蚀刻所述氮化硅衬里以在其中形成至少一个开口，其中具有第一厚度的第一包含氟代烃的聚合物直接形成在所述至少一个开口的底部处的所述半导体材料部分上，并且具有第二厚度的第二包含氟代烃的聚合物直接形成在所述至少一个栅极间隔物的氧化硅表面上，其中所述第一厚度大于所述第二厚度。
14.根据权利要求13所述的方法，其中，所述等离子体是包含氟代烃的等离子体，并且所述第一包含氟代烃的聚合物和所述第二包含氟代烃的聚合物具有相同的成分。
15.根据权利要求14所述的方法，其中，在所述各向异性蚀刻期间第三包含氟代烃的聚合物形成在所述氮化硅衬里的表面上，其中所述第三包含氟代烃的聚合物包括与所述第一和第二包含氟代烃的聚合物相同的材料并且还包括通过所述包含氟代烃的等离子体与所述氮化硅衬里的相互作用而形成的挥发性含氮化合物。
16.根据权利要求14所述的方法，其中，通过CxHyFz的分解产生所述包含氟代烃的等离子体，其中x是选自3、4、5和6的整数，y和z是正整数，并且y大于z。
17.一种半导体结构，包括：
栅极叠层，其位于半导体衬底中的半导体材料部分之上；
至少一个栅极间隔物，其横向包围所述栅极叠层并且在其外侧壁上具有氧化硅表面；
氮化硅衬里，其覆盖在所述至少一个栅极间隔物上并且在其中包括开口，其中所述氧化硅表面和所述半导体材料部分的表面位于所述开口下方；
第一包含氟代烃的聚合物，其具有第一厚度并且直接位于所述半导体材料部分的所述表面上和所述开口的底部处；以及
第二包含氟代烃的聚合物，其具有第二厚度并且直接位于所述氧化硅表面上，其中所述第一厚度大于所述第二厚度，
其中，所述第一和第二包含氟代烃的聚合物是在采用包含氟代烃的等离子体各向异性蚀刻所述氮化硅衬里期间形成的。
18.根据权利要求17所述的半导体结构，所述第一包含氟代烃的聚合物和所述第二包含氟代烃的聚合物具有相同的成分。
19.根据权利要求17所述的半导体结构，其中，在小于1keV的等离子体能量下在缺乏氧的情况下，不能用任何包含氟代烃的等离子体蚀刻所述第一包含氟代烃的聚合物和所述第二包含氟代烃的聚合物。
20.根据权利要求17所述的半导体结构，其中，所述第一包含氟代烃的聚合物和所述第二包含氟代烃的聚合物包括原子浓度为30％到40％的碳、原子浓度为40％到50％的氢、原子浓度为5.0％到10.0％的氟、以及原子浓度小于5％的氧。
21.一种半导体结构，包括：
位于半导体衬底中的半导体材料部分；
包含氧化硅的浅沟槽隔离结构，其嵌入在所述半导体衬底内并且与所述半导体材料部分接触；
栅极叠层，其包括栅极电介质、栅电极和栅极盖帽电介质并且位于所述半导体材料部分上；
氮化硅间隔物，其横向包围所述栅极叠层，其中所述半导体材料部分的顶面从包括所述栅极电介质与所述半导体材料部分之间的界面的水平面垂直凹陷第一凹陷距离，所述浅沟槽隔离结构的顶面从所述水平面垂直凹陷第二凹陷距离，所述氮化硅间隔物的顶面位于不高于所述栅极盖帽电介质的顶面的位置，其中所述第一凹陷距离小于所述第二凹陷距离；
第一包含氟代烃的聚合物，其具有第一厚度并且位于所述半导体材料部分的所述顶面上；
第二包含氟代烃的聚合物，其具有第二厚度并且位于所述浅沟槽隔离结构的所述顶面上；以及
第三包含氟代烃的聚合物，其具有第三厚度并且位于所述氮化硅间隔物的所述顶面上，
其中，所述第一厚度大于所述第二厚度，并且所述第二厚度大于所述第三厚度，并且
其中，所述第一和第二凹陷距离是在采用包含氟代烃的等离子体各向异性蚀刻所述氮化硅间隔物期间形成的。
22.根据权利要求21所述的半导体结构，其中，所述氮化硅间隔物的所述顶面位于所述栅极盖帽电介质的所述顶面下方。
CN201280052538.6A 2011-10-26 2012-10-25 高选择性氮化物蚀刻工艺 Expired - Fee Related CN103890918B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/281,688 2011-10-26
US13/281,688 US8765613B2 (en) 2011-10-26 2011-10-26 High selectivity nitride etch process
PCT/US2012/061775 WO2013063182A1 (en) 2011-10-26 2012-10-25 High selectivity nitride etch process

Publications (2)

Publication Number Publication Date
CN103890918A CN103890918A (zh) 2014-06-25
CN103890918B true CN103890918B (zh) 2016-08-31

Family

ID=48168458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280052538.6A Expired - Fee Related CN103890918B (zh) 2011-10-26 2012-10-25 高选择性氮化物蚀刻工艺

Country Status (5)

Country Link
US (1) US8765613B2 (zh)
CN (1) CN103890918B (zh)
DE (1) DE112012004143B4 (zh)
GB (1) GB2509660B (zh)
WO (1) WO2013063182A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942985B2 (ja) * 2011-03-29 2016-06-29 日本ゼオン株式会社 プラズマエッチングガス及びプラズマエッチング方法
WO2014104290A1 (ja) * 2012-12-27 2014-07-03 日本ゼオン株式会社 ドライエッチング方法
US9385044B2 (en) * 2012-12-31 2016-07-05 Texas Instruments Incorporated Replacement gate process
KR20160019911A (ko) * 2013-06-17 2016-02-22 제온 코포레이션 고순도 １－플루오로부탄및 플라즈마 에칭 방법
US9378975B2 (en) 2014-02-10 2016-06-28 Tokyo Electron Limited Etching method to form spacers having multiple film layers
US9496257B2 (en) * 2014-06-30 2016-11-15 International Business Machines Corporation Removal of semiconductor growth defects
US10217681B1 (en) 2014-08-06 2019-02-26 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
US20180277387A1 (en) * 2014-08-06 2018-09-27 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
US9627533B2 (en) * 2015-02-05 2017-04-18 International Business Machines Corporation High selectivity nitride removal process based on selective polymer deposition
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
CN107403725A (zh) * 2016-05-19 2017-11-28 中芯国际集成电路制造(上海)有限公司 氮化硅薄膜去除方法及半导体器件的制作方法
CN107731686A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10141231B1 (en) * 2017-08-28 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with wrapped-around epitaxial structure and manufacturing method thereof
CN114446883A (zh) 2017-09-22 2022-05-06 蓝枪半导体有限责任公司 半导体元件及其制作方法
US10269576B1 (en) * 2017-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and structures formed thereby
US11222820B2 (en) 2018-06-27 2022-01-11 International Business Machines Corporation Self-aligned gate cap including an etch-stop layer
JP7288501B2 (ja) * 2018-08-27 2023-06-07 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素含有表面への選択的堆積
US11258012B2 (en) * 2018-12-19 2022-02-22 Tokyo Electron Limited Oxygen-free plasma etching for contact etching of resistive random access memory
US10629451B1 (en) 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529476A (en) * 1983-06-01 1985-07-16 Showa Denko K.K. Gas for selectively etching silicon nitride and process for selectively etching silicon nitride with the gas
US6010968A (en) * 1998-12-24 2000-01-04 United Microelectronics Corp. Method for forming a contact opening with multilevel etching
CN1304552A (zh) * 1999-03-15 2001-07-18 皇家菲利浦电子有限公司 减小半导体接触电阻的方法
CN1909209A (zh) * 2005-08-03 2007-02-07 三星电子株式会社 制造半导体器件的方法
CN101366100A (zh) * 2006-02-10 2009-02-11 东京毅力科创株式会社 用于相对于硅选择性刻蚀介电材料的方法和系统
CN101983417A (zh) * 2008-03-31 2011-03-02 日本瑞翁株式会社 等离子体蚀刻方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115232A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd ドライエッチング用ガス
US5562801A (en) 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5644153A (en) 1995-10-31 1997-07-01 Micron Technology, Inc. Method for etching nitride features in integrated circuit construction
US6139647A (en) 1995-12-21 2000-10-31 International Business Machines Corporation Selective removal of vertical portions of a film
US6159862A (en) 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
US6004878A (en) 1998-02-12 1999-12-21 National Semiconductor Corporation Method for silicide stringer removal in the fabrication of semiconductor integrated circuits
JP2002025979A (ja) 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
US6686293B2 (en) 2002-05-10 2004-02-03 Applied Materials, Inc Method of etching a trench in a silicon-containing dielectric material
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
KR100543471B1 (ko) 2003-12-30 2006-01-20 삼성전자주식회사 노어형 플래시 메모리 셀의 콘택 구조 형성방법
US7338907B2 (en) 2004-10-04 2008-03-04 Sharp Laboratories Of America, Inc. Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications
GB0616125D0 (en) 2006-08-14 2006-09-20 Radiation Watch Ltd Etch process
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529476A (en) * 1983-06-01 1985-07-16 Showa Denko K.K. Gas for selectively etching silicon nitride and process for selectively etching silicon nitride with the gas
US6010968A (en) * 1998-12-24 2000-01-04 United Microelectronics Corp. Method for forming a contact opening with multilevel etching
CN1304552A (zh) * 1999-03-15 2001-07-18 皇家菲利浦电子有限公司 减小半导体接触电阻的方法
CN1909209A (zh) * 2005-08-03 2007-02-07 三星电子株式会社 制造半导体器件的方法
CN101366100A (zh) * 2006-02-10 2009-02-11 东京毅力科创株式会社 用于相对于硅选择性刻蚀介电材料的方法和系统
CN101983417A (zh) * 2008-03-31 2011-03-02 日本瑞翁株式会社 等离子体蚀刻方法

Also Published As

Publication number Publication date
GB2509660A (en) 2014-07-09
US8765613B2 (en) 2014-07-01
DE112012004143B4 (de) 2019-10-24
CN103890918A (zh) 2014-06-25
US20130105916A1 (en) 2013-05-02
GB201407290D0 (en) 2014-06-11
DE112012004143T5 (de) 2014-09-11
GB2509660B (en) 2016-02-24
WO2013063182A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
CN103890918B (zh) 高选择性氮化物蚀刻工艺
CN103946975B (zh) 用于含氮电介质层的低能蚀刻方法
US11948842B2 (en) Etch stop layer between substrate and isolation structure
TWI651849B (zh) 半導體裝置與其形成方法
CN109841563A (zh) 选择性覆盖工艺和由此形成的结构
CN103946954B (zh) 采用包含氟代烃的聚合物的高保真构图
TW202105613A (zh) 積體電路裝置及其製造方法
CN105428304A (zh) 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法
US10651286B2 (en) High selectivity nitride removal process based on selective polymer deposition
CN103871856B (zh) 金属栅极的形成方法
TW202042399A (zh) 形成氣隙間隔件與主動區上方之閘極接觸之方法及所產生之裝置
US20230369418A1 (en) Method of Forming Backside Power Rails
CN112992786A (zh) 半导体装置的制作方法
CN107039447B (zh) 存储单元及其形成方法
CN109427670A (zh) 周围包裹的外延结构和方法
US20080102639A1 (en) Method for fabricating semiconductor device with recess gate
CN109585289B (zh) 半导体器件及其形成方法
WO2022033160A1 (zh) 半导体器件及其制备方法
CN112750762A (zh) 半导体器件及其制造方法
US20220310407A1 (en) Etching gas compositions, methods of forming micropatterns, and methods of manufacturing semiconductor device
TWI845134B (zh) 半導體裝置及其製造方法
CN220731533U (zh) 半导体结构
WO2022022008A1 (zh) 半导体结构的形成方法及半导体结构
CN113497149A (zh) 半导体结构及半导体结构的形成方法
CN117954309A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160831

Termination date: 20201025

CF01 Termination of patent right due to non-payment of annual fee