CN113497149A - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113497149A CN113497149A CN202010271275.4A CN202010271275A CN113497149A CN 113497149 A CN113497149 A CN 113497149A CN 202010271275 A CN202010271275 A CN 202010271275A CN 113497149 A CN113497149 A CN 113497149A
- Authority
- CN
- China
- Prior art keywords
- opening
- forming
- initial
- semiconductor structure
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 139
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims description 103
- 239000000463 material Substances 0.000 claims description 86
- 150000003254 radicals Chemical class 0.000 claims description 31
- 239000003989 dielectric material Substances 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000376 reactant Substances 0.000 claims description 7
- 125000004122 cyclic group Chemical group 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- 238000007348 radical reaction Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- -1 hydrogen ions Chemical class 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的介质层；位于介质层内的第一开口和第二开口，所述第一开口位于第二开口的顶部；位于第一开口侧壁和第二开口侧壁的侧墙，所述第一开口内的侧墙的侧壁表面与介质层顶部表面的夹角为钝角；位于第一开口内和第二开口内的栅极结构。所述半导体结构的性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K(介电常数大于3.9)栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
然而，现有的后栅工艺还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善现有的后栅工艺。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的介质层；位于介质层内的第一开口和第二开口，所述第一开口位于第二开口的顶部；位于第一开口侧壁和第二开口侧壁的侧墙，所述第一开口内的侧墙的侧壁表面与介质层顶部表面的夹角为钝角；位于第一开口内和第二开口内的栅极结构。
可选的，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。
可选的，所述钝角的范围为120°～150°。
可选的，所述第一开口内的侧墙的顶部尺寸小于底部尺寸。
可选的，所述第二开口的深度范围为100埃～200埃。
可选的，所述侧墙的材料包括介电材料，所述介电材料包括氮化硅。
可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
可选的，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成初始伪栅极结构；在初始伪栅极结构侧壁形成初始侧墙；在衬底上形成介质层，所述介质层位于所述初始侧墙侧壁；去除部分初始伪栅极结构以形成伪栅极结构，并在介质层内形成初始第一开口，所述初始第一开口暴露出部分初始侧墙侧壁表面和所述伪栅极结构顶部表面；去除部分所述初始第一开口暴露出的初始侧墙侧壁表面以形成侧墙，并使所述初始第一开口形成第一开口，所述第一开口内的侧墙侧壁表面与所述介质层顶部表面的夹角为钝角；形成第一开口之后，去除所述伪栅极结构，形成第二开口，所述第一开口与第二开口连通。
可选的，去除部分初始侧墙侧壁表面的工艺包括自由基刻蚀工艺。
可选的，所述自由基刻蚀工艺包括第一步骤和第二步骤：所述第一步骤包括：采用活化离子与所述初始侧墙进行离子活化反应生成改性层；所述第二步骤包括：采用自由基反应去除所述改性层。
可选的，所述离子活化反应的离子包括氢离子；所述自由基反应的自由基包括含NF3、CH4、H2、Ar和He混合气体的自由基。
可选的，所述初始侧墙的材料包括介电材料，所述介电材料包括氮化硅。
可选的，去除部分初始侧墙侧壁表面的工艺包括循环基刻蚀工艺。
可选的，所述循环基刻蚀工艺包括多次循环的第一步骤和第二步骤：所述第一步骤包括：沉积反应物；所述第二步骤包括：采用离子激活，使所述反应物与初始侧墙进行活化反应。
可选的，所述钝角的范围为120°～150°。
可选的，去除所述伪栅极结构的方法包括：去除第一开口暴露出的部分所述伪栅极结构，形成过渡结构；去除所述过渡结构，直至暴露出所述衬底表面，形成所述第二开口。
可选的，去除第一开口暴露出的部分所述伪栅极结构的工艺包括干法刻蚀工艺。
可选的，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
可选的，去除所述过渡结构的方法包括湿法刻蚀工艺。
可选的，去除所述伪栅极结构的工艺包括干法刻蚀工艺。
可选的，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
可选的，所述第二开口的深度范围为100埃～200埃。
可选的，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。
可选的，形成第二开口之后，还包括：在第一开口内和第二开口内形成栅极结构；所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体结构中，所述第一开口位于第二开口顶部，位于第一开口侧壁和第二开口侧壁的侧墙，所述第一开口内的侧墙的侧壁表面与介质层顶部表面的夹角为钝角，从而所述第一开口的顶部宽度大于所述第二开口的顶部宽度，从而在第二开口内和第一开口内形成栅极结构时，所述栅极结构的材料易于填充至第二开口的底部，能够形成材料结构致密的栅极结构，进而提升半导体结构的性能。
本发明技术方案的半导体结构的形成方法中，通过在介质层内形成第一开口和第二开口，所述第一开口位于第二开口顶部，第一开口内的侧墙侧壁表面与所述介质层顶部表面的夹角为钝角，从而所述第一开口的顶部宽度大于所述第二开口的顶部宽度，从而后续在第二开口内和第一开口内形成栅极结构时，所述栅极结构的材料易于填充至第二开口的底部，能够形成材料结构致密的栅极结构，进而提升半导体结构的性能。
进一步，去除部分所述初始第一开口暴露出的初始侧墙表面的工艺包括自由基刻蚀工艺，所述自由基刻蚀工艺对侧墙材料氮化硅具有较大的刻蚀选择比，从而能够在形成侧壁表面与介质层顶部表面的夹角为钝角的第一开口的同时，对器件的其他结构损伤较小。
进一步，去除部分所述初始第一开口暴露出的初始侧墙表面的工艺包括循环基刻蚀工艺，所述循环基刻蚀工艺对侧墙材料氮化硅具有较大的刻蚀选择比，从而能够在形成侧壁表面与介质层顶部表面的夹角为钝角的第一开口的同时，对器件的其他结构损伤较小。
进一步，去除所述伪栅极结构的工艺包括自由基等离子刻蚀工艺，所述自由基等离子刻蚀工艺对伪栅极结构的材料具有较大的刻蚀选择比，从而能够在去除干净伪栅极结构的同时，对器件的其他结构损伤较小。
附图说明
图1至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的后栅工艺还有待改善。
具体的，所述后栅工艺需要先形成伪栅极结构，再形成介质层，然后去除伪栅极结构在介质层内形成栅极开口，最后在栅极开口内形成金属栅。随着半导体技术节点的进一步缩小，所述栅极结构的尺寸也越来越小，从而所述栅极开口的深宽比越来越大。在栅极开口内形成栅极结构时，采用气相沉积工艺在栅极开口内沉积栅极结构的材料，而所述栅极开口的深宽比较大，所述反应气体较难到达栅极开口的底部而优先在栅极开口的顶部沉积，从而使得形成的栅极结构疏松且有空洞，从而影响形成的半导体结构的性能。
为了解决上述问题，本发明技术方案提出一种半导体结构及半导体结构的形成方法，通过在介质层内形成第一开口和第二开口，所述第一开口位于第二开口顶部，第一开口内的侧墙侧壁表面与所述介质层顶部表面的夹角为钝角，从而所述第一开口的顶部宽度大于所述第二开口的顶部宽度，从而后续在第二开口内和第一开口内形成栅极结构时，所述栅极结构的材料易于填充至第二开口的底部，能够形成材料结构致密的栅极结构，进而提升半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，提供衬底。
在本实施例中，所述衬底包括：基底100；位于基底100上的鳍部结构101；位于基底100表面和若干鳍部结构101侧壁表面的隔离层(未图示)，所述隔离层的顶部表面低于所述鳍部结构101的顶部表面。
在本实施例中，所述基底100的材料为单晶硅；所述鳍部结构101的材料包括单晶硅。
在其它实施例中，所述基底还可以是多晶硅、锗、锗化硅、砷化镓、绝缘体上硅或绝缘体上锗等半导体材料；所述鳍部结构还可以是多晶硅、锗、锗化硅、砷化镓、绝缘体上硅或绝缘体上锗等半导体材料。
所述隔离层的材料包括介电材料，所述介电材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。在本实施例中，所述隔离层的材料包括氧化硅。
在其它实施例中，所述衬底为平面型衬底。
请参考图2，在衬底上形成初始伪栅极结构102，所述初始伪栅极结构102横跨所述鳍部结构101。
所述初始伪栅极结构102包括伪栅介质层(未图示)和位于伪栅介质层上的伪栅极层(未标示)。
所述初始伪栅极结构102的形成方法包括：在衬底上形成伪栅介质材料层(未图示)；在伪栅介质材料层上形成伪栅极材料层(未图示)；在伪栅极材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜刻蚀所述伪栅极材料层和伪栅介质材料层，直至暴露出衬底表面，形成所述初始伪栅极结构102。
所述伪栅介质层的材料包括氧化硅或低K(K小于3.9)材料；所述伪栅极层的材料包括多晶硅。
请继续参考图2，在初始伪栅极结构102侧壁形成初始侧墙103。
所述初始侧墙103的形成方法包括：在衬底表面、初始伪栅极结构102的顶部表面和侧壁表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出衬底表面，在初始伪栅极结构102侧壁形成初始侧墙103。
所述初始侧墙103的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述初始侧墙103的材料包括氮化硅。
请参考图3，在衬底上形成介质层104，所述介质层104位于所述初始侧墙103侧壁，且所述介质层104表面暴露出所述初始伪栅极结构102顶部表面和初始侧墙103顶部表面。
所述介质层104的形成方法包括：在衬底上、初始伪栅极结构102顶部表面和初始侧墙103侧壁形成介质材料层(未图示)；平坦化所述介质材料层，直至暴露出所述初始伪栅极结构102顶部表面，形成所述介质层104。
所述介质层104的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。形成所述介质材料层的工艺包括化学气相沉积工艺、热处理工艺或原子层沉积工艺。
在本实施例中，所述介质层104的材料包括氧化硅；形成所述介质材料层的工艺包括化学气相沉积工艺。
请参考图4，去除部分初始伪栅极结构102以形成伪栅极结构105，并在介质层104内形成初始第一开口106，所述初始第一开口106暴露出部分所述初始侧墙103侧壁表面和所述伪栅极结构105顶部表面。
去除部分初始伪栅极结构102的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
在本实施例中，去除部分初始伪栅极结构102的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够精确控制所述初始伪栅极结构102的去除高度，使得所述初始第一开口106能够暴露出部分所述初始侧墙103侧壁表面。
请参考图5，去除部分所述初始第一开口106暴露出的部分初始侧墙103侧壁表面以形成侧墙107，并使所述初始第一开口106形成第一开口108，所述第一开口108内的侧墙107的顶部尺寸小于底部尺寸，且所述第一开口108内的侧墙107侧壁表面与所述介质层104顶部表面的夹角为钝角。
在本实施例中，所述钝角的范围为120°～150°。
所述角度范围的第一开口108的侧壁表面，使得后续在在第二开口内和第一开口108内形成栅极结构时，所述栅极结构的材料易于填充至第二开口的底部，能够形成材料结构致密的栅极结构。若角度太小，即小于120°，则所述栅极结构材料的填充效果得不到较大提升；若角度太大，即大于150°，则后续形成栅极结构之后，所述栅极结构在第一开口108内的尺寸与在第二开口内的尺寸相差较大，则所述半导体结构的可靠性能会受到影响。
去除部分所述初始第一开口106暴露出的部分初始侧墙103侧壁表面以形成侧墙107之后，所述第一开口108内的侧墙107的顶部尺寸小于底部尺寸，且所述第一开口108内的侧墙107侧壁表面与介质层104顶部表面的夹角为钝角，从而所述第一开口108的顶部宽度大于后续形成的第二开口的顶部宽度，从而在第二开口内和第一开口108内形成栅极结构时，所述栅极结构的材料易于填充至栅极开口的底部，能够形成材料结构致密的栅极结构，进而提升半导体结构的性能。
在本实施例中，去除部分初始侧墙103侧壁表面的工艺包括自由基刻蚀工艺。
所述自由基刻蚀工艺对初始侧墙103的氮化硅材料具有较大的刻蚀选择比，从而能够在形成侧壁表面与介质层104顶部表面的夹角为钝角的第一开口108的同时，对器件的其他结构损伤较小。
所述自由基刻蚀工艺包括第一步骤和第二步骤：所述第一步骤包括：采用活化离子与所述初始侧墙103侧壁进行离子活化反应生成改性层(未图示)；所述第二步骤包括：采用自由基反应去除所述改性层。
所述离子活化反应的离子包括氢离子；所述自由基反应的自由基包括含NF3、CH4、H2、Ar和He混合气体的自由基。
所述自由基刻蚀工艺对初始侧墙103的材料氮化硅具有较大的刻蚀选择比，从而能够在精确去除部分初始侧墙103的同时，对器件的其他结构损伤较小。
在另一实施例中，去除部分初始侧墙侧壁表面的工艺包括循环基刻蚀工艺。
所述循环基刻蚀工艺包括多次循环的第一步骤和第二步骤：所述第一步骤包括：沉积反应物；所述第二步骤包括：采用离子激活，使所述反应物与初始侧墙进行活化反应。
在本实施例中，形成所述反应物的气体包括含C4F6、H2和CO的混合气体；所述激活离子包括Ar离子。
所述循环基刻蚀工艺对初始侧墙的氮化硅材料具有较大的刻蚀选择比，从而能够在形成侧壁表面与介质层顶部表面的夹角为钝角的第一开口的同时，对器件的其他结构损伤较小。
在另一实施例中，去除部分初始侧墙侧壁表面的工艺包括各向同性干法刻蚀工艺。
接下来，形成第一开口108之后，去除所述伪栅极结构105，形成第二开口，所述第一开口与第二开口连通。
在本实施例中，先去除部分所述伪栅极结构105，形成过渡结构；再去除过渡结构，形成所述第二开口。形成所述第二开口的具体过程请参考图6和图7。
请参考图6，去除第一开口108暴露出的部分所述伪栅极结构105，形成过渡结构109。
去除第一开口108暴露出的部分所述伪栅极结构105的工艺包括干法刻蚀工艺，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
在本实施例中，去除第一开口108暴露出的部分所述伪栅极结构105的工艺包括自由基等离子刻蚀工艺。所述自由基等离子刻蚀工艺的自由基包括：含NF3、H2、NH3和Ar的混合气体的自由基等离子。
所述自由基等离子刻蚀工艺对伪栅极结构105的材料具有较大的刻蚀选择比，从而能够在去除伪栅极结构105的同时，对器件的其他结构损伤较小。
请参考图7，去除所述过渡结构109，直至暴露出所述衬底表面，形成所述第二开口110。
去除所述过渡结构109的方法包括湿法刻蚀工艺和干法刻蚀工艺中的一种或多种的组合。
在本实施例中，去除所述过渡结构109的方法包括湿法刻蚀工艺，所述湿法刻蚀工艺能够去除第二开口110底部的过渡结构109，避免所述第二开口110深宽比较大时，采用干法刻蚀工艺的刻蚀气体较难到达第二开口110底部，从而导致所述过渡结构109去除不干净的情况。
所述第二开口110的深度范围为100埃～200埃。
所述深度范围的第二开口110，避免所述第二开口110的深度太小，即小于100埃，使得在去除伪栅极结构时，所述刻蚀工艺会对鳍部结构101造成损伤；同时也避免所述第二开口110的深度太大，使得伪栅极结构不易去除的情况。
在其它实施例中，所述伪栅极结构能够一次性去除，形成所述第二开口。
在其它实施例中，去除所述伪栅极结构的工艺包括干法刻蚀工艺，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
请参考图8，在第一开口108内和第二开口110内形成栅极结构111。
所述栅极结构111包括栅介质层(未图示)和位于栅介质层上的栅极层(未标示)。
在本实施例中，所述栅极结构111还包括位于栅介质层上的功函数层(未图示)，所述栅极层位于所述功函数层表面。
形成所述栅极结构111的方法包括：在介质层104表面、所述第一开口108内壁表面和第二开口110内壁表面形成栅介质材料层(未图示)；在栅介质材料层表面形成功函数材料层(未图示)；在功函数材料层表面形成栅极材料层(未图示)；平坦化所述栅极材料层、功函数材料层和栅介质材料层，直至暴露出所述介质层104表面，在第一开口108内和第二开口110内形成栅极结构111。
所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
形成所述栅介质材料层的工艺包括原子层沉积工艺、化学气相沉积工艺或热处理工艺；形成所述功函数材料层的工艺包括原子层沉积工艺、化学气相沉积工艺或热处理工艺；形成所述栅极材料层的工艺包括物理气相沉积工艺或原子层沉积工艺。
在本实施例中，形成所述栅介质材料层的工艺包括原子层沉积工艺；形成所述功函数材料层的工艺包括原子层沉积工艺；形成所述栅极材料层的工艺包括物理气相沉积工艺。
由于位于第一开口108侧壁的侧墙107的顶部尺寸小于底部尺寸，且所述第一开口108内的侧墙107侧壁表面与介质层104顶部表面的夹角为钝角，从而所述第一开口108的顶部宽度大于所述第二开口110的顶部宽度，从而在第二开口110内和第一开口108内形成栅极结构111时，所述栅极结构111的材料易于填充至第二开口110的底部，能够形成材料结构致密的栅极结构111，进而提升半导体结构的性能。
在其它实施例中，所述栅极结构位于所述第二开口内。
所述栅极结构的形成方法包括：在第一开口内和第二开口内形成初始栅极结构；平坦化所述介质层、侧墙第一区和初始栅极结构，直至暴露出侧墙第二区顶部表面，在所述第二开口内形成栅极结构。
相应的，本发明实施例还提供一种半导体结构，请参考图8，包括：
衬底；
位于衬底上的介质层104；
位于介质层104内的第一开口(未图示)和第二开口(未图示)，所述第一开口位于第二开口的顶部；
位于第一开口侧壁和第二开口侧壁的侧墙107，所述第一开口内的侧墙107侧壁表面与介质层104顶部表面的夹角为钝角；
位于第一开口内和第二开口内的栅极结构111。
在本实施例中，所述衬底包括基底100和位于基底100上的鳍部结构101；所述栅极结构111横跨所述鳍部结构101。
在本实施例中，所述钝角的范围为120°～150°。
在本实施例中，所述第一开口内的侧墙107顶部尺寸小于底部尺寸。
在本实施例中，所述侧墙107的材料包括介电材料，所述介电材料包括氮化硅。
在本实施例中，所述栅极结构111包括栅介质层(未图示)和位于栅介质层上的栅极层(未标示)。
在本实施例中，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
所述半导体结构中，所述第一开口位于第二开口顶部，位于第一开口内的侧墙107的顶部尺寸小于底部尺寸，且所述第一开口内的侧墙107侧壁表面与介质层104顶部表面的夹角为钝角，从而所述第一开口的顶部宽度大于所述第二开口的顶部宽度，从而在第二开口内和第一开口内形成栅极结构111时，所述栅极结构111的材料易于填充至第二开口的底部，能够形成材料结构致密的栅极结构，进而提升半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (26)
1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的介质层；
位于介质层内的第一开口和第二开口，所述第一开口位于第二开口的顶部；
位于第一开口侧壁和第二开口侧壁的侧墙，所述第一开口内的侧墙的侧壁表面与介质层顶部表面的夹角为钝角；
位于第一开口内和第二开口内的栅极结构。
2.如权利要求1所述的半导体结构，其特征在于，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。
3.如权利要求1所述的半导体结构，其特征在于，所述钝角的范围为120°～150°。
4.如权利要求1所述的半导体结构，其特征在于，所述第一开口内的侧墙的顶部尺寸小于底部尺寸。
5.如权利要求1所述的半导体结构，其特征在于，所述第二开口的深度范围为100埃～200埃。
6.如权利要求1所述的半导体结构，其特征在于，所述侧墙的材料包括介电材料，所述介电材料包括氮化硅。
7.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
8.如权利要求7所述的半导体结构，其特征在于，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
9.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成初始伪栅极结构；
在初始伪栅极结构侧壁形成初始侧墙；
在衬底上形成介质层，所述介质层位于所述初始侧墙侧壁；
去除部分初始伪栅极结构以形成伪栅极结构，并在介质层内形成初始第一开口，所述初始第一开口暴露出部分初始侧墙侧壁表面和所述伪栅极结构顶部表面；
去除部分所述初始第一开口暴露出的初始侧墙侧壁表面以形成侧墙，并使所述初始第一开口形成第一开口，所述第一开口内的侧墙侧壁表面与所述介质层顶部表面的夹角为钝角；
形成第一开口之后，去除所述伪栅极结构，形成第二开口，所述第一开口与第二开口连通。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除部分初始侧墙侧壁表面的工艺包括自由基刻蚀工艺。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述自由基刻蚀工艺包括第一步骤和第二步骤：所述第一步骤包括：采用活化离子与所述初始侧墙进行离子活化反应生成改性层；所述第二步骤包括：采用自由基反应去除所述改性层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述离子活化反应的离子包括氢离子；所述自由基反应的自由基包括含NF3、CH4、H2、Ar和He混合气体的自由基。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，所述初始侧墙的材料包括介电材料，所述介电材料包括氮化硅。
14.如权利要求9所述的半导体结构的形成方法，其特征在于，去除部分初始侧墙侧壁表面的工艺包括循环基刻蚀工艺。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述循环基刻蚀工艺包括多次循环的第一步骤和第二步骤：所述第一步骤包括：沉积反应物；所述第二步骤包括：采用离子激活，使所述反应物与初始侧墙进行活化反应。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，形成所述反应物的气体包括含C4F6、H2和CO的混合气体；所述激活离子包括Ar离子。
17.如权利要求9所述的半导体结构的形成方法，其特征在于，所述钝角的范围为120°～150°。
18.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述伪栅极结构的方法包括：去除第一开口暴露出的部分所述伪栅极结构，形成过渡结构；去除所述过渡结构，直至暴露出所述衬底表面，形成所述第二开口。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，去除第一开口暴露出的部分所述伪栅极结构的工艺包括干法刻蚀工艺。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
21.如权利要求18所述的半导体结构的形成方法，其特征在于，去除所述过渡结构的方法包括湿法刻蚀工艺。
22.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述伪栅极结构的工艺包括干法刻蚀工艺。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺包括自由基等离子刻蚀工艺。
24.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二开口的深度范围为100埃～200埃。
25.如权利要求9所述的半导体结构的形成方法，其特征在于，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。
26.如权利要求9所述的半导体结构的形成方法，其特征在于，形成第二开口之后，还包括：在第一开口内和第二开口内形成栅极结构；所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010271275.4A CN113497149A (zh) | 2020-04-08 | 2020-04-08 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010271275.4A CN113497149A (zh) | 2020-04-08 | 2020-04-08 | 半导体结构及半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113497149A true CN113497149A (zh) | 2021-10-12 |
Family
ID=77994966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010271275.4A Pending CN113497149A (zh) | 2020-04-08 | 2020-04-08 | 半导体结构及半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113497149A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130224944A1 (en) * | 2012-02-27 | 2013-08-29 | Globalfoundries Inc. | Methods for fabricating integrated circuits using tailored chamfered gate liner profiles |
| CN106601793A (zh) * | 2015-10-15 | 2017-04-26 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN110047741A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110571141A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的制造方法和半导体器件的制造方法 |
-
2020
- 2020-04-08 CN CN202010271275.4A patent/CN113497149A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130224944A1 (en) * | 2012-02-27 | 2013-08-29 | Globalfoundries Inc. | Methods for fabricating integrated circuits using tailored chamfered gate liner profiles |
| CN106601793A (zh) * | 2015-10-15 | 2017-04-26 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN110047741A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110571141A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的制造方法和半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190333820A1 (en) | Selective nfet/pfet recess of source/drain regions | |
| TWI771633B (zh) | 形成氣隙間隔件與主動區上方之閘極接觸之方法及所產生之裝置 | |
| US12009215B2 (en) | Semiconductor device structure with silicide layer | |
| CN105428304A (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| KR102038569B1 (ko) | 트랜지스터 디바이스 게이트 구조 형성 | |
| CN109390235B (zh) | 半导体结构及其形成方法 | |
| CN110957260A (zh) | 鳍状场效晶体管的制作方法 | |
| KR20200014182A (ko) | 에피택시 영역들의 체적 감소 | |
| US10510867B2 (en) | FinFETs and methods of forming the same | |
| CN112466945B (zh) | 半导体结构及其形成方法 | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| CN108321090B (zh) | 半导体器件及其形成方法 | |
| TW202119546A (zh) | 半導體裝置的形成方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| CN109326601A (zh) | 半导体器件和制造方法 | |
| KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| TWI742870B (zh) | 半導體裝置結構及其形成方法 | |
| CN109148296B (zh) | 半导体结构及其形成方法 | |
| US20060027875A1 (en) | Semiconductor device with gate space of positive slope and fabrication method thereof | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN116325080A (zh) | 半导体结构及半导体结构的形成方法 | |
| US9685374B1 (en) | Contact process flow | |
| WO2022033160A1 (zh) | 半导体器件及其制备方法 | |
| CN113497149A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN111863723B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |