CN107039335B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN107039335B
CN107039335B CN201610079616.1A CN201610079616A CN107039335B CN 107039335 B CN107039335 B CN 107039335B CN 201610079616 A CN201610079616 A CN 201610079616A CN 107039335 B CN107039335 B CN 107039335B
Authority
CN
China
Prior art keywords
layer
mask layer
mask
side wall
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610079616.1A
Other languages
English (en)
Other versions
CN107039335A (zh
Inventor
张城龙
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610079616.1A priority Critical patent/CN107039335B/zh
Publication of CN107039335A publication Critical patent/CN107039335A/zh
Application granted granted Critical
Publication of CN107039335B publication Critical patent/CN107039335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：在介质层表面形成横跨相邻栅极结构之间的介质层的第一掩膜层；在位于相邻栅极结构之间的介质层表面的第一掩膜层侧壁表面形成侧墙层；在第一掩膜层表面以及介质层表面形成具有开口的第二掩膜层，开口横跨所述第一掩膜层以及侧墙层；以第二掩膜层为掩膜，沿所述开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；去除所述第二掩膜层以及第一掩膜层；形成填充满所述接触孔的导电插塞。本发明改善形成的接触孔的侧壁位置精确度和形貌精确度，进而提高形成的半导体结构的电学性能和良率。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制程变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率提高、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。
在集成电路制造过程中，如在衬底上形成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的导电插塞，接触孔内的导电插塞连接半导体器件，互连线将不同半导体器件上的导电插塞连接起来形成电路。晶体管上形成的接触孔包括栅极表面的接触孔，以及连接源漏极的接触孔。随着集成电路工艺节点不断缩小，相邻栅极之间的间距逐渐减小，无法通过直接光刻和刻蚀形成位于相邻栅极之间的源漏极表面的接触孔，此时，通常采用自对准工艺形成所述连接源漏极的接触孔。
现有技术在半导体结构的形成过程中，采用自对准工艺形成的接触孔的尺寸容易与设计值发生偏差，导致形成的导电插塞的连接性能受到影响，影响形成的半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高形成的导电插塞的性能，进而改善半导体结构的电学性能和良率。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面形成有若干分立的栅极结构，所述基底表面还形成有覆盖栅极结构侧壁表面的介质层，且介质层顶部高于栅极结构顶部；在所述介质层表面形成第一掩膜层，所述第一掩膜层横跨相邻栅极结构之间的介质层，且暴露出相邻栅极结构之间的部分介质层表面；在位于所述相邻栅极结构之间的介质层表面的第一掩膜层侧壁表面形成侧墙层；在形成所述侧墙层之后，在所述第一掩膜层表面以及介质层表面形成具有开口的第二掩膜层，所述开口横跨所述第一掩膜层以及侧墙层，且所述开口位于相邻栅极结构之间的介质层的上方；以所述第二掩膜层为掩膜，沿所述开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；去除所述第二掩膜层以及第一掩膜层；形成填充满所述接触孔的导电插塞。
可选的，所述第一掩膜层的宽度大于或等于相邻栅极结构之间的介质层的宽度。
可选的，形成的所述侧墙层还位于栅极结构上方的介质层表面的第一掩膜层侧壁表面。
可选的，位于所述第一掩膜层正下方的介质层顶部高于所述第一掩膜层暴露的介质层顶部，所述侧墙层还覆盖于所述第一掩膜层正下方的介质层侧壁表面。
可选的，在形成所述接触孔的刻蚀工艺过程中，所述侧墙层被部分或全部刻蚀去除。
可选的，形成所述侧墙层的工艺步骤包括：在所述第一掩膜层顶部表面和侧壁表面、以及介质层表面形成侧墙膜；采用无掩膜刻蚀工艺回刻蚀所述侧墙膜，刻蚀去除位于第一掩膜层顶部表面以及部分介质层表面的侧墙膜，形成覆盖于所述第一掩膜层侧壁表面的侧墙层。
可选的，采用原子层沉积工艺形成所述侧墙膜。
可选的，所述侧墙层的材料为氮化硅、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
可选的，所述侧墙层的宽度尺寸为1纳米至5纳米。
可选的，形成所述第一掩膜层的工艺步骤包括：在所述介质层表面形成第一初始掩膜；在所述第一初始掩膜表面形成图形层；以所述图形层为掩膜刻蚀所述第一初始掩膜，还刻蚀部分厚度的介质层，在介质层表面形成所述第一掩膜层；去除所述图形层。
可选的，所述第一掩膜层的材料为氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
可选的，在平行于相邻栅极结构排列的方向上，所述开口的宽度小于或等于相邻栅极结构之间的宽度。
可选的，所述栅极结构包括栅介质层、位于栅介质层表面的栅电极层。
可选的，所述栅极结构还包括覆盖栅介质层侧壁表面以及栅电极层侧壁表面的栅极侧墙、以及位于栅电极层侧壁表面的硬掩膜层，利用所述栅极侧墙以及硬掩膜层，采用自对准刻蚀工艺形成所述接触孔。
可选的，在平行于相邻栅极结构排列的方向上，所述开口的宽度大于相邻栅极结构之间的宽度；沿所述开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层的过程中，所述硬掩膜层和栅极侧墙起到刻蚀停止作用。
可选的，所述第二掩膜层的材料为光刻胶材料、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
可选的，所述第二掩膜层包括有机旋转涂覆层、位于有机旋转涂覆层表面的底部抗反射涂层、以及位于底部抗反射涂层表面的光刻胶层，其中，所述开口位于光刻胶层内。
可选的，所述相邻栅极结构之间的基底内形成有源漏极，其中，所述接触孔暴露出源漏极表面。
可选的，所述基底包括衬底、位于衬底表面的鳍部，其中，所述栅极结构横跨所述鳍部，且还覆盖鳍部的部分顶部表面和侧壁表面，所述接触孔暴露出相邻栅极结构之间的鳍部表面。
可选的，所述介质层包括位于基底表面的第一介质层以及位于第一介质层表面的第二介质层，其中，所述第一介质层顶部与栅极结构顶部齐平。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构形成方法的技术方案中，在形成横跨相邻栅极结构之间的介质层的第一掩膜层后，在位于相邻栅极结构之间的介质层表面的第一掩膜层侧壁表面形成侧墙层；然后在第一掩膜层表面以及介质层表面形成开口的第二掩膜层，所述开口横跨第一掩膜层以及侧墙层，且所述开口位于相邻栅极结构之间的介质层的上方；以第二掩膜层为掩膜，沿开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层，直至暴露出基底表面，形成接触孔，在形成所述接触孔的刻蚀工艺过程中，所述侧墙层起到保护第一掩膜层侧壁的作用，避免了刻蚀工艺对第一掩膜层的边缘区域的刻蚀速率过大，所述刻蚀工艺对侧墙层的刻蚀速率大于对第一掩膜层的边缘区域的刻蚀速率，从而使得第一掩膜层的侧壁位置保持不变，且第一掩膜层保持良好的侧壁形貌，因此，相应形成的接触孔也具有良好的侧壁位置精确度和形貌精确度，防止相邻接触孔之间的距离过近，继而提高形成的导电插塞的性能，避免相邻导电插塞之间发生电连接问题，提高半导体结构的电学性能和良率。
进一步，采用原子层沉积工艺形成侧墙膜，从而使得相应形成的侧墙层与第一掩膜层之间的覆盖性能好，提高侧墙层对第一掩膜层侧壁的保护作用。
更进一步，本发明中所述栅极结构还包括覆盖栅介质层侧壁表面以及栅电极层侧壁表面的栅极侧墙、以及位于栅电极层侧壁表面的硬掩膜层，利用所述栅极侧墙以及硬掩膜层，采用自对准刻蚀工艺形成所述接触孔，从而提高了半导体工艺灵活性。
附图说明
图1至图7为一实施例提供的半导体结构形成过程的结构示意图；
图8至图20为本发明实施例提供的半导体结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体结构的性能有待提高。
图1至图7为一实施例提供的半导体结构形成过程的结构示意图。
参考图1，提供基底100，所述基底100表面形成若干分立的栅极结构，所述栅极结构包括：栅极101、位于栅极101表面的硬掩膜层102，所述栅极结构还包括覆盖栅极101侧壁表面和硬掩膜层102侧壁表面的侧墙103。所述基底100表面还形成有覆盖于栅极结构侧壁表面的第一介质层104，所述第一介质层104顶部与栅极结构顶部齐平。
其中，所述栅极101包括栅介质层以及位于栅介质层表面的栅电极层。
参考图2及图3，图2为俯视图，图3为图2沿AA1方向的剖面结构示意图，在所述第一介质层104表面形成第二介质层114，在所述第二介质层114表面形成第一掩膜层105，所述第一掩膜层105横跨相邻栅极结构之间的第二介质层114，且暴露出相邻栅极结构之间的部分第二介质层114表面。
形成所述第一掩膜层105的工艺包括刻蚀工艺，所述刻蚀工艺会对第一掩膜层105暴露出的第二介质层114进行过刻蚀(over etch)。
参考图4及图5，图4为俯视图，图5为图4沿AA1方向的剖面结构示意图，在所述第一掩膜层105表面以及第二介质层114表面形成具有开口106的第二掩膜层107，所述开口106横跨所述第一掩膜层105，且所述开口106位于相邻栅极结构之间的第二介质层114的上方。为了便于图示，图4中未示出第一介质层104和第二介质层114。
参考图6及图7，图6为图4基础上沿AA1方向的剖面结构示意图，图7为图4基础上沿CC1方向的剖面结构示意图，以所述第二掩膜层107(参考图4及图5)为掩膜，沿所述开口106刻蚀被第一掩膜层105暴露出的第二介质层114以及第一介质层104，直至暴露出基底100表面，在所述相邻栅极结构之间的第一介质层104和第二介质层114内形成分立的接触孔108；接着，去除所述第二掩膜层107。需要说明的是，为了便于图示，图6中未示出第二掩膜层107。
其中，所述接触孔108暴露出位于基底100内的源漏极。接着，形成填充满所述接触孔108的导电层109，所述导电层109与基底100内的源漏极电连接。
研究发现，在刻蚀第一介质层104和第二介质层114的过程中，所述被开口106暴露出的第一掩膜层105暴露在刻蚀环境中，第一掩膜层105的边缘部分E(参考图4，图4中点划线示出的区域)被刻蚀的速率较大，容易造成第一掩膜层105的侧壁被刻蚀去除的量较大，且第一掩膜层105的侧壁形貌发生改变，这就是shoulder loss问题。严重的，第一掩膜层105的侧壁位置将发生偏移，第一掩膜层105的侧壁形貌变差，进而导致形成的接触孔108的侧壁位置也相应的发生偏移，且接触孔108的侧壁形貌差，相邻分立的接触孔108之间的距离变短，相邻导电插塞之间发生电连接的概率增加，因此，形成的半导体结构的电学性能和良率均将下降。
为了减小或避免上述的shoulder loss的问题，提出增加第一掩膜层105的厚度的方案，以使第一掩膜层105边缘部分始终具有较大的厚度，防止第一掩膜层105的侧壁位置发生偏移。然而，增加第一掩膜层105的厚度会降低后续刻蚀第一介质层104以及第二介质层114的工艺窗口，使得对形成的接触孔108的形貌均匀性控制变差。
为解决上述问题，本发明提供一种半导体结构的形成方法，在所述介质层表面形成第一掩膜层，所述第一掩膜层横跨相邻栅极结构之间的介质层，且暴露出相邻栅极结构之间的部分介质层表面；在位于所述相邻栅极结构之间的介质层表面的第一掩膜层侧壁表面形成侧墙层；在形成所述侧墙层之后，在所述第一掩膜层表面以及介质层表面形成具有开口的第二掩膜层，所述开口横跨所述第一掩膜层以及侧墙层，且所述开口位于相邻栅极结构之间的介质层的上方；以所述第二掩膜层为掩膜，沿所述开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；去除所述第二掩膜层、第一掩膜层以及侧墙层；形成填充满所述接触孔的导电插塞。本发明形成的侧墙层起到保护第一掩膜层侧壁的作用，防止第一掩膜层侧壁的形貌变差或侧壁位置发生偏移，从而使得形成的接触孔的侧壁形貌精确度和位置精确度均得到提高，改善形成的半导体结构的电学性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图20为本发明实施例提供的半导体结构形成过程的结构示意图。
参考图8，提供基底200，所述基底200表面形成有若干分立的栅极结构，所述基底200表面还形成有覆盖栅极结构侧壁表面的第一介质层205，所述第一介质层205顶部与栅极结构顶部齐平。
本实施例中，以形成的半导体结构为鳍式场效应管为例，所述基底200包括：衬底(未图示)以及位于衬底表面的鳍部，所述基底200还包括位于衬底表面的隔离层，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层顶部低于鳍部顶部，所述隔离层起到电绝缘相邻鳍部之间的作用。位于所述基底200表面的栅极结构横跨所述鳍部，且覆盖鳍部的部分顶部表面和侧壁表面。
所述衬底的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底为硅衬底，所述鳍部的材料为硅。
本实施例中，形成所述衬底、鳍部的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形层；以所述图形层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底，位于衬底表面的凸起作为鳍部；接着，去除所述图形层。
在另一实施例中，所述半导体结构为平面晶体管，所述基底为平面基底，所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，栅极结构形成于所述平面基底表面。
所述栅极结构包括栅介质层201、以及位于栅介质层201表面的栅电极层202。其中，所述栅介质层201的材料为氧化硅或高k栅介质材料，所述高k栅介质材料包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅电极层202的材料为Ti、Ta、Cu、Al、W、Ag或Au中的一种或多种。所述栅介质层201与栅电极层202之间还能够形成有功函数层。
本实施例中，所述栅极结构还包括位于栅电极层202顶部表面的硬掩膜层203、以及位于栅介质层201侧壁表面、栅电极层202侧壁表面以及硬掩膜层203侧壁表面的栅极侧墙204，其中，所述硬掩膜层203的材料与后续形成的第一介质层和第二介质层的材料不同，所述栅极侧墙204的材料与后续形成的第一介质层205和第二介质层的材料不同，所述硬掩膜层203和栅极侧墙204既能够起到保护栅电极层202和栅介质层201的作用，所述硬掩膜层203和栅极侧墙204还能够作为后续采用自对准刻蚀工艺形成接触孔的部分掩膜。
本实施例中，所述硬掩膜层203的材料为氮化硅，所述栅极侧墙204的材料为氮化硅。在其他实施例中，所述硬掩膜层的材料还能够为氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅；所述栅极侧墙的材料还能够为氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
所述栅极结构两侧的基底200内还形成有源漏极(未图示)，相邻栅极结构之间的基底200内的源漏极为两个栅极结构所属的晶体管共享。
所述第一介质层205的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述第一介质层205的材料为氧化硅。
采用化学气相沉积工艺、等离子体增强化学气相沉积工艺或低压化学气相沉积工艺等方法在基底200表面形成介质材料层，所述介质材料层覆盖栅极结构侧壁表面，且所述介质材料层表面高于栅极结构表面；然后对所述介质材料层进行平坦化，形成第一介质层205，使所述第一介质层205表面平坦，且与栅极结构表面齐平。
参考图9，在所述第一介质层205表面形成第二介质层206。
所述第二介质层206的材料为氧化硅、氮化硅或氮氧化硅；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二介质层206。本实施例中，所述第二介质层206的材料为氧化硅。
所述第二介质层206顶部高于栅极结构顶部。本实施例中，在所述基底200表面形成覆盖于栅极结构侧壁表面的介质层，且所述介质层顶部高于栅极结构顶部，其中，所述介质层包括前述形成的第一介质层205、以及位于第一介质层205表面的第二介质层206。在其他实施例中，所述介质层还能够为仅包括第一介质层的单层结构，所述第一介质层顶部高于栅极结构顶部。
继续参考图9，在所述介质层表面形成第一初始掩膜207；在所述第一初始掩膜层207表面形成图形层208。
本实施例中，所述第一初始掩膜207位于第二介质层206表面。所述图形层208定义后续形成第一掩膜层的图形，所述图形层208横跨相邻栅极结构之间的第二介质层206，所述图形层208的宽度大于相邻栅极结构之间的介质层的宽度，从而使得后续形成的第一掩膜层能够横跨相邻栅极结构之间的第二介质层206，防止后续形成的接触孔暴露出栅极结构侧壁表面。在后续形成接触孔的刻蚀工艺中，位于所述图形层208正下方的第一介质层205和第二介质层206不会被刻蚀，从而使得所述未被刻蚀的第一介质层205和第二介质层206将相邻的接触孔隔离开。
所述第一初始掩膜207为后续形成第一掩膜层提供工艺基础，且第一掩膜层将作为后续形成接触孔的部分掩膜。所述第一初始掩膜207的材料为氮化硅、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
由于后续形成的第一掩膜层将作为刻蚀形成接触孔的部分掩膜，所述第一掩膜层需要较强的耐刻蚀性，因此，本实施例中，采用金属材料作为第一初始掩膜207的材料，例如，所述第一初始掩膜207的材料为氮化钛。
若所述第一初始掩膜207的厚度过薄，则后续在刻蚀形成接触孔的刻蚀工艺中，第一掩膜层的对位于正下方的介质层的保护作用不足；若所述第一初始掩膜207的厚度过厚，则后续形成接触孔的工艺窗口过小。
为此，本实施例中，所述第一初始掩膜207的厚度为10埃至250埃。
参考图10及图11，其中，图10为俯视图，图11为图10中沿BB1方向的剖面结构示意图，以所述图形层208(参考图9)为掩膜刻蚀所述第一初始掩膜207(参考图9)，在所述介质层表面形成第一掩膜层209。
需要说明的是，为了便于图示和说明，图10示出的俯视图主要为了示出栅极结构、第一掩膜层209的位置关系。
所述第一掩膜层209横跨相邻栅极结构之间的介质层，且暴露出相邻栅极结构之间的部分介质层表面。具体的，所述第一掩膜层209暴露出相邻栅极结构之间的部分第二介质层206表面。在后续刻蚀形成接触孔的过程中，所述第一掩膜层209对其正下方的第一介质层205和第二介质层206起到保护作用，且所述第一掩膜层209位于相邻栅极结构之间的侧壁位置与后续形成的接触孔的侧壁位置相对应。
在平行于相邻栅极结构排列方向上，所述第一掩膜层209的宽度大于或等于相邻栅极结构之间的介质层的宽度。本实施例中，所述第一掩膜层209的宽度大于相邻栅极结构之间的介质层的宽度，从而使得第一掩膜层209相对的两侧壁分别位于相邻的两个栅极结构上方，防止第一掩膜层209正下方的介质层在后续刻蚀形成接触孔的过程中被刻蚀。
采用干法刻蚀工艺，刻蚀被所述图形层208暴露出的第一初始掩膜207，直至暴露出第二介质层206表面。所述第一掩膜层209的材料为氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。本实施例中，所述第一掩膜层209的材料为氮化钛，所述第一掩膜层209的厚度为10埃至250埃。
在一个具体实施例中，采用干法刻蚀工艺刻蚀所述第一初始掩膜207，采用的刻蚀气体包括Cl2和CF4，其中Cl2的流量为10sccm～100sccm，CF4的流量为20sccm～100sccm，压强为10mTorr～50mTorr。
在刻蚀所述第一初始掩膜207的过程中，所述刻蚀工艺还会刻蚀去除部分厚度的介质层，即对介质层进行过刻蚀，使得位于第一掩膜层209正下方的介质层顶部高于所述第一掩膜层209暴露出的介质层顶部。具体的，所述刻蚀工艺会刻蚀部分厚度的第二介质层206，使得位于第一掩膜层209正下方的第二介质层206顶部高于所述第一掩膜层209暴露出的第二介质层206顶部，因此，后续形成的侧墙层还会覆盖于所述第一掩膜层209正下方的介质层侧壁表面，也就是说，后续形成的侧墙层还覆盖于所述第一掩膜层209正下方的第二介质层206侧壁表面。
接着，去除所述图形层208。
参考图12，在所述第一掩膜层209顶部表面和侧壁表面、以及介质层表面形成侧墙膜210。
本实施例中，所述侧墙膜210位于第一掩膜层209顶部表面和侧壁表面，所述侧墙膜210还位于第二介质层206顶部表面、以及第一掩膜层209正下方的第二介质层209侧壁表面。
所述侧墙膜210为后续形成覆盖第一掩膜层209侧壁表面的侧墙层提供工艺基础。本实施例中，所述侧墙膜210的材料与第一掩膜层209的材料相同。在其他实施例中，所述侧墙膜的材料也可以与第一掩膜层的材料不同。
所述侧墙膜210的材料为氮化硅、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述侧墙膜210。
本实施例中，所述侧墙膜210的材料为氮化钛。采用原子层沉积工艺形成所述侧墙膜210，使得形成的侧墙膜210具有较高的台阶覆盖(step coverage)能力，位于拐角处的侧墙膜210也具有很好的覆盖能力，从而提高后续形成的侧墙层对第二介质层207的保护能力。
所述侧墙膜210的厚度与后续形成的侧墙层的宽度有关。所述侧墙膜210的厚度不宜过厚，否则后续刻蚀形成侧墙层所需的工艺时间较长，且形成的侧墙层的宽度尺寸过大，容易造成形成的接触孔的侧壁位置与预期位置之间的距离过大。所述侧墙膜210的厚度也不宜过薄，否则后续形成的侧墙层的宽度尺寸过小，则在刻蚀形成接触孔的过程中侧墙层易被完全消耗掉，继而导致第一掩膜层209的侧壁也被刻蚀，相应的出现shoulder loss的问题。
为此，本实施例中，所述侧墙膜210的厚度为1纳米至5纳米。
参考图13至图14，图13俯视图，图14为图13中沿BB1方向的剖面结构示意图，采用无掩膜刻蚀工艺回刻蚀所述侧墙膜210，刻蚀去除位于第一掩膜层209顶部表面以及部分介质层表面的侧墙膜210，在位于相邻栅极结构之间的介质层表面的第一掩膜层209侧壁表面形成侧墙层211。
需要说明的是，为了便于图示和说明，图13示出的俯视图主要示出了栅极结构、第一掩膜层209以及侧墙层211的位置关系。
本实施例中，为了降低形成侧墙层211的工艺难度，形成的所述侧墙层211还位于栅极结构上方的介质层表面的第一掩膜层209侧壁表面，即所述侧墙层211位于第一掩膜层209的整个侧壁表面。由于前述第一掩膜层209暴露出的第二介质层206被过刻蚀，因此，所述侧墙层211还覆盖于所述第一掩膜层209正下方的介质层侧壁表面，具体到本实施例中，所述侧墙层211覆盖于所述第一掩膜层209正下方的第二介质层206侧壁表面。
所述侧墙层211的材料为氮化硅、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。本实施例中，所述侧墙层211的材料为氮化钛。
在后续刻蚀形成接触孔的刻蚀工艺中，所述侧墙层211对第一掩膜层209侧壁起到保护作用，所述侧墙层211将与第一掩膜层209成为一体结构，使得所述一体结构的边缘不再是第一掩膜层209边缘，所述一体结构的边缘由侧墙层211组成，因此刻蚀形成接触孔的刻蚀工艺对侧墙层211的刻蚀速率大，而对第一掩膜层209边缘区域的刻蚀速率小，从而防止第一掩膜层209的侧壁位置发生改变，使得第一掩膜层209始终具有足够的掩膜作用。
为了使所述侧墙层211在后续的刻蚀工艺中对第一掩膜层209的侧壁保护作用强，防止侧墙层211被过早的刻蚀消耗掉，避免刻蚀工艺对第一掩膜层209的侧壁的刻蚀速率过快，所述侧墙层211的宽度尺寸应较大。并且，所述侧墙层211的宽度尺寸也不宜过大，否则后续形成的接触孔的侧壁位置将偏离预期位置。为此，本实施例中，所述侧墙层211的宽度尺寸为1纳米至5纳米。
参考图15至图16，图15为俯视图，图16为图15沿BB1方向的剖面结构示意图，在所述第一掩膜层209表面以及介质层表面形成具有开口212的第二掩膜层，所述开口212横跨所述第一掩膜层209以及侧墙层211，且所述开口212位于相邻栅极结构之间的介质层的上方。
需要说明的是，为了便于图示和说明，图15示出的俯视图示出了栅极结构、第一掩膜层209、侧墙层211以及第二掩膜层的位置关系。
在沿相邻栅极结构排列方向上，所述开口212的宽度小于或等于相邻栅极结构之间的宽度。根据待形成的接触孔的宽度尺寸，确定所述开口212的宽度。本实施例中，在沿相邻栅极结构排列方向上，所述开口212的宽度等于相邻栅极结构之间的宽度。
所述第二掩膜层的材料为光刻胶材料、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
本实施例中，所述第二掩膜层的材料为光刻胶材料，为了提高形成的开口212的位置精确度和形貌精确度，所述第二掩膜层包括有机旋转涂覆层213、位于有机旋转涂覆层213表面的底部抗反射涂层214、以及位于底部抗反射涂层214表面的光刻胶层215，其中，所述开口212位于光刻胶层215内，且所述开口212暴露出底部抗反射涂层214部分表面。
后续以所述第二掩膜层和第一掩膜层209为掩膜，在相邻栅极结构之间的介质层内形成分立的接触孔，且所述分立的接触孔被位于第一掩膜层209下方的介质层隔离开。
在其他实施例中，后续利用栅极侧墙和硬掩膜层，采用自对准刻蚀工艺形成接触孔，则所述开口除位于相邻栅极结构之间的介质层的上方外，所述开口还能够位于栅极结构上方，在沿相邻栅极结构排列方向上，所述开口的宽度大于相邻栅极结构之间的宽度。
参考图17至图19，图17为俯视图，图18为图17沿BB1方向的剖面结构示意图，图19为图17沿DD1方向的剖面结构示意图，以所述第二掩膜层为掩膜，沿所述开口212(参考图15及图16)刻蚀被侧墙层211以及第一掩膜层209暴露出的介质层，直至暴露出基底200表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔216。
本实施例中，沿所述开口212刻蚀被侧墙层211以及第一掩膜层209暴露出的第二介质层206以及第一介质层205，直至暴露出源漏极表面，形成暴露出源漏极表面的接触孔216。
采用干法刻蚀工艺刻蚀所述介质层，所述干法刻蚀工艺可以是等离子体刻蚀工艺，本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。在本发明的其他实施例中，还可以采用CF4、CHF3、C2F6等氟基气体中的一种或几种组合作为刻蚀气体。由于所述干法刻蚀工艺对介质层具有较高的刻蚀速率，而对所述第一掩膜层209、侧墙层211以及第二掩膜层具有非常小的刻蚀速率，使得形成的接触孔216位于第一掩膜层209两侧，所述分立的接触孔216被位于第一掩膜层209下方的第一介质层205和第二介质层206隔离开。
本实施例中，由于第一掩膜层209侧壁表面形成有侧墙层211，所述第一掩膜层209和侧墙层211形成的一体结构的边缘为侧墙层211，因此在刻蚀形成接触孔216的刻蚀工艺中，所述刻蚀工艺对侧墙层211的刻蚀速率较大，而对第一掩膜层209的刻蚀速率很小，因此，所述侧墙层211对第一掩膜层209的侧壁起到保护作用，防止第一掩膜层209的侧壁位置发生位移，从而有效的避免了shoulder loss的问题，提高形成的接触孔216的侧壁位置精确度和形貌精确度，使得相邻接触孔216之间始终保持安全距离，防止相邻接触孔216之间的距离过小，避免后续形成的相邻导电插塞之间发生不必要的电连接，从而提高形成的半导体结构的电学性能和良率。
在刻蚀形成接触孔216的工艺过程中，所述刻蚀工艺对暴露出的侧墙层211的刻蚀速率大于对暴露出的第一掩膜层209边缘区域的刻蚀速率，所述暴露出的侧墙层211被部分或全部刻蚀去除。本实施例中，所述暴露出的侧墙层211被部分刻蚀去除。
若在第一掩膜层侧壁表面未形成侧墙层，则在刻蚀形成接触孔的刻蚀工艺中，所述刻蚀工艺对第一掩膜层边缘区域的刻蚀速率较大，使得第一掩膜层的侧壁形貌发生变化甚至造成侧壁位置发生偏移，因此相应形成的接触孔的侧壁位置精确度和形貌精确度变差。
本实施例中，所述接触孔216位于相邻栅极结构之间的介质层内，在垂直相邻栅极结构的排列方向上，所述接触孔216的宽度小于或等于相邻栅极结构之间的宽度。
需要说明的是，在其他实施例中，利用栅极侧墙和位于栅电极层顶部表面的硬掩膜层，采用自对准刻蚀工艺形成所述接触孔，则所述接触孔除位于相邻栅极结构之间的介质层内外，还位于栅极结构上方的介质层内，在平行于栅极结构的排列方向上，所述接触孔的宽度大于相邻栅极结构之间的宽度。具体的，第二掩膜层内的开口除位于相邻栅极结构之间的介质层上方外，还位于栅极结构上方的介质层上方；以所述第二掩膜层为掩膜，沿所述开口刻蚀被第一掩膜层和侧墙层暴露出的介质层，直至暴露出基底表面，且在刻蚀过程中，所述硬掩膜层以及栅极侧墙起到刻蚀停止的作用，避免刻蚀工艺对栅介质层以及栅电极层造成刻蚀。
接着，去除所述第二掩膜层、第一掩膜层209以及剩余侧墙层211。本实施例中，采用湿法去胶工艺去除所述第二掩膜层，采用湿法刻蚀工艺，刻蚀去除所述第一掩膜层209以及剩余侧墙层211。在其他实施例中，还能够在后续形成导电插塞之后，去除所述第二掩膜层、第一掩膜层以及剩余侧墙层。
参考图20，形成填充满所述接触孔216(参考图17至图19)的导电插塞217。
形成所述导电插塞217的工艺步骤包括：形成填充满所述接触孔216的导电材料层，所述导电材料层还位于介质层表面；对所述导电材料层进行平坦化处理，直至暴露出第二介质层206表面，形成位于所述接触孔216内的导电插塞217。
所述导电插塞217的材料可以是W、Al、Cu、Ag或Au等金属材料。本实施例中，所述导电插塞217的材料为W。可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述导电插塞217。
由前述分析可知，本实施例中形成的接触孔216的侧壁位置精确度和形貌精确度均得到改善，因此，本实施例中形成的导电插塞217的侧壁位置精确度和形貌精确度也相应的得到提高，相应的提高形成的半导体结构的电学性能和良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面形成有若干分立的栅极结构，所述基底表面还形成有覆盖栅极结构顶部和侧壁表面的介质层，且介质层顶部高于栅极结构顶部；
在所述介质层表面形成第一掩膜层，所述第一掩膜层横跨相邻栅极结构之间的介质层，且暴露出相邻栅极结构之间的部分介质层表面；
在位于所述相邻栅极结构之间的介质层表面的第一掩膜层侧壁表面形成侧墙层；
在形成所述侧墙层之后，在所述第一掩膜层表面以及介质层表面形成具有开口的第二掩膜层，所述开口横跨所述第一掩膜层以及侧墙层，且所述开口位于相邻栅极结构之间的介质层的上方；
以所述第二掩膜层为掩膜，沿所述开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；
去除所述第二掩膜层以及第一掩膜层；
形成填充满所述接触孔的导电插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在平行于相邻栅极结构排列方向上，所述第一掩膜层的宽度大于或等于相邻栅极结构之间的介质层的宽度。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成的所述侧墙层还位于栅极结构上方的介质层表面的第一掩膜层侧壁表面。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述接触孔的刻蚀工艺过程中，所述侧墙层被部分或全部刻蚀去除。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，位于所述第一掩膜层正下方的介质层顶部高于所述第一掩膜层暴露的介质层顶部，所述侧墙层还覆盖于所述第一掩膜层正下方的介质层侧壁表面。
6.如权利要求1或5所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的工艺步骤包括：在所述第一掩膜层顶部表面和侧壁表面、以及介质层表面形成侧墙膜；采用无掩膜刻蚀工艺回刻蚀所述侧墙膜，刻蚀去除位于第一掩膜层顶部表面以及部分介质层表面的侧墙膜，形成覆盖于所述第一掩膜层侧壁表面的侧墙层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述侧墙膜。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料为氮化硅、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙层的宽度尺寸为1纳米至5纳米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的工艺步骤包括：在所述介质层表面形成第一初始掩膜；在所述第一初始掩膜表面形成图形层；以所述图形层为掩膜刻蚀所述第一初始掩膜，还刻蚀部分厚度的介质层，在介质层表面形成所述第一掩膜层；去除所述图形层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料为氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在平行于相邻栅极结构排列的方向上，所述开口的宽度小于或等于相邻栅极结构之间的宽度。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构包括栅介质层、位于栅介质层表面的栅电极层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括覆盖栅介质层侧壁表面以及栅电极层侧壁表面的栅极侧墙、以及位于栅电极层侧壁表面的硬掩膜层，利用所述栅极侧墙以及硬掩膜层，采用自对准刻蚀工艺形成所述接触孔。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，在平行于相邻栅极结构排列的方向上，所述开口的宽度大于相邻栅极结构之间的宽度；沿所述开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层的过程中，所述硬掩膜层和栅极侧墙起到刻蚀停止作用。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料为光刻胶材料、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜层包括有机旋转涂覆层、位于有机旋转涂覆层表面的底部抗反射涂层、以及位于底部抗反射涂层表面的光刻胶层，其中，所述开口位于光刻胶层内。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述相邻栅极结构之间的基底内形成有源漏极，其中，所述接触孔暴露出源漏极表面。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底、位于衬底表面的鳍部，其中，所述栅极结构横跨所述鳍部，且还覆盖鳍部的部分顶部表面和侧壁表面，所述接触孔暴露出相邻栅极结构之间的鳍部表面。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括位于基底表面的第一介质层以及位于第一介质层表面的第二介质层，其中，所述第一介质层顶部与栅极结构顶部齐平。
CN201610079616.1A 2016-02-03 2016-02-03 半导体结构的形成方法 Active CN107039335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610079616.1A CN107039335B (zh) 2016-02-03 2016-02-03 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610079616.1A CN107039335B (zh) 2016-02-03 2016-02-03 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN107039335A CN107039335A (zh) 2017-08-11
CN107039335B true CN107039335B (zh) 2019-09-27

Family

ID=59532584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079616.1A Active CN107039335B (zh) 2016-02-03 2016-02-03 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN107039335B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904073B (zh) * 2017-12-07 2022-07-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110828460B (zh) * 2018-08-14 2022-07-19 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN111668091B (zh) * 2019-03-07 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112447516B (zh) * 2019-08-30 2023-11-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113903722A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN115148673B (zh) * 2021-03-30 2024-05-14 长鑫存储技术有限公司 半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124172A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN104218081A (zh) * 2013-05-31 2014-12-17 中国科学院微电子研究所 半导体器件及其制造方法
CN104241359A (zh) * 2013-06-21 2014-12-24 联华电子股份有限公司 半导体结构及其制作方法
CN104752329A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124172A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN104218081A (zh) * 2013-05-31 2014-12-17 中国科学院微电子研究所 半导体器件及其制造方法
CN104241359A (zh) * 2013-06-21 2014-12-24 联华电子股份有限公司 半导体结构及其制作方法
CN104752329A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
CN107039335A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107039335B (zh) 半导体结构的形成方法
CN107039334B (zh) 半导体结构的形成方法
US20230377963A1 (en) Etch profile control of interconnect structures
CN110098175A (zh) 半导体器件及其制造方法
CN106033742B (zh) 半导体结构的形成方法
CN105280498A (zh) 半导体结构的形成方法
CN104617093B (zh) 半导体结构及其形成方法
US10361125B2 (en) Methods and structures for forming uniform fins when using hardmask patterns
CN107799462B (zh) 半导体结构的形成方法
CN104733315B (zh) 半导体结构的形成方法
CN108807378A (zh) 鳍式场效应管及其形成方法
CN107731738A (zh) 半导体结构的形成方法
CN106158725B (zh) 半导体结构的形成方法
CN104979199A (zh) 半导体器件的形成方法
CN106611711A (zh) 半导体器件的形成方法
CN104900520B (zh) 半导体器件的形成方法
CN106558608B (zh) 半导体器件及其形成方法
CN106158638B (zh) 鳍式场效应晶体管及其形成方法
CN110246895A (zh) 半导体结构及其形成方法
CN104979173B (zh) 半导体结构及其形成方法
CN104078330B (zh) 自对准三重图形的形成方法
CN107346730B (zh) 改善半导体器件性能的方法
TW202117812A (zh) 半導體裝置的形成方法
TW201944467A (zh) 半導體裝置及其製造方法
CN113314605B (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant