CN106158725B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106158725B
CN106158725B CN201510136849.6A CN201510136849A CN106158725B CN 106158725 B CN106158725 B CN 106158725B CN 201510136849 A CN201510136849 A CN 201510136849A CN 106158725 B CN106158725 B CN 106158725B
Authority
CN
China
Prior art keywords
layer
mask
medium
forming method
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510136849.6A
Other languages
English (en)
Other versions
CN106158725A (zh
Inventor
张城龙
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510136849.6A priority Critical patent/CN106158725B/zh
Priority to US15/059,501 priority patent/US9978641B2/en
Publication of CN106158725A publication Critical patent/CN106158725A/zh
Priority to US15/958,555 priority patent/US10410920B2/en
Application granted granted Critical
Publication of CN106158725B publication Critical patent/CN106158725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底上形成有若干分立的栅极结构、位于栅极结构侧壁表面的侧墙；在半导体衬底表面形成与栅极结构表面齐平的第一介质层；刻蚀栅极结构，使栅极结构的高度下降，形成位于栅极结构顶部的凹槽；形成填充满凹槽和覆盖第一介质层表面的掩膜材料层；刻蚀掩膜材料层至第一介质层表面，形成填充满凹槽的保护层以及覆盖相邻栅极结构之间的部分第一介质层的掩膜层，掩膜层的宽度大于相邻栅极结构之间第一介质层的宽度，且横跨相邻栅极结构之间的部分第一介质层；刻蚀位于相邻栅极结构之间、未被掩膜层覆盖的第一介质层至半导体衬底表面，形成接触孔。上述方法有利于提高形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制成变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率提高、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。
在集成电路制造过程中，如在衬底上生成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的金属插塞，接触孔内的金属插塞连接半导体器件，互连线将不同半导体器件上的金属插塞连接起来形成电路。晶体管上形成的接触孔包括栅极表面的接触孔，以及连接有源区的接触孔。随着集成电路工艺节点不断缩小，相邻栅极之间的间距逐渐减小，无法通过直接光刻和刻蚀形成位于相邻栅极之间的有源区表面的接触孔，此时，通常采用自对准工艺形成所述连接有源区的接触孔。
现有技术在半导体结构的形成过程中，采用自对准工艺形成的接触孔的尺寸容易与设计值发生偏差，导致形成的金属插塞的连接性能受到影响，影响形成的半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有若干分立的栅极结构以及位于栅极结构侧壁表面的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅极；在所述半导体衬底表面形成第一介质层，所述第一介质层的表面与栅极结构表面齐平；刻蚀所述栅极结构，使所述栅极结构的高度下降，形成位于栅极结构顶部的凹槽；形成填充满所述凹槽和覆盖所述第一介质层表面的掩膜材料层；刻蚀所述掩膜材料层至所述第一介质层表面，形成填充满所述凹槽的保护层以及覆盖相邻栅极结构之间的部分第一介质层的掩膜层，所述掩膜层的宽度大于相邻栅极结构之间的第一介质层的宽度，且横跨相邻栅极结构之间的部分第一介质层；刻蚀位于相邻栅极结构之间、未被掩膜层覆盖的第一介质层至半导体衬底表面，形成接触孔。
可选的，刻蚀所述掩膜材料层的方法包括：在所述掩膜材料层表面形成底部抗反射层，以及位于所述底部抗反射层表面的图形化光刻胶层；以所述图形化光刻胶层为掩膜，依次刻蚀所述底部抗反射层、掩膜材料层，形成保护层和掩膜层。
可选的，所述掩膜材料层的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
可选的，位于第一介质层表面的掩膜材料层的厚度为
可选的，还包括：在形成所述掩膜材料层之后，对所述掩膜材料层进行平坦化。
可选的，所述侧墙的厚度为
可选的，所述侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
可选的，所述凹槽的深度为
可选的，采用干法刻蚀或湿法刻蚀工艺刻蚀所述栅极结构。
可选的，刻蚀位于相邻栅极结构之间、未被掩膜层覆盖的第一介质层，形成接触孔的方法包括：形成覆盖第一介质层、掩膜层、保护层以及侧墙的第二介质层；在所述第二介质层表面形成图像化掩膜层，所述图形化掩膜层具有开口，所述开口位于相邻栅极结构之间的第一介质层上方，且所述开口宽度大于相邻栅极结构之间的第一介质层的宽度；沿所述开口刻蚀第二介质层、第一介质层至半导体衬底表面，其中所述掩膜层作为刻蚀第一介质层的掩膜。
可选的，形成所述第二介质层的方法包括：形成覆盖第一介质层、掩膜层、保护层以及侧墙的第二介质材料层；对所述第二介质材料层进行平坦化，形成表面齐平的第二介质层。
可选的，对所述第二介质材料层进行平坦化的方法包括：化学机械研磨工艺、干法刻蚀工艺或湿法刻蚀工艺。
可选的，还包括：在形成所述图形化掩膜层之前，在所述第二介质层表面依次形成无定形碳层、位于所述无定形碳层表面的低温氧化物层、位于所述低温氧化物层表面的底部抗反射层，所述图形化掩膜层暴露出部分底部抗反射层表面。
可选的，还包括：形成填充满所述接触孔并且覆盖所述第二介质层、掩膜层的金属材料层；对所述金属材料层、第二介质层进行平坦化，直至暴露出掩膜层的表面。
可选的，还包括：对所述金属材料层、第二介质层进行平坦化的停止位置低于掩膜层的表面。
可选的，对所述金属材料层、第二介质层进行平坦化的停止位置低位于所述掩膜层表面下方
可选的，所述第一介质层和第二介质层的材料为氧化硅。
可选的，所述半导体衬底包括：基底和位于所述基底表面的若干鳍部，所述栅极结构横跨所述鳍部，覆盖鳍部的侧壁和顶部表面。
可选的，所述栅介质层的材料为氧化铪、氧化锆、氧化铝或硅氧化铪。
可选的，所述栅极的材料为W、Cu、Al、Au、Pt、Ti或TiN。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案提供的半导体结构的形成方法中，提供半导体衬底，在所述半导体衬底上形成有若干分立的栅极结构以及位于栅极结构侧壁表面的侧墙；在所述半导体衬底表面形成第一介质层，所述第一介质层的表面与栅极结构表面齐平；然后刻蚀部分厚度的栅极结构，在栅极结构顶部形成凹槽；再在所述栅极结构顶部的凹槽内以及第一介质层表面形成掩膜材料层，并刻蚀所述掩膜材料层，形成填充满所述凹槽的保护层，以及覆盖相邻栅极结构之间的部分第一介质层的掩膜层；然后刻蚀位于相邻栅极结构之间、未被掩膜层覆盖的第一介质层至半导体衬底表面，形成接触孔。在形成所述接触孔的过程中，所述保护层保护栅极结构的顶部，所述侧墙保护栅极结构的侧壁，所述掩膜层作为刻蚀掩膜层，使得被掩膜层覆盖的部分第一介质层不被刻蚀，从而作为形成的接触孔之间的隔离结构。并且，所述掩膜层与半导体衬底之间的距离较低，从而可以提高形成的接触孔的尺寸的准确性，进而提高形成的半导体结构的性能。
进一步的，位于第一介质层表面的掩膜材料层的厚度为使得后续形成的掩膜层的厚度为具有足够的厚度，避免在刻蚀第一介质层形成接触孔的过程中，掩膜层被消耗掉。虽然所述掩膜材料层与第一介质层之间具有较高的刻蚀选择比，但是刻蚀过程中，所述掩膜材料层形成的掩膜层不可避免会被消耗，而且所述第一介质层的厚度较大，需要的刻蚀时间较长，如果所述掩膜层的厚度较低，在接触孔刻蚀完成之前，所述掩膜层即被完全消耗，会影响最终形成的接触孔的尺寸和形貌。
进一步，还包括在所述接触孔内形成金属插塞，具体的，本实施例中，形成所述金属插塞的方法包括：形成填充满所述接触孔并且覆盖所述第二介质层、掩膜层的金属材料层；对所述金属材料层、第二介质层进行平坦化，直至暴露出掩膜层的表面，形成位于所述接触孔内的金属插塞。通过平坦化去除位于第二介质层以及掩膜层上方的部分金属，使得所述金属材料层断开，使位于掩膜层两侧的金属插塞之间断开，从而形成两个独立的金属插塞，避免掩膜层两侧的金属插塞之间存在电连接，影响形成的半导体结构的性能。
进一步的，对所述金属材料层、第二介质层进行平坦化的停止位置低于最初掩膜层的表面，使得平坦化后的掩膜层、第二介质层的厚度小于最初掩膜层的厚度，从而确保所述掩膜层两侧的金属插塞之间充分断开。
附图说明
图1至图11是本发明的一个实施例的半导体结构形成过程的结构示意图；
图12至图25是本发明的另一个实施例的半导体结构形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的半导体结构性能有待于进一步提高。
请参考图1至图11，为本发明的一个实施例的半导体结构的形成过程结构示意图。
请参考图1，提供半导体衬底10，所述半导体衬底10上形成有若干栅极结构11以及位于栅极结构11侧壁表面的侧墙12，所述半导体衬底10上还形成有第一介质层20，所述第一介质层20表面与栅极结构11表面齐平。所述栅极结构11包括栅介质层(图中未示出)和位于栅介质层表面的栅极。本实施例中，所述半导体衬底10包括基底(图中未示出)和位于基底表面的鳍部，所述栅极结构横跨鳍部，并覆盖鳍部的侧壁和顶部表面。图1为沿鳍部长度方向的剖面示意图。
请参考图2，刻蚀所述栅极结构，使所述栅极结构11高度下降，在栅极结构11顶部形成凹槽13。
请参考图3，在所述凹槽13(请参考图2)内形成位于栅极结构11顶部的保护层14，所述保护层14表面与第一介质层20表面齐平。所述保护层14在后续形成接触孔的过程中保护栅极结构11。
请参考图4，形成覆盖第一介质层20、侧墙12、保护层14的第二介质层30，以及位于第二介质层30表面的掩膜材料层31。所述掩膜材料层31后续用于形成刻蚀接触孔的掩膜层。所述掩膜材料层31的材料为金属，该实施例中，所述掩膜材料层31的材料为TiN。
请参考图5，在所述掩膜材料层31表面依次形成底部抗反射层32、位于底部抗反射层32表面的图形化光刻胶层33。所述图形化光刻胶层33的图形与后续刻蚀掩膜材料层31形成的掩膜层的图形一致，所述图形化光刻胶层33位于相邻栅极结构11之间的部分第一介质层20上方，且宽度大于所述相邻栅极结构11之间的间距。
请参考图6，为形成所述图形化光刻胶层33之后的俯视示意图，其中虚线框部分表示相邻栅极结构之间的第一介质层20。所述图形化光刻胶层33横跨于相邻栅极结构之间的第一介质层20上方。
请参考图7，以所述图形化光刻胶层33(请参考图5)为掩膜刻蚀底部抗反射层32(请参考图5)、掩膜材料层31(请参考图5)，形成掩膜层31a，然后去除所述掩膜层31a上方的底部抗反射层32和图形化光刻胶层33。
请参考图8，在所述第二介质层30表面形成无定形碳层40、位于无定形碳层40表面的低温氧化物层41、位于低温氧化物层41表面的底部抗反射层42以及位于底部抗反射层42表面的光刻胶层43，所述光刻胶层43具有开口，所述开口位于相邻栅极结构11之间的第一介质层20上方，且所述开口宽度大于相邻栅极结构11之间的第一介质层20的宽度。
请参考图9至图11，沿所述开口依次刻蚀底部抗反射层42、低温氧化物层41和无定形碳层40，将开口图形转移至无定形碳层40内，然后继续以所述无定形碳层40和掩膜层31a为掩膜，刻蚀第二介质层30、第一介质层20至半导体衬底10表面，形成接触孔，然后去除所述光刻胶层43、底部抗反射层42、低温氧化物层41和无定形碳层40；并且在所述接触孔内填充金属材料，形成金属插塞50。所述掩膜层31a下方的第二介质层30、第一介质层20未被刻蚀，作为相邻金属插塞50之间的隔离结构。其中，图9为形成所述金属插塞50之后的俯视示意图。图10为沿图9中割线AA’的剖面示意图，图11为沿图9中割线BB’的剖面示意图。
该实施例中，由于形成的掩膜层31a(请参考图7)与半导体衬底10之间的距离较远，刻蚀形成接触孔的过程中，需要刻蚀较厚的介质层，包括第二介质层30和第一介质层20，所以要求所述掩膜层31a具有较高的耐刻蚀性，所以，该实施例中，选择金属材料形成所述掩膜层31a。但是采用金属材料作为掩膜层31a容易引入金属污染，影响形成的半导体结构的性能。并且，该实施例中，所述掩膜层31a距离半导体衬底10的距离较大，以所述掩膜层31a为掩膜刻蚀第二介质层30、第一介质层20过程中，传递至第一介质层20内的图形容易偏离设计值，形成的接触孔的尺寸容易与设计值发生偏差，导致形成的金属插塞的连接性能受到影响，影响形成的半导体结构的性能。
在本发明的另一实施例中，在形成保护层的同时形成覆盖相邻栅极结构之间的部分第一介质层的掩膜层，使所述掩膜层与半导体衬底之间的距离降低，从而可以提高形成的接触孔的尺寸的准确性，进而提高形成的半导体结构的性能。
请参考图12至图25是本发明的另一实施例的半导体结构的形成过程的结构示意图。
请参考图12，提供半导体衬底100，在所述半导体衬底100上形成有若干分立的栅极结构101以及位于栅极结构101侧壁表面的侧墙102，所述栅极结构101包括位于半导体衬底100表面的栅介质层以及位于栅介质层表面的栅极(图中未示出)；在所述半导体衬底100表面形成第一介质层200，所述第一介质层200的表面与栅极结构101表面齐平。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。所述半导体衬底100上形成有晶体管，所述晶体管可以是平面晶体管或鳍式场效应晶体管。所述栅极结构101即为所述晶体管的栅极结构。
本实施例中，所述半导体衬底100上形成有鳍式场效应晶体管。具体的，所述半导体衬底100包括基底(图中未示出)和位于基底表面的若干鳍部，所述栅极结构101横跨所述鳍部，覆盖鳍部的侧壁和顶部表面。所述若干鳍部平行排列，相邻鳍部之间还具有位于基底表面的浅沟槽隔离结构，作为相邻鳍部之间的隔离结构。图12为沿鳍部长度方向的剖面示意图。本实施例中，以两个相邻的栅极结构101作为示例，后续在相邻栅极结构之间的半导体衬底100上形成自对准接触孔。本实施例中，所述栅极结构101两侧的半导体衬底100内形成有源漏极(图中未示出)，相邻栅极结构101之间的半导体衬底100内的源漏极为两个栅极结构101所属的晶体管共享。
所述栅极结构101包括栅介质层和位于栅介质层表面的栅极。本实施例中，所述栅介质层可以是高K介质材料，包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅极的材料可以是金属材料，包括W、Cu、Al、Au、Pt、Ti或TiN等。在本发明的其他实施例中，所述栅极与栅介质层之间还可以形成有功函数层。
所述侧墙102用于在后续工艺中保护所述栅极结构101，所述侧墙102的材料可以是氮化硅、氮氧化硅、碳化硅或碳氧化硅等材料。所述侧墙102的厚度为具有足够的厚度对所述栅极结构101起到保护作用。
本实施例中，在所述半导体衬底100上形成栅极结构101之后，再在所述栅极结构101侧壁表面形成所述侧墙102；然后以所述栅极结构101和侧墙102为掩膜；对栅极结构101两侧的半导体衬底100进行离子注入，形成源漏极；然后，再在所述半导体衬底100表面形成第一介质层200，所述第一介质层200的表面与栅极结构101的表面齐平。
所述第一介质层200的材料为氧化硅，可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺或低压化学气相沉积工艺等方法在半导体衬底100表面形成第一介质材料层，所述第一介质材料层表面高于栅极结构101表面；然后对所述第一介质材料层进行平坦化，形成介质层200，使所述介质层200表面平坦，且与栅极结构101表面齐平。
请参考图13，刻蚀所述栅极结构101，使所述栅极结构101的高度下降，形成位于栅极结构顶部的凹槽103。
所述栅极结构101包括栅介质层和位于栅介质层上的栅极，本实施例中，主要对所述栅极结构101中的栅极进行刻蚀，使栅极结构101的高度下降。可以采用干法或湿法刻蚀工艺对所述栅极结构进行刻蚀。本实施例中，所述栅极的材料为W，采用干法刻蚀工艺对所述栅极进行刻蚀，具体的，所述干法刻蚀工艺为等离子体刻蚀工艺，采用的刻蚀气体包括Cl2和CF4，其中Cl2的流量为10sccm～100sccm，CF4的流量为20sccm～100sccm，压强为10mTorr～50mTorr。所述刻蚀气体对栅极材料有较强的刻蚀选择性。
刻蚀所述栅极结构101之后，所述栅极结构101表面低于第一介质层200和侧墙102表面，在所述栅极结构101顶部形成凹槽103，后续在所述凹槽103内形成保护层，以在形成接触孔的过程中保护所述栅极结构101。所述凹槽103的深度不能过小，需要确保后续在凹槽103内形成的保护层具有足够的厚度能够对栅极结构101顶部起到足够的保护作用；所述凹槽103的深度也不能过大，避免栅极结构101内的栅极厚度过小，影响晶体管的性能，而且，所述凹槽103的深度过大还会导致凹槽103的深宽度过大，影响后续在所述凹槽103内形成的保护层的质量。本实施例中，所述凹槽103的深度为使得后续能够在凹槽103内形成较高质量的保护层，并且使所述保护层具有足够的厚度，又不会影响到晶体管的性能。
请参考图14，形成填充满所述凹槽103(请参考图13)和覆盖所述第一介质层200表面的掩膜材料层300。
所述掩膜材料层300的材料与第一介质层200的材料不同，两者之间具有较高的刻蚀选择比，从而后续刻蚀掩膜材料层300形成的掩膜层以及保护层，在刻蚀第一介质层200形成接触孔的过程中不会受到损伤。所述掩膜材料层300的材料可以氮化硅、氮氧化硅、碳化硅或碳氧化硅等，本实施例中，所述掩膜材料层300的材料为氮化硅，所述第一介质层200的材料为氧化硅，两者之间具有较高的刻蚀选择比。
所述掩膜材料层300部分位于第一介质层200表面，部分位于凹槽103内，后续位于凹槽103内的掩膜材料层300用于形成栅极结构101顶部的保护层，位于第一介质层表面的部分掩膜材料层300用于形成刻蚀第一介质层200形成接触孔的掩膜层。其中，位于第一介质层200表面的掩膜材料层300的厚度为使得后续形成的掩膜层的厚度为具有足够的厚度，避免在刻蚀第一介质层200的过程中，被消耗掉。虽然所述掩膜材料层300与第一介质层200之间具有较高的刻蚀选择比，但是刻蚀过程中，所述掩膜材料层300形成的掩膜层不可避免会被消耗，而且所述第一介质层200的厚度较大，需要的刻蚀时间较长，如果所述掩膜层的厚度较低，在接触孔刻蚀完成之前，所述掩膜层即被完全消耗，会影响最终形成的接触孔的尺寸和形貌。
本实施例中，形成所述掩膜材料之后，还可以对所述掩膜材料进行平坦化处理，形成表面平坦的掩膜材料层300。所述平坦化处理可以是化学机械研磨工艺，或者是干法刻蚀工艺等。在本发明的其他实施例中，也可以在形成所述掩膜材料之后，不进行平坦化处理，直接将所述掩膜材料作为掩膜材料层300。后续在对掩膜材料层300刻蚀之前，在所述掩膜材料层300表面首先采用旋涂工艺形成表面平坦的光刻辅助层，例如底部抗反射层等，然后再在所述光刻辅助层表面形成图形化光刻胶层，作为刻蚀掩膜材料层300的掩膜。
请参考图15，在所述掩膜材料层300表面形成底部抗反射层400，以及位于所述底部抗反射层400表面的图形化光刻胶层401。
可以采用旋涂工艺在所述掩膜材料层300表面形成底部抗反射层400，所述底部抗反射层400能够有效消除光反射形成驻波的抗反射材料，增加光刻过程中曝光能量范围和焦距，减少反射光的散射而造成的图形缺口，从而在更小线宽下得到较好的光刻图形。
在形成所述底部抗反射层400之后，在所述底部抗反射层400表面形成光刻胶层，然后对所述光刻胶层进行曝光显影，形成所述图形化光刻胶层401。所述图形化光刻胶层401定义出后续待形成的掩膜层的尺寸和形状，本实施例中，所述图形化光刻胶层401横跨并位于相邻栅极结构101之间的部分第一介质层200上方，所述图形化光刻胶层401在平行于半导体衬底100表面、沿半导体衬底100的剖面方向的尺寸大于相邻栅极结构101之间的间距。
在本发明的其他实施例中，也可以直接在所述掩膜材料层300表面形成所述图形化光刻胶层401；在本发明的其他实施例中，还可以采用多层曝光工艺，在形成所述底部抗反射层400之前，在所述掩膜材料层300表面形成无定形碳层、位于无定形碳层表面的低温氧化物层等，提高以所述图形化光刻胶层401为掩膜刻蚀时，图形传递的准确性。
请参考图16，刻蚀所述掩膜材料层300(请参考图15)至所述第一介质层200表面，形成填充满所述凹槽103(请参考图13)的保护层301以及覆盖相邻栅极结构101之间的部分第一介质层200的掩膜层302，所述掩膜层302的宽度大于相邻栅极结构101之间的间距，且横跨相邻栅极结构101之间的部分第一介质层200。
本实施例中，以所述图形化光刻胶层401(请参考图15)为掩膜，依次刻蚀所述底部抗反射层400(请参考图15)、掩膜材料层300，形成所述保护层301和掩膜层302，然后去除所述图形化光刻胶层401和底部抗反射层400。具体的，可以采用干法刻蚀工艺刻蚀所述底部抗反射层400和掩膜材料层300，所述干法刻蚀工艺采用氟基气体作为刻蚀气体，例如CF4、SF6、CHF3、C2H2F4等氟基气体中的一种或几种，以所述第一介质层200作为刻蚀停止层。
所述保护层301在后续工艺中保护所述栅极结构101。所述掩膜层302的宽度d大于相邻栅极结构101之间的第一介质层200的宽度，所述掩膜层302横跨相邻栅极结构101之间的部分第一介质层200，暴露出相邻栅极结构101之间的位于掩膜层302两侧的部分第一介质层200。后续刻蚀所述暴露的部分第一介质层200，在所述掩膜层302两侧形成接触孔，而所述掩膜层302下方未被刻蚀的部分第一介质层200作为接触孔之间的隔离结构。本实施例中，所述掩膜层302覆盖部分第一介质层200以及两侧的部分侧墙102；在本发明的其他实施例中，所述掩膜层302还可以覆盖部分保护层301。在形成所述保护层301和掩膜层302之后，可以采用湿法刻蚀或灰化工艺去除所述图形化光刻胶层401和底部抗反射层400。
请参考图17，形成覆盖第一介质层200、掩膜层302、保护层301以及侧墙102的第二介质层500。
形成所述第二介质层500的方法包括：形成覆盖第一介质层200、掩膜层302、保护层301以及侧墙102的第二介质材料层；对所述第二介质材料层进行平坦化，形成表面齐平的第二介质层500。所述第二介质材料层可以采用化学气相沉积工艺形、等离子体增强化学气相沉积工艺、低压化学气相沉积工艺等方法形成。本实施例中，所述第二介质层500的材料为氧化硅，与第一介质层200的材料相同，后续可以采用相同的刻蚀工艺对所述第二介质层500和第一介质层200进行刻蚀。在本发明的其他实施例中，所述第二介质层500的材料还可以是低K介质材料，用于降低寄生电容。
由于所述掩膜层302高于第一介质层200表面，所以位于掩膜层302上方的第二介质材料层表面高于其他位置处的第二介质材料层表面，需要进行平坦化，形成表面齐平的第二介质层500，使各位置处的第二介质层500表面高度一致，从而在后续刻蚀第二介质层500和第一介质层200形成接触孔的过程中，各位置处的刻蚀深度一致。对所述第二介质材料层进行平坦化的方法包括：化学机械研磨工艺、干法刻蚀工艺或湿法刻蚀工艺。本实施例中，可以采用化学机械研磨工艺对所述第二介质材料层进行平坦化，形成所述第二介质层500。
请参考图18，在所述第二介质层500表面形成图形化掩膜层504，所述图形化掩膜层504具有开口，所述开口位于相邻栅极结构101之间的第一介质层200上方，且所述开口宽度大于相邻栅极结构101之间的第一介质层200的宽度。本实施例中，所述图形化掩膜层504的材料为光刻胶。
在形成所述图形化掩膜层504之前，在所述第二介质层500表面依次形成无定形碳层501、位于所述无定形碳层501表面的低温氧化物层502、位于所述低温氧化物层502表面的底部抗反射层503，所述图形化掩膜层504暴露出部分底部抗反射层503表面。图19，为形成所述图形化掩膜层504之后的俯视示意图。
后续通过刻蚀底部抗反射层503、低温氧化物层502和无定形碳层501，将所述图形化掩膜层504的图形转移至所述无定形碳层501内，再以所述无定形碳层501为掩膜刻蚀第二介质层500和第一介质层100，所述无定形碳层501的厚度以及耐蚀性较强，在刻蚀过程中不会被完全消耗。由于第二介质层500和第一介质层100的厚度较大，若所述第二介质层500表面仅形成单层的图形化掩膜层504，在后续的刻蚀过程中，所述图形化掩膜层504容易在接触孔未完全形成之前就被消耗掉，导致最终形成的接触孔的尺寸和形貌发生变化，影响形成的半导体结构的性能。
请参考图20至22，以所述图形化掩膜层504(参考图18)为掩膜，刻蚀底部抗反射层503(参考图18)、低温氧化物层502(参考图18)和无定形碳层501(参考图18)，暴露出第二介质层500的部分表面，然后继续刻蚀所述第二介质层500和第一介质层200至半导体衬底100表面，形成接触孔601。形成所述接触孔601之后，去除所述图形化掩膜层504、底部抗反射层503、低温氧化物层502和无定形碳层501暴露出第二介质层500的表面。其中，图20为形成所述接触孔601之后的俯视示意图，图21为沿图20中割线CC’‘的剖面示意图，图22为沿图20中割线DD’的剖面示意图。
采用干法刻蚀工艺，依次刻蚀所述底部抗反射层503、低温氧化物层502和无定形碳层501，将所述图形化掩膜层504的图形转移到无定形碳层501内，然后继续采用干法刻蚀工艺刻蚀第二介质层500、第一介质层200。其中，当刻蚀第二介质层500至掩膜层302表面深度时，由于所述第二介质层500与掩膜层302相比，具有较高的刻蚀选择性，沿所述掩膜层302两侧的第二介质层500继续向下刻蚀，至第一介质层200，并继续刻蚀第一介质层200至半导体衬底100表面，暴露出部分半导体衬底100的表面，形成接触孔601。所述掩膜层302作为刻蚀停止层，也作为形成接触孔601的掩膜层，保护下方的第一介质层200不被刻蚀，从而使得形成的位于掩膜层302两侧的接触孔601之间通过部分第一介质层200隔离。本实施例中，所述接触孔601暴露出半导体衬底100的位于基底表面的鳍部的顶部表面。本实施例中，所述干法刻蚀工艺采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。在本发明的其他实施例中，还可以采用CF4、CHF3、C2F6等氟基气体中的一种或几种组合作为刻蚀气体。
在形成所述接触孔601的过程中，所述侧墙102保护栅极结构101的侧壁，且所述保护层301保护栅极结构101的顶部表面，避免暴露出栅极结构101。形成所述接触孔601之后，可以采用湿法刻蚀或灰化工艺去除所述图形化掩膜层50、底部抗反射层503、低温氧化物层502和无定形碳层501。
请参考图23至图25，在所述接触孔601内形成金属插塞602，其中图23为形成所述金属插塞602之后的俯视示意图，图24为沿图23中割线EE’的剖面示意图，图25为沿图24中割线FF’的剖面示意图。
形成所述金属插塞602的方法包括：形成填充满所述接触孔601(请参考图22)并且覆盖所述第二介质层500(请参考图21)、掩膜层302(请参考图21)的金属材料层；对所述金属材料层、第二介质层500进行平坦化，直至暴露出掩膜层302的表面，形成位于所述接触孔601内的金属插塞602。所述金属材料层的材料可以是W、Al、Cu、Ag或Au等金属材料。本实施例中，所述金属材料层的材料为W。可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述金属材料层。
由于所述金属材料层填充满所述接触孔601，并覆盖掩膜层302，所以所述金属材料层为一个连续的整体。后续对所述金属材料层、第二介质层500进行平坦化至掩膜层302表面，去除位于第二介质层500以及掩膜层302上方的部分金属，使得所述金属材料层断开，形成分别位于掩膜层302两侧的金属插塞602。
在本实施例中，为了确保所述掩膜层302两侧的金属插塞602之间充分断开，对所述金属材料层、第二介质层500进行平坦化的停止位置低于最初掩膜层302的表面，使得平坦化后的掩膜层302a、第二介质层500a的厚度小于最初掩膜层302的厚度。具体的，本实施例中，对所述金属材料层、第二介质层500进行平坦化的停止位置低位于所述掩膜层302表面下方 从而确保掩膜层302a两侧的金属插塞602之间可以完全断开。
综上所述，本发明的实施例中，提供半导体衬底，半导体衬底上形成有若干分立的栅极结构、位于栅极结构侧壁表面的侧墙；在半导体衬底表面形成表面与栅极结构表面齐平的第一介质层；然后刻蚀部分厚度的栅极结构，形成凹槽；再形成掩膜材料层，并刻蚀掩膜材料层，形成填充满凹槽的保护层，以及覆盖相邻栅极结构之间的部分第一介质层的掩膜层；刻蚀位于相邻栅极结构之间、未被掩膜层覆盖的第一介质层，形成接触孔。在形成接触孔的过程中，保护层保护栅极结构的顶部，侧墙保护栅极结构的侧壁，掩膜层作为刻蚀掩膜层，使得被掩膜层覆盖的部分第一介质层不被刻蚀，作为接触孔之间的隔离结构。并且，掩膜层与半导体衬底之间的距离较低，从而可以提高形成的接触孔的尺寸的准确性，进而提高形成的半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有若干分立的栅极结构以及位于栅极结构侧壁表面的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅极；
在所述半导体衬底表面形成第一介质层，所述第一介质层的表面与栅极结构表面齐平；
刻蚀所述栅极结构，使所述栅极结构的高度下降，形成位于栅极结构顶部的凹槽；
形成填充满所述凹槽和覆盖所述第一介质层表面的掩膜材料层；
刻蚀所述掩膜材料层至所述第一介质层表面，形成填充满所述凹槽的保护层以及覆盖相邻栅极结构之间的部分第一介质层的掩膜层，所述掩膜层的宽度大于相邻栅极结构之间的第一介质层的宽度，且横跨相邻栅极结构之间的第一介质层；
刻蚀位于相邻栅极结构之间、未被掩膜层覆盖的第一介质层至半导体衬底表面，形成接触孔。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述掩膜材料层的方法包括：在所述掩膜材料层表面形成底部抗反射层，以及位于所述底部抗反射层表面的图形化光刻胶层；以所述图形化光刻胶层为掩膜，依次刻蚀所述底部抗反射层、掩膜材料层，形成保护层和掩膜层。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜材料层的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，位于第一介质层表面的掩膜材料层的厚度为
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述掩膜材料层之后，对所述掩膜材料层进行平坦化。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的厚度为
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽的深度为
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀或湿法刻蚀工艺刻蚀所述栅极结构。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀位于相邻栅极结构之间、未被掩膜层覆盖的第一介质层，形成接触孔的方法包括：形成覆盖第一介质层、掩膜层、保护层以及侧墙的第二介质层；在所述第二介质层表面形成图形化掩膜层，所述图形化掩膜层具有开口，所述开口位于相邻栅极结构之间的第一介质层上方，且所述开口宽度大于相邻栅极结构之间的第一介质层的宽度；沿所述开口刻蚀第二介质层、第一介质层至半导体衬底表面，其中所述掩膜层作为刻蚀第一介质层的掩膜。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第二介质层的方法包括：形成覆盖第一介质层、掩膜层、保护层以及侧墙的第二介质材料层；对所述第二介质材料层进行平坦化，形成表面齐平的第二介质层。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，对所述第二介质材料层进行平坦化的方法包括：化学机械研磨工艺、干法刻蚀工艺或湿法刻蚀工艺。
13.根据权利要求10所述的半导体结构的形成方法，其特征在于，还包括：在形成所述图形化掩膜层之前，在所述第二介质层表面依次形成无定形碳层、位于所述无定形碳层表面的低温氧化物层、位于所述低温氧化物层表面的底部抗反射层，所述图形化掩膜层暴露出部分底部抗反射层表面。
14.根据权利要求10所述的半导体结构的形成方法，其特征在于，还包括：形成填充满所述接触孔并且覆盖所述第二介质层、掩膜层的金属材料层；对所述金属材料层、第二介质层进行平坦化，直至暴露出掩膜层的表面。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，还包括：对所述金属材料层、第二介质层进行平坦化的停止位置低于掩膜层的表面。
16.根据权利要求15所述的半导体结构的形成方法，其特征在于，对所述金属材料层、第二介质层进行平坦化的停止位置低位于所述掩膜层表面下方
17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层和第二介质层的材料为氧化硅。
18.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底包括：基底和位于所述基底表面的若干鳍部，所述栅极结构横跨所述鳍部，覆盖鳍部的侧壁和顶部表面。
19.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料为氧化铪、氧化锆、氧化铝或硅氧化铪。
20.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极的材料为W、Cu、Al、Au、Pt、Ti或TiN。
CN201510136849.6A 2015-03-26 2015-03-26 半导体结构的形成方法 Active CN106158725B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510136849.6A CN106158725B (zh) 2015-03-26 2015-03-26 半导体结构的形成方法
US15/059,501 US9978641B2 (en) 2015-03-26 2016-03-03 Semiconductor structure and fabrication method thereof
US15/958,555 US10410920B2 (en) 2015-03-26 2018-04-20 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510136849.6A CN106158725B (zh) 2015-03-26 2015-03-26 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106158725A CN106158725A (zh) 2016-11-23
CN106158725B true CN106158725B (zh) 2019-03-29

Family

ID=56974553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510136849.6A Active CN106158725B (zh) 2015-03-26 2015-03-26 半导体结构的形成方法

Country Status (2)

Country Link
US (2) US9978641B2 (zh)
CN (1) CN106158725B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN110233097B (zh) * 2018-03-06 2021-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110767538A (zh) * 2018-07-26 2020-02-07 长鑫存储技术有限公司 版图结构以及半导体集成电路器件的形成方法
CN111640665B (zh) * 2019-03-01 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11393792B2 (en) * 2020-03-25 2022-07-19 Nanya Technology Corporation Semiconductor device with connection structure and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957881A (en) * 1988-10-20 1990-09-18 Sgs-Thomson Microelectronics S.R.L. Formation of self-aligned contacts
CN103828057A (zh) * 2011-09-30 2014-05-28 英特尔公司 用于晶体管栅极的帽盖介电结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750950B1 (ko) * 2006-07-18 2007-08-22 삼성전자주식회사 반도체 장치의 배선 구조물 및 그 형성 방법, 비휘발성메모리 장치 및 그 제조 방법
US7902066B2 (en) * 2006-09-26 2011-03-08 Chartered Semiconductor Manufacturing, Ltd. Damascene contact structure for integrated circuits
KR101671464B1 (ko) * 2010-12-02 2016-11-02 삼성전자주식회사 반도체 소자의 제조 방법
US8906754B2 (en) * 2013-03-15 2014-12-09 Globalfoundries Inc. Methods of forming a semiconductor device with a protected gate cap layer and the resulting device
US9349812B2 (en) * 2013-05-27 2016-05-24 United Microelectronics Corp. Semiconductor device with self-aligned contact and method of manufacturing the same
US9153498B2 (en) * 2013-07-22 2015-10-06 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US9515148B2 (en) * 2013-11-11 2016-12-06 International Business Machines Corporation Bridging local semiconductor interconnects
US9293576B2 (en) * 2014-03-05 2016-03-22 International Business Machines Corporation Semiconductor device with low-k gate cap and self-aligned contact
US9224842B2 (en) * 2014-04-22 2015-12-29 Globalfoundries Inc. Patterning multiple, dense features in a semiconductor device using a memorization layer
US9431396B2 (en) * 2015-01-30 2016-08-30 Globalfoundries Inc. Single diffusion break with improved isolation and process window and reduced cost

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957881A (en) * 1988-10-20 1990-09-18 Sgs-Thomson Microelectronics S.R.L. Formation of self-aligned contacts
CN103828057A (zh) * 2011-09-30 2014-05-28 英特尔公司 用于晶体管栅极的帽盖介电结构

Also Published As

Publication number Publication date
US9978641B2 (en) 2018-05-22
US20160284594A1 (en) 2016-09-29
CN106158725A (zh) 2016-11-23
US20180247867A1 (en) 2018-08-30
US10410920B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
CN106158725B (zh) 半导体结构的形成方法
CN106033742B (zh) 半导体结构的形成方法
CN104701150B (zh) 晶体管的形成方法
CN109860117A (zh) 用于减小晶体管间隔的切割金属栅极工艺
CN105097649B (zh) 半导体结构的形成方法
CN104979201B (zh) 半导体器件的形成方法
CN109427664A (zh) 半导体结构及其形成方法
CN107039335B (zh) 半导体结构的形成方法
CN104979199B (zh) 半导体器件的形成方法
CN107039334B (zh) 半导体结构的形成方法
TW483111B (en) Method for forming contact of memory device
CN109559978B (zh) 半导体结构及其形成方法
CN106558608B (zh) 半导体器件及其形成方法
CN110246895A (zh) 半导体结构及其形成方法
CN104979173B (zh) 半导体结构及其形成方法
CN104701145B (zh) 半导体结构的形成方法
CN107799462B (zh) 半导体结构的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
US11688798B2 (en) Semiconductor structure and fabrication method thereof
CN100561674C (zh) 制造半导体器件的方法
CN114093807A (zh) 半导体器件及其形成方法
CN107039333B (zh) 半导体结构的形成方法
CN111081547B (zh) 半导体器件及其形成方法
CN113113486B (zh) 半导体器件及其形成方法
CN112928023B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant