CN111640665B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111640665B
CN111640665B CN201910155832.3A CN201910155832A CN111640665B CN 111640665 B CN111640665 B CN 111640665B CN 201910155832 A CN201910155832 A CN 201910155832A CN 111640665 B CN111640665 B CN 111640665B
Authority
CN
China
Prior art keywords
layer
mask layer
mask
forming
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910155832.3A
Other languages
English (en)
Other versions
CN111640665A (zh
Inventor
施维
胡友存
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910155832.3A priority Critical patent/CN111640665B/zh
Publication of CN111640665A publication Critical patent/CN111640665A/zh
Application granted granted Critical
Publication of CN111640665B publication Critical patent/CN111640665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种半导体器件及其形成方法，方法包括：在第一区和第二区的第一掩膜层上形成硬掩膜材料层；刻蚀部分硬掩膜材料层，使硬掩膜材料层形成硬掩膜层，硬掩膜层位于第一区的第一掩膜层上，硬掩膜层在第一掩膜层表面的投影图形在第二方向分割第一区的第一掩膜层，且硬掩膜层还沿第一方向延伸至第二区上，第二方向垂直于第一方向；以所述硬掩膜层为掩膜，刻蚀去除硬掩膜层两侧第一区的部分第一掩膜层，在第一区的第一掩膜层中形成第一槽，且使位于硬掩膜层底部的第一区第一掩膜层形成分割掩膜层，所述分割掩膜层在第二方向上分割所述第一槽。所述半导体器件的性能得到提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有的图形化工艺的可靠性较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第一区和第二区的第一掩膜层上形成硬掩膜材料层；刻蚀部分硬掩膜材料层，使硬掩膜材料层形成硬掩膜层，硬掩膜层位于第一区的第一掩膜层上，硬掩膜层在第一掩膜层表面的投影图形在第二方向分割第一区的第一掩膜层，且硬掩膜层还沿第一方向延伸至第二区的第一掩膜层上，第二方向垂直于第一方向；以所述硬掩膜层为掩膜，刻蚀去除硬掩膜层两侧第一区的部分第一掩膜层，在第一区的第一掩膜层中形成第一槽，且使位于硬掩膜层底部的第一区第一掩膜层形成分割掩膜层，所述分割掩膜层在第二方向上分割所述第一槽。
可选的，所述硬掩膜层的材料包括SiN、TiO2、TiN、AlN或Al2O3。
可选的，所述硬掩膜层在第二方向上的尺寸为10纳米～40纳米。
可选的，所述硬掩膜材料层的厚度为8纳米至20纳米。
可选的，所述分割掩膜层在第一方向上的尺寸为10纳米～60纳米，所述分割掩膜层在第二方向上的尺寸为10纳米～40纳米。
可选的，刻蚀部分硬掩膜材料层以形成硬掩膜层的方法包括：在所述硬掩膜材料层上形成第一平坦层；在第一平坦层上形成第一底部抗反射层；在第一区的部分第一底部抗反射层上形成第一光刻胶层，第一光刻胶层在第一掩膜层表面的投影图形在第二方向分割第一区的第一掩膜层，第一光刻胶层还沿第一方向延伸至第二区上；以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层的表面；以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层的表面之后，以第一平坦层为掩膜刻蚀硬掩膜材料层直至暴露出第一掩膜层的表面，使硬掩膜材料层形成所述硬掩膜层；以第一平坦层为掩膜刻蚀硬掩膜材料层之后，去除第一平坦层。
可选的，所述第一掩膜层的材料包括非晶硅。
可选的，所述第二区包括第二槽区；所述半导体器件的形成方法还包括：在形成硬掩膜材料层之前，在第二槽区之外的第一掩膜层中注入掺杂离子；刻蚀去除硬掩膜层两侧第一区的部分第一掩膜层之后，去除所述硬掩膜层；去除所述硬掩膜层后，在第二区的第一掩膜层中形成分割槽，所述分割槽将第二槽区的第一掩膜层在第二方向上分割；形成所述分割槽之后，在第一槽的侧壁形成掩膜侧墙；在形成所述掩膜侧墙的过程中，在所述分割槽中形成分割填充层，对于相邻的第一区和第二区，第一区的分割掩膜层和第二区的分割填充层在第二方向之间的距离大于零；形成所述掩膜侧墙和所述分割填充层后，刻蚀去除分割填充层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，所述分割填充层在第二方向分割第二槽，第二槽的侧壁暴露出掩膜侧墙。
可选的，所述掺杂离子包括硼离子或砷离子。
可选的，所述分割填充层在第二方向上的尺寸小于等于掩膜侧墙厚度的2倍。
可选的，所述分割填充层在第二方向上的尺寸为10纳米～40纳米。
可选的，刻蚀去除分割填充层两侧第二槽区的第一掩膜层的工艺为湿法刻蚀工艺。
可选的，在刻蚀去除分割填充层两侧第二槽区的第一掩膜层的过程中，对未注入有掺杂离子的第一掩膜层的刻蚀速率大于对注入有掺杂离子的第一掩膜层的刻蚀速率。
可选的，所述掩膜侧墙和分割填充层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
可选的，还包括：形成第二槽后，刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，硬掩膜层在第二方向上的尺寸用于定义分割掩膜层在第二方向上的尺寸，当硬掩膜层在第二方向上的尺寸较小时，分割掩膜层在第二方向上的尺寸较小。而分割掩膜层在第一方向上的尺寸受到第一槽在第一方向上的尺寸的限制，因此当第一槽在第一方向上的尺寸较小时，分割掩膜层在第一方向上的尺寸也较小，因此分割掩膜层在第一方向和第二方向上的尺寸均较小，满足工艺设计的需求。由于硬掩膜层还能在第一方向延伸至第二区上，因此硬掩膜层仅需要在第二方向上的尺寸较小，而硬掩膜层在第一方向上的尺寸能够做的相对较大，这样降低了形成硬掩膜层的工艺难度。在形成第一槽的过程中采用硬掩膜层作为掩膜，这样在刻蚀第一区的第一掩膜层以形成第一槽的过程中，硬掩膜层底部的第一区第一掩膜层被保留下来而形成分割掩膜层，第一槽被分割掩膜层在第二方向上分割。由于分割掩膜层是由部分第一掩膜层形成的，因此分割掩膜层与底部材料的结合力较强，不容易倾倒。其次，由于硬掩膜层采用刻蚀硬掩膜材料层而形成，避免硬掩膜层采用填充的方式形成，因此使得硬掩膜层的质量较高，避免硬掩膜层中形成空洞，且硬掩膜层的厚度能够做的较小，因此降低了工艺成本。硬掩膜层的侧壁垂直性较好，使得形成第一槽后，分割掩膜层的侧壁垂直性较好。综上，提高了半导体器件的性能。
进一步，在形成第一槽和分割掩膜层之前，在第二槽区之外的第一掩膜层中注入掺杂离子，第二槽区的第一掩膜层未注入掺杂离子，形成所述掩膜侧墙和所述分割填充层后，刻蚀去除分割填充层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽。由于在第二槽区之外的第一掩膜层中注入掺杂离子的步骤在形成第一槽之前进行，因此在第二槽区之外的第一掩膜层中注入掺杂离子的工艺步骤中，第一掩膜层的表面是平坦的。这样在第二槽区之外的第一掩膜层中注入掺杂离子过程中采用的光刻材料不会形成在第一槽中，这样利于对光刻材料的曝光过程。其次，在形成第一槽之前，第一掩膜层的表面平坦，这样利于对定义第一槽位置的光刻材料的曝光过程。综上，提高了半导体器件的性能。
其次，在刻蚀去除分割填充层两侧第二槽区的第一掩膜层之前，在第一槽的侧壁形成掩膜侧墙，所述掩膜侧墙用于隔离第一槽和第二槽。掩膜侧墙也会形成在分割掩膜层在第二方向的两侧侧壁，分割掩膜层侧壁的掩膜侧墙能够保护分割掩膜层，使得在形成第二槽的过程中，分割掩膜层不容易倾倒。
附图说明
图1至图6是一种半导体器件形成过程的结构示意图；
图7至图26是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有的半导体器件的性能较差。
参考图1，提供待刻蚀层100，所述待刻蚀层100包括若干分立的第一区A01和若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间排布，相邻的第一区A01和第二区A02邻接，所述第二区A02包括第二槽区。
参考图2，在所述待刻蚀层的第一区A01和第二区A02上形成第一掩膜层110。
参考图3，在第一区A01的第一掩膜层110中形成第一槽120；在第一槽120中形成第一分割层170，第一分割层在第二方向Y上分割第一槽120，第二方向Y与第一方向X垂直。
参考图4，形成第一槽120和第一分割层170后，在第二区A01的第一掩膜层110中形成分割槽130，所述分割槽130将第二槽区的第一掩膜层110在第二方向Y上分割。
参考图5，形成分割槽130后，在第一槽120的侧壁形成掩膜侧墙140，在形成掩膜侧墙140的过程中，在分割槽130中形成第二分割层150。
参考图6，形成第二分割层150和掩膜侧墙140后，刻蚀去除第二分割层150两侧第二槽区的第一掩膜层110，形成第二槽160，第二分割层150在第二方向上分割第二槽160。
形成第一分割层170的方法包括：在第一槽120中以及第一掩膜层110上形成阻挡层，所述阻挡层中具有阻挡开口，所述阻挡开口位于第一槽120的部分区域上且沿第一方向X延伸至第二区A02的第一掩膜层110上，所述阻挡开口和第一槽120贯通；在所述阻挡开口中阻挡开口暴露出的第一槽120中形成第一分割膜；去除高于第一掩膜层110顶部表面的第一分割膜，形成第一分割层170。
第一分割层170的位置由阻挡开口和第一槽120的重叠区域定义，因此第一分割层170在第一方向X和第二方向Y上的尺寸均能较小。且由于阻挡开口沿第一方向X延伸至第二区A02的第一掩膜层110上，因此阻挡开口在第一方向X上的尺寸较大，因此阻挡层的形成工艺难度较小，进而第一分割层170的形成工艺难度较小。
然而，由于第一分割层170是形成第一槽120之后形成的，因此第一分割层和第一掩膜层之间的结合力以及第一分割层与位于第一分割层底部的材料层的结合力均较差。其次，因此导致在后续的工艺中第一分割层170容易倾倒。
在此基础上，本发明提供一种半导体器件的形成方法，在第一区和第二区的第一掩膜层上形成硬掩膜材料层；刻蚀部分硬掩膜材料层，使硬掩膜材料层形成硬掩膜层，硬掩膜层位于第一区的第一掩膜层上，硬掩膜层在第一掩膜层表面的投影图形在第二方向分割第一区的第一掩膜层，且硬掩膜层还沿第一方向延伸至第二区的第一掩膜层上，第二方向垂直于第一方向；以所述硬掩膜层为掩膜，刻蚀去除硬掩膜层两侧第一区的部分第一掩膜层，在第一区的第一掩膜层中形成第一槽，且使位于硬掩膜层底部的第一区第一掩膜层形成分割掩膜层，所述分割掩膜层在第二方向上分割所述第一槽。所述半导体器件的性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图26是本发明一实施例中半导体器件形成过程中的结构示意图。
参考图7，提供待刻蚀层200，所述待刻蚀层200包括若干分立的第一区A1和若干分立的第二区A2，第一区A1和第二区A2沿第一方向X相间排布，相邻的第一区A1和第二区A2邻接。
若干第一区A1沿第一方向X排布，若干第二区A2沿第一方向X排布。
第一区A1和第二区A2沿第一方向X相间排布指的是：相邻的第一区A1之间仅具有一个第二区，相邻的第二区之间仅具有一个第一区。
所述第二区A2包括第二槽区，所述第二槽区用于定义出后续第二槽的位置，第二槽区与第一区邻接，且第二槽区位于第一槽在第一方向X上的侧部。
在其他实施例中，第一区和第二区的数量相等。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
结合参考图8和图9，图8为在图7基础上的示意图，图9为沿图8中切割线M-N的剖面图，在所述待刻蚀层200的第一区A1和第二区A2上形成第一掩膜层220。
本实施例中，第一掩膜层220的材料包括非晶硅。
本实施例中，还包括：在形成第一掩膜层220之前，在所述待刻蚀层200上形成第一粘附层(未图示)；在第一粘附层上形成底层硬掩膜层210；在底层硬掩膜层210上形成第二粘附层；在第二粘附层上形成第一掩膜层220。
所述底层硬掩膜层210的材料包括氮化钛。
所述第一粘附层的材料包括SiOC。所述第二粘附层的材料包括SiOC。
所述第一粘附层用于提高底层硬掩膜层210和待刻蚀层200之间的粘附性，使底层硬掩膜层210和待刻蚀层200之间的结合更加牢固。所述第二粘附层用于提高第一掩膜层220和底层硬掩膜层210之间的粘附性，使第一掩膜层220和底层硬掩膜层210之间的结合更加牢固。
所述底层硬掩膜层210的作用包括：底层硬掩膜层210作为刻蚀停止层；所述底层硬掩膜层210作为后续平坦化导电膜的停止层；所述底层硬掩膜层210为材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，底层硬掩膜层210的刻蚀损耗较小，底层硬掩膜层210中图形传递到待刻蚀层200中的过程中，图形传递的稳定性较高。
本实施例中，底层硬掩膜层210和第一掩膜层220的材料互不相同。
在其他实施例中，可以不形成底层硬掩膜层、第一粘附层和第二粘附层。
接着，在第一区A1和第二区A2的第一掩膜层220上形成硬掩膜材料层；刻蚀部分硬掩膜材料层，使硬掩膜材料层形成硬掩膜层，硬掩膜层位于第一区A1的第一掩膜层220上，硬掩膜层在第一掩膜层220表面的投影图形在第二方向Y分割第一区A1的第一掩膜层220，且硬掩膜层还沿第一方向X延伸至第二区A2的第一掩膜层220上，第二方向Y垂直于第一方向X。
本实施例中，还包括：在形成硬掩膜材料层之前，在第二槽区之外的第一掩膜层220中注入掺杂离子，具体的，在第二槽区之外的第一区A1第一掩膜层220中、以及第二槽区之外的第二区A2第一掩膜层220中注入掺杂离子。
结合参考图10和图11，图10为在图8基础上的示意图，图11为在图9基础上的示意图，图11为沿图10中切割线M-N的剖面图，在第二槽区之外的第一掩膜层220中注入掺杂离子。
在第二槽区之外的第一掩膜层220中注入掺杂离子，使第一掩膜层220分为离子掺杂区220a和未掺杂区220b。
所述掺杂离子包括硼离子或砷离子。
在第二槽区之外的第一掩膜层220中注入掺杂离子的过程中，由于第一掩膜层220的阻挡，且第一掩膜层220中还未形成第一槽和第二槽，因此很好的避免将掺杂离子注入第一掩膜层220底部的材料层中。
在第二槽区之外的第一掩膜层220中注入掺杂离子的工艺步骤中，第一掩膜层220的表面是平坦的，因此在第二槽区之外的第一掩膜层220中注入掺杂离子采用的光刻材料均在较为平坦的第一掩膜层表面上形成，这样利于光刻材料时的曝光过程。
结合参考图12和图13，图12为在图10基础上的示意图，图13为在图11基础上的剖面图，且图13为沿图12中切割线M-N的剖面图，在第一区A1和第二区A2的第一掩膜层220上形成硬掩膜材料层300。
所述硬掩膜材料层300的材料包括SiN、TiO2、TiN、AlN或Al2O3。
所述硬掩膜材料层300的厚度为8纳米至20纳米，如10纳米、12纳米、15纳米、18纳米或20纳米，所述硬掩膜材料层300的厚度指的是硬掩膜材料层300在垂直于待刻蚀层200表面的方向上的尺寸。
由于所述硬掩膜材料层300的厚度较小，因此使得硬掩膜材料层300的工艺成本较小。
由于所述硬掩膜材料层300的厚度较小，因此后续刻蚀硬掩膜材料层300以形成硬掩膜层的刻蚀过程时间较短，因此硬掩膜层的侧壁暴露在该刻蚀环境中的时间较短，因此利于硬掩膜层的侧壁具有较好的垂直性。
由于硬掩膜材料层300的材料耐刻蚀性较好，因此后续硬掩膜层的耐刻蚀性较好，利于图形传递的稳定性。
形成所述硬掩膜材料层300的工艺为沉积工艺，如物理气相沉积工艺或化学气相沉积工艺。
结合参考图14和图15，图14为在图12基础上的示意图，且图15为沿图14中切割线M2-N2的剖面图，刻蚀部分硬掩膜材料层300，使硬掩膜材料层300形成硬掩膜层250，硬掩膜层250位于第一区A1的第一掩膜层220上，硬掩膜层250在第一掩膜层220表面的投影图形在第二方向Y分割第一区A1的第一掩膜层220，且硬掩膜层250还沿第一方向X延伸至第二区A2的第一掩膜层220上，第二方向Y垂直于第一方向X。
刻蚀部分硬掩膜材料层300以形成硬掩膜层250的方法包括：在所述硬掩膜材料层300上形成第一平坦层；在第一平坦层上形成第一底部抗反射层；在第一区的部分第一底部抗反射层上形成第一光刻胶层，第一光刻胶层在第一掩膜层表面的投影图形在第二方向Y分割第一区的第一掩膜层220，第一光刻胶层还沿第一方向X延伸至第二区A2上；以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层300的表面；以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层300的表面之后，以第一平坦层为掩膜刻蚀硬掩膜材料层300直至暴露出第一掩膜层220的表面，使硬掩膜材料层300形成所述硬掩膜层250；以第一平坦层为掩膜刻蚀硬掩膜材料层之后，去除第一平坦层。
以第一平坦层为掩膜刻蚀硬掩膜材料层300直至暴露出第一掩膜层220的表面的工艺为各项异性干刻工艺，这样利于提高硬掩膜层250的侧壁垂直性。
在以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层300的表面的过程中，将第一光刻胶层和第一底部抗反射层部分损耗或完全损耗。若在以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层300的表面的过程中，将第一光刻胶层和第一底部抗反射层部分损耗，那么在去除第一平坦层的过程将剩余的第一光刻胶层和第一底部抗反射层去除。
所述硬掩膜层250的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
所述硬掩膜层250的材料和第一掩膜层220的材料不同。
所述硬掩膜层250在第二方向Y上的宽度为10纳米～40纳米。
所述硬掩膜层250的延伸方向平行于第一方向X。
本实施例中，所述硬掩膜层250还在第一方向X延伸至部分第二区A2的第一掩膜层220上，这样使得硬掩膜层250在第一方向X上的尺寸较大，硬掩膜层250仅需在第二方向Y的尺寸进行限定的较小，降低了硬掩膜层250的形成工艺的难度。
结合参考图16和图17，图16为在图14基础上的示意图，图17为在图15基础上的示意图，且图17为沿图16中切割线M2-N2的剖面图，以所述硬掩膜层250为掩膜，刻蚀去除硬掩膜层250两侧第一区A1的部分第一掩膜层220，在第一区A1的第一掩膜层220中形成第一槽260，且使位于硬掩膜层250底部的第一区A1第一掩膜层220形成分割掩膜层270，所述分割掩膜层270在第二方向Y上分割所述第一槽260。
本实施例中，第一槽260与第二槽区邻接。
形成第一槽260的工艺为干法刻蚀工艺，如各项异性干刻工艺。
第一槽260的延伸方向平行于第二方向Y，第二方向Y与第一方向X垂直。
第一槽260在第一方向X上的宽度为10纳米～60纳米。
在第一方向X上，相邻第一槽260之间的间距为10纳米～60纳米。
需要说明的是，本实施例中，在第二槽区之外的第一掩膜层220中注入掺杂离子之后，形成第一槽260，因此需要使在形成第一槽260的干法刻蚀工艺中，注入有掺杂离子的第一掩膜层220的刻蚀速率和没有注入有掺杂离子的第一掩膜层220的刻蚀速率相近，掺杂离子对第一掩膜层220的刻蚀性能的改变程度在干法刻蚀工艺中较小，这样能够降低形成第一槽260的刻蚀工艺的难度。
由于分割掩膜层270在第一方向X上的尺寸受到第一槽260在第一方向X上的宽度的限制，而第一槽260在第一方向X上的宽度较小，因此分割掩膜层270在第一方向X上的尺寸较小。由于分割掩膜层270在第二方向Y上的尺寸由硬掩膜层250在第二方向Y上的尺寸定义，而硬掩膜层250在第二方向Y上的尺寸较小，因此分割掩膜层270在第二方向Y上的尺寸较小。这样，分割掩膜层270在第一方向X和第二方向Y上的尺寸均较小。
本实施例中，所述分割掩膜层270在第一方向上的尺寸为10纳米～60纳米，所述分割掩膜层270在第二方向Y上的尺寸为10纳米～40纳米。
本实施例中，在形成第一槽260的过程中采用硬掩膜层250作为掩膜，这样在刻蚀第一区A1的第一掩膜层220以形成第一槽260的过程中，硬掩膜层250底部的第一区A1的第一掩膜层220被保留下来而形成分割掩膜层270，第一槽260被分割掩膜层270在第二方向Y上分割。由于分割掩膜层270是由部分第一掩膜层220形成的，因此分割掩膜层270与底部材料的结合力较强，不容易倾倒，且分割掩膜层270与分割掩膜层270周围的第一掩膜层220的结合力较强。
结合参考图18和图19，图18为在图16基础上的示意图，图19为图17基础上的示意图，图19为沿图18中切割线M2-N2的剖面图，刻蚀去除硬掩膜层250两侧第一区A1的部分第一掩膜层220之后，去除硬掩膜层250。
结合参考图20和图21，图20为在图18基础上的示意图，图21为沿图20中切割线M1-N1的剖面图，在第二区A2的第一掩膜层220中形成分割槽240，所述分割槽240将第二槽区的第一掩膜层220在第二方向Y上分割。
所述分割槽240在第二方向Y上的尺寸需要较小，在一个实施例中，分割槽240在第二方向Y上的尺寸为10纳米～40纳米。
所述分割槽240还能延伸至第一区A1上。本实施例中，以分割槽240与第一槽260贯通为示例。在其他实施例中，分割槽240与第一槽260相互分立，且分割槽240延伸至第一区A1的第一掩膜层220中。在其他实施例中，部分分割槽240与第一槽260贯通，部分分割槽240与第一槽260相互分立且分割槽240延伸至第一区A1的第一掩膜层220中。图18中仅示意出了分割槽240与第一槽260贯通的情况。
形成所述分割槽240的方法包括：在第一掩膜层220上和第一槽260中形成第三平坦层；在第三平坦层上形成第三底部抗反射层；在第三底部抗反射层上形成图形化的第三光刻胶层，第三光刻胶层中具有第三光刻开口，第三光刻开口位于部分第二区上，第三光刻开口还在第一方向X延伸至第一区A1上；以第三光刻胶层为掩膜刻蚀去除第三光刻开口底部的第三底部抗反射层和第三平坦层；之后，以第三光刻胶层为掩膜刻蚀第三光刻开口底部的第一掩膜层220，在第一掩膜层220中形成分割槽240；之后，去除第三光刻胶层、第三底部抗反射层和第三平坦层。
对于延伸至第一区A1的第一掩膜层220中且与第一槽260分立的分割槽240，分割槽240在第一方向X上的尺寸能够较大，分割槽240在第一方向上的尺寸相对于在第二方向上的尺寸较大，分割槽240仅需要在第二方向Y上的尺寸限定的较小，因此形成分割槽240的工艺难度降低。
对于与第一槽260贯通且位于在第一方向X上相邻的第一槽之间的分割槽240，分割槽240对应的第三光刻开口还延伸至第一槽上，第三光刻开口在第一方向X上的尺寸相对于在第二方向Y上的尺寸较大，第三光刻开口仅需要在第二方向Y上的尺寸限定的较小，因此形成第三光刻胶层的工艺难度降低。
所述分割槽240沿第二方向Y上的尺寸小于第一槽231在第一方向X上的宽度。
结合参考图22、图23和图24，图22为在图20基础上的示意图，图23为在图21基础上的示意图，图23为沿图22中切割线M1-N1的剖面图，图24为沿图22中切割线M2-N2的剖面图，形成所述分割槽240之后，在第一槽260的侧壁形成掩膜侧墙280；在形成所述掩膜侧墙280的过程中，在所述分割槽240中形成分割填充层241，对于相邻的第一区A1和第二区A2，第一区A1的分割掩膜层270和第二区A2的分割填充层241在第二方向X之间的距离大于零。
所述分割填充层241在待刻蚀层200表面的投影图形与分割掩膜层270在待刻蚀层200表面的投影图形之间在第二方向Y上之间的距离大于零。
所述掩膜侧墙280的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
所述分割填充层241的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
所述掩膜侧墙280的厚度为10纳米至25纳米。
所述掩膜侧墙280的材料和第一掩膜层220的材料不同。所述掩膜侧墙280的材料和未注入有掺杂离子的第一掩膜层220的材料不同。
所述分割槽240在第二方向Y上的尺寸小于等于掩膜侧墙280厚度的2倍。所述分割填充层241在第二方向Y上的尺寸小于等于掩膜侧墙280厚度的2倍。
所述分割填充层241在第二方向Y上的尺寸为10纳米～40纳米。
本实施例中，形成所述分割填充层241和掩膜侧墙280的方法包括：在第一槽的侧壁和底部、分割槽240中、以及第一掩膜层220上形成分割填充膜；回刻蚀所述分割填充膜直至暴露出第一掩膜层220的顶部表面，形成分割填充层241和掩膜侧墙280。
本实施例中，分割填充层241和掩膜侧墙280在同一道工艺制程中形成，因此简化了工艺步骤。
所述分割填充层241和第一掩膜层220的材料互不相同，掩膜侧墙280和第一掩膜层220的材料互不相同。
本实施例中，分割填充层241和掩膜侧墙280的材料相同。在其他实施例中，分割填充层241和掩膜侧墙280的材料互不相同。
需要说明的是，即使分割槽240和第一槽260贯通，在形成掩膜侧墙280的过程中，掩膜侧墙280也不会将分割槽240和第一槽260相互贯通的区域填满，第一槽260在第二方向Y上不会被分割填充层241切断。而对于与第一槽260相互分立的分割槽240，分割槽240还能延伸至第一区A1，这样分割填充层241还延伸至第一区A01上，在这种情况下，第一槽260在第二方向上不会被分割填充层241切断。这样形成分割填充层241后，分割填充层241能够将第二槽区的第一掩膜层220完全分割且不会对第一槽260分割。在后续形成第二槽的过程中，由于分割填充层241的阻挡，第二槽被分割填充层241在第二方向Y上完全分割。
本实施例中，分割掩膜层270在第二方向Y上的两侧侧壁也覆盖有掩膜侧墙280，这样分割掩膜层270侧壁的掩膜侧墙280能够保护分割掩膜层270，后续在形成第二槽的过程中，分割掩膜层270不容易倾倒。
结合参考图25和图26，图25为在图22基础上的示意图，图26为在图23基础上的示意图，图26为沿图25中切割线M1-N1的剖面图，形成所述掩膜侧墙280和所述分割填充层241后，刻蚀去除分割填充层241两侧第二槽区的第一掩膜层220，在第二区A2的第一掩膜层220中形成第二槽290，所述分割填充层241在第二方向Y分割第二槽290，第二槽290的侧壁暴露出掩膜侧墙280。
第二槽290的侧壁暴露出掩膜侧墙280。第二槽290和第一槽260之间被掩膜侧墙280隔开。
刻蚀去除分割填充层241两侧第二槽区的第一掩膜层220的工艺为湿法刻蚀工艺。
在刻蚀去除分割填充层241两侧第二槽区的第一掩膜层220的过程中，对未注入有掺杂离子的第一掩膜层220的刻蚀速率大于对注入有掺杂离子的第一掩膜层220的刻蚀速率。
在一个具体的实施例中，在刻蚀去除分割填充层241两侧第二槽区的第一掩膜层220的过程中，对未掺杂区220b的刻蚀速率未第一刻蚀速率，对离子掺杂区220a的刻蚀速率未第二刻蚀速率，第一刻蚀速度与第二刻蚀速率的比值大于等于100，如150。
由于掩膜侧墙280与未掺杂区220b的材料不同，这样避免去除分割填充层241两侧第二槽区的第一掩膜层220的工艺刻穿掩膜侧墙，避免第一槽和第二槽贯通。
第二槽290的延伸方向平行于第二方向Y。
第二槽290在第一方向X上的宽度为10纳米～60纳米。
本实施例中，还包括：刻蚀第一槽260底部的待刻蚀层200，在待刻蚀层200中形成第一目标槽；刻蚀第二槽290底部的待刻蚀层200，在待刻蚀层200中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
本实施例中，还包括：在刻蚀第一槽260底部的待刻蚀层200以及第二槽290底部的待刻蚀层200之前，刻蚀第一槽260底部的第二粘附层、底层硬掩膜层210和第一粘附层，在第一槽260底部的底层硬掩膜层210中形成第一硬掩膜槽，刻蚀第二槽290底部的第二粘附层、底层硬掩膜层210和第一粘附层，在第二槽290底部的底层硬掩膜层210中形成第二硬掩膜槽。
在一个实施例中，在刻蚀第一槽底部的第二粘附层、底层硬掩膜层和第一粘附层，刻蚀第二槽底部的第二粘附层、底层硬掩膜层和第一粘附层之后，且在形成第一导电层和第二导电层之前，去除第一掩膜层和第二粘附层；去除第一掩膜层和第二粘附层后，刻蚀第一硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽，刻蚀第二硬掩膜槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；形成第一目标槽和第二目标槽之后，在第一目标槽和第二目标槽中、以及底层硬掩膜层上形成导电膜；平坦化导电膜直至暴露出底层硬掩膜层的顶部表面，在第一目标槽中形成第一导电层，在第二目标槽中形成第二导电层；之后，去除底层硬掩膜层和第一粘附层。
第一导电层和第二导电层的材料为金属，如铜或铝。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；所述第二区包括第二槽区；
在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第二槽区之外的第一掩膜层中注入掺杂离子；
在第一区和第二区的第一掩膜层上形成硬掩膜材料层；
刻蚀部分硬掩膜材料层，使硬掩膜材料层形成硬掩膜层，硬掩膜层位于第一区的第一掩膜层上，硬掩膜层在第一掩膜层表面的投影图形在第二方向分割第一区的第一掩膜层，且硬掩膜层还沿第一方向延伸至第二区的第一掩膜层上，第二方向垂直于第一方向；
以所述硬掩膜层为掩膜，刻蚀去除硬掩膜层两侧第一区的部分第一掩膜层，在第一区的第一掩膜层中形成第一槽，且使位于硬掩膜层底部的第一区第一掩膜层形成分割掩膜层，所述分割掩膜层在第二方向上分割所述第一槽；
刻蚀去除硬掩膜层两侧第一区的部分第一掩膜层之后，去除所述硬掩膜层；去除所述硬掩膜层后，在第二区的第一掩膜层中形成分割槽，所述分割槽将第二槽区的第一掩膜层在第二方向上分割；形成所述分割槽之后，在第一槽的侧壁形成掩膜侧墙；在形成所述掩膜侧墙的过程中，在所述分割槽中形成分割填充层，对于相邻的第一区和第二区，第一区的分割掩膜层和第二区的分割填充层在第二方向之间的距离大于零；形成所述掩膜侧墙和所述分割填充层后，刻蚀去除分割填充层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，所述分割填充层在第二方向分割第二槽，第二槽的侧壁暴露出掩膜侧墙。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述硬掩膜层的材料包括SiN、TiO2、TiN、AlN或Al2O3。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述硬掩膜层在第二方向上的尺寸为10纳米～40纳米。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述硬掩膜材料层的厚度为8纳米至20纳米。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述分割掩膜层在第一方向上的尺寸为10纳米～60纳米，所述分割掩膜层在第二方向上的尺寸为10纳米～40纳米。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀部分硬掩膜材料层以形成硬掩膜层的方法包括：在所述硬掩膜材料层上形成第一平坦层；在第一平坦层上形成第一底部抗反射层；在第一区的部分第一底部抗反射层上形成第一光刻胶层，第一光刻胶层在第一掩膜层表面的投影图形在第二方向分割第一区的第一掩膜层，第一光刻胶层还沿第一方向延伸至第二区上；以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层的表面；以第一光刻胶层为掩膜刻蚀第一底部抗反射层和第一平坦层直至暴露出硬掩膜材料层的表面之后，以第一平坦层为掩膜刻蚀硬掩膜材料层直至暴露出第一掩膜层的表面，使硬掩膜材料层形成所述硬掩膜层；以第一平坦层为掩膜刻蚀硬掩膜材料层之后，去除第一平坦层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的材料包括非晶硅。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掺杂离子包括硼离子或砷离子。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述分割填充层在第二方向上的尺寸小于等于掩膜侧墙厚度的2倍。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述分割填充层在第二方向上的尺寸为10纳米～40纳米。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀去除分割填充层两侧第二槽区的第一掩膜层的工艺为湿法刻蚀工艺。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，在刻蚀去除分割填充层两侧第二槽区的第一掩膜层的过程中，对未注入有掺杂离子的第一掩膜层的刻蚀速率大于对注入有掺杂离子的第一掩膜层的刻蚀速率。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜侧墙和分割填充层的材料包括SiO2、SiN、TiO2、TiN、AlN或Al2O3。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成第二槽后，刻蚀第一槽底部的待刻蚀层，在待刻蚀层中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层中形成第二目标槽；在第一目标槽中形成第一导电层；在第二目标槽中形成第二导电层。
15.一种根据权利要求1至14任意一项方法形成的半导体器件。
CN201910155832.3A 2019-03-01 2019-03-01 半导体器件及其形成方法 Active CN111640665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910155832.3A CN111640665B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910155832.3A CN111640665B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111640665A CN111640665A (zh) 2020-09-08
CN111640665B true CN111640665B (zh) 2023-05-26

Family

ID=72332346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155832.3A Active CN111640665B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111640665B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768344B (zh) * 2019-11-05 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694480B1 (ko) * 2005-12-22 2007-03-12 매그나칩 반도체 유한회사 반도체 소자의 게이트 전극 형성방법
CN102201359A (zh) * 2011-05-27 2011-09-28 上海宏力半导体制造有限公司 双沟槽隔离结构的形成方法
CN102263017A (zh) * 2010-05-24 2011-11-30 中芯国际集成电路制造(上海)有限公司 制作半导体器件栅极的方法
CN103515199A (zh) * 2012-06-15 2014-01-15 爱思开海力士有限公司 用于孔图案化的掩模图案和制造半导体器件的方法
CN103681281A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 双重图形化膜层的方法
CN103715068A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN104022022A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 多重图形的形成方法
CN104051241A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104217942A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104347477A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104681429A (zh) * 2013-11-27 2015-06-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104752214A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN105336572A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575787A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106158725A (zh) * 2015-03-26 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106158638A (zh) * 2015-04-01 2016-11-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106328498A (zh) * 2015-06-23 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106486365A (zh) * 2015-08-26 2017-03-08 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107039334A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107799402A (zh) * 2017-10-24 2018-03-13 德淮半导体有限公司 二次图形的形成方法
CN107919287A (zh) * 2016-10-11 2018-04-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108022880A (zh) * 2016-11-04 2018-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108091611A (zh) * 2016-11-23 2018-05-29 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN108807177A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109087865A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109119330A (zh) * 2017-06-23 2019-01-01 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN109148272A (zh) * 2017-06-16 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109309042A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694480B1 (ko) * 2005-12-22 2007-03-12 매그나칩 반도체 유한회사 반도체 소자의 게이트 전극 형성방법
CN102263017A (zh) * 2010-05-24 2011-11-30 中芯国际集成电路制造(上海)有限公司 制作半导体器件栅极的方法
CN102201359A (zh) * 2011-05-27 2011-09-28 上海宏力半导体制造有限公司 双沟槽隔离结构的形成方法
CN103515199A (zh) * 2012-06-15 2014-01-15 爱思开海力士有限公司 用于孔图案化的掩模图案和制造半导体器件的方法
CN103681281A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 双重图形化膜层的方法
CN103715068A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN104022022A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 多重图形的形成方法
CN104051241A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104217942A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104347477A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104681429A (zh) * 2013-11-27 2015-06-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104752214A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN105336572A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575787A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106158725A (zh) * 2015-03-26 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106158638A (zh) * 2015-04-01 2016-11-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106328498A (zh) * 2015-06-23 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106486365A (zh) * 2015-08-26 2017-03-08 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107039334A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107919287A (zh) * 2016-10-11 2018-04-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108022880A (zh) * 2016-11-04 2018-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108091611A (zh) * 2016-11-23 2018-05-29 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN108807177A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109087865A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109148272A (zh) * 2017-06-16 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109119330A (zh) * 2017-06-23 2019-01-01 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN109309042A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107799402A (zh) * 2017-10-24 2018-03-13 德淮半导体有限公司 二次图形的形成方法

Also Published As

Publication number Publication date
CN111640665A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
CN111640656B (zh) 半导体器件及其形成方法
CN111640658B (zh) 半导体器件及其形成方法
CN111834203B (zh) 半导体器件及其形成方法
CN111640659B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
CN111640655B (zh) 半导体器件及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111834212B (zh) 半导体器件及其形成方法
CN111668093B (zh) 半导体器件及其形成方法
CN111640660B (zh) 半导体器件及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
CN111834213A (zh) 半导体器件及其形成方法
CN111952170B (zh) 半导体器件及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN111668156B (zh) 图形化方法及其形成的半导体器件
CN111668099B (zh) 图形化方法及其形成的半导体器件
CN112053947B (zh) 图形化方法及其形成的半导体器件
CN111640653B (zh) 半导体结构及其形成方法
CN111668091B (zh) 半导体器件及其形成方法
CN111986989B (zh) 半导体结构及其形成方法
CN111952154A (zh) 图形化方法及其形成的半导体器件
CN111640668B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant