CN109119330A - 一种半导体器件的形成方法 - Google Patents

一种半导体器件的形成方法 Download PDF

Info

Publication number
CN109119330A
CN109119330A CN201710484641.2A CN201710484641A CN109119330A CN 109119330 A CN109119330 A CN 109119330A CN 201710484641 A CN201710484641 A CN 201710484641A CN 109119330 A CN109119330 A CN 109119330A
Authority
CN
China
Prior art keywords
layer
mask layer
etching
side wall
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710484641.2A
Other languages
English (en)
Other versions
CN109119330B (zh
Inventor
张海洋
陈卓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710484641.2A priority Critical patent/CN109119330B/zh
Publication of CN109119330A publication Critical patent/CN109119330A/zh
Application granted granted Critical
Publication of CN109119330B publication Critical patent/CN109119330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的形成方法，包括：提供衬底，在衬底上依次形成第一掩膜材料层、牺牲层和分立光阻层；以分立光阻层为掩膜刻蚀牺牲层，形成分立牺牲层；形成覆盖分立牺牲层侧壁表面的第一侧墙；除去分立牺牲层后，形成覆盖第一侧墙侧壁表面的第二侧墙；刻蚀除去第一侧墙，以第二侧墙为掩膜刻蚀第一掩膜材料层，形成第一掩膜层；形成覆盖第一掩膜层表面的第二掩膜材料层；除去部分第二掩膜材料层直至暴露出第一掩膜层，刻蚀除去第一掩膜层，形成第二掩膜层。根据本发明，半导体器件掩膜层的力学性能有所提高，提高了图案在转移过程中的准确性。

Description

一种半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
在半导体制造工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。随着半导体器件尺寸的不断减小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。自对准四重构图方案(Anti-Spacer QuadruplePatterning,ASQP)技术是一种重要的构图工艺，在半导体后端制造工艺(Back-end OfLine,BEOL)中得到广泛应用。ASQP可以实现光复印过程的自动对准，能减小电路中元器件、沟槽、栅极等结构的尺寸，也可以将目标图案的尺寸减小，从而减小整个集成电路尺寸，提高电路的集成度。
但是，目前ASQP工艺在图案转移过程中所使用的掩膜层材料的抵抗刻蚀能力较低，待刻蚀材料被刻蚀除去的同时，掩膜层自身损耗也比较大，其尺寸、形状及其结构发生变化，作为掩膜进一步刻蚀时，不能形成相对准确的后续图案。
因此，现有技术亟需一种能提高掩膜层材料抵抗刻蚀能力的一种半导体器件的形成方法。
发明内容
本发明的实施例提供一种半导体器件的形成方法，选择硬度、强度等力学性能相对较高的材料形成掩膜层，提高掩膜层抵抗刻蚀的能力，保证掩膜层尺寸、图案结构的准确，从而解决不能准确形成后续图案的问题。
本发明提供一种半导体器件的形成方法，包括：提供衬底，在衬底上依次形成第一掩膜材料层、牺牲层和分立光阻层；以分立光阻层为掩膜刻蚀牺牲层，形成分立牺牲层；形成覆盖分立牺牲层侧壁表面的第一侧墙；刻蚀除去分立牺牲层，然后形成覆盖第一侧墙侧壁表面的第二侧墙；在形成第二侧墙后，刻蚀除去第一侧墙，并以第二侧墙为掩膜刻蚀第一掩膜材料层，形成第一掩膜层；形成覆盖第一掩膜层表面的第二掩膜材料层；除去部分第二掩膜材料层直至暴露出第一掩膜层，刻蚀除去第一掩膜层，形成第二掩膜层。
根据本发明的一个方面，第二掩膜材料层的材料为ZrOx。
根据本发明的一个方面，形成第二掩膜材料层的工艺为旋涂工艺。
根据本发明的一个方面，第一掩膜材料层的材料包括SiO2、WOx、TiOx中的至少一种。
根据本发明的一个方面，形成第一掩膜材料层的工艺为旋涂工艺。
根据本发明的一个方面，刻蚀除去部分第二掩膜材料层的工艺为干法刻蚀工艺。
根据本发明的一个方面，干法刻蚀工艺除去部分第二掩膜材料层的工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含BCl3气体流量为50sccm～200sccm，所含O2的气体流量为0sccm～100sccm，所含Cl2的气体流量为0sccm～100sccm。
根据本发明的一个方面，刻蚀除去第一掩膜层的工艺为干法刻蚀工艺。
根据本发明的一个方面，干法刻蚀工艺除去第一掩膜层的工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含CF4气体流量为50sccm～200sccm，所含O2的气体流量为0sccm～100sccm，所含CH2F2的气体流量为0sccm～100sccm。
根据本发明的一个方面，第二侧墙的材料为TiO2。
根据本发明的一个方面，第一掩膜材料层相对于第二侧墙的刻蚀选择比大于等于20。
根据本发明的一个方面，当第一掩膜材料层的材料为TiO2，第二侧墙的材料为TiO2时,第一掩膜材料层采用旋涂工艺形成，第二侧墙采用原子层沉积工艺形成。
根据本发明的一个方面，衬底包括半导体部件、覆盖半导体部件的介电材料层和覆盖在介电材料层表面的刻蚀停止层。
根据本发明的一个方面，还包括：在第一掩膜材料层和牺牲层之间形成刻蚀阻挡层；在牺牲层和分立光阻层之间形成抗反射层。
根据本发明的一个方面，同等刻蚀条件下，第二侧墙相对于刻蚀阻挡层的刻蚀选择比大于等于4。
根据本发明的一个方面，形成第一侧墙的工艺步骤包括：先形成覆盖分立牺牲层顶端表面、侧壁表面以及刻蚀阻挡层表面的第一侧墙材料层；除去分立牺牲层顶端表面和刻蚀阻挡层表面的第一侧墙材料层，保留覆盖分立牺牲层侧壁表面的第一侧墙材料层。
根据本发明的一个方面，同等刻蚀条件下，分立牺牲层被刻蚀的速率大于第一侧墙被刻蚀的速率。
根据本发明的一个方面，形成第二侧墙的工艺步骤包括：采用原子层沉积工艺形成覆盖第一侧墙顶端表面、侧壁表面以及刻蚀阻挡层表面的第二侧墙材料层；除去第一侧墙顶端表面和刻蚀阻挡层表面的第二侧墙材料层，保留覆盖第一侧墙侧壁表面的第二侧墙材料层。
根据本发明的一个方面，同等刻蚀条件下，第一侧墙被刻蚀速率大于第二侧墙被刻蚀速率。
根据本发明的一个方面，刻蚀除去第一掩膜层，形成第二掩膜层包括：选择性刻蚀第一掩膜层和第二掩膜材料层，以去除第一掩膜层，余留部分第二掩膜材料层以形成第二掩膜层，其中，选择性刻蚀对第一掩膜层的刻蚀速率大于对第二掩膜材料层的刻蚀速率。
根据本发明的一个方面，选择性刻蚀对第一掩膜材料层和对第二掩膜层的刻蚀选择比大于等于4。
根据本发明的一个方面，选择性刻蚀对第一掩膜材料层和对第二掩膜层的刻蚀选择比大于等于5。
根据本发明的一个方面，选择性刻蚀对第一掩膜材料层和对第二掩膜层的刻蚀选择比大于等于11。
根据本发明的一个方面，以第二掩膜层为掩膜刻蚀刻蚀停止层和介电材料层形成通孔，暴露介电材料层之下的半导体部件。
与现有技术相比，本发明的技术方案具备的优点如下：
本发明提供的半导体器件的形成方法，第一掩膜层相对于第二掩膜层的刻蚀选择比大于等于4，第二掩膜层被刻蚀的速率小于第一掩膜层，在进一步刻蚀时，第二掩膜层的自身损耗较小，自身尺寸、结构及其形状的变化较小，保证形成掩膜层图案的质量，也提高了形成后续图案的准确性。
进一步的，还包括：经过原子层沉积工艺形成第二侧墙材料TiO2结构更加致密，力学性能更好，使得第一掩膜材料层被刻蚀的速率远大于第二侧墙被刻蚀的速率，保证了在刻蚀第一掩膜材料层的同时，第二侧墙损耗较小，形成更加准确的目标图案。
在本发明的技术方案中，用ZrOx代替强度、硬度相对较低的TiOx，掩膜层的力学性能有所提高，不容易被刻蚀损耗，保证了图案尺寸的准确性。
附图说明
图1-图11为本发明实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
如前所述，现有的ASQP工艺中所使用的掩膜层材料在刻蚀过程中自身损耗比较大，掩膜层尺寸、结构及形状发生较大变化，不能准确地形成后续图案。
经研究发现，造成上述问题的原因为：所用掩膜层材料硬度、强度等力学性能比较低，待刻蚀材料相对于掩膜层的刻蚀选择比较小，掩膜层抵抗刻蚀的能力较弱，在进一步刻蚀过程中容易被损耗。
为了解决该问题，本发明提供了一种强度、硬度等力学性能相对于TiOx更高的材料ZrOx作为掩膜层材料。在相同刻蚀工艺条件下，掩膜层被刻蚀的速率远小于待刻蚀材料被刻蚀的速率。因此在刻蚀待刻蚀材料的过程中，掩膜层自身损耗程度降低，尺寸变化程度减弱，使得图案转移的准确性提高。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
如图1和图2所示，提供衬底(未标出)，形成覆盖衬底表面的第一掩膜材料层120和位于第一掩膜材料层120表面的分立牺牲层141。
衬底用于作为后续工艺的基础。衬底内形成有半导体部件(未标出)。半导体部件包括：纳米金属线、源极、漏极等。衬底还包括覆盖半导体部件的介电材料层100。介电材料层100起到绝缘保护半导体部件的作用，防止漏电现象出现。介电材料层100所选用的材料通常为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、有机物等。形成介电材料层100的工艺包括：等离子体增强正硅酸乙酯沉积二氧化硅(PE-TEOS)、臭氧和正硅酸乙酯反应沉积二氧化硅(O3-TEOS)或旋涂工艺。具体的，在本发明实施例中，介电材料层100采用的是超低介电常数(介电常数k小于2.75)的材料。形成介电材料层100的工艺为化学气相沉积工艺(Chemical Vapor Deposition,CVD)。
在本发明的实施例中，衬底还包括覆盖介电材料层100表面的刻蚀停止层110，用于在后续刻蚀工艺中起到保护介电材料层100不被刻蚀的作用。为起到保护介电材料层100不被刻蚀的作用，刻蚀停止层110选择的材料应满足：在同等刻蚀条件下，刻蚀停止层110被刻蚀的速率小于待刻蚀材料被刻蚀的速率。刻蚀停止层110通常选用的材料包括氧化硅、氮化硅等。具体的，在本发明实施例中，刻蚀停止层110选用的材料为氧化硅。
形成刻蚀停止层110的工艺包括：磁控溅射沉积工艺、化学气相沉积工艺(CVD)、低压化学气相沉积工艺、大气压化学气相沉积工艺或臭氧和正硅酸乙酯反应沉积二氧化硅(O3-TEOS)工艺。因为刻蚀停止层110被刻蚀速率比较小，因此可以采用相对较小的厚度。具体的，在本发明实施例中，形成刻蚀停止层110的工艺为CVD，厚度为50埃～250埃(这里，厚度为大于等于50埃小于等于250埃。即：范围包含端点数值，下面的范围表述与此处的意义相同)。
第一掩膜材料层120是为了后续形成具有特定目标图案的掩膜层，进而实现图案的转移。形成第一掩膜材料层120的工艺通常包括：等离子体化学气相沉积工艺、低压化学气相沉积工艺、大气压化学气相沉积工艺或旋涂工艺。具体的，在本发明实施例中，形成第一掩膜材料层120工艺为旋涂工艺。
分立牺牲层141用于后续目标图案的转移。具体的，在本发明实施例中，形成分立牺牲层结构141的步骤包括：形成牺牲层140和分立光阻层160，以分立光阻层160为掩膜刻蚀牺牲层140，从而形成分立牺牲层141，实现了分立光阻层160中图案的转移。牺牲层140材料包括：无定型碳、无定型硅或聚合物基体材料(NFC)。
刻蚀牺牲层140的工艺通常包括干法刻蚀和/或湿法刻蚀。具体的，在本发明实施例中，刻蚀牺牲层140工艺为干法刻蚀。
在本发明的实施例中，还包括：在形成140之前，形成覆盖第一掩膜材料层120的刻蚀阻挡层130，以在后续刻蚀工艺中起到保护第一掩膜材料层120不被刻蚀的作用。在同等刻蚀条件下，待刻蚀材料被刻蚀的速率应大于刻蚀阻挡层130被刻蚀的速率。刻蚀阻挡层130通常选用的材料包括氧化物或氮化物。具体的，在本发明实施例中，刻蚀阻挡层130选用的材料为SiO2。
形成刻蚀阻挡层130的工艺包括：磁控溅射沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、大气压化学气相沉积工艺或臭氧和正硅酸乙酯反应沉积二氧化硅(O3-TEOS)工艺。因为刻蚀阻挡层130被刻蚀速率比较小，因此可以采用相对较小的厚度。具体的，在本发明实施例中，形成刻蚀阻挡层130的工艺为CVD，厚度为10埃～200埃。
在本发明的实施例中，还包括：在形成牺牲层140之后，形成分立光阻层160之前，形成抗反射层150。形成抗反射层150的目的在于避免光刻过程中图案发生变形。
如图3和图4所示，形成覆盖分立牺牲层141的侧壁表面的第一侧墙171。
第一侧墙171的作用是为了形成尺寸比分立牺牲层141更小的图案。因此在选择第一侧墙171的材料时，要满足在同等刻蚀条件下，刻蚀第一侧墙171的速率小于刻蚀分立牺牲层141的速率，保证在刻蚀除去分立牺牲层141时，第一侧墙171不会被刻蚀损耗。第一侧墙171的材料通常包括氧化硅、氮化硅和氮氧化硅。具体的，在本发明实施例中，第一侧墙171的材料为氮化硅。
形成第一侧墙171的方法有多种。例如，可直接在分立牺牲层141的侧壁表面形成第一侧墙171，或者可采用包括如下工艺步骤的方法形成：首先形成覆盖分立牺牲层141顶端表面、侧壁表面以及刻蚀阻挡层130表面的第一侧墙材料层170。刻蚀除去刻蚀阻挡层130表面以及分立牺牲层141顶端表面的第一侧墙材料层170，保留分立牺牲层141侧壁表面的第一侧墙材料层170，即，第一侧墙171。具体的，在本发明实施例中，采用上述后者的工艺步骤形成第一侧墙171。也就是说，刻蚀除去刻蚀阻挡层130表面以及分立牺牲层141顶端表面的第一侧墙材料层170，仅保留分立牺牲层141侧壁表面的第一侧墙材料层170，即第一侧墙171。
形成第一侧墙材料层170的工艺包括：原子层沉积工艺(ALD)、磁控溅射沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺或大气压化学气相沉积工艺。具体的，在本发明实施例中，第一侧墙材料层170的形成工艺为ALD工艺。ALD工艺使得形成的第一侧墙材料层170结构更加致密，强度相对较高，后续在刻蚀除去分立牺牲层141时，自身损耗较小。
如图5所示，刻蚀除去分立牺牲层141。
除去分立牺牲层141的目的为便于后续在第一侧墙171侧壁形成第二侧墙180，进一步减小图案的尺寸。刻蚀除去分立牺牲层141的工艺包括湿法刻蚀和/或干法刻蚀。具体的，在本发明实施例中，刻蚀除去分立牺牲层141工艺为干法刻蚀工艺，工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含H2的气体流量为50sccm～200sccm，所含CH4的气体流量为10sccm～100sccm，所含NF3的气体流量为10sccm～100sccm，所含Ar的气体流量为10sccm～100sccm，所含He的气体流量为10sccm～100sccm。
如图6所示，形成覆盖第一侧墙171侧壁表面的第二侧墙180。
第二侧墙180后续用于形成尺寸比第一侧墙171更小的图案。在选择第二侧墙180的材料时，应保证在进一步刻蚀时自身损耗较小。因此，要满足在同等刻蚀条件下，刻蚀第二侧墙180的速率小于刻蚀第一侧墙171的速率。同时还要小于刻蚀阻挡层130被刻蚀的速率。刻蚀对第二侧墙180和对刻蚀阻挡层130的刻蚀选择比大于等于4。也就是说，在同等刻蚀条件下，刻蚀刻蚀阻挡层130的速率为1时，刻蚀第二侧墙180的速率大于等于4。具体的，在本发明实施例中，第二侧墙180的材料为经过ALD工艺形成的TiO2，ALD工艺保证了TiO2的结构更加致密，缺陷少，力学性能相对较好，不容易被刻蚀损耗，且ALD工艺形成的TiO2满足了相对于刻蚀阻挡层130的材料SiO2的刻蚀选择比大于等于4的要求。
第二侧墙180和第一侧墙171的形成方法类似，通常有两种，如前所述。具体的，在本发明实施例中，形成第二侧墙180的方法步骤和第一侧墙171的形成方法步骤一样，如前所述。也就是说，刻蚀除去刻蚀阻挡层130表面以及第一侧墙171顶端表面的第二侧墙材料层，仅保留第一侧墙171侧壁表面的第二侧墙材料层，即第二侧墙180。
如图7所示，刻蚀去除第一侧墙171，保留第二侧墙180。
刻蚀去除第一侧墙171后，图案由第一侧墙171转移至第二侧墙180，图案的尺寸更小，结构更加精密。刻蚀除去第一侧墙171的工艺步骤包括干法刻蚀和/或湿法刻蚀。具体的，在本发明实施例中，采用湿法刻蚀工艺除去第一侧墙171。具体工艺参数包括：刻蚀剂为磷酸溶液，温度为150℃～200℃，磷酸的体积分数为50％～95％。
如图8所示，以第二侧墙180为掩膜刻蚀第一掩膜材料层120，形成第一掩膜层121。
第一掩膜层121的形成实现了图案从第二侧墙180向第一掩膜层121转移。因此，在选择第一掩膜材料层120的材料时，应满足：在同等刻蚀条件下，刻蚀第一掩膜材料层120的速率要大于第二侧墙180被刻蚀的速率，刻蚀对第一掩膜材料层120和对第二侧墙180的刻蚀选择比大于等于20。通常第一掩膜层材料包括：TiOx、WOx、SiO2或者有机物等。具体的，在本发明实施例中，第一掩膜材料层120材料为金属钛的氧化物TiOx。相对于有机物，TiOx提供了更好的光刻条件，同时减少了过程中材料的晃动，保证形成准确的图案。同时，第一掩膜材料层120选择的材料TiOx相对于第二侧墙180材料TiO2的刻蚀选择比大于等于20。
本发明实施例中，还包括：当第一掩膜材料层120的材料为TiO2，第二侧墙180材料为TiO2时，形成第一掩膜材料层120的工艺为旋涂工艺，而形成第二侧墙180的工艺为原子层沉积工艺。由于TiO2的形成工艺不同，材料的内部结构和性能也有所不同。与旋涂工艺相比较，原子层沉积工艺形成的TiO2结构更加致密，缺陷较少，力学性能更好，被刻蚀难度更大。因此，在同等刻蚀条件下，满足第一掩膜材料层120选择的材料TiO2相对于第二侧墙180材料TiO2的刻蚀选择比大于等于20。
由于还形成有刻蚀阻挡层130，因此，本发明的实施例中还包括：在刻蚀第一掩膜材料层120之前，先刻蚀刻蚀阻挡层130，暴露出第一掩膜材料层120，使得后续刻蚀第一掩膜材料层120的过程更加容易。
如图9所示，形成覆盖整个第一掩膜层121表面的第二掩膜材料层122。
形成第二掩膜材料层122的目的在于替换第一掩膜层121的材料，改变掩膜层的强度、硬度等力学性能，避免在后续刻蚀过程中被损耗，避免了图案自身尺寸的变化，提高图案形成的准确性。因此，第二掩膜材料层122材料的力学性能比第一掩膜层121材料好。在同等刻蚀条件下，刻蚀对第一掩膜层121和对第二掩膜材料层122的刻蚀选择比大于等于4。下表为不同第一掩膜层材料或第二掩膜层材料在同等刻蚀条件下的刻蚀速率：
Materials CF<sub>4</sub>etch rate(nm/sec)
SiO<sub>2</sub> 43.2
TiO<sub>x</sub> 50.8
WO<sub>x</sub> 119.6
ZrO<sub>x</sub> 10.4
根据本发明实施例，第一掩膜层材料包括：SiO2、TiOx、WOx等，第二掩膜层材料包括ZrOx。当第一掩膜层121的材料为SiO2，第二掩膜层122的材料为ZrOx时，同等刻蚀条件下，SiO2相对于ZrOx的刻蚀选择比为43.2:10.4，满足刻蚀对第一掩膜层121和对第二掩膜材料层122的刻蚀选择比大于等于4。当第一掩膜层121的材料为TiOx，第二掩膜层122的材料为ZrOx时，同等刻蚀条件下，TiOx相对于ZrOx的刻蚀选择比为5，满足刻蚀对第一掩膜层121和对第二掩膜材料层122的刻蚀选择比大于等于4。当第一掩膜层121的材料为WOx，第二掩膜层122的材料为ZrOx时，同等刻蚀条件下，WOx相对于ZrOx的刻蚀选择比为11，满足刻蚀对第一掩膜层121和对第二掩膜材料层122的刻蚀选择比大于等于4。
具体的，在本发明实施例中，第二掩膜材料层122的材料为经过旋涂工艺形成的ZrOx，且满足了第二掩膜材料层相对于第一掩膜层的刻蚀选择比大于等于4的要求。
如图10所示，在本发明实施例中，还包括：除去第一掩膜层121顶端表面之上的第二掩膜材料层122，直至暴露出第一掩膜层121。目的是为了后续更加容易地刻蚀除去第一掩膜层121。除去第一掩膜层121顶端表面之上的第二掩膜材料层122的工艺包括：平坦化工艺、湿法刻蚀工艺、干法刻蚀工艺。具体的，在本发明实施例中，采用干法刻蚀除去第一掩膜层121顶端表面之上的第二掩膜材料层122。该干法刻蚀的工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含BCl3气体流量为50sccm～200sccm，所含O2的气体流量为0sccm～100sccm，所含Cl2的气体流量为0sccm～100sccm。
如图11所示，刻蚀除去第一掩膜层121，形成第二掩膜层123。
形成第二掩膜层123的目的在于将第一掩膜层121的图案转移到第二掩膜层123上，进而以第二掩膜层123为掩膜刻蚀刻蚀停止层110和介电材料层100以形成通孔(未标出)，暴露介电材料层100下的半导体部件。刻蚀第一掩膜层121的工艺包括干法刻蚀和/或湿法刻蚀。具体的，在本发明实施例中，刻蚀除去第一掩膜层121的工艺为干法刻蚀，该干法刻蚀的工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含CF4气体流量为50sccm～200sccm，所含O2的气体流量为0sccm～100sccm，所含CH2F2的气体流量为0sccm～100sccm。
形成第二掩膜层123，不仅没有改变第一掩膜层121的图案形状、尺寸及结构，同时，以ZrOx为材料的第二掩膜层123替换以TiOx为材料的第一掩膜层121后，掩膜层的强度、硬度等力学性能提高，从而提高掩膜层抵抗刻蚀的能力，在同等刻蚀条件下作为掩膜刻蚀待刻材料时，掩膜层被刻蚀速率降低，掩膜层自身被刻蚀损耗的程度减弱，保证了掩膜层自身图案结构及尺寸的准确，提高了ASQP工艺中图案转移过程的准确性。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (24)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上依次形成第一掩膜材料层、牺牲层和分立光阻层；
以所述分立光阻层为掩膜刻蚀所述牺牲层，形成分立牺牲层；
形成覆盖所述分立牺牲层侧壁表面的第一侧墙；
刻蚀除去所述分立牺牲层，形成覆盖所述第一侧墙侧壁表面的第二侧墙；
在形成所述第二侧墙后，刻蚀除去所述第一侧墙，并以所述第二侧墙为掩膜刻蚀所述第一掩膜材料层，形成第一掩膜层；
形成覆盖所述第一掩膜层表面的第二掩膜材料层；
除去部分所述第二掩膜材料层直至暴露出所述第一掩膜层；
刻蚀除去所述第一掩膜层，形成第二掩膜层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二掩膜材料层的材料为ZrOx。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第二掩膜材料层的工艺为旋涂工艺。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜材料层的材料包括SiO2、WOx、TiOx中的至少一种。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一掩膜材料层的工艺为旋涂工艺。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀除去部分所述第二掩膜材料层的工艺为干法刻蚀工艺。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含BCl3气体流量为50sccm～200sccm，所含O2的气体流量为0sccm～100sccm，所含Cl2的气体流量为0sccm～100sccm。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀除去所述第一掩膜层的工艺为干法刻蚀工艺。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含CF4气体流量为50sccm～200sccm，所含O2的气体流量为0sccm～100sccm，所含CH2F2的气体流量为0sccm～100sccm。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙的材料为TiO2。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜材料层相对于所述第二侧墙的刻蚀选择比大于等于20。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，当所述第一掩膜材料层的材料为TiO2，所述第二侧墙的材料为TiO2时,所述第一掩膜材料层采用旋涂工艺形成，所述第二侧墙采用原子层沉积工艺形成。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底包括半导体部件、覆盖所述半导体部件的介电材料层和覆盖在所述介电材料层表面的刻蚀停止层。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第一掩膜材料层和所述牺牲层之间形成刻蚀阻挡层；在所述牺牲层和所述分立光阻层之间形成抗反射层。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，同等刻蚀条件下，所述第二侧墙相对于所述刻蚀阻挡层的刻蚀选择比大于等于4。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙的工艺步骤包括：先形成覆盖所述分立牺牲层顶端表面、侧壁表面以及所述刻蚀阻挡层表面的第一侧墙材料层；除去所述分立牺牲层顶端表面和所述刻蚀阻挡层表面的所述第一侧墙材料层，保留覆盖所述分立牺牲层侧壁表面的所述第一侧墙材料层。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，同等刻蚀条件下，所述分立牺牲层被刻蚀的速率大于所述第一侧墙被刻蚀的速率。
18.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙采用原子层沉积工艺形成覆盖所述第一侧墙顶端表面、侧壁表面以及所述刻蚀阻挡层表面的第二侧墙材料层；除去所述第一侧墙顶端表面和所述刻蚀阻挡层表面的所述第二侧墙材料层，保留覆盖所述第一侧墙侧壁表面的所述第二侧墙材料层。
19.根据权利要求1所述的半导体器件的形成方法，其特征在于，同等刻蚀条件下，所述第一侧墙被刻蚀速率大于所述第二侧墙被刻蚀速率。
20.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述刻蚀除去所述第一掩膜层，形成所述第二掩膜层包括：
选择性刻蚀所述第一掩膜层和所述第二掩膜材料层，以去除所述第一掩膜层，余留部分所述第二掩膜材料层以形成所述第二掩膜层，其中，所述选择性刻蚀对所述第一掩膜层的刻蚀速率大于对所述第二掩膜材料层的刻蚀速率。
21.根据权利要求20所述的半导体器件的形成方法，其特征在于，所述选择性刻蚀对所述第一掩膜材料层和对所述第二掩膜层的刻蚀选择比大于等于4。
22.根据权利要求20所述的半导体器件的形成方法，其特征在于，所述选择性刻蚀对所述第一掩膜材料层和对所述第二掩膜层的刻蚀选择比大于等于5。
23.根据权利要求20所述的半导体器件的形成方法，其特征在于，所述选择性刻蚀对所述第一掩膜材料层和对所述第二掩膜层的刻蚀选择比大于等于11。
24.根据权利要求13所述的半导体器件的形成方法，其特征在于，以所述第二掩膜层为掩膜刻蚀所述刻蚀停止层和所述介电材料层以形成通孔，暴露所述介电材料层之下的所述半导体部件。
CN201710484641.2A 2017-06-23 2017-06-23 一种半导体器件的形成方法 Active CN109119330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710484641.2A CN109119330B (zh) 2017-06-23 2017-06-23 一种半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710484641.2A CN109119330B (zh) 2017-06-23 2017-06-23 一种半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN109119330A true CN109119330A (zh) 2019-01-01
CN109119330B CN109119330B (zh) 2021-02-12

Family

ID=64733113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710484641.2A Active CN109119330B (zh) 2017-06-23 2017-06-23 一种半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN109119330B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676157A (zh) * 2019-09-18 2020-01-10 天津大学 利用氧化物和TiN实现自对准四重图形技术工艺设计的优化
CN110867369A (zh) * 2019-11-25 2020-03-06 长江存储科技有限责任公司 自对准四重图案及半导体器件的制造方法
CN111584430A (zh) * 2020-05-19 2020-08-25 上海集成电路研发中心有限公司 一种自对准四重图形形成方法
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111696862A (zh) * 2019-03-12 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112825300A (zh) * 2019-11-20 2021-05-21 长鑫存储技术有限公司 半导体器件及其制备方法
CN112928165A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113078117A (zh) * 2021-03-30 2021-07-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制备方法
CN113496874A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113643966A (zh) * 2021-08-09 2021-11-12 长鑫存储技术有限公司 掩膜结构及其制备方法及半导体结构的制备方法
WO2022012336A1 (zh) * 2020-07-14 2022-01-20 长鑫存储技术有限公司 半导体结构制作方法
US11862513B2 (en) 2020-07-14 2024-01-02 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490807A (zh) * 2006-07-10 2009-07-22 美光科技公司 在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术
US20120085733A1 (en) * 2010-10-07 2012-04-12 Applied Materials, Inc. Self aligned triple patterning
CN103915332A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN104078329A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490807A (zh) * 2006-07-10 2009-07-22 美光科技公司 在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术
US20120085733A1 (en) * 2010-10-07 2012-04-12 Applied Materials, Inc. Self aligned triple patterning
CN103915332A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 图案的形成方法
CN104078329A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形的形成方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640665B (zh) * 2019-03-01 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111696862B (zh) * 2019-03-12 2023-07-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111696862A (zh) * 2019-03-12 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110676157A (zh) * 2019-09-18 2020-01-10 天津大学 利用氧化物和TiN实现自对准四重图形技术工艺设计的优化
CN112825300A (zh) * 2019-11-20 2021-05-21 长鑫存储技术有限公司 半导体器件及其制备方法
CN110867369B (zh) * 2019-11-25 2021-08-10 长江存储科技有限责任公司 自对准四重图案及半导体器件的制造方法
CN110867369A (zh) * 2019-11-25 2020-03-06 长江存储科技有限责任公司 自对准四重图案及半导体器件的制造方法
CN112928165A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113496874A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113496874B (zh) * 2020-04-01 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN111584430A (zh) * 2020-05-19 2020-08-25 上海集成电路研发中心有限公司 一种自对准四重图形形成方法
WO2022012336A1 (zh) * 2020-07-14 2022-01-20 长鑫存储技术有限公司 半导体结构制作方法
US11862513B2 (en) 2020-07-14 2024-01-02 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure
CN113078117A (zh) * 2021-03-30 2021-07-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制备方法
WO2022205698A1 (zh) * 2021-03-30 2022-10-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制作方法
CN113643966A (zh) * 2021-08-09 2021-11-12 长鑫存储技术有限公司 掩膜结构及其制备方法及半导体结构的制备方法
CN113643966B (zh) * 2021-08-09 2023-05-02 长鑫存储技术有限公司 掩膜结构及其制备方法及半导体结构的制备方法

Also Published As

Publication number Publication date
CN109119330B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN109119330A (zh) 一种半导体器件的形成方法
US20100327412A1 (en) Method of semiconductor manufacturing for small features
WO2011102140A1 (ja) 半導体装置の製造方法
US20120220132A1 (en) Semiconductor device manufacturing method
KR102550498B1 (ko) 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법
WO2007021540A2 (en) Etch features with reduced line edge roughness
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
CN103839783B (zh) 自对准双重图形的形成方法
CN108321079A (zh) 半导体结构及其形成方法
US8470715B2 (en) CD bias loading control with ARC layer open
KR20090119266A (ko) 박막패턴 형성방법
TWI821356B (zh) 釕硬遮罩製程
WO2009042438A1 (en) Line width roughness control with arc layer open
JP2008021791A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
CN102478763A (zh) 光刻方法
JP2011049360A (ja) プラズマエッチング方法
CN107579001B (zh) 半导体器件的形成方法
TWI404140B (zh) 乾蝕刻方法
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
JP2023159347A (ja) 基板処理方法および基板処理装置
TWI804638B (zh) 使用含硫原子之氣體分子之電漿蝕刻方法
TW201403753A (zh) 半導體結構的形成方法
Paul et al. Evaluation of an advanced dual hard mask stack for high resolution pattern transfer
Paul et al. Introduction of zirconium oxide in a hardmask concept for highly selective patterning of scaled high aspect ratio trenches in silicon
TWI564957B (zh) Glass substrate etching method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant