CN113643966A - 掩膜结构及其制备方法及半导体结构的制备方法 - Google Patents

掩膜结构及其制备方法及半导体结构的制备方法 Download PDF

Info

Publication number
CN113643966A
CN113643966A CN202110908089.1A CN202110908089A CN113643966A CN 113643966 A CN113643966 A CN 113643966A CN 202110908089 A CN202110908089 A CN 202110908089A CN 113643966 A CN113643966 A CN 113643966A
Authority
CN
China
Prior art keywords
layer
mask
material layer
filling
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110908089.1A
Other languages
English (en)
Other versions
CN113643966B (zh
Inventor
曹新满
夏军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110908089.1A priority Critical patent/CN113643966B/zh
Publication of CN113643966A publication Critical patent/CN113643966A/zh
Application granted granted Critical
Publication of CN113643966B publication Critical patent/CN113643966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及一种掩膜结构、掩膜结构的制备方法及半导体结构的制备方法，包括形成由下至上依次叠置的图形转移层、刻蚀停止层及图形化材料层；刻蚀图形化材料层以得到第一掩膜图形；于第一掩膜图形的侧壁、顶部及刻蚀停止层的表面形成第一侧墙材料层；形成第一填充层；刻蚀第一填充层，以得到第二掩膜图形；于第二掩膜图形的侧壁、顶部及刻蚀停止层的表面形成第二侧墙材料层；形成第二填充层；去除位于第一掩膜图形顶部及第一掩膜图形侧壁的第一侧墙材料层，并去除位于第二掩膜图形顶部及第二掩膜图形侧壁的第二侧墙材料层，以得到初始掩膜图形。本申请提供的掩膜结构、掩膜结构的制备方法及半导体结构的制备方法可以减少工艺流程，降低成本。

Description

掩膜结构及其制备方法及半导体结构的制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种掩膜结构、掩膜结构的制备方法及半导体结构的制备方法。
背景技术
半导体制造工艺大致可分为前道工艺及后道工艺；其中，前道工艺指的是半导体器件生产过程中，在晶圆上制作回路的过程(包括曝光)。当前，伴随智能家电、移动设备等信息处理速度的提高及功能的强化，在前道工艺中所形成的图形需得符合半导体的高集成化，减少耗电，满足半导体结构微细化的要求。其中，通常采用硬掩模(Hard Mask)将最终图形刻蚀转移到衬底上。
SOH(Spin on Hardmasks，旋涂硬掩模)材料是形成半导体微细图形的辅助材料，用于光致抗蚀剂下部的膜质，帮助电路转录到目标膜质上以实现微细图形的准确度，在后续蚀刻工艺中起到适当的防御膜作用。在形成半导体电路图形时，采用旋转涂覆方式而非传统的蒸镀方式来形成膜，实现微细线宽的图形准确度。一般的，SOH要求具有填补缺口、增加平坦度、增强耐腐蚀性的特性。
然而，SOH材料还具有流动性，因此在密集图形区域(Dense Area)会“凹陷”下去，导致密集图形区域比稀疏图形(Isolated Area)区域的SOH高度低。
发明内容
基于此，有必要针对现有技术中的上述问题或其他问题提供一种掩膜结构的制备方法及半导体结构的制备方法。
根据一些实施例，本申请第一方面提供一种掩膜结构的制备方法，包括如下步骤：
形成由下至上依次叠置的图形转移层、刻蚀停止层及图形化材料层；
刻蚀所述图形化材料层，以得到第一掩膜图形，所述第一掩膜图形暴露出所述刻蚀停止层，所述第一掩膜图形沿第一方向延伸；
于所述第一掩膜图形的侧壁、所述第一掩膜图形的顶部及暴露的所述刻蚀停止层的表面形成第一侧墙材料层；
形成第一填充层，所述第一填充层填满相邻所述第一掩膜图形之间的间隙；
刻蚀所述第一填充层，以得到第二掩膜图形，所述第二掩膜图形暴露出所述刻蚀停止层，所述第二掩膜图形沿第二方向延伸，所述第二方向与所述第一方向斜交；
于所述第二掩膜图形的侧壁、所述第二掩膜图形的顶部及暴露的所述刻蚀停止层的表面形成第二侧墙材料层；
形成第二填充层，所述第二填充层填满相邻所述第二掩膜图形之间的间隙；
去除位于所述第一掩膜图形顶部及所述第一掩膜图形侧壁的所述第一侧墙材料层，并去除位于所述第二掩膜图形顶部及所述第二掩膜图形侧壁的所述第二侧墙材料层，以得到初始掩膜图形。
在其中一个实施例中，所述于刻蚀所述图形化材料层，以得到第一掩膜图形，包括如下步骤：
于所述图形化材料层的上表面形成第一掩膜层；
图形化所述第一掩膜层；
基于图形化后的所述第一掩膜层刻蚀所述图形化材料层，以得到所述第一掩膜图形；
去除图形化后的所述第一掩膜层。
在其中一个实施例中，所述于所述图形化材料层的上表面形成第一掩膜层，包括如下步骤：
于所述图形化材料层的上表面形成第一牺牲层；
于所述第一牺牲层的上表面形成第一硬掩膜层。
在其中一个实施例中，所述第一填充层的上表面与于所述第一掩膜图形顶部的所述第一侧墙材料层的上表面相平齐；
所述形成第一填充层，包括如下步骤：
形成第一填充材料层，所述第一填充材料层填满相邻所述第一掩膜图形之间的间隙，且所述第一填充材料层的上表面高于位于所述第一掩膜图形顶部的所述第一侧墙材料层的上表面；
去除位于所述第一掩膜图形顶部的所述第一侧墙材料层上方的所述第一填充材料层，以得到所述第一填充层。
在其中一个实施例中，所述刻蚀所述第一填充层，以得到第二掩膜图形，包括如下步骤：
于所述第一填充层上形成第二掩膜层；
图形化所述第二掩膜层；
基于图形化后的所述第二掩膜层刻蚀所述第一填充层，以得到所述第二掩膜图形；
去除图形化后的所述第二掩膜层。
在其中一个实施例中，所述于所述第一填充层上形成第二掩膜层，包括如下步骤：
于所述第一填充层的上表面形成第二牺牲层；
于所述第二牺牲层的上表面形成第二硬掩膜层。
在其中一个实施例中，所述第二填充层的上表面与于所述第二掩膜图形顶部的所述第二侧墙材料层的上表面相平齐；
所述形成第二填充层，包括如下步骤：
形成第二填充材料层，所述第二填充材料层填满相邻所述第二掩膜图形之间的间隙，且所述第二填充材料层的上表面高于位于所述第二掩膜图形顶部的所述第二侧墙材料层的上表面；
去除位于所述第二掩膜图形顶部的所述第二侧墙材料层上方的所述第二填充材料层，以得到所述第二填充层。
在其中一个实施例中，得到所述初始掩膜图形之后包括如下步骤：
基于所述初始掩膜图形依次刻蚀所述刻蚀停止层及所述图形转移层，以将所述初始掩膜图形转移至所述图形转移层内；
去除所述初始掩膜图形及残留的所述刻蚀停止层，即得到所述掩膜结构。
在其中一个实施例中，所述掩膜结构包括多个成阵列排布的掩膜图形结构，所述掩膜图形结构的形状为菱形。
本申请还提供一种掩膜结构，采用如上述任一实施例中提供的制备方法制备而得。
根据一些实施例，本申请另一方面还提供一种半导体结构的制备方法，包括如下步骤：
提供衬底，所述衬底上形成有待刻蚀材料层；
采用如上述任一实施例中提供的掩膜结构的制备方法于所述待刻蚀材料层的上表面形成掩膜结构；
基于所述掩膜结构刻蚀所述待刻蚀材料层，以得到刻蚀结构。
在其中一个实施例中，所述刻蚀结构包括接触结构。
在其中一个实施例中，所述衬底上形成有多条平行间隔排布的位线，所述待刻蚀材料层填满所述相邻位线之间的间隙，并覆盖所述位线；所述刻蚀结构包括电容接触结构，所述刻蚀结构位于相邻所述位线之间。
在其中一个实施例中，所述刻蚀结构的形状为菱形。
在其中一个实施例中，所述衬底具有浅沟槽隔离结构及多条埋入式栅极字线；所述浅沟槽隔离结构于所述衬底内隔离出若干个呈阵列排布的有源区；多条所述埋入式栅极字线平行间隔排布，所述埋入式栅极字线的延伸方向与所述位线的延伸方向相交。
在其中一个实施例中，所述衬底包括阵列区域及位于所述阵列区域外围的逻辑区域，所述刻蚀结构位于所述阵列区域内。
本申请提供的掩膜结构的制备方法至少具有以下优点：
本申请提供的掩膜结构的制备方法通过形成刻蚀停止层，图形化时直接对图形化材料层进行刻蚀得到第一掩膜图形，能够消除由于旋涂硬掩模材料的流动性而在密集图形区域和稀疏图形区域产生的高度差异，从而避免由于掩膜层存在高度差异而产生的刻蚀不足问题；同时由于本申请提供的掩膜结构的制备方法在刻蚀图形化材料层之后即可得到第一掩膜图形，省去了对硬掩模材料层进行图形化的步骤，可以减少工艺流程，降低成本。
本申请提供的半导体结构的制备方法至少具有以下优点：
本申请提供的半导体结构的制备方法通过形成刻蚀停止层，图形化时直接对图形化材料层进行刻蚀得到第一掩膜图形，能够消除由于旋涂硬掩模材料的流动性而在密集图形区域和稀疏图形区域产生的高度差异，从而避免由于掩膜层存在高度差异而产生的刻蚀不足问题；同时由于本申请提供的掩膜结构的制备方法在刻蚀图形化材料层之后即可得到第一掩膜图形，省去了对硬掩模材料层进行图形化的步骤，可以减少工艺流程，降低成本。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图6为一种掩膜结构的的制备方法中各步骤所得结构的截面结构示意图；
图7为本申请一实施例中提供的掩膜结构的制备方法的流程图；
图8为本申请一实施例中提供的掩膜结构的制备方法中，步骤S1所得结构的截面结构示意图；
图9为本申请一实施例中提供的掩膜结构的制备方法中，步骤S2的流程图；
图10为本申请一实施例中提供的掩膜结构的制备方法中，步骤S21的流程图；
图11为本申请一实施例中提供的掩膜结构的制备方法中，步骤S23所得结构的截面结构示意图；
图12为本申请一实施例中提供的掩膜结构的制备方法中，步骤S3所得结构的截面结构示意图；
图13为本申请一实施例中提供的掩膜结构的制备方法中，步骤S4的流程图；
图14为本申请一实施例中提供的掩膜结构的制备方法中，步骤S41所得结构的截面结构示意图；
图15为本申请一实施例中提供的掩膜结构的制备方法中，步骤S42所得结构的截面结构示意图；
图16为本申请一实施例中提供的掩膜结构的制备方法中，步骤S5的流程图；
图17为本申请一实施例中提供的掩膜结构的制备方法中，步骤S51的流程图；
图18为本申请一实施例中提供的掩膜结构的制备方法中，步骤S51所得结构的截面结构示意图；
图19为本申请一实施例中提供的掩膜结构的制备方法中，步骤S53所得结构的截面结构示意图；
图20为本申请一实施例中提供的掩膜结构的制备方法中，步骤S6所得结构的截面结构示意图；
图21为本申请一实施例中提供的掩膜结构的制备方法中，步骤S71的流程图；
图22为本申请一实施例中提供的掩膜结构的制备方法中，步骤S71所得结构的截面结构示意图；
图23为本申请一实施例中提供的掩膜结构的制备方法中，步骤S72所得结构的截面结构示意图；
图24为本申请一实施例中提供的掩膜结构的制备方法中，步骤S8所得结构的俯视结构示意图；
图25为本申请一实施例中提供的掩膜结构的制备方法中，步骤S10所得结构的截面结构示意图；图25亦为本申请一实施例中提供的掩膜结构的截面结构示意图；
图26为本申请一实施例提供的半导体结构的制备方法的流程图；
图27为本申请一实施例中提供的掩膜结构的制备方法中，步骤S40所得结构的截面结构示意图；
附图标记说明：
12＇、氧化层；13＇、硬掩膜层、131＇、旋涂掩膜层；132＇、硅氧化物掩膜层；16＇、硬掩膜图形；17＇、侧墙；18＇、填充层；181＇、填充材料层；3＇、衬底；30＇、初始掩膜图形；31＇、基底；32＇、钛层；33＇、非晶碳层；34＇、硅氧化物层；1、掩膜结构；11、图形转移层；12、刻蚀停止层；13、图形化材料层；14、第一牺牲层；15、第一硬掩膜层；16、第一掩膜图形；17、第一侧墙材料层；18、第一填充材料层；19、第一填充层；24、第二牺牲层；25、第二硬掩膜层；26、第二掩膜图形；27、第二侧墙材料层；28、第二填充材料层；29、第二填充层；30、初始掩膜图形；3、衬底；4、待刻蚀材料层；5、刻蚀结构；6、电容插塞结构；7、浅沟槽隔离结构；8、位线；81、位线侧墙；82、第一导电层；83、第二导电层；84、顶层介质层；9、光刻胶。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。应当明白，尽管可使用术语第一、第二等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一牺牲层称为第二牺牲层，且类似地，可以将第二牺牲层称为第一牺牲层。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。形状并不表示器件的区的实际形状，且并不限定本申请的范围。
一种掩膜结构的制备方法如图1至5所示，制备方法在其中一个方向上包括如下步骤：如图1所示，于衬底3＇上，形成由下至上依次叠置的氧化层12＇及硬掩膜层13＇，其中衬底3＇可以包括由下至上依次叠置的基底31＇、钛层32＇、非晶碳层33＇及硅氧化物层34＇，硬掩膜层13＇可以包括由下至上依次叠置的旋涂掩膜层131＇(Spin On hardmask，SOH)及硅氧化物掩膜层132＇；如图2所示，刻蚀硬掩膜层13＇以得到沿该方向延伸的硬掩膜图形16＇，硬掩膜图形16＇暴露出部分氧化层12＇；如图3所示，于硬掩膜图形16＇的侧壁、顶部及暴露的部分氧化层12＇表面形成侧墙17＇；如图4所示，形成填充层18＇以填满相邻硬掩膜图形16＇之间的间隙；如图5所示，刻蚀填充层18＇以得到初始掩膜图形30＇。
然而，上述制备方法存在两方面的问题，第一：如图6所示，在制备掩膜图形的过程中，填充材料层181＇通常包括旋涂掩膜组合物，由于旋涂掩膜组合物的流动性，因而形成的填充材料层181＇在不同密度图案中高矮不同，形成于密集图形区域的旋涂掩膜层高度较矮，使得所得结构在不同密度图案中形成凹陷，而凹陷在图形转移时容易损坏得到的掩膜图形；第二：请继续参阅图6，由于旋涂掩膜组合物在高温交联固化时会收缩，进一步降低密集图形区域的旋涂掩膜层高度。上述两方面均会导致填充材料层181＇的上表面高度不一，进而使得制备得到的半导体结构存在尺寸不均一的缺陷，导致得到的半导体结构性能下降。因此，需要提供一种新的制备方法来改进上述缺陷，消除由于旋涂硬掩模材料的流动性而在密集图形区域和稀疏图形区域产生的高度差异，提高图案化工艺的精确度，确保形成的半导体结构的准确性。
请参阅图7，在本申请的其中一个实施例中，提供了一种掩膜结构的制备方法，包括如下步骤：
S1：形成由下至上依次叠置的图形转移层11、刻蚀停止层12及图形化材料层13；
S2：刻蚀图形化材料层13，以得到第一掩膜图形16；具体的，第一掩膜图形16暴露出刻蚀停止层12，第一掩膜图形16沿第一方向延伸；
S3：于第一掩膜图形16的侧壁、第一掩膜图形16的顶部及暴露的刻蚀停止层12的表面形成第一侧墙材料层17；
S4：形成第一填充层19；具体的，第一填充层19填满相邻第一掩膜图形16之间的间隙；
S5：刻蚀第一填充层19，以得到第二掩膜图形26；具体的，第二掩膜图形26暴露出刻蚀停止层12，第二掩膜图形26沿第二方向延伸；
需要说明的是，第二方向与第一方向斜交；
S6：于第二掩膜图形26的侧壁、第二掩膜图形26的顶部及暴露的刻蚀停止层12的表面形成第二侧墙材料层27；
S7：形成第二填充层29，第二填充层29填满相邻第二掩膜图形26之间的间隙；
S8：去除位于第一掩膜图形16顶部及第一掩膜图形16侧壁的第一侧墙材料层17，并去除位于第二掩膜图形26顶部及第二掩膜图形26侧壁的第二侧墙材料层27，以得到初始掩膜图形30。
上述实施例提供的掩膜结构的制备方法通过形成刻蚀停止层，图形化时直接对图形化材料层进行刻蚀得到第一掩膜图形，能够消除由于旋涂硬掩模材料的流动性而在密集图形区域和稀疏图形区域产生的高度差异，从而避免由于掩膜层存在高度差异而产生的刻蚀不足问题；同时由于上述实施例提供的掩膜结构的制备方法在刻蚀图形化材料层之后即可得到第一掩膜图形，省去了对硬掩模材料层进行图形化的步骤，可以减少工艺流程，降低成本。
对于步骤S1，请参阅图7中的S1及图8，形成由下至上依次叠置的图形转移层11、刻蚀停止层12及图形化材料层13。
图形转移层11可以包括但不仅限于非晶碳层(ACL)，本申请对于图形转移层11的材质并不做限定；具体的，本实施例中图形转移层11包括非晶碳层，通过采用非晶碳层作为图形转移层11能够具有膜层表面质量优异的优点。
刻蚀停止层12可以包括但不仅限于氮化硅(SiN)层，本申请对于刻蚀停止层12的材质并不做限定；具体的，本实施例中图形转移层11包括氮化硅层。
图形化材料层13可以包括但不限于氧化物(OX)层，本申请对于图形化材料层13的材质并不做限定；具体的，本实施例中图形转移层11包括氧化物层，譬如氧化硅层等等。
对于步骤S2，请参阅图7中的S2及图9，在其中一个实施例中，步骤S2可以包括如下步骤：
S21：于图形化材料层13的上表面形成第一掩膜层；
S22：图形化第一掩膜层；
S23：基于图形化后的第一掩膜层刻蚀图形化材料层13，以得到第一掩膜图形16；
S24：去除图形化后的第一掩膜层。
对于步骤S21，请结合图9中的S21继续参阅图8，在其中一个实施例中，步骤S21可以包括如下步骤：
S211：于图形化材料层13的上表面形成第一牺牲层14；
S212：于第一牺牲层14的上表面形成第一硬掩膜层15。
具体的，在上述实施例中，第一掩膜层即包括第一牺牲层14及第一硬掩膜层15。
第一牺牲层14可以包括但不仅限于旋涂掩膜层，本申请对于第一牺牲层14的材质并不做限定；具体的，本实施例中第一牺牲层14可以包括旋涂掩膜层。
第一硬掩膜层15可以包括但不仅限于硅氧化物层，本申请对于第一硬掩膜层15的材质并不做限定；具体的，本实施例中第一硬掩膜层15可以包括硅氧化物层。
上述实施例中，于图形化材料层13的上表面形成由下至上依次叠置的旋涂掩膜层及硅氧化物层，其中旋涂掩膜层能够实现微细线宽的图形准确度，硅氧化物层在改善沟道载流子迁移率方面性能较好。
对于步骤S22，请继续参阅图9，可以在第一硬掩膜层15的上表面形成光刻胶层9，然后对光刻胶层9进行曝光显影，基于曝光显影后的光刻胶层9图形化第一掩膜层。
对于步骤S23，请结合图9中的S23并参阅图11，基于图形化后的第一掩膜层刻蚀图形化材料层13，刻蚀后剩余部分的图形化材料层13即为第一掩膜图形16。具体的，可以采用但不仅限于干法刻蚀工艺刻蚀图形化材料层13。
对于步骤S24，可以采用但不仅限于刻蚀工艺或研磨工艺去除图形化后的第一掩膜层。
对于步骤S3，请参阅图7中的S3及图12，于第一掩膜图形16的侧壁、第一掩膜图形16的顶部及暴露的刻蚀停止层12的表面形成第一侧墙材料层17。
具体的，第一侧墙材料层17可以包括但不仅限于氮化硅层，本申请对于第一侧墙材料层17的材质并不做限定；具体的，本实施例中第一侧墙材料层17可以包括氮化硅层。更为具体的，可以采用但不仅限于物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成第一侧墙材料层17。
对于步骤S4，请结合图7中的S4参阅图13至图15，在其中一个实施例中，步骤S4可以包括如下步骤：
S41：如图14所示，形成第一填充材料层18；具体的，第一填充材料层18填满相邻第一掩膜图形16之间的间隙，且第一填充材料层18的上表面高于位于第一掩膜图形16顶部的第一侧墙材料层17的上表面；
S42：如图15所示，去除位于第一掩膜图形16顶部的第一侧墙材料层17上方的第一填充材料层18，剩余的第一填充材料层18即为第一填充层19；具体的，第一填充层19的上表面与位于第一掩膜图形16顶部的第一侧墙材料层17的上表面相平齐。
具体的，第一填充材料层18可以包括但不仅限于氧化物层，本申请对于第一填充材料层18的材质并不做限定；更为具体的，本实施例中第一填充材料层18包括氧化物层。
对于步骤S42，可以采用但不仅限于化学机械研磨工艺(CMP)去除位于第一掩膜图形16顶部的第一侧墙材料层17上方的第一填充材料层18。
对于步骤S5，请结合图7中的S5参阅图16至图19，在其中一个实施例中，步骤S5可以包括如下步骤：
S51：于第一填充层19上形成第二掩膜层；
S52：图形化第二掩膜层；
S53：基于图形化后的第二掩膜层刻蚀第一填充层19，以得到第二掩膜图形26；
S54：去除图形化后的第二掩膜层。
对于步骤S51，请结合图16中的S51参阅图17至图18，在其中一个实施例中，步骤S51可以包括如下步骤：
S511：于第一填充层19的上表面形成第二牺牲层24；
S512：于所述第二牺牲层24的上表面形成第二硬掩膜层25。
具体的，在上述实施例中，第二掩膜层即包括第二牺牲层24及第二硬掩膜层25。
具体的，第二牺牲层24可以包括但不仅限于旋涂掩膜层，本申请对于第二牺牲层24的材质并不做限定；具体的，本实施例中第二牺牲层24可以包括旋涂掩膜层。
具体的，第二硬掩膜层25可以包括但不仅限于硅氧化物层，本申请对于第二硬掩膜层25的材质并不做限定；具体的，本实施例中第二硬掩膜层25可以包括硅氧化物层。
上述实施例中，于第一填充层19的上表面形成由下至上依次叠置的旋涂掩膜层及硅氧化物层，其中旋涂掩膜层能够实现微细线宽的图形准确度，硅氧化物层在改善沟道载流子迁移率方面性能较好。
对于步骤S52，请继续参阅图18，可以在第二硬掩膜层25的上表面形成光刻胶层9，然后对光刻胶层9进行曝光显影，基于曝光显影后的光刻胶层9图形化第二掩膜层。
对于步骤S53，请结合图16中的S53并参阅图19，基于图形化后的第二掩膜层刻蚀第一填充层19，刻蚀后剩余部分的第一填充层19即为第二掩膜图形26。
具体的，可以采用但不仅限于干法刻蚀工艺刻蚀第二掩膜层，以实现对第二掩膜层图形化。
对于步骤S54，可以采用但不仅限于刻蚀工艺或研磨工艺去除图形化后的第二掩膜层。
对于步骤S6，请结合图7中的S6参阅图20，于第二掩膜图形26的侧壁、第二掩膜图形26的顶部及暴露的刻蚀停止层12的表面形成第二侧墙材料层27。
作为示例，第二侧墙材料层27可以包括但不仅限于氮化硅层，本申请对于第二侧墙材料层27的材质并不做限定；具体的，本实施例中第二侧墙材料层27可以包括氮化硅层。更为具体的，可以采用但不仅限于物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成第二侧墙材料层27。
对于步骤S7，请结合图7中的S7参阅图21至图23，在其中一个实施例中，步骤S7可以包括如下步骤：
S71：如图22所示，形成第二填充材料层28，第二填充材料层28填满相邻第二掩膜图形26之间的间隙，且第二填充材料层28的上表面高于位于第二掩膜图形26顶部的第二侧墙材料层27的上表面；
S72：如图23所示，去除位于第二掩膜图形26顶部的第二侧墙材料层27上方的第二填充材料层28，剩余的第二填充材料层28即为第二填充层29；具体的，第二填充层29的上表面与位于第二掩膜图形26顶部的第二侧墙材料层27的上表面相平齐。
对于步骤S72，可以采用但不仅限于化学机械研磨工艺(CMP)去除位于第二掩膜图形26顶部的第二侧墙材料层27上方的第二填充材料层28。
对于步骤S8，请参阅图24，步骤S8中可以采用但不仅限于刻蚀工艺去除位于第一掩膜图形16顶部及第一掩膜图形16侧壁的第一侧墙材料层17，并去除位于第二掩膜图形26顶部及第二掩膜图形26侧壁的第二侧墙材料层27，步骤S8得到初始掩膜图形30的俯视图如图24所示。
请继续参阅图7，在其中一个实施例中，步骤S8之后，还可以包括如下步骤：
S9：基于初始掩膜图形30依次对刻蚀停止层12及图形转移层11进行刻蚀，以将初始掩膜图形30转移至图形转移层11内；
S10：去除初始掩膜图形30及残留的刻蚀停止层12，即得到掩膜结构1，如图25所示。
具体的，在一些实施例中，制备而得的掩膜结构1可以包括多个成阵列排布的掩膜图形结构，本申请对于掩膜图形结构的形状并不做具体限定；具体的，在其中一个实施例中，掩膜图形结构的形状可以为菱形。
请继续参阅图25，本申请还提供一种掩膜结构1，掩膜结构1采用如上述任一实施例中提供的掩膜结构的制备方法制备而得。
上述实施例提供的掩膜结构1在密集图形区域和稀疏图形区域没有高度差异，从而避免由于掩膜层存在高度差异而产生的刻蚀不足问题；同时由于上述实施例提供的掩膜结构1在其制备过程中可以省去对硬掩模材料层进行图形化的步骤，可以减少工艺流程，降低成本。
请结合图25参阅图8、图26至图27，本申请还根据一些实施例，提供一种半导体结构的制备方法，包括如下步骤：
S20：提供衬底3，衬底3上形成有待刻蚀材料层4；
S30：采用如上述任一实施例中提供的掩膜结构的制备方法，于待刻蚀材料层4的上表面形成掩膜结构1；
S40：基于掩膜结构1刻蚀待刻蚀材料层4，以得到刻蚀结构5。
上述实施例提供的半导体结构的制备方法通过形成刻蚀停止层，图形化时直接对图形化材料层进行刻蚀得到第一掩膜图形，能够消除由于旋涂硬掩模材料的流动性而在密集图形区域和稀疏图形区域产生的高度差异，从而避免由于掩膜层存在高度差异而产生的刻蚀不足问题；同时由于上述实施例提供的半导体结构的制备方法在刻蚀图形化材料层之后即可得到第一掩膜图形，省去了对硬掩模材料层进行图形化的步骤，可以减少工艺流程，降低成本。
在一些实施例中如图8所示，衬底3可以具有浅沟槽隔离结构7及多条埋入式栅极字线(图8中未示出)。其中，浅沟槽隔离结构7可以在衬底3内隔离出若干个呈阵列排布的有源区(图8中未示出)，该有源区包括源区和漏区；多条埋入式栅极字线可以平行间隔排布，且埋入式栅极字线的延伸方向与位线6的延伸方向相交。
具体的，浅沟槽隔离结构7可以包括氧化硅(SiO2)隔离结构；有源区的材质可以包括多晶硅(Poly)，此时，有源区的源区和漏区分别为多晶硅的不同掺杂区。本申请对于浅沟槽隔离结构7及有源区的具体材质并不做限定。
对于步骤S20，在一些实施例中如图8所示，衬底3上可以形成有多条平行间隔排布的位线8，待刻蚀材料层4填满相邻位线8之间的间隙，并覆盖位线8。
具体的，位线8可以包括位线侧墙81、第一导电层82、第二导电层83及顶层介质层84；其中，位线侧墙81可以包括但不仅限于由内之外依次叠置的NON结构(Nitride-Oxide-Nitride，由氧化物层、氮化物层、氧化物层三层膜层堆叠而成的结构)的隔离介质层，譬如：位线侧墙81可以包括由内之外依次叠置的第一氧化硅层、氮化硅层及第二氧化硅层，本申请对于位线侧墙81的具体结构并不做限定。
对于步骤S40，在一些实施例中如图27所示，基于掩膜结构1刻蚀待刻蚀材料层4，以得到刻蚀结构5。
在其中一个实施例中，刻蚀结构5包括接触结构。
在其中一个实施例中，刻蚀结构5可以包括电容接触结构；具体的，刻蚀结构5位于相邻位线8之间。
具体的，在其中一个实施例中，待刻蚀材料层4可以包括电容焊盘材料层；在上述实施例的基础上，基于掩膜结构1刻蚀电容焊盘材料层，得到的刻蚀结构5即为电容接触焊盘。
在上述实施例的基础上，电容接触结构可以包括电容插塞结构6及电容接触焊盘(即图27中的刻蚀结构5)。
待刻蚀材料层4为电容焊盘材料层时的材质可以包括但不仅限于多晶硅(poly)、钨(W)、钴(Co)、钼(Mo)、钽(Ta)、钛(Ti)、钌(Ru)、铑(Rh)、铜(Cu)、铁(Fe)、锰(Mn)、钒(V)、铌(Nb)、铪(Hf)、锆(Zr)、钇(Y)、铝(Al)、锡(Sn)、铬(Cr)及镧(La)中的一种或几种，本申请对于电容焊盘材料层的材质并不做限定；具体的，上述实施例中电容焊盘材料层包括钨层，可以确保其形成的电容接触焊盘具有较低的电阻值，以及较高的稳定性。
在其中一个实施例中，衬底3包括阵列区域及位于阵列区域外围的逻辑区域；在此基础上，刻蚀结构5位于阵列区域内。
在其中一个实施例中，刻蚀结构5的形状可以为菱形。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (16)

1.一种掩膜结构的制备方法，其特征在于，包括如下步骤：
形成由下至上依次叠置的图形转移层、刻蚀停止层及图形化材料层；
刻蚀所述图形化材料层，以得到第一掩膜图形，所述第一掩膜图形暴露出所述刻蚀停止层，所述第一掩膜图形沿第一方向延伸；
于所述第一掩膜图形的侧壁、所述第一掩膜图形的顶部及暴露的所述刻蚀停止层的表面形成第一侧墙材料层；
形成第一填充层，所述第一填充层填满相邻所述第一掩膜图形之间的间隙；
刻蚀所述第一填充层，以得到第二掩膜图形，所述第二掩膜图形暴露出所述刻蚀停止层，所述第二掩膜图形沿第二方向延伸，所述第二方向与所述第一方向斜交；
于所述第二掩膜图形的侧壁、所述第二掩膜图形的顶部及暴露的所述刻蚀停止层的表面形成第二侧墙材料层；
形成第二填充层，所述第二填充层填满相邻所述第二掩膜图形之间的间隙；
去除位于所述第一掩膜图形顶部及所述第一掩膜图形侧壁的所述第一侧墙材料层，并去除位于所述第二掩膜图形顶部及所述第二掩膜图形侧壁的所述第二侧墙材料层，以得到初始掩膜图形。
2.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述于刻蚀所述图形化材料层，以得到第一掩膜图形，包括如下步骤：
于所述图形化材料层的上表面形成第一掩膜层；
图形化所述第一掩膜层；
基于图形化后的所述第一掩膜层刻蚀所述图形化材料层，以得到所述第一掩膜图形；
去除图形化后的所述第一掩膜层。
3.根据权利要求2所述的掩膜结构的制备方法，其特征在于，所述于所述图形化材料层的上表面形成第一掩膜层，包括如下步骤：
于所述图形化材料层的上表面形成第一牺牲层；
于所述第一牺牲层的上表面形成第一硬掩膜层。
4.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述第一填充层的上表面与于所述第一掩膜图形顶部的所述第一侧墙材料层的上表面相平齐；
所述形成第一填充层，包括如下步骤：
形成第一填充材料层，所述第一填充材料层填满相邻所述第一掩膜图形之间的间隙，且所述第一填充材料层的上表面高于位于所述第一掩膜图形顶部的所述第一侧墙材料层的上表面；
去除位于所述第一掩膜图形顶部的所述第一侧墙材料层上方的所述第一填充材料层，以得到所述第一填充层。
5.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述刻蚀所述第一填充层，以得到第二掩膜图形，包括如下步骤：
于所述第一填充层上形成第二掩膜层；
图形化所述第二掩膜层；
基于图形化后的所述第二掩膜层刻蚀所述第一填充层，以得到所述第二掩膜图形；
去除图形化后的所述第二掩膜层。
6.根据权利要求5所述的掩膜结构的制备方法，其特征在于，所述于所述第一填充层上形成第二掩膜层，包括如下步骤：
于所述第一填充层的上表面形成第二牺牲层；
于所述第二牺牲层的上表面形成第二硬掩膜层。
7.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述第二填充层的上表面与于所述第二掩膜图形顶部的所述第二侧墙材料层的上表面相平齐；
所述形成第二填充层，包括如下步骤：
形成第二填充材料层，所述第二填充材料层填满相邻所述第二掩膜图形之间的间隙，且所述第二填充材料层的上表面高于位于所述第二掩膜图形顶部的所述第二侧墙材料层的上表面；
去除位于所述第二掩膜图形顶部的所述第二侧墙材料层上方的所述第二填充材料层，以得到所述第二填充层。
8.根据权利要求1至7中任一项所述的掩膜结构的制备方法，其特征在于，得到所述初始掩膜图形之后包括如下步骤：
基于所述初始掩膜图形依次刻蚀所述刻蚀停止层及所述图形转移层，以将所述初始掩膜图形转移至所述图形转移层内；
去除所述初始掩膜图形及残留的所述刻蚀停止层，即得到所述掩膜结构。
9.根据权利要求8所述的掩膜结构的制备方法，其特征在于，所述掩膜结构包括多个成阵列排布的掩膜图形结构，所述掩膜图形结构的形状为菱形。
10.一种掩膜结构，其特征在于，所述掩膜结构采用如权利要求1至9中任一项所述的制备方法制备而得。
11.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有待刻蚀材料层；
采用如权利要求8或9所述的掩膜结构的制备方法于所述待刻蚀材料层的上表面形成掩膜结构；
基于所述掩膜结构刻蚀所述待刻蚀材料层，以得到刻蚀结构。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述刻蚀结构包括接触结构。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述衬底上形成有多条平行间隔排布的位线，所述待刻蚀材料层填满所述相邻位线之间的间隙，并覆盖所述位线；所述刻蚀结构包括电容接触结构，所述刻蚀结构位于相邻所述位线之间。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述刻蚀结构的形状为菱形。
15.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述衬底具有浅沟槽隔离结构及多条埋入式栅极字线；所述浅沟槽隔离结构于所述衬底内隔离出若干个呈阵列排布的有源区；多条所述埋入式栅极字线平行间隔排布，所述埋入式栅极字线的延伸方向与所述位线的延伸方向相交。
16.根据权利要求11至15中任一项所述的半导体结构的制备方法，其特征在于，所述衬底包括阵列区域及位于所述阵列区域外围的逻辑区域，所述刻蚀结构位于所述阵列区域内。
CN202110908089.1A 2021-08-09 2021-08-09 掩膜结构及其制备方法及半导体结构的制备方法 Active CN113643966B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110908089.1A CN113643966B (zh) 2021-08-09 2021-08-09 掩膜结构及其制备方法及半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110908089.1A CN113643966B (zh) 2021-08-09 2021-08-09 掩膜结构及其制备方法及半导体结构的制备方法

Publications (2)

Publication Number Publication Date
CN113643966A true CN113643966A (zh) 2021-11-12
CN113643966B CN113643966B (zh) 2023-05-02

Family

ID=78420170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110908089.1A Active CN113643966B (zh) 2021-08-09 2021-08-09 掩膜结构及其制备方法及半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN113643966B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117183A (zh) * 2022-06-24 2022-09-27 三一集团有限公司 异质结电池的加工方法
CN115274411A (zh) * 2022-09-27 2022-11-01 广州粤芯半导体技术有限公司 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法
WO2024093190A1 (zh) * 2022-10-31 2024-05-10 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120040528A1 (en) * 2010-08-13 2012-02-16 Samsung Electronics Co., Ltd. Methods for patterning microelectronic devices using two sacrificial layers
CN105336571A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
CN109119330A (zh) * 2017-06-23 2019-01-01 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN110690117A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111403276A (zh) * 2020-03-24 2020-07-10 长江存储科技有限责任公司 半导体结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120040528A1 (en) * 2010-08-13 2012-02-16 Samsung Electronics Co., Ltd. Methods for patterning microelectronic devices using two sacrificial layers
CN105336571A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
CN109119330A (zh) * 2017-06-23 2019-01-01 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN110690117A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111403276A (zh) * 2020-03-24 2020-07-10 长江存储科技有限责任公司 半导体结构的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117183A (zh) * 2022-06-24 2022-09-27 三一集团有限公司 异质结电池的加工方法
CN115117183B (zh) * 2022-06-24 2024-04-02 株洲三一硅能技术有限公司 异质结电池的加工方法
CN115274411A (zh) * 2022-09-27 2022-11-01 广州粤芯半导体技术有限公司 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法
WO2024093190A1 (zh) * 2022-10-31 2024-05-10 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
CN113643966B (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
CN113643966B (zh) 掩膜结构及其制备方法及半导体结构的制备方法
US7611944B2 (en) Integrated circuit fabrication
US11751400B2 (en) Embedded ferroelectric memory in high-k first technology
CN108878433B (zh) 一种半导体器件及其制造方法
JP2011502353A (ja) Ｎｖｍ回路をロジック回路と集積する方法
US7494890B2 (en) Trench capacitor and method for manufacturing the same
US20090298276A1 (en) Methods of forming semiconductor device patterns
JP4757909B2 (ja) フラッシュメモリ装置のポリシリコン−１を規定する方法
US6537879B2 (en) Process for manufacturing a non-volatile memory cell with a floating gate region autoaligned to the isolation and with a high coupling coefficient
KR20120048791A (ko) 수직형 반도체 소자 제조 방법
US7846825B2 (en) Method of forming a contact hole and method of manufacturing a semiconductor device having the same
TWI515825B (zh) 半導體結構及其製造方法
CN115623790A (zh) 半导体结构及其制备方法
US9196620B2 (en) Semiconductor devices and methods of manufacturing the same
CN112582462A (zh) 空气间隔物结构
US20100317194A1 (en) Method for fabricating opening
US7592036B2 (en) Method for manufacturing NAND flash memory
US8361849B2 (en) Method of fabricating semiconductor device
US11411006B1 (en) Manufacturing method of memory structure
US11785769B2 (en) Manufacturing method of semiconductor device including floating gate and control gate
US8211806B2 (en) Method of fabricating integrated circuit with small pitch
CN116454022B (zh) 半导体器件及其制备方法
US20220415935A1 (en) Semiconductor device and manufacturing method thereof
CN117650117A (zh) 半导体结构及其制备方法
CN107785484B (zh) 一种自对准光刻腐蚀制作存储器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant