KR20090119266A - 박막패턴 형성방법 - Google Patents
박막패턴 형성방법 Download PDFInfo
- Publication number
- KR20090119266A KR20090119266A KR1020080045193A KR20080045193A KR20090119266A KR 20090119266 A KR20090119266 A KR 20090119266A KR 1020080045193 A KR1020080045193 A KR 1020080045193A KR 20080045193 A KR20080045193 A KR 20080045193A KR 20090119266 A KR20090119266 A KR 20090119266A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- amorphous carbon
- pattern
- silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 67
- 238000005530 etching Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 239000002318 adhesion promoter Substances 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 미세박막패턴 형성방법에 관한 것으로, 특히, 패터닝 및 식각 방법에 관한 것이다.
본 발명의 특징은 50nm 이하의 미세한 박막패턴을 형성하고자 할 시 두 종류의 비정질카본층을 마스크로 사용하는 것이다.
이를 통해, 박막패턴에 대한 식각 선택비를 높이고 공정 후 제거가 용이하다.
또한, 공정 시 식각 종횡비를 낮추어 식각 프로파일을 개선할 수 있으며, 줄무늬(striation) 또는 물결무늬(wiggling)의 발생을 줄일 수 있다.
미세박막패턴, 마스크, 비정질카본층, 식각
Description
본 발명은 반도체 소자의 미세박막패턴 형성방법에 관한 것으로, 특히, 패터닝 및 식각 방법에 관한 것이다.
반도체 제조공정 중 패터닝공정은 웨이퍼를 가공하여 원하는 동작을 수행하는 디바이스를 제공하기 위한 공정으로서, 크게 감광막 도포, 노광, 현상 등의 순서로 진행된다.
종래에는 박막 패턴을 형성하기 위해 G-선(436nm) 감광막 및 I-선(365nm) 감광막 또는 KrF(248nm) 감광막을 도포한 다음 마스크를 이용한 포토 리소그라피 공정을 실시하여 감광막 패턴을 형성하고, 이를 식각 마스크로 하는 식각 공정을 실시하여 박막 패턴을 형성하였다.
최근에는 반도체소자가 고집적화되면서 미세패턴을 형성하는 기술이 매우 중요하나, 현재 소자의 선폭 감소와 포토 리소그라피 공정 한계로 인하여, 미세패턴의 임계치수(critical dimension)의 한계는 60nm정도밖에 되지 않는다.
따라서, 50nm이하의 미세선폭을 갖는 박막패턴을 형성하기 위해 비정질 카본(a-carbon)과 실리콘 산화질화막(SiON)으로 이루어지는 하드마스크를 사용 하는 연구가 활발히 진행되고 있다.
도 1a ~ 1e는 일반적인 비정질 카본마스크패턴을 이용한 박막패턴 형성 방법을 설명하기 위한 단면 개념도이다.
도 1a를 참조하면, 기판(10) 상에 패터닝 될 박막층(20)을 형성하고, 이의 박막층(20) 상에 비정질카본층(30)을 형성한다.
이어서, 비정질카본층(30) 상에 실리콘 산화질화막층(SiON: 40)과 반사방지층(50)을 차례로 형성한 후 감광막층(60)을 형성한다.
다음으로, 노광공정을 통해 감광막층(60)을 광(F)에 노출시키고 현상공정을 진행하여 도 1b에 도시한 바와 같이, 감광막패턴(60a)을 형성한다.
다음으로 감광막패턴(60a)을 식각 마스크로 하여 반사방지층(50)과 실리콘 산화질화막층(40)을 식각한 후, 감광막패턴(60a)과 반사방지층(50)을 제거함으로써, 도 1c에 도시한 바와 같이 실리콘 산화질화막패턴(40a)을 형성한다. .
이어서, 실리콘 산화질화막패턴(40a)을 식각 마스크로 비정질카본층(30)을 패터닝하여 도 1d에 도시한 바와 같이 비정질카본패턴(30a)을 형성한 후, 실리콘 산화질화막패턴(40a)을 제거한다.
다음으로, 비정질카본패턴(30a)을 식각 마스크로 박막층(20)을 패터닝 하여, 미세선폭을 갖는 박막패턴(20a)을 형성한다.
하지만 이러한 패터닝 공정은 박막층(도 1c의 20)과 비정질카본패턴(30a) 간의 식각 선택비가 낮아 박막층(도 1c의 20)과 동일한 두께 이상의 비정질카본패턴(30a)을 필요로 하게 된다.
이에 대해 좀더 자세히 설명하자면, 회전도포법(spin-on) 이나 화학기상증착법(plasma-enhanced chemical vapor deposition)을 통해 비정질카본층(도 1c의 30)을 형성하게 되면, 박막층(도 1c의 20)과 비정질카본패턴(30a) 간의 식각 선택비가 낮아 비정질카본패턴(30a)을 마스크로 박막패턴(20a) 식각 공정 중 줄무늬(striation) 또는 물결무늬(wiggling)가 발생하거나, 목표로 하는 박막패턴(20a)을 형성하기 전에 비정질카본패턴(30a)이 먼저 식각되어 버리는 문제가 발생할 수 있다.
이렇게 비정질카본패턴(30a)이 마스크 역할을 충분히 수행하지 못하게 면 이러한 문제를 해결하고자 비정질카본패턴(30a)의 두께를 증가시키게 되는데, 이는 패턴 형성 해상도가 좋지 않아 도 1e에 도시한 바와 같이 박막층(도 1c의 20) 식각 시 비정질카본패턴(30a)이 보다 많이 식각되거나 CD(critical dimension) 및 프로파일(profile) 측면에서 악영향을 미친다.
또한, 이러한 문제점은 식각 종횡비를 크게 증가하게 만드는데, 이는 ARDE(aspect ratio dependent etch rate)현상, 식각속도 감소, 프로파일 제어의 어려움 등의 문제점을 야기하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 50nm이하의 미세선폭을 갖는 박막패턴을 형성하고자 하는 것을 제 1 목적으로 한다.
또한, 비정질카본층의 하부층에 대한 높은 식각 선택비 및 낮은 종횡비를 갖는 구조를 제공하고자 하는 것을 제 2 목적으로 하며, 이를 통해, 식각 프로파일 개선 및 줄무늬(striation) 또는 물결무늬(wiggling)의 발생을 줄이고자 하는 것을 제 3 목적으로 한다.
본 발명은 상술한 문제를 해결하기 이해 안출한 것으로, 기판 상에 형성된 식각 대상층인 박막층 상에 제 1 및 제 2 비정질카본층과 실리콘층 그리고 감광층을 순차적으로 적층하는 단계와; 상기 감광층을 마스크를 사용하여 식각함으로써 감광막패턴을 형성하는 단계와; 상기 감광막패턴을 마스크로 상기 실리콘층을 식각함으로써 실리콘패턴을 형성하는 단계와; 상기 실리콘패턴을 마스크로 상기 제 1 및 제 2 비정질카본층을 식각함으로써 제 1 및 제 2 비정질카본패턴을 형성하는 단계와; 상기 제 1 및 제 2 비정질카본패턴을 마스크로 상기 박막층을 식각함으로써 박막패턴을 형성하는 단계를 포함하며, 상기 제 1 비정질카본층은 회전도포법(spin-on) 또는 화학기상증착법(plasma-enhanced chemical vapor deposition)으로 형성하며, 상기 제 2 비정질카본층은 물리적기상증착법(physical vapor deposition)을 통해 형성하는 것을 특징으로 하는 박막패턴 형성방법을 제공한다.
상기 실리콘층은 실리콘산화질화막(SiON), 실리콘산화(SiOx), 실리콘질화막(SiNx) 중의 선택된 하나인 것을 특징으로 하며, 상기 제 1 및 제 2 비정질카본층은 각각 10 내지 50nm의 두께로 형성하는 것을 특징으로 한다.
그리고, 상기 산화막층 그리고 감광층을 사이에 반사방지막을 더욱 포함하는 것을 특징으로 하며, 상기 기판과 상기 박막층 사이에 실리콘 산화질화막(SiON), 실리콘 질화막(SiN), 실리콘 산화막(SiO2), 실리콘카본 나이트라이드(SiCN)과 같은 비전도성 하드마스크 및 폴리실리콘(Poly-Si), 탄탈늄(Ta), 티타늄(Ti), 크롬(Cr), 탄탈륨질화막(TaN), 주석(TiN), 탄탈륨질화막(TaSiN)과 같은 전도성 하드마스크 중의 선택된 하나로 제 2 박막층을 더욱 형성하는 것을 특징으로 한다.
또한, 상기 제 2 비정질카본층과 상기 산화막 사이에 접착조촉매층(adhesion promoter)를 더욱 형성하는 것을 특징으로 하며, 상기 제 2 비정질카본층 형성단계와 상기 실리콘층 형성단계 사이에 임프란트표면처리(surface treatment) 공정을 진행하는 것을 특징으로 한다.
상술한 바와 같이 본 발명은 50nm 이하의 미세선폭을 갖는 박막패턴을 형성할 수 있는 효과를 갖는다.
또한, 50nm 이하의 미세선폭을 갖는 박막패턴을 형성하고자 할 시 두 종류의 비정질카본층을 마스크로 사용함으로써, 박막패턴에 대한 식각 선택비를 높이고 공정 후 제거도 용이한 효과를 갖는다.
그리고, 공정시 식각 종횡비를 낮추어 식각 프로파일을 개선할 수 있으며, 줄무늬(striation) 또는 물결무늬(wiggling)의 발생을 줄일 수 있는 효과를 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a ~ 2d는 본 발명의 실시예에 따른 박막패턴 형성방법을 설명하기 위한 단면 개념도이다.
도 2a를 참조하면, 기판(100) 상에 패터닝 될 박막층(120)을 형성하고, 이의 박막층(120) 상에 비정질카본층(130), 실리콘 산화질화막층(SiON: 140), 반사방지막층(150)과 감광막층(160)을 차례로 형성한다.
이때, 본 발명은 비정질카본층(130)은 제 1 비정질카본층(131)과 제 2 비정질카본층(133)으로 이루어지는 것을 특징으로 한다.
여기서, 박막층(120)은 반도체 소자 및 평판 표시 소자의 제조를 위한 다양 한 박막이 될 수 있다.
그리고 제 1 비정질카본층(131)은 회전도포법 이나 플라즈마 화학기상증착법으로 형성하는데, 제 1 비정질카본층(131)은 제거가 용이 하도록 10 내지 50nm의 두께를 가지도록 형성하는 것이 바람직하다.
그리고, 제 2 비정질카본층(133)은 박막층(120)과 높은 식각 선택비를 갖는 10 내지 50nm의 두께를 가지는 비대칭형 마그네트론 원(UnBalanced Magnetron, UBM) 방법과 같은 물리적기상증착법(physical vapor deposition) 등을 사용하여 형성하는 것이 바람직하다.
이때, 제 2 비정질카본층(133)을 저온에서도 증착가능한 물리적기상증착법을 통해 형성함으로써, 제 2 비정질카본층(133) 형성 시 하부의 제 1 비정질카본층(131)과 박막층(120)은 열적스트레스로부터 안정하게 된다.
그리고, 실리콘 산화질화막층(140)은 제 1 및 제 2 비정질카본층(131, 133)의 패터닝을 위해 50 내지 200nm 두께로 형성하는 것이 바람직하다.
이때, 실리콘 산화질화막층(140)은 실리콘 산화질화막 외에도 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)등을 사용할 수도 있다.
반사방지막(150)은 그 상부에 형성되는 감광막층(160)의 패턴 형성을 위한 노광 공정 시 발생하는 광반사를 최소할 수 있도록 10 내지 50nm 두께로 코팅한다.
그리고, 반사방지막(150) 상에 193nm이하의 파장에서 사용하는 감광막을 회전도포 방식으로 도포하여 감광막층(160)을 형성한다.
여기서 감광막으로는 ArF(193nm) 감광막, F2(157nm) 감광막 및 EUV(extreme ultraviolet) 감광막 중 어느 하나의 감광막을 사용하는 것이 바람직하다.
이후, 박막층(120)을 패터닝 하기 위한 마스크를 이용하여 노광을 실시한 다음 현상공정을 실시하여 도 2b에 도시한 바와 같이 반사방지막(150a)을 노출하는 감광막패턴(160a)을 형성한다.
다음으로, 도 2c에 도시한 바와 같이 감광막패턴(160a)을 식각 마스크로 하는 식각공정을 실시하여 노출된 반사방지막(150)을 식각하여, 실리콘 산화질화막층(140)을 노출한다.
즉, CF4/O2/C4F6/Ar 혼합가스로 플라즈마 식각공정을 실시하는데, CF4가스는 10 내지 200sccm, C4F6가스는 1 내지 30sccm, O2가스는 1 내지 30sccm 및 Ar가스는 200 내지 800sccm의 유량으로 주입하는 것이 효과적이다.
또한 노출된 실리콘 산화질화막층(140)을 식각한다.
즉, 실리콘 산화질화막층(140)을 CH2F2/C4F8/O2/Ar 혼합가스로 플라즈마 식각을 실시하는데, CH2F2가스는 5 내지 100sccm, C4F8가스는 5 내지 100sccm, O2가스는 5 내지 100sccm 및 Ar가스는 200 내지 800sccm의 유량으로 주입하는 것이 효과적이다.
이를 통해, 도 2d에 도시한 바와 같이 반사방지패턴(150a)과 실리콘 산화질화막패턴(140a)을 형성한다.
다음으로, 제 1 및 제 2 비정질카본층(131, 133)을 식각하는데, 제 1 및 제 2 비정질카본층(131, 133)을 식각하기에 앞서 아세톤으로 감광막패턴(160a)을 제거하고, CDE(chemical dry etcher) 장비로 잔유물(residue)까지 제거하는 것이 바람직하다.
이때 반사방지막패턴(150a)까지 같이 제거된다.
다음으로 도 2e에 도시한 바와 같이, 실리콘 산화질화막패턴(140a)을 식각 마스크로 제 1 및 제 2 비정질카본층(131, 133)을 식각하여 제 1 및 제 2 비정질 카본패턴(131a, 133a)을 형성한다.
다음으로, 도 2f에 도시한 바와 같이, 실리콘 산화질화막패턴(140a)을 제거한다.
이때, 제 1 및 제 2 비정질카본층(131, 133) 식각 시 N2/O2/Ar 혼합가스를 사용하며 N2가스는 10 내지 200sccm, O2가스는 50 내지 600sccm 및 Ar가스는 50 내지 500sccm의 유량으로 주입하는 것이 효과적이다.
여기서, 제 2 비정질카본층(133)은 박막층(120)에 대한 식각 선택비가 높으므로 제 1 및 제 2 비정질카본층(131, 133) 식각 후 하부 박막층(120)의 식각손실을 최소화 할 수 있다.
다음으로, 제 1 및 제 2 비정질카본패턴(131a, 133a)을 식각 마스크로하여 박막층(도 2e의 120)을 식각하여, 미세선폭을 갖는 박막패턴(120a)을 형성한다.
이때, 박막패턴(120a)은 반도체 소자 및 평판 표시 소자의 제조를 위한 박막 을 사용하는 것이 바람직하다.
마지막으로, 도 2g에 도시한 바와 같이 O2 혹은 O2혼합가스로 제 1 및 제 2 비정질카본패턴(131a, 133a)을 제거함으로써, 박막패턴(120a) 형성공정을 완료한다.
여기서, 도 3a ~ 3b를 참조하여 식각장비에 대해 좀더 자세히 살펴보도록 하겠다.
도 3a ~ 3b는 본 발명의 실시예에 따른 박막패턴 형성을 위한 식각장비를 도시한 개략도이다.
도 3a에 도시한 바와 같이, 기판(100)을 식각장비(200)의 챔버 내부로 로딩시켜 기판지지수단(210) 상에 안착한다. 기판지지수단(210)으로는 정전척을 사용하는 것이 바람직하다. 그리고 식각 공정 시 정전척의 온도는 -10 내지 80도가 되도록 유지하는 것이 바람직하다.
식각장비(200) 즉, 챔버 내부의 압력을 1 내지 500mTorr로 유지한다. 이후, 상술한 CF4가스, C4F6가스, C4F8가스, CH2F2가스, O2가스 N2가스 및 Ar가스를 적절히 포함하는 식각가스를 식각장비(200) 내에 주입시키고, 플라즈마를 발생시켜 식각공정을 진행한다.
식각 장비(200)는 기판지지수단(210)에 각기 다른 고주파전원을 인가하는 것이 바람직하다. 이때, 이온의 에너지를 제어하기 위한 자가 바이어스전압(self-bias voltage)를 발생시키는 제 1 고주파 전원부(220)는 400KHz 내지 10MHz의 주파 수를, 제 2 고주파 전원부(230)는 10 내지 30MHz 주파수를 그리고 플라즈마 밀도를 제어하기 위한 제 3 고주파 전원부(240)는 10 내지 100MHz의 주파수를 인가하는 것이 바람직하다.
또한, 도 3b에 도시한 바와 같이 식각장비(200)는 기판지지수단(210)에 각기 다른 고주파 전원을 인가하고, 식각장비(200) 상측의 안테나(250)에 주파수 전원을 인가할 수도 있다.
즉, 제 1 고주파 전원부(220)와 제 2 고주파 전원부(230)는 각기 400KHz 내지 10MHz의 주파수와 10 내지 30MHz 주파수를 기판지지수단(210)에 인가하고, 제 3 고주파 전원부(240)는 기판지지수단(210) 상측에 마련된 안테나(250)에 10 내지 100MHz의 주파수를 인가한다.
여기서, 제 1 고주파 전원부(220)는 100 내지 1000W의 전력을 인가하고, 제 2 고주파 전원부(230)는 300 내지 600W의 전력을 인가하는 것이 바람직하다.
이와 같은 식각가스와 식각장비(200)를 사용하여 박막의 식각률과 식각 선택비를 조절할 수 있다.
전술한 바와 같이, 50nm 이하의 미세한 박막패턴을 형성하고자 할 시 두 종류의 비정질카본층(130)을 마스크로 사용함으로써, 박막패턴(120a)에 대한 식각 선택비를 높이고 공정 후 제거도 용이하다.
또한, 공정 시 식각 종횡비를 낮추어 식각 프로파일을 개선할 수 있으며, 줄무늬(striation) 또는 물결무늬(wiggling)의 발생을 줄일 수 있다.
도 4a ~ 4c는 본 발명의 다른 실시예들이다.
도 4a에 도시한 바와 같이, 기판(100)과 박막층(120) 사이에 제 2 박막층(115)층을 도입하여, 박막층(120) 식각 시 제 2 박막층(115)을 식각 마스크로 이용할 수 있다.
이때, 제 2 박막층(115)으로는 실리콘 산화질화막(SiON), 실리콘 질화막(SiN), 실리콘 산화막(SiO2), 실리콘 카본나이트라이드(SiCN)과 같은 비전도성 하드마스크 및 폴리실리콘(Poly-Si), 탄탈늄(Ta), 티타늄(Ti), 크롬(Cr), 탄탈륨질화막(TaN), 주석(TiN), 탄탈륨질화막(TaSiN)과 같은 전도성 하드마스크를 사용하는 것과 두께는 100 내지 800nm 두께의 사용이 바람직하다.
도 4b는 두 종류의 제 1 및 제 2 비정질카본층(131, 133)과 실리콘 산화질화막층(150) 사이에 접착력을 향상 시킬 수 있는 접착조촉매층(adhesion promoter : 135)을 도입하여 사용 할 수도 있다.
또한, 도 4c에 도시한 바와 같이 제 1 및 제 2 비정질카본층(131, 133)과 실리콘 산화질화막층(150) 사이에 접착력을 향상 시킬 수 있는 임프란트표면처리(surface treatment) 공정을 도입하여 사용 할 수도 있다.
또는 제 1 및 제 2 비정질카본층(131, 133)을 증착하는 공정 사이에 N2/O2 혹은 O2/Ar 혹은 Ar 혼합가스를 사용하여 1 내지 10초간의 플라즈마 식각공정을 진행하여 접착력을 향상 시킬 수도 있다.
본 발명의 실시예는 박막의 패터닝 방법으로, 반도체 소자의 소자 분리막, 게이트 전극 및 게이트 라인 패터닝, 그리고, 소스 라인 및 드레인 라인을 포함하 는 금속 배선의 패터닝에 적용될 수 있다.
이와 같이 본 발명은 박막패턴의 형태에 따라 반도체소자를 제조하기 위한 공정 전반에 적용될 수 있다.
도 1a ~ 1e는 일반적인 비정질카본마스크패턴을 이용한 박막패턴 형성 방법을 설명하기 위한 단면 개념도.
도 2a ~ 2d는 본 발명의 실시예에 따른 박막패턴 형성방법을 설명하기 위한 단면 개념도.
도 3a ~ 3b는 본 발명의 실시예에 따른 박막패턴 형성을 위한 식각장비를 도시한 개략도.
도 4a ~ 4c는 본 발명의 다른 실시예를 개략적으로 도시한 도면.
Claims (7)
- 기판 상에 형성된 식각 대상층인 박막층 상에 제 1 및 제 2 비정질카본층과 실리콘층 그리고 감광층을 순차적으로 적층하는 단계와;상기 감광층을 마스크를 사용하여 식각함으로써 감광막패턴을 형성하는 단계와;상기 감광막패턴을 마스크로 상기 실리콘층을 식각함으로써 실리콘패턴을 형성하는 단계와;상기 실리콘패턴을 마스크로 상기 제 1 및 제 2 비정질카본층을 식각함으로써 제 1 및 제 2 비정질카본패턴을 형성하는 단계와;상기 제 1 및 제 2 비정질카본패턴을 마스크로 상기 박막층을 식각함으로써 박막패턴을 형성하는 단계를 포함하며, 상기 제 1 비정질카본층은 회전도포법(spin-on) 또는 화학기상증착법(plasma-enhanced chemical vapor deposition)으로 형성하며, 상기 제 2 비정질카본층은 물리적기상증착법(physical vapor deposition)을 통해 형성하는 것을 특징으로 하는 박막패턴 형성방법.
- 제 1 항에 있어서,상기 실리콘층은 실리콘산화질화막(SiON), 실리콘산화(SiOx), 실리콘질화막(SiNx) 중의 선택된 하나인 것을 특징으로 하는 박막패턴 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 비정질카본층은 각각 10 내지 50nm의 두께로 형성하는 것을 특징으로 하는 박막패턴 형성방법.
- 제 1 항에 있어서,상기 산화막층 그리고 감광층을 사이에 반사방지막을 더욱 포함하는 것을 특징으로 하는 박막패턴 형성방법.
- 제 1 항에 있어서,상기 기판과 상기 박막층 사이에 실리콘 산화질화막(SiON), 실리콘 질화막(SiN), 실리콘 산화막(SiO2), 실리콘카본 나이트라이드(SiCN)과 같은 비전도성 하드마스크 및 폴리실리콘(Poly-Si), 탄탈늄(Ta), 티타늄(Ti), 크롬(Cr), 탄탈륨질화막(TaN), 주석(TiN), 탄탈륨질화막(TaSiN)과 같은 전도성 하드마스크 중의 선택된 하나로 제 2 박막층을 더욱 형성하는 것을 특징으로 하는 박막패턴 형성방법.
- 제 1 항에 있어서,상기 제 2 비정질카본층과 상기 산화막 사이에 접착조촉매층(adhesion promoter)를 더욱 형성하는 것을 특징으로 하는 박막패턴 형성방법.
- 제 1 항에 있어서,상기 제 2 비정질카본층 형성단계와 상기 실리콘층 형성단계 사이에 임프란트표면처리(surface treatment) 공정을 진행하는 것을 특징으로 하는 박막패턴 형성방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080045193A KR101055962B1 (ko) | 2008-05-15 | 2008-05-15 | 박막패턴 형성방법 |
| TW097141098A TWI554848B (zh) | 2008-05-15 | 2008-10-24 | 為半導體裝置形成薄膜圖案的方法及其設備 |
| CN2008101712440A CN101582374B (zh) | 2008-05-15 | 2008-10-27 | 形成用于半导体装置的薄膜图案的方法和设备 |
| US12/259,298 US8293651B2 (en) | 2008-05-15 | 2008-10-28 | Method of forming thin film pattern for semiconductor device and apparatus for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080045193A KR101055962B1 (ko) | 2008-05-15 | 2008-05-15 | 박막패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090119266A true KR20090119266A (ko) | 2009-11-19 |
| KR101055962B1 KR101055962B1 (ko) | 2011-08-11 |
Family
ID=41316589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080045193A KR101055962B1 (ko) | 2008-05-15 | 2008-05-15 | 박막패턴 형성방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8293651B2 (ko) |
| KR (1) | KR101055962B1 (ko) |
| CN (1) | CN101582374B (ko) |
| TW (1) | TWI554848B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101276258B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
| KR101276262B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201216331A (en) * | 2010-10-05 | 2012-04-16 | Applied Materials Inc | Ultra high selectivity doped amorphous carbon strippable hardmask development and integration |
| EP2525416A2 (en) * | 2011-05-17 | 2012-11-21 | Intevac, Inc. | Method for rear point contact fabrication for solar cells |
| CN103021837B (zh) * | 2011-09-27 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 无定形碳层的处理与形成方法、半导体器件的制作方法 |
| KR20130075158A (ko) | 2011-12-27 | 2013-07-05 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| FR2993395A1 (fr) * | 2012-07-12 | 2014-01-17 | St Microelectronics Crolles 2 | Procede de traitement d'un substrat, en particulier pour la protection de couches antireflets |
| US8759225B2 (en) * | 2012-09-04 | 2014-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to form a CMOS image sensor |
| CN103058127B (zh) * | 2012-12-14 | 2017-02-08 | 上海集成电路研发中心有限公司 | 一种微型条带的表面处理方法 |
| CN105226049B (zh) * | 2014-06-26 | 2019-02-26 | 中芯国际集成电路制造(上海)有限公司 | 用于互连层结构的掩膜组件及互连层的制作方法 |
| US9520295B2 (en) * | 2015-02-03 | 2016-12-13 | Lam Research Corporation | Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems |
| US9865459B2 (en) * | 2015-04-22 | 2018-01-09 | Applied Materials, Inc. | Plasma treatment to improve adhesion between hardmask film and silicon oxide film |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981398A (en) * | 1998-04-10 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask method for forming chlorine containing plasma etched layer |
| US6812131B1 (en) * | 2000-04-11 | 2004-11-02 | Honeywell International Inc. | Use of sacrificial inorganic dielectrics for dual damascene processes utilizing organic intermetal dielectrics |
| US6939808B2 (en) * | 2002-08-02 | 2005-09-06 | Applied Materials, Inc. | Undoped and fluorinated amorphous carbon film as pattern mask for metal etch |
| US7084071B1 (en) * | 2002-09-16 | 2006-08-01 | Advanced Micro Devices, Inc. | Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon |
| JP4058327B2 (ja) * | 2002-10-18 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
| KR20070003336A (ko) * | 2005-07-01 | 2007-01-05 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100798738B1 (ko) | 2006-09-28 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 제조 방법 |
| TW200820322A (en) | 2006-10-25 | 2008-05-01 | Macronix Int Co Ltd | Fabrication method of an electronic device |
| KR20080038986A (ko) * | 2006-10-31 | 2008-05-07 | 삼성전자주식회사 | 포토레지스트 패턴 형성 방법 |
-
2008
- 2008-05-15 KR KR1020080045193A patent/KR101055962B1/ko active IP Right Grant
- 2008-10-24 TW TW097141098A patent/TWI554848B/zh not_active IP Right Cessation
- 2008-10-27 CN CN2008101712440A patent/CN101582374B/zh not_active Expired - Fee Related
- 2008-10-28 US US12/259,298 patent/US8293651B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101276258B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
| KR101276262B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101055962B1 (ko) | 2011-08-11 |
| US8293651B2 (en) | 2012-10-23 |
| CN101582374A (zh) | 2009-11-18 |
| CN101582374B (zh) | 2012-01-11 |
| TWI554848B (zh) | 2016-10-21 |
| US20090286403A1 (en) | 2009-11-19 |
| TW200947154A (en) | 2009-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101055962B1 (ko) | 박막패턴 형성방법 | |
| US10438807B2 (en) | Low roughness EUV lithography | |
| KR101155141B1 (ko) | 다양한 에칭 및 리소 집적 설계를 위한 비정질 탄소(apf)의 사용 기술 | |
| US20130040231A1 (en) | Method for etching a molybdenum layer suitable for photomask fabrication | |
| JP2006215552A (ja) | フォトマスク製作に適したクロム層をプラズマエッチングするための方法 | |
| JP2006215552A5 (ko) | ||
| KR102550498B1 (ko) | 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법 | |
| JP2007096295A (ja) | フォトマスクを製造するのに適した炭素ハードマスクを介してクロム層をプラズマエッチングする方法 | |
| JP2004038154A (ja) | フォトリソグラフィレチクルをエッチングする方法 | |
| WO2020014179A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
| TW202034384A (zh) | 先進圖案化中所用的降低線邊緣粗糙度的正形可剝離碳膜 | |
| JP2024026599A (ja) | プラズマ処理装置 | |
| TWI503885B (zh) | Etching method and etching treatment device | |
| US5914277A (en) | Method for forming metallic wiring pattern | |
| TWI461828B (zh) | 形成蝕刻罩之方法 | |
| KR100899414B1 (ko) | 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법 | |
| TW202032277A (zh) | 改善光阻粗糙度及移除光阻浮渣的電漿處理方法 | |
| KR20050004556A (ko) | 반도체소자의 반사방지막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140704 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150706 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 9 |