CN105226049B - 用于互连层结构的掩膜组件及互连层的制作方法 - Google Patents
用于互连层结构的掩膜组件及互连层的制作方法 Download PDFInfo
- Publication number
- CN105226049B CN105226049B CN201410298612.3A CN201410298612A CN105226049B CN 105226049 B CN105226049 B CN 105226049B CN 201410298612 A CN201410298612 A CN 201410298612A CN 105226049 B CN105226049 B CN 105226049B
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous carbon
- dielectric layer
- opening
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种用于形成互连层结构的掩膜组件及互连层的制作方法。其中,该掩膜组件位于介质层上,且包括依次设置于介质层之上的氧化物掩膜层、非晶碳层和金属硬掩膜层。该制作方法包括:在衬底上依次形成介质层和掩膜组件,掩膜组件包括依次设置于介质层上的氧化物掩膜层、非晶碳层和金属硬掩膜层;刻蚀掩膜组件以形成开口;刻蚀开口暴露出的介质层,在介质层中形成通孔;以及在通孔中填充金属材料形成金属层。采用该掩膜组件制作形成的互连成中金属层与介质层的结合强度得以提高,进而提高了互连层的稳定性。
Description
技术领域
本申请涉及半导体集成电路制作技术领域,具体而言,涉及一种用于互连层结构的掩膜组件及互连层的制作方法。
背景技术
在集成电路制作的后段工艺(BEOL)中,需要在半导体器件上形成互连层,以连接半导体器件与外部电路。互连层的制作通常包括以下步骤:首先在半导体器件上形成介质层,然后刻蚀贯穿介质层形成通孔,最后在通孔中形成金属层。在上述刻蚀介质层形成通孔的步骤中,为了避免介质层中的非刻蚀区受到损害,需要在介质层上形成掩膜层,然后再刻蚀掩膜层和介质层形成通孔。其中,掩膜层通常由远离介质层方向上依次形成的黑钻石层、二氧化硅层和氮化钛层组成。
在上述互连层的制作过程中,刻蚀介质层形成通孔后需要对通孔进行清洗,以去除通孔内壁上的刻蚀残留物。在清洗步骤中清洗液对不同材料的腐蚀速率不同,清洗液对黑钻石的腐蚀速率明显大于其对二氧化硅层的腐蚀速度,当将二氧化硅层清洗干净时,通孔中由黑钻石层所形成的内壁处会产生明显的凹口。这个明显凹口的形成,一方面减弱了掩膜层与介质层之间的结合力,使得掩膜层容易产生松动。另一方面,在在后续向通孔中形成金属层的步骤中,这个明显凹口使得金属层的侧壁与通孔的内壁无法完全贴合,这就导致金属层与介质层的粘结强度变差,进而影响互连层的稳定性。目前,针对上述问题还没有有效的解决方法。
发明内容
本申请旨在提供一种用于互连层结构的掩膜组件及互连层的制作方法,以提高互连层的稳定性。
为了实现上述目的,本申请提供了一种用于形成互连层结构的掩膜组件,掩膜组件位于介质层上,该掩膜组件包括依次设置于介质层上的氧化物掩膜层、非晶碳层和金属硬掩膜层。
进一步地,非晶碳层和金属硬掩膜层的厚度比为1:0.8~1.2。
进一步地,在非晶碳层和金属硬掩膜层之间进一步设置有粘附层。
进一步地,粘附层的厚度为非晶碳层厚度的1/5~1/3。
进一步地,在金属硬掩膜层上进一步设置有保护层。
进一步地,氧化物掩膜层选自黑钻石、SiOC和SiO2中的任一种或多种;金属硬掩膜层选自TiN和/或TaN。
本申请还提供了一种互连层的制作方法,该制作方法包括:在衬底上依次形成介质层和掩膜组件,掩膜组件包括依次设置于介质层上的氧化物掩膜层、非晶碳层和金属硬掩膜层;刻蚀掩膜组件以形成开口;刻蚀开口暴露出的介质层,在介质层中形成通孔;以及在通孔中填充金属材料形成金属层。
进一步地,形成开口的方法包括:依次刻蚀金属硬掩膜层、非晶碳层以及氧化物掩膜层,形成预开口;进一步刻蚀预开口侧壁上的部分非晶碳层和部分氧化物掩膜层,使预开口底部宽度增加;回蚀金属硬掩膜层和非晶碳层,以形成侧壁与介质层的表面垂直的开口。
进一步地,在形成掩膜组件的步骤中,形成包括依次设置于介质层上保护层、金属硬掩膜层、粘附层、非晶碳层以及氧化物掩膜层;形成预开口的步骤中,依次刻蚀保护层、金属硬掩膜层、粘附层、非晶碳层以及氧化物掩膜层,形成预开口;形成开口的步骤中,回蚀保护层、金属硬掩膜层、粘附层和非晶碳层,以形成开口。
进一步地,在形成介质层后,对介质层的上表面进行碳掺杂处理,以在介质层中形成碳掺杂区。
进一步地,在碳掺杂处理的步骤中,以C2H2或C2H4为反应气体,反应气体的流量为1000~3000sccm,腔室内压力为0.5~10torr,溅射功率为100~2000w,反应时间为1~10s。
进一步地,形成非晶碳层的步骤中,以C2H2或C2H4为反应气体,反应气体的流量为1000~3000sccm,腔室内压力为0.5~10torr,溅射功率为100~2000w,反应时间为5~100s。
进一步地,去除预开口侧壁上的部分非晶碳层的工艺为氧等离子体工艺。
应用本申请的技术方案,该掩膜组件包括依次设置于互连层中介质层之上的氧化物掩膜层、非晶碳层和金属硬掩膜层。在采用该掩膜组件制作互连层的过程中,由于该掩膜组件中非晶碳层的刻蚀速率大于氧化物掩膜层的刻蚀速率,因此刻蚀该掩膜组件会使得非晶碳层的横截面(平行于介质层的表面)面积小于氧化物掩膜层的横截面(平行于介质层的表面)面积。因此,在清洗通孔的步骤中,不会在氧化物掩膜层的侧壁上产生凹口,从而提高了金属层与介质层的结合强度,进而提高了互连层的稳定性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请实施方式所提供的用于互连层结构的掩膜组件的剖面结构示意图;
图2示出了根据本申请实施方式所提供的互连层的制作方法的流程示意图;
图3示出了在本申请实施方式所提供互连层的制作方法中,在衬底上依次形成介质层和包括氧化物掩膜层、非晶碳层和金属硬掩膜层的掩膜组件后的基体的剖面结构示意图;
图4示出了在本申请实施方式所提供互连层的制作方法中,在衬底上依次形成介质层和括保护层、金属硬掩膜层、粘附层、非晶碳层以及氧化物掩膜层的掩膜组件后的基体的剖面结构示意图;
图5示出了刻蚀图4所示的保护层、金属硬掩膜层、粘附层、非晶碳层以及部分氧化物掩膜层,形成预开口后的基体的剖面结构示意图;
图6示出了去除图5所示的预开口侧壁上的部分非晶碳层后的基体的剖面结构示意图;
图7示出了回蚀图6所示的金属硬掩膜层形成开口后的基体的剖面结构示意图;
图8示出了刻蚀图7所示的开口下方的氧化物掩膜层和介质层,在介质层中形成通孔后的基体的剖面结构示意图;以及
图9示出了在图8所示的通孔中填充形成金属层后的基体的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,在互连层的制作过程中,清洗介质层中的通孔的步骤会导致介质层与金属层的粘结强度变差,进而影响互连层的稳定性。本申请的发明人针对上述问题进行研究,提出了一种用于互连层结构的掩膜组件。如图1所示,该掩膜组件位于介质层上,包括设置于介质层10之上的氧化物掩膜层20、非晶碳层30和金属硬掩膜层40。在采用该掩膜组件制作互连层的过程中,由于该掩膜组件中非晶碳层30的刻蚀速率大于氧化物掩膜层20的刻蚀速率,因此刻蚀该掩膜组件会使得非晶碳层30的横截面(平行于介质层10的表面)面积小于氧化物掩膜层20的(平行于介质层10的表面)面积。因此,在清洗介质层10中通孔80的步骤中,不会在氧化物掩膜层20的侧壁上产生凹口,从而提高了后续沉积通孔80中的金属层90(示于图8中)与介质层10的结合强度,进而提高了互连层的稳定性。
在本申请上述的掩膜组件中,可以根据实际工艺需求设置各掩膜的高度。在本申请的一种优选实施方式中,掩膜组件中非晶碳层30和金属硬掩膜层40的厚度比为1:0.8~1.2。具有上述高度比的掩膜组件适用于各种互连层的制作,且能够保护介质层10不会被刻蚀过程所损害。
在本申请上述的掩膜组件中,可以在非晶碳层30和金属硬掩膜层40之间进一步设置粘附层50,以提高非晶碳层30和金属硬掩膜层40之间的结合力,并进一步提高互连层的稳定性。上述粘附层50的厚度可以根据实际工艺需求进行设置,在本申请的一种优选实施方式中,粘附层50的厚度为非晶碳层30厚度的1/5~1/3。具有上述厚度的粘度层能够使得非晶碳层30和金属硬掩膜层40之间的结合力达到最优值。优选地,上述粘附层为SiO2层。
在本申请上述的掩膜组件中,还可以在金属硬掩膜层40上进一步设置保护层60,以保护掩膜组件不被后续刻蚀所损伤。优选地,上述保护层60包括但不限于采用SiO2,保护层60的厚度可以根据实际工艺需求进行设置。
在本申请上述的掩膜组件中,上述氧化物掩膜层20和金属硬掩膜层40可以为本领域中常见的材料。优选地,氧化物掩膜层20选自黑钻石、SiOC和SiO2中的任一种或多种;金属硬掩膜层40选自TiN、TaN或中的任一种或多种。
本申请还提供了一种互连层的制作方法。如图2所示,该制作方法包括:在衬底上依次形成介质层和掩膜组件,掩膜组件包括依次设置于介质层上的氧化物掩膜层、非晶碳层和金属硬掩膜层;刻蚀掩膜组件以形成开口;刻蚀开口暴露出的介质层,在介质层中形成通孔;以及在通孔中填充金属材料形成金属层。
上述制作方法中,由于该掩膜组件中非晶碳层的刻蚀速率大于氧化物掩膜层的刻蚀速率,因此刻蚀该掩膜组件会使得非晶碳层的横截面(平行于介质层的表面)面积小于氧化物掩膜层的横截面(平行于介质层的表面)面积。因此,在清洗通孔的步骤中,不会在氧化物掩膜层的侧壁上产生凹口,从而提高了金属层与介质层的结合强度,进而提高了互连层的稳定性。
进一步地,刻蚀掩膜组件包括刻蚀掩膜组件中的金属硬掩膜层40、非晶碳层30以及氧化物掩膜层20以形成预开口70′,去除预开口70′侧壁上的部分非晶碳层30和部分氧化物掩膜层20以形成开口70的步骤。此时,通过去除掩膜层的预开口侧壁上部分非晶碳层,会使得非晶碳层的横截面(平行于介质层的表面)面积小于氧化物掩膜层的横截面(平行于介质层的表面)面积。因此,在清洗通孔的步骤中,不会在氧化物掩膜层的侧壁上产生凹口,从而提高了金属层与介质层的结合强度,进而进一步提高了互连层的稳定性。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图3至图9示出了本申请提供的互连层的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图3至图9,进一步说明本申请所提供的互连层的制作方法。
首先,在衬底上依次形成介质层10和掩膜组件(包括氧化物掩膜层20、非晶碳层30和金属硬掩膜层40),进而形成如图3所示的基体结构。在该步骤中,在形成介质层10后,可以对介质层10的上表面进行碳掺杂处理,以在介质层10中形成碳掺杂区11。上述碳掺杂处理能够缩短所形成碳掺杂区11中原子之间的间距,从而提高碳掺杂区11的化学键能,降低碳掺杂区11的刻蚀速率,进而有利于减小清洗通孔的步骤中碳掺杂区11的侧壁上产生凹口,从而提高了金属层与介质层的结合强度,进而提高了互连层的稳定性。
形成上述非晶碳层30之后可以在非晶碳层30上形成粘附层50,以提高非晶碳层30和金属硬掩膜层40之间的结合力;形成金属硬掩膜层40之后还可以在金属硬掩膜层40上形成保护层60,以保护金属硬掩膜层40不被后续刻蚀所损伤,其结构如图4所示。作为示例,以下的描述采用图4所示的结构。
对上述介质层10进行碳掺杂处理的工艺可以为等离子体掺杂。在本申请的一种优选的实施方式中,等离子体掺杂的工艺为:以C2H2或C2H4为反应气体,反应气体的流量为1000~3000sccm,腔室内压力为0.5~10torr,溅射功率为100~2000w,反应时间为1~10s。
形成上述非晶碳层30的工艺可以为化学气相沉积或溅射等。当采用等离子增强化学气相沉积工艺形成上述非晶碳层30,一种优选的实施方式中,以C2H2或C2H4为反应气体,反应气体的流量为1000~3000sccm,腔室内压力为0.5~10torr,溅射功率为100~2000w,反应时间为5~100s。
上述衬底可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化SiC),也可以是绝缘体上硅(SOI),绝缘体上锗(GOI),或者还可以为其它的材料,例如砷化镓等III-V族化合物,且上述衬底上至少形成一种结构,比如晶体管、二极管、电容器或浅沟槽结构。上述介质层10可以为Low-K材料,优选为SiO2或SiCOH,形成介质层10的工艺可以为化学气相沉积、溅射等。上述氧化物掩膜层20选自黑钻石、SiOC或SiO2中的任一种或多种,形成氧化物掩膜层20的工艺可以为化学气相沉积、溅射或热氧化等。上述金属硬掩膜层选自TiN、TaN或中的任一种或多种,形成金属硬掩膜层的工艺可以为化学气相沉积、溅射等。
完成在衬底上依次形成介质层10和掩膜组件的步骤之后,刻蚀掩膜组件中的保护层60、金属硬掩膜层40、粘附层50、非晶碳层30以及氧化物掩膜层20,形成预开口70′,进而形成如图5所示的基体结构。在本申请的一种可选实施方式中,上述步骤包括:在金属硬掩膜层40上形成图案化的光刻胶层;沿所述图案化的光刻胶层刻蚀保护层60、金属硬掩膜层40、粘附层50、非晶碳层30以及氧化物掩膜层20形成预开口70′。上述刻蚀工艺优选包括但不限于采用干法刻蚀,优选采用等离子体刻蚀。在采用等离子体工艺刻蚀氧化物掩膜层20和介质层10时,一种可选的方案中,刻蚀步骤的工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为400~1000瓦,刻蚀温度为25~60℃,刻蚀时间为30~360秒。
完成刻蚀掩膜组件中的保护层60、金属硬掩膜层40、粘附层50、非晶碳层30以及氧化物掩膜层20,形成预开口70′的步骤之后,去除预开口70′侧壁上的部分非晶碳层30和部分氧化物掩膜层20,进而形成如图6所示的基体结构。实施该步骤后,得到的非晶碳层30的横截面(平行于介质层10的表面)面积小于氧化物掩膜层20的(平行于介质层10的表面的)面积。优选地,去除上述非晶碳层30的工艺为氧等离子体处理。在本申请的一种可选实施方式中,可以在采用氧等离子体去除前一步骤中图案化的光刻胶层时,同时去除预开口70′侧壁上的部分非晶碳层30。
完成去除预开口70′侧壁上的部分非晶碳层30和部分氧化物掩膜层20的步骤之后,回蚀保护层60、金属硬掩膜层40、粘附层50和非晶碳层30形成开口70,进而形成如图7所示的基体结构。上述回蚀金属硬掩膜层40和非晶碳层30的步骤优选采用湿法刻蚀的方式,其中湿法刻蚀的试剂优选为H2O2溶液或者SC1溶液,回蚀的方式可以采用浸泡法或旋转喷淋法。在本申请提供的一种可选实施方式中,通过旋转喷淋回蚀金属硬掩膜层40和非晶碳层30的具体步骤包括:将H2O2与H2O的体积比1:4~10的H2O2溶液喷涂到金属硬掩膜层40和非晶碳层30上,并通过低速旋转(300~500rpm)使H2O2溶液均匀分布在金属硬掩膜层40和非晶碳层30表面上,在温度为25~50℃件下,对金属硬掩膜层40和非晶碳层30进行刻蚀,刻蚀的时间为60~300秒。
完成回蚀保护层60、金属硬掩膜层40、粘附层50和非晶碳层30形成开口70的步骤之后,刻蚀开口70暴露出的介质层10,在介质层10中形成通孔80,进而形成如图8所示的基体结构。上述刻蚀工艺优选包括但不限于采用干法刻蚀,优选采用等离子体刻蚀。在采用等离子体工艺刻蚀氧化物掩膜层20和介质层10时,一种可选的方案中,刻蚀步骤的工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为400~1000瓦,刻蚀温度为25~60℃,刻蚀时间为30~360秒。需要注意的是,可以通过不同的刻蚀工艺步骤形成不同形状的通孔80(比如T型),以满足器件的性能需求。
完成在介质层10中形成通孔80的步骤之后,在通孔80中填充金属材料形成金属层90进而形成如图9所示的基体结构。在本申请的一种可选实施方式中,形成金属层90的步骤包括:形成连续覆盖金属硬掩膜层40的表面以及填充在通孔80的预备金属层;去除位于介质层10上方的预备金属层、金属硬掩膜层40、非晶碳层30和氧化物掩膜层20,形成填充在通孔80中的金属层90。上述金属层90可以为现有技术中常用的金属材料,比如Cu、Au或Sn,优选为Cu,形成上述金属层90的工艺包括但不限于采用电镀或化学气相沉积。当采用电镀工艺在通孔80中形成Cu时,一种可选实施方式为:以Cu2P2O7为电镀液中的Cu源,电镀过程中的电流密度为1~5A/dm2,电镀液的温度为5~80℃。
在形成上述金属层90之前,还可以清洗通孔80。上述清洗步骤所采用的清洗液可以为本领域中常见的清洗液,优选为HF溶液。同时,清洗步骤的工艺条件可以根据实际工艺需求进行设定。在本申请的一种可选实施方式中,清洗步骤的工艺条件为:HF溶液中HF和H2O的体积比为1:200~500,清洗的温度为20~45℃,清洗的时间为30~360s。在上述步骤中,由于非晶碳层30的横截面(平行于介质层10的表面)面积小于氧化物掩膜层20的(平行于介质层10的表面)面积,因此清洗步骤不会在氧化物掩膜层20的侧壁上产生凹口,从而提高了金属层90与介质层10的结合强度,进而提高了互连层的稳定性。
本申请还提供了一种互连层,该互连层由本申请所提供的互连层的制作方法制作而成。该互连层中金属层与介质层的结合强度得以提高,进而使得互连层的稳定性得到提高。
下面将结合实施例进一步说明本申请提供互连层的制作方法。
实施例1
本实施例提供了一种互连层的制作方法,包括以下步骤:
在SiCOH介质层上依次形成SiOC掩膜层、非晶碳层、SiO2粘附层、TiN掩膜层和SiO2保护层。其中,
采用等离子增强化学气相沉积工艺形成非晶碳层,其工艺条件为:以C2H2为反应气体,反应气体的流量为1000sccm,腔室内压力为0.5torr,溅射功率为100w,反应时间为100s;
采用等离子体工艺刻蚀金属硬掩膜、非晶碳层以及部分氧化物掩膜层,形成预开口,其工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为1000瓦,刻蚀温度为60℃,刻蚀时间为60秒;
采用氧等离子体工艺刻蚀去除预开口侧壁上的部分非晶碳层,其工艺条件为:采用O3的等离子体,溅射功率为800瓦,刻蚀温度为50℃,刻蚀时间为30s;
采用H2O2溶液回蚀金属硬掩膜层形成开口,其中H2O2与H2O的体积比1:10,回蚀的温度为50℃条件下,时间为60秒;
采用等离子体工艺刻蚀开口下方的氧化物掩膜层和介质层,在介质层中形成通孔,其中刻蚀的工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为1000瓦,刻蚀温度为60℃,刻蚀时间为70秒;
采用HF溶液清洗通孔,并采用电镀工艺在通孔中填充形成Cu层,其中HF溶液中HF和H2O的体积比为1:300,清洗的温度为45℃,清洗的时间为80s;其中以Cu2P2O7为电镀液中的Cu源,电镀过程中的电流密度为电镀液的温度为65℃。
实施例2
本实施例提供了一种互连层的制作方法,包括以下步骤:
在SiCOH介质层上依次形成SiOC掩膜层、非晶碳层、TiN掩膜层和SiO2保护层。其中,
采用等离子工艺对介质层上表面进行碳掺杂处理,其工艺条件为:以C2H4为反应气体,反应气体的流量为3000sccm,腔室内压力为10torr,溅射功率为2000w,反应时间为1s;
采用等离子增强化学气相沉积工艺形成非晶碳层,其工艺条件为:以C2H4为反应气体,反应气体的流量为3000sccm,腔室内压力为10torr,溅射功率为3000w,反应时间为5s;
后续形成通孔以及Cu层步骤与实施例1相同。
实施例3
本实施例提供了一种互连层的制作方法,包括以下步骤:
在SiCOH介质层表面上依次形成SiOC掩膜层、非晶碳层、SiO2粘附层、TiN掩膜层。其中,
采用等离子工艺对介质层进行碳掺杂处理,其工艺条件为:以C2H2为反应气体,反应气体的流量为1000sccm,腔室内压力为0.5torr,溅射功率为100w,反应时间为10s;
采用等离子增强化学气相沉积工艺形成非晶碳层,其工艺条件为:以C2H2为反应气体,反应气体的流量为2000sccm,腔室内压力为5torr,溅射功率为1000w,反应时间为20s;
后续形成通孔以及Cu层步骤与实施例1相同。
实施例4
本实施例提供了一种互连层的制作方法,包括以下步骤:
在SiCOH介质层表面上依次形成SiOC掩膜层、非晶碳层和TiN掩膜层。其中,
采用等离子工艺对介质层进行碳掺杂处理,其工艺条件为:其工艺条件为:以C2H2为反应气体,反应气体的流量为3200sccm,腔室内压力为12torr,溅射功率为3100w,反应时间为15s;
采用等离子增强化学气相沉积工艺形成非晶碳层,其工艺条件为:以C2H2为反应气体,反应气体的流量为3200sccm,腔室内压力为12torr,溅射功率为3100w,反应时间为110s;
后续形成通孔以及Cu层步骤与实施例1相同。
对比例1
本实施例提供了一种互连层的制作方法,包括以下步骤:
在SiCOH介质层表面上依次形成黑钻石掩膜层、SiO2粘附层、TiN掩膜层和SiO2保护层。其中,
采用等离子工艺刻蚀SiO2层、TiN掩膜层、SiO2层和黑钻石掩膜层形成预开口,其工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为1000瓦,刻蚀温度为60℃,刻蚀时间为70秒;
采用H2O2溶液回蚀金属硬掩膜层形成开口,其中H2O2与H2O的体积比1:10,回蚀的温度为50℃件下,时间为60秒;
采用等离子工艺刻蚀开口下方的黑钻石掩膜层和SiCOH介质层,在介质层中形成通孔,其中刻蚀的工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为1000瓦,刻蚀温度为60℃,刻蚀时间为70秒;
采用HF溶液清洗通孔,并采用电镀工艺在通孔中填充形成Cu层,其中HF和H2O的体积比为1:300,清洗的温度为45℃,清洗的时间为80s;其中以Cu2P2O7为电镀液中的Cu源,电镀过程中的电流密度为电镀液的温度为65℃。
测试:通过测试实施例1至3和对比例1所得到的互连层中的漏电流,以表征互连层的隔离效果及可靠性。测试方法为:在互连层上施加测试电压,测试电压从0V至30V,每次增加1V;同时测量互连层之间的漏电流,并取平均值。测试结果请见表1。
表1
漏电流(平均值/A) | |
实施例1 | 2.7×10<sup>-9</sup> |
实施例2 | 2.3×10<sup>-9</sup> |
实施例3 | 2.1×10<sup>-9</sup> |
实施例4 | 2.9×10<sup>-9</sup> |
对比例1 | 6.7×10<sup>-9</sup> |
从表1可以看出,实施例1至3得到的互连层的漏电流在2.1×10-9~2.7×10-9A之间;对比例1得到的互连层的漏电流为6.7×10-9A,明显大于实施例1至3得到的互连层的漏电流。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:在采用本申请提供的掩膜组件制作互连层的过程中,由于该掩膜组件中非晶碳层的刻蚀速率大于氧化物掩膜层的刻蚀速率,因此在刻蚀掩膜组件刻蚀该掩膜组件会使得非晶碳层的横截面(平行于介质层的表面)面积小于氧化物掩膜层的横截面(平行于介质层的表面)面积。因此,在清洗通孔的步骤中,不会在氧化物掩膜层的侧壁上产生凹口,从而提高了金属层与介质层的结合强度,进而提高了互连层的稳定性。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (6)
1.一种互连层的制作方法,其特征在于,该制作方法包括:
在衬底上依次形成介质层和掩膜组件,所述掩膜组件包括依次设置于所述介质层上的氧化物掩膜层、非晶碳层和金属硬掩膜层;
刻蚀所述掩膜组件以形成开口;
刻蚀所述开口暴露出的所述介质层,在所述介质层中形成通孔;以及
在所述通孔中填充金属材料形成金属层,
形成所述开口的方法包括:
依次刻蚀所述金属硬掩膜层、所述非晶碳层以及所述氧化物掩膜层,形成预开口;
进一步刻蚀所述预开口侧壁上的部分所述非晶碳层和部分所述氧化物掩膜层,使所述预开口底部宽度增加;
回蚀所述金属硬掩膜层和所述非晶碳层,以形成侧壁与所述介质层的表面垂直的所述开口。
2.根据权利要求1所述的制作方法,其特征在于,
在形成所述掩膜组件的步骤中,形成包括依次设置于所述介质层上形成保护层、所述金属硬掩膜层、粘附层、所述非晶碳层以及所述氧化物掩膜层;
形成所述预开口的步骤中,依次刻蚀所述保护层、所述金属硬掩膜层、所述粘附层、所述非晶碳层以及所述氧化物掩膜层,形成预开口;
形成所述开口的步骤中,回蚀所述保护层、所述金属硬掩膜层、所述粘附层和所述非晶碳层,以形成所述开口。
3.根据权利要求1所述的制作方法,其特征在于,在形成所述介质层后,对所述介质层的上表面进行碳掺杂处理,以在所述介质层中形成碳掺杂区。
4.根据权利要求3所述的制作方法,其特征在于,在所述碳掺杂处理的步骤中,以C2H2或C2H4为反应气体,反应气体的流量为1000~3000sccm,腔室内压力为0.5~10torr,溅射功率为100~2000w,反应时间为1~10s。
5.根据权利要求1所述的制作方法,其特征在于,形成所述非晶碳层的步骤中,以C2H2或C2H4为反应气体,反应气体的流量为1000~3000sccm,腔室内压力为0.5~10torr,溅射功率为100~2000w,反应时间为5~100s。
6.根据权利要求1所述的制作方法,其特征在于,去除所述预开口侧壁上的部分所述非晶碳层的工艺为氧等离子体工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410298612.3A CN105226049B (zh) | 2014-06-26 | 2014-06-26 | 用于互连层结构的掩膜组件及互连层的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410298612.3A CN105226049B (zh) | 2014-06-26 | 2014-06-26 | 用于互连层结构的掩膜组件及互连层的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105226049A CN105226049A (zh) | 2016-01-06 |
CN105226049B true CN105226049B (zh) | 2019-02-26 |
Family
ID=54994902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410298612.3A Active CN105226049B (zh) | 2014-06-26 | 2014-06-26 | 用于互连层结构的掩膜组件及互连层的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105226049B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108538776B (zh) * | 2018-03-29 | 2021-11-16 | 北京北方华创微电子装备有限公司 | 静电卡盘及其制造方法 |
CN111753576B (zh) * | 2019-03-27 | 2024-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体指纹传感器及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101271831A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 半导体器件的制造方法 |
CN101582374A (zh) * | 2008-05-15 | 2009-11-18 | 周星工程股份有限公司 | 形成用于半导体装置的薄膜图案的方法和用于所述方法的设备 |
CN102487036A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 互连结构的制造方法 |
CN103151303A (zh) * | 2013-03-14 | 2013-06-12 | 上海华力微电子有限公司 | 形成大马士革铜金属层的方法 |
CN103165520A (zh) * | 2011-12-13 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN103606534A (zh) * | 2013-12-03 | 2014-02-26 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115993B2 (en) * | 2004-01-30 | 2006-10-03 | Tokyo Electron Limited | Structure comprising amorphous carbon film and method of forming thereof |
KR100704470B1 (ko) * | 2004-07-29 | 2007-04-10 | 주식회사 하이닉스반도체 | 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법 |
-
2014
- 2014-06-26 CN CN201410298612.3A patent/CN105226049B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101271831A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 半导体器件的制造方法 |
CN101582374A (zh) * | 2008-05-15 | 2009-11-18 | 周星工程股份有限公司 | 形成用于半导体装置的薄膜图案的方法和用于所述方法的设备 |
CN102487036A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 互连结构的制造方法 |
CN103165520A (zh) * | 2011-12-13 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN103151303A (zh) * | 2013-03-14 | 2013-06-12 | 上海华力微电子有限公司 | 形成大马士革铜金属层的方法 |
CN103606534A (zh) * | 2013-12-03 | 2014-02-26 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105226049A (zh) | 2016-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI630654B (zh) | 使用遠端電漿源以凹陷超低k介電質 | |
CN105810632B (zh) | 用于防止极低k介电层在等离子体工艺期间被损害的方法 | |
CN105226049B (zh) | 用于互连层结构的掩膜组件及互连层的制作方法 | |
CN105609431A (zh) | 半导体结构及其形成方法 | |
CN105448814A (zh) | 半导体结构的形成方法 | |
CN104752323B (zh) | 一种半导体器件及其制备方法 | |
KR102192873B1 (ko) | 전도성 피처 형성을 위한 표면 개질층 | |
CN103545196B (zh) | 金属互连线的制造方法 | |
CN104134630B (zh) | 一种减少超低介质常数薄膜侧壁损伤的方法 | |
CN105869992A (zh) | 一种新型铪硅钽氧氮高介电常数栅介质的制备方法 | |
CN105762019A (zh) | 一种lcp基材的rf mems开关制备方法 | |
CN106158729A (zh) | 半导体结构的形成方法 | |
CN104752333B (zh) | 第一金属互连层的制作方法 | |
CN104900493B (zh) | 一种晶圆表面大深宽比tsv盲孔的清洗方法 | |
CN104743501B (zh) | 一种运动传感器的制备方法 | |
CN104037117B (zh) | 一种半导体器件及其制作方法 | |
CN104835748B (zh) | 一种提高半导体器件键合可靠性的方法 | |
CN105336593B (zh) | 栅极的制作方法及存储器的制作方法 | |
CN104282620B (zh) | 半导体互连结构的制作方法 | |
CN105448861B (zh) | 芯片、其制作方法及层叠芯片的制作方法 | |
CN103794550B (zh) | 电互连结构的形成方法 | |
CN106158599A (zh) | 回蚀硬掩膜的方法及互连层结构的制作方法 | |
CN104934363B (zh) | 在半导体器件中形成金属结构的方法及互连层的制作方法 | |
CN104134612B (zh) | 一种修复超低介质常数薄膜侧壁损伤的方法 | |
CN104701139B (zh) | 一种半导体器件的制造方法及其制造设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |