CN104934363B - 在半导体器件中形成金属结构的方法及互连层的制作方法 - Google Patents

在半导体器件中形成金属结构的方法及互连层的制作方法 Download PDF

Info

Publication number
CN104934363B
CN104934363B CN201410098689.6A CN201410098689A CN104934363B CN 104934363 B CN104934363 B CN 104934363B CN 201410098689 A CN201410098689 A CN 201410098689A CN 104934363 B CN104934363 B CN 104934363B
Authority
CN
China
Prior art keywords
metal structure
additive
electroplate liquid
group
electroplating processes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410098689.6A
Other languages
English (en)
Other versions
CN104934363A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410098689.6A priority Critical patent/CN104934363B/zh
Publication of CN104934363A publication Critical patent/CN104934363A/zh
Application granted granted Critical
Publication of CN104934363B publication Critical patent/CN104934363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种在半导体器件中形成金属结构的方法及互连层的制作方法。其中在半导体器件中形成金属结构的方法，包括采用一次或多次电镀形成金属结构的步骤，其中至少一次电镀所使用的电镀液中添加剂为无机添加剂。该方法在采用以无机添加剂作为添加剂的电镀液进行电镀的过程中，不但避免了在形成的金属结构中产生有机残留物，而且还能填充电镀过程中金属结构中所产生的孔洞，进而减少在金属结构中产生的缺陷，提高了半导体器件的稳定性。

Description

在半导体器件中形成金属结构的方法及互连层的制作方法
技术领域
本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种在半导体器件中形成金属结构的方法及互连层的制作方法。
背景技术
在半导体集成电路的制作过程中，通常需要在半导体器件中形成金属结构以连接不同的半导体器件。例如在集成电路的后段工艺中，需要在互连层中形成金属结构，以连接晶体管和外围电路。又例如在层叠芯片的制作过程中，需要在芯片中形成垂直硅通孔并在其中形成金属结构，以将不同的芯片键合连接。常用的金属结构的材料为Cu、Au或Sn等，其中Cu具有较低的电阻率等优点，成为半导体集成电路的制作中最主要的材料之一。
目前，在半导体器件中形成金属结构主要采用化学气相沉积或电镀工艺。其中，电镀工艺具有成本低、形成的金属结构致密等优点，成为金属结构的制作过程中最常用的工艺。在采用电镀工艺形成金属结构的过程中，通常将含有待形成金属的盐类和用于导电的盐溶液作为电镀液，并在电镀液中加入有机添加剂，以提高所形成金属结构和半导体器件之间的结合强度。
然而，在采用上述电镀工艺制作金属结构时，通常会在金属结构中产生缺陷，比如孔洞、有机残留物等。这些缺陷会影响后续工艺的进行，进而影响半导体器件的稳定性，甚至使得半导体器件发生失效。比如，当采用电镀工艺在互连层中形成金属结构时，会在金属结构中产生孔洞等缺陷（如图1所示），这些曲线会降低金属结构和阻挡层之间的结合强度，进而影响互连层的稳定性。目前，针对上述问题还没有有效的解决方法。
发明内容
本申请旨在提供一种在半导体器件中形成金属结构的方法及互连层的制作方法，以解决采用现有电镀工艺在半导体器件中形成金属结构时会在金属结构中产生缺陷的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种在半导体器件中形成金属结构的方法，包括采用一次或多次电镀形成金属结构的步骤，其中至少一次电镀所使用的电镀液中的添加剂为无机添加剂。
进一步地，在上述方法中，无机添加剂为含Ge离子和/或Bi离子的无机添加剂。
进一步地，在上述方法中，无机添加剂占电镀液总质量的0.05wt%～1wt%。
进一步地，在上述方法中，无机添加剂为GeCl2和/或BiCl3。
进一步地，在上述方法中，采用多次电镀形成所述金属结构的步骤中，至少一次电镀所使用的电镀液中添加剂为有机添加剂。
进一步地，在上述方法中，有机添加剂选自有机硫化物、有机氮化物或二元醇聚合物中的任一种或多种。
进一步地，在上述方法中，有机硫化物选自氢硫基乙酸、二硫代氨基甲酸和氢硫基丙烷磺酸中的任一种或多种；有机氮化物选自吡啶、吩嗪、酰胺和季铵盐中的任一种或多种；二元醇聚合物选自聚乙二醇、聚丙二醇和聚乙烯乙二醇中的任一种或多种。
进一步地，在上述方法中，包括以下步骤：在半导体器件表面经第一组电镀处理，形成第一金属结构，第一组电镀处理包括一次或多次电镀处理，且第一组电镀处理所使用的电镀液中添加剂为有机添加剂；在第一金属结构的表面经第二组电镀处理，形成第二金属结构，第二组电镀处理包括一次或多次电镀处理，且第二组电镀处理所使用的电镀液中添加剂为无机添加剂。
进一步地，在上述方法中，半导体器件上形成有第一凹槽，金属结构形成在第一凹槽内，在半导体器件中形成金属结构的方法包括以下步骤：在第一凹槽的侧壁上经第一组电镀处理，形成第一金属结构，第一金属结构与第一凹槽的底壁形成第二凹槽，第一组电镀处理所使用的电镀液中添加剂为有机添加剂；在第二凹槽的内壁上经第二组电镀处理，形成第二金属结构，第二组电镀处理所使用的电镀液中添加剂为无机添加剂。
进一步地，在上述方法中，经第二组电镀处理形成的第二金属结构的厚度为金属结构总厚度的1/4～2/3。
进一步地，在上述方法中，形成金属结构的方法还包括依序进行的第三至第八组电镀处理的步骤，其中相连两组电镀处理所采用的添加剂类型不同。
进一步地，在上述方法中，金属结构为Cu结构，采用无机添加剂时，电镀液按重量百分含量计包括：0.1～50%的H2SO4，0.1～50%的HCl，5～45%的Cu2P2O7和0.05～1%的无机添加剂。
进一步地，在上述方法中，金属结构为Cu结构，采用有机添加剂时，电镀液按重量百分含量计包括：0.1～50%的H2SO4，0.1～50%的HCl，5～45%的Cu2P2O7和0.05～1%的有机添加剂。
进一步地，在上述方法中，每次电镀步骤中，电流密度为1～5A/dm2，电镀液的温度为5～80℃。
进一步地，在上述方法中，每次电镀步骤后，对金属结构进行超声清洗。
进一步地，在上述方法中，超声清洗的步骤中，超声波频率为10～60KHz，清洗的时间为1～5min。
根据本申请的另一方面，提供了一种互连层的制作方法，包括在衬底上形成具有通孔的介质层，以及在通孔中形成金属结构的步骤，其中形成金属结构的方法为本申请上述的方法。
进一步地，在上述制作方法中，形成具有通孔介质层，以及在通孔中形成金属结构的步骤包括：在衬底上依次形成介质层和图形化的掩膜层；沿掩膜层中的图形刻蚀介质层，在介质层中形成通孔；采用本申请上述的方法在通孔中形成上表面高于介质层的金属预备结构；去除高于介质层表面的金属预备结构和所述掩膜层，在通孔中形成所述金属结构。
应用本申请的技术方案，在采用一次或多次电镀步骤形成金属结构的过程中，至少一次电镀步骤所使用的电镀液中添加剂为无机添加剂。该方法在采用以无机添加剂作为添加剂的电镀液进行电镀的过程中，不但避免了在形成的金属结构中产生有机残留物，而且还能填充电镀过程中金属结构中所产生的孔洞，进而减少在金属结构中产生的缺陷，提高了半导体器件的稳定性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有互连层的SEM照片；
图2示出了本申请实施方式所提供的在半导体器件中形成金属结构的方法的流程示意图；
图3示出了根据本申请实施方式所提供的互连层的制作方法中，在衬底上依次形成介质层和图形化掩膜层后的基体剖面结构示意图；
图4示出了沿图3所示的掩膜层中的图形刻蚀介质层形成通孔后的基体剖面结构示意图；
图5示出了在图4所示通孔中形成金属预备结构后的基体剖面结构示意图；
图6示出了去除图5所示介质层上的掩膜层和金属预备结构形成金属结构后的基体剖面结构示意图；以及
图7示出了在图6所示介质层和金属结构上形成阻挡层后的基体剖面结构示意图；
图8示出了本申请实施例1所提供的互连层的SEM照片。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的，采用现有电镀工艺在半导体器件中形成金属结构时会在金属结构中产生缺陷。本申请的申请人针对上述问题进行研究，提出了一种在半导体器件中形成金属结构的方法。如图2所示，该方法包括采用一次或多次电镀形成金属结构的步骤，其中至少一次电镀所使用的电镀液中的添加剂为无机添加剂。该方法在采用以无机添加剂作为添加剂的电镀液进行电镀的过程中，不但避免了在形成的金属结构中产生有机残留物，而且还能填充电镀过程中金属结构中所产生的孔洞，进而减少在金属结构中产生的缺陷，提高了半导体器件的稳定性。
上述电镀步骤中所使用的无机添加剂可以为本领域中常用的无机添加剂，比如含金属离子的盐溶液或含钙离子的盐溶液。优选地，无机添加剂为含Ge离子和/或Bi离子的无机添加剂。含Ge离子或Bi离子的无机添加剂不但能填充在金属结构的孔洞，避免在金属结构中产生缺陷，还能减少金属结构的电阻率。在电镀液中上述Ge离子和/或Bi离子是以无机盐的形式加入，比如氯化物、硫化物。优选地，上述无机添加剂以GeCl2和/或BiCl3的形式加入到电镀液中。
在本申请的教导下，本领域技术人员有能力选择电解液中无机添加剂的添加量，以实现在电镀金属结构的目的的同时填充电镀过程中金属结构中所产生孔洞的目的。在本申请的一种优选实施方式中，无机添加剂占电镀液总质量的0.05wt%～1wt%。在本申请中并不限于上述范围，但如果电镀液中无机添加剂的质量分数小于0.05wt%，无机添加剂填充电镀过程中（特别是采用含有有机添加剂进行电镀形成的）金属结构中所产生的孔洞的效果不明显；如果电镀液中无机添加剂的质量分数大于1wt%，无机添加剂有可能会扩散到金属结构的晶格结构中，并产生晶格缺陷，导致半导体器件的稳定性出现一定程度地下降。
在上述方法形成金属结构的步骤中，可以经过多次电镀步骤形成金属结构，且至少一次电镀中所使用的电镀液中的添加剂为有机添加剂，至少一次电镀步骤中所使用的电镀液中的添加剂为无机添加剂。上述有机添加剂可以为本领域中常见的有机添加剂，优选为有机硫化物、有机氮化物或二元醇聚合物中的任一种或多种。优选地，上述有机硫化物选自氢硫基乙酸、二硫代氨基甲酸或氢硫基丙烷磺酸中的任一种或多种；上述有机氮化物选自吡啶、吩嗪、酰胺或季铵盐中的任一种或多种；上述二元醇聚合物选自聚乙二醇、聚丙二醇或聚乙烯乙二醇中的任一种或多种。
在本申请的一种优选的实施方式中，上述形成金属结构的方法包括：在半导体器件表面经第一组电镀处理，形成第一金属结构，第一组电镀处理包括一次或多次电镀处理，且第一组电镀处理所使用的电镀液中添加剂为有机添加剂；在第一金属结构的表面经第二组电镀处理，形成第二金属结构，第二组电镀处理包括一次或多次电镀处理，且第二组电镀处理所使用的电镀液中添加剂为无机添加剂。在上述第一组电镀处理中，所采用的有机添加剂能够增加在半导体器件中形成金属结构的速率，进而使得形成的金属结构和半导体器件之间的结合强度得到提高。在上述第二组电镀处理中所采用的无机添加剂能够减少所形成的金属结构中的缺陷。需要注意的是，上述形成金属结构的方法还可以包括依序进行的第三至第八组电镀处理，其中相邻两组电镀处理所采用的添加剂类型不同。
在本申请的一种优选的实施方式中，在半导体器件上形成有第一凹槽，上述金属结构形成在第一凹槽内，此时，形成上述金属结构的方法以下步骤：在第一凹槽的侧壁上经第一组电镀处理，形成第一金属结构，第一金属结构与第一凹槽的底壁形成第二凹槽，第一组电镀处理所使用的电镀液中的添加剂为有机添加剂；在第二凹槽的内壁上经第二组电镀处理，形成第二金属结构，第二组电镀处理所使用的电镀液中的添加剂为无机添加剂。在上述第一组电镀处理中，电镀次数可以为一次或多次，所采用的有机添加剂能够增加在半导体器件中形成金属结构的速率，进而使得形成的金属结构和半导体器件之间的结合强度得到提高。在上述第二组电镀处理中，电镀次数可以为一次或多次，所采用的无机添加剂能够减少所形成金属结构中的缺陷。
优选地，当形成金属结构的方法中至少包括第一组电镀处理和第二组电镀处理时，经上述第二组电镀处理形成的第二金属结构的厚度为金属结构总厚度的1/10～4/5，优选为1/4～2/3，此处所指出的“厚度”是指金属结构在沿平行于凹槽底壁的方向延伸的平面中相对设置的两侧侧壁之间的距离。需要注意的是，上述形成金属结构的方法还可以包括依序进行的第三至第八组电镀处理，其中相邻两组电镀处理所采用的添加剂类型不同。
在本申请上述形成金属结构的方法中，金属结构可以由现有技术中常用的金属材料形成，比如Cu、Au或Sn。在本申请的一种优选实施方式中，以具有较低的电阻率的Cu作为金属结构，且电镀形成Cu结构的步骤包括：在半导体器件表面经第一组电镀处理，形成第一Cu结构，第一组电镀处理所使用的电镀液中的添加剂为有机添加剂；在第一Cu结构表面经第二组电镀处理，形成第二Cu结构，第二组电镀处理所使用的电镀液中的添加剂为无机添加剂。
当金属结构为Cu结构时，无论所采用的电镀液中添加剂为有机添加剂还是无机添加剂，均可以采用现有技术中已有电解液，例如电镀液包括Cu的无机盐、无机酸以及无机或有机添加剂。在本申请的一种优选方式中，当采用无机添加剂时，电镀液按重量百分含量计包括：0.1～50%的H2SO4，0.1～50%的HCl，5～45%的Cu2P2O7，0.05～1%的无机添加剂，该无机添加剂优选为GeCl2或BiCl3。在本申请的另一种优选方式中，当采用有机添加剂时，电镀液按重量百分含量计包括：0.1～50%的H2SO4，0.1～50%的HCl，5～45%的Cu2P2O7，0.05～1%的有机添加剂，该有机添加剂优选为聚丙二醇。上述电镀液的成本较低，且采用上述电镀液形成的Cu结构均匀致密。
在上述形成金属结构的方法中，可以根据常规的金属电镀工艺，调节电镀的工艺参数，比如电流密度、电镀液的温度金属结构。优选地，每次电镀步骤中，电流密度为1～5A/dm2，电镀液的温度为5～80℃。按照上述工艺参数电镀形成的金属结构均匀、致密，能够与半导体器件形成良好的结合。
在上述形成金属结构的方法中，每次电镀步骤后，还可以对金属结构进行超声清洗，以去除形成的金属结构表面的残留物以及缺陷。可以根据常规的超声清洗工艺，选择超声清洗的工艺参数，比如超声波频率、清洗时间等。优选地，超声清洗的步骤中，超声波频率为10～60KHz，清洗的时间为1～5min。采用上述工艺参数进行超声清洗时，金属结构表面的残留物和缺陷的去除率达到最优值，且清洗过程不会对金属结构造成损伤。
本申请还提供了一种互连层的制作方法。该制作方法包括在衬底上形成具有通孔介质层，以及在通孔中形成金属结构的步骤，其中形成金属结构的方法为本申请上述的方法。采用上述方法得到的金属结构中的缺陷得以去除，从而提高了金属结构和阻挡层之间的结合强度，并提高了互连层的稳定性。
在上述互连层的制作方法中，一种相对具体的实施方式中，形成具有通孔介质层，以及在通孔中形成金属结构的步骤包括：在衬底上依次形成介质层和图形化的掩膜层；沿掩膜层中的图形刻蚀介质层，在介质层中形成通孔；采用本申请上述的方法在通孔中形成上表面高于介质层的金属预备结构；去除高于介质层表面的金属预备结构和所述掩膜层，在通孔中形成所述金属结构。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
以下以互连层的制作方法为例说明本申请提供的在半导体器件中形成金属结构的方法。该互连层的制作包括以下步骤：
首先，在衬底10上依次形成介质层20和图形化的掩膜层30，进而形成如图3所示的基体结构。其中，形成上述图形化的掩膜层30的步骤为：在介质层上形成掩膜预备层和光刻胶层；光刻上述光刻胶形成开口；沿上述开口刻蚀掩膜预备层，形成图形化的掩膜层30。上述介质层20和掩膜层30可以为本领域中常见的种类。在一种可选实施方式中，介质层20包括在远离衬底10方向上依次形成的SiC层和SiO2层；掩膜层30包括在远离衬底10方向上依次形成的黑钻石、SiN和TiN。上述衬底10的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)，或者还可以为其它的材料，例如6砷化镓等III-V族化合物。上述衬底10上至少形成一种结构，比如晶体管、二极管、电容器、浅沟槽结构或互连层等。
完成在衬底10上依次形成介质层20和图形化的掩膜层30的步骤之后，沿掩膜层30的图形刻蚀介质层20形成通孔40，进而形成如图4所示的基体结构。上述刻蚀工艺优选包括但不限于采用干法刻蚀，优选采用等离子刻蚀。上述工艺为本领域现有技术，在此不再赘述。
完成沿掩膜层30中的图形刻蚀介质层20形成通孔40的步骤之后，在通孔40中形成金属预备结构50′，进而形成如图5所示的基体结构。上述金属预备结构50′可以为现有技术中常用的金属材料，比如Cu、Au或Sn，优选为Cu。当采用本申请提供的在半导体器件中形成金属预备结构50′的方法，在上述通孔40中形成Cu预备结构50′时，一种可选实施方式为：首先采用含有机添加剂的电镀液在通孔40中形成第一Cu预备结构51′，电镀过程中的电流密度为1～5A/dm2，电镀液的温度为5～80℃，电镀液以重量百分含量计包括0.1～50%的H2SO4，0.1～50%的HCl，5～45%的Cu2P2O7，0.05～1%的有机添加剂，该有机添加剂优选为聚丙二醇；然后采用含无机添加剂的电镀液在通孔40中形成第二Cu预备结构52′，电镀过程中的电流密度为1～5A/dm2，电镀液的温度为5～80℃，电镀液以重量百分含量计包括0.1～50%的H2SO4，0.1～50%的HCl，5～45%的Cu2P2O7，0.05～1%的无机添加剂，该无机添加剂优选为GeCl2或BiCl3。采用上述实施方式得到的金属结构50中的缺陷得以去除，有利于后续步骤的进行。
完成在通孔40中形成金属预备结构50′的步骤之后，去除位于介质层20上的金属预备结构50′和掩膜层30，形成位于通孔40中的金属结构50，进而形成如图6所示的基体结构。去除上述掩膜层30和金属预备结构50′的工艺可以为化学机械抛光（CMP）或湿法刻蚀，上述工艺为本领域现有技术，在此不再赘述。上述步骤之后，还可以对金属结构50和介质层20进行超声清洗，以去除形成的金属结构50和介质层20表面的残留物以及缺陷。优选地，超声清洗的步骤中，超声波频率为10～60KHz，清洗的时间为1～5min。
完成去除介质层20上的掩膜层30和金属预备结构50′形成金属结构50的步骤之后，在介质层20和金属结构50上形成阻挡层60，进而形成如图7所示的基体结构。由于金属结构50中的缺陷得以去除，因此金属结构50界面上不含缺陷，使得金属结构50和阻挡层60之间形成了良好的结合界面，从而提高了金属结构50和阻挡层60之间的结合强度，并提高了互连层的稳定性。上述阻挡层60包括但不限于采用氧化硅、氮化硅和氮氧硅等，形成上述阻挡层60的工艺包括但不限于采用常规化学气相沉积、等离子增强化学气相沉积和溅射等。
实施例1
一种互连层的制作方法：
在Si衬底上依次形成SiO2介质层和由黑钻石、SiN和TiN组成的掩膜层，刻蚀掩膜层和SiO2介质层形成通孔，在通孔中形成Cu预备结构，去除SiO2介质层上的掩膜层和Cu预备结构以在SiO2介质层中形成Cu结构，以及在SiO2介质层和Cu结构上形成SiN阻挡层。其中在通孔中形成Cu预备结构的步骤包括：
首先采用含有机添加剂的电镀液在通孔中形成第一Cu预备结构，电镀过程中的电流密度为3A/dm2，电镀液的温度为45℃，电镀液以重量百分含量计包括12%的H2SO4，15%的HCl，24%的Cu2P2O7，1%的聚丙二醇添加剂。
然后采用含无机添加剂的电镀液在通孔中形成第二Cu预备结构，电镀过程中的电流密度为3A/dm2，电镀液的温度为45℃，电镀液以重量百分含量计包括12%的H2SO4，15%的HCl，24%的Cu2P2O7，01%的GeCl2添加剂。
测试：采用扫描电镜（SEM）观察本实施例得到的在半导体器件中金属结构和阻挡层之间界面的微观形貌，其SEM照片请见图8。从图8中可以看出，金属结构和阻挡层之间没有孔洞等缺陷，两者之间紧密得结合在一起。
除上述实施例1以外，在本申请中还同时测试在不同温度、电流密度、电镀液的条件下制作金属结构，只要同时采用含有无机添加剂的电镀液和含有机添加剂的电镀液分别电镀，皆可改善金属结构中产生缺陷，进而提高半导体器件的稳定性。
在本申请中还测试了在每次电镀步骤后对金属结构进行超声清洗时所得到的金属结构的微观形貌。测试结果表明，超声清洗能够进一步改善金属结构中产生缺陷，使得金属结构表面的残留物和缺陷的去除率达到最优值，从而进一步提高半导体器件的稳定性。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：在采用一次或多次电镀步骤形成金属结构的过程中，至少一次电镀步骤所使用的电镀液中添加剂为无机添加剂。该方法在采用以无机添加剂作为添加剂的电镀液进行电镀的过程中，不但避免了在形成的金属结构中产生有机残留物，而且还能填充电镀过程中金属结构中所产生的孔洞，进而减少在金属结构中产生的缺陷，提高了半导体器件的稳定性。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (18)

1.一种在半导体器件中形成金属结构的方法，包括采用多次电镀形成所述金属结构的步骤，其特征在于，至少一次所述电镀步骤所使用的电镀液中的添加剂为无机添加剂；采用多次电镀形成所述金属结构的步骤中，至少一次所述电镀步骤所使用的电镀液中添加剂为有机添加剂；
所述方法包括以下步骤：
在所述半导体器件表面经第一组电镀处理，形成第一金属结构，所述第一组电镀处理包括一次或多次电镀处理，且所述第一组电镀处理所使用的电镀液中添加剂为所述有机添加剂；
在所述第一金属结构的表面经第二组电镀处理，形成第二金属结构，所述第二组电镀处理包括一次或多次电镀处理，且所述第二组电镀处理所使用的电镀液中添加剂为所述无机添加剂。
2.根据权利要求1所述的方法，其特征在于，所述无机添加剂为含Ge离子或Bi离子的无机添加剂。
3.根据权利要求1所述的方法，其特征在于，在所述电镀液中，所述无机添加剂占所述电镀液总质量的0.05wt％～1wt％。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述无机添加剂为GeCl2和/或BiCl3。
5.根据权利要求1所述的方法，其特征在于，所述有机添加剂选自有机硫化物、有机氮化物或二元醇聚合物中的任一种或多种。
6.根据权利要求5所述的方法，其特征在于，所述有机硫化物选自氢硫基乙酸、二硫代氨基甲酸和氢硫基丙烷磺酸中的任一种或多种；所述有机氮化物选自吡啶、吩嗪、酰胺和季铵盐中的一种或多种；所述二元醇聚合物选自聚乙二醇、聚丙二醇和聚乙烯乙二醇中的任一种或多种。
7.根据权利要求1所述的方法，其特征在于，所述半导体器件上形成有第一凹槽，所述金属结构形成在所述第一凹槽内，所述在半导体器件中形成金属结构的方法包括以下步骤：
在所述第一凹槽的侧壁上经第一组电镀处理，形成第一金属结构，所述第一金属结构与所述第一凹槽的底壁形成第二凹槽，所述第一组电镀处理所使用的电镀液中添加剂为有机添加剂；
在所述第二凹槽的内壁上经第二组电镀处理，形成第二金属结构，所述第二组电镀处理所使用的电镀液中添加剂为所述无机添加剂。
8.根据权利要求7所述的方法，其特征在于，经所述第二组电镀处理形成的第二金属结构的宽度为金属结构总宽度的1/4～2/3。
9.根据权利要求1或7所述的方法，其特征在于，形成金属结构的方法还包括依序进行的第三至第八组电镀处理的步骤，其中相邻两组电镀处理所采用的添加剂类型不同。
10.根据权利要求1或7所述的方法，其特征在于，所述金属结构为Cu结构，采用无机添加剂时，所述电镀液按重量百分含量计包括：0.1～50％的H2SO4，0.1～50％的HCl，5～45％的Cu2P2O7和0.05～1％的所述无机添加剂。
11.根据权利要求1或7所述的方法，其特征在于，所述金属结构为Cu结构，采用有机添加剂时，所述电镀液按重量百分含量计包括：0.1～50％的H2SO4，0.1～50％的HCl，5～45％的Cu2P2O7和0.05～1％的所述有机添加剂。
12.根据权利要求9所述的方法，其特征在于，每次电镀中，电流密度为1～5A/dm2，所述电镀液的温度为5～80℃。
13.根据权利要求10所述的方法，其特征在于，每次电镀中，电流密度为1～5A/dm2，所述电镀液的温度为5～80℃。
14.根据权利要求9所述的方法，其特征在于，每次电镀后，对所述金属结构进行超声清洗。
15.根据权利要求10所述的方法，其特征在于，每次电镀后，对所述金属结构进行超声清洗。
16.根据权利要求14所述的方法，其特征在于，所述超声清洗的步骤中，超声波频率为10～60KHz，清洗的时间为1～5min。
17.一种互连层的制作方法，包括在衬底上形成具有通孔的介质层，以及在所述通孔中形成金属结构的步骤，其特征在于，形成所述金属结构的方法为权利要求1至16中任一项所述的方法。
18.根据权利要求17所述的制作方法，其特征在于，形成具有通孔的介质层，以及在所述通孔中形成金属结构的步骤包括：
在所述衬底上依次形成所述介质层和图形化的掩膜层；
沿所述掩膜层中的图形刻蚀所述介质层，在所述介质层中形成所述通孔；
采用权利要求1至16中任一项所述的方法在所述通孔中形成上表面高于所述介质层的金属预备结构；
去除高于介质层表面的金属预备结构和所述掩膜层，在通孔中形成所述金属结构。
CN201410098689.6A 2014-03-17 2014-03-17 在半导体器件中形成金属结构的方法及互连层的制作方法 Active CN104934363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410098689.6A CN104934363B (zh) 2014-03-17 2014-03-17 在半导体器件中形成金属结构的方法及互连层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410098689.6A CN104934363B (zh) 2014-03-17 2014-03-17 在半导体器件中形成金属结构的方法及互连层的制作方法

Publications (2)

Publication Number Publication Date
CN104934363A CN104934363A (zh) 2015-09-23
CN104934363B true CN104934363B (zh) 2018-09-18

Family

ID=54121470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410098689.6A Active CN104934363B (zh) 2014-03-17 2014-03-17 在半导体器件中形成金属结构的方法及互连层的制作方法

Country Status (1)

Country Link
CN (1) CN104934363B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435959A (zh) * 2020-11-20 2021-03-02 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564941A (zh) * 2001-10-01 2005-01-12 G·恰雷特 一种用于分析酸性铜电镀液中三种有机添加剂的改进方法
CN101294292A (zh) * 2007-04-25 2008-10-29 张天平 一种电镀铝液
CN102054750A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110253545A1 (en) * 2010-04-19 2011-10-20 International Business Machines Corporation Method of direct electrodeposition on semiconductors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564941A (zh) * 2001-10-01 2005-01-12 G·恰雷特 一种用于分析酸性铜电镀液中三种有机添加剂的改进方法
CN101294292A (zh) * 2007-04-25 2008-10-29 张天平 一种电镀铝液
CN102054750A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
CN104934363A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
TWI733997B (zh) 多金屬接觸結構
CN106711084B (zh) 用于气隙形成的多阻挡件沉积
US9318465B2 (en) Methods for forming a semiconductor device package
Dixit et al. Aspect-ratio-dependent copper electrodeposition technique for very high aspect-ratio through-hole plating
CN106298769B (zh) 具有嵌入式efs3以及finfet器件的结构
US9812360B2 (en) Systems and methods for producing flat surfaces in interconnect structures
TWI441956B (zh) 電沉積組合物及使用該組合物塗覆半導體基材之方法
US9385036B2 (en) Reliable packaging and interconnect structures
CN106876367B (zh) 三维存储器测试结构及其制作方法、测试方法
TW200822227A (en) Method and apparatus for workpiece surface modification for selective material deposition
Choi et al. TSV Cu filling failure modes and mechanisms causing the failures
DE102008034693B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit verbundenem Vorderseitenkontakt und Rückseitenkontakt
CA2801875C (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
Beica et al. Advanced metallization for 3D integration
CN104934363B (zh) 在半导体器件中形成金属结构的方法及互连层的制作方法
CN102376641B (zh) 铜填充硅通孔的制作方法
US20080236619A1 (en) Cobalt capping surface preparation in microelectronics manufacture
Zervas et al. Fabrication and characterization of wafer-level deep TSV arrays
van der Veen et al. Electron mean-free path for CNT in vertical interconnects approaches Cu
CN105514021B (zh) 一种形成harp层间介质层的方法
CN105097774B (zh) 芯片晶圆及其制作方法
CN104835748B (zh) 一种提高半导体器件键合可靠性的方法
CN105448861B (zh) 芯片、其制作方法及层叠芯片的制作方法
CN102154670B (zh) 电镀铜方法
Hofmann et al. Investigations on partially filled HAR TSVs for MEMS applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant