CN105514021B

CN105514021B - 一种形成harp层间介质层的方法

Info

Publication number: CN105514021B
Application number: CN201410554779.1A
Authority: CN
Inventors: 肖莉红; 徐建华; 齐金和; 周洁鹏
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2019-01-22
Anticipated expiration: 2034-10-17
Also published as: CN105514021A

Abstract

本发明提供了一种形成HARP层间介质层的方法，包括：提供半导体衬底，所述半导体衬底上具有待填充的间隙；利用含硅前驱物和含氧前驱物通过HARP工艺在所述间隙中沉积第一HARP层间介质层；利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层；多次重复所述步骤S2和S3，直至将所述间隙填满。本发明的形成HARP层间介质层的方法，通过多次沉积HARP层间介质层，并在每次沉积之后用含氧前驱物的等离子体进行处理，使得最终形成的HARP层间介质层更致密、硬度更高，从而使得所述HARP层间介质层在进行后续的CMP平坦化时不会产生凹陷缺陷。

Description

一种形成HARP层间介质层的方法

技术领域

本发明涉及半导体制造工艺，特别涉及一种形成HARP层间介质层的方法。

背景技术

半导体技术发展长期面临的挑战之一是期望不断增加电路元件密度和衬底上的互联(interconnection)，又不会互相产生寄生作用。通过提供填满层间介质层的间隙(gap)以物理性且电性隔离元件通常可阻止不当的交互作用。但伴随着对超大规模集成电路高集成度和高性能的需求的增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展，使得间隙宽度也相应地缩小，深宽比亦随之提高，这就要求薄膜沉积的填隙能力有进一步的提升。

目前，对于45nm及其以上的技术节点，广泛使用高深宽比工艺(HARP)沉积具有良好的填隙能力的HARP层间介质层(ILD)进行间隙填充(gap-fill)。与作为0.18μm至65nm技术节点的主流的高密度等离子体(HDP)工艺相比，HARP工艺具有以下的优点：

(1)在HARP工艺中利用Si(C₂H5O)₄(TEOS)和臭氧(O₃)作为前驱物，当调节O₃/TEOS比率和TEOS缓慢增加率(ramping ratio)时，能保证非常好的填缝能力，能够很好地满足(AR)>10:1的高深宽比的间隙的填充；

(2)由于在HARP工艺中是通过热过程进行化学气相沉积(而不是等离子增强型化学气相沉积(PECVD))，因此不存在因等离子体轰击所导致的对衬底上的半导体结构和/或衬底的损坏；

(3)通过HARP工艺形成的层间介质层膜显示有拉应力，与先前形成的膜层(pre-layer films)具有很好的兼容性。

尽管HARP工艺具有上述优点，但通过HARP工艺形成的HARP层间介质层通常比较疏松、柔软，在通过化学机械研磨(CMP)工艺进行平坦化时容易产生凹陷缺陷，如图1所示，这种凹陷将给后段制程的金属互连提供不平坦的界面(interface)，同时，将会严重影响后续的接触孔工艺的形成，影响后续的接触互联(contact inter-connection)。

因此，需要提出一种新的形成HARP层间介质层的方法，在保证HARP层间介质层具有上述优点的同时，还能具有较高的密度和硬度，以避免在平坦化HARP层间介质层时产生凹陷缺陷。

发明内容

在通过HARP工艺填充半导体衬底上的间隙时，为了获得具有较高密度和硬度的HARP层间介质层，本发明提供了一种形成HARP层间介质层的方法，所述方法包括：

步骤S1：提供半导体衬底，所述半导体衬底上具有待填充的间隙；

步骤S2：利用含硅前驱物和含氧前驱物通过HARP工艺在所述间隙中沉积第一HARP层间介质层；

步骤S3：利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层；

步骤S4：多次重复所述步骤S2和S3，直至将所述间隙填满。

可选地，在所述步骤S4之后还包括：

步骤S5：以PECVD工艺在所述HARP层间介质层上覆盖等离子增强型层间介质层；以及

步骤S6：以CMP工艺去除所述等离子增强型层间介质层，并终止于所述HARP层间介质层表面。

可选地，在所述间隙中沉积所述第一HARP层间介质层之前还包括：在所述间隙中预先沉积接触刻蚀停止层。

可选地，所述接触刻蚀停止层为氮化硅。

可选地，所述含硅前驱物为TEOS，且所述含氧前驱物为O₃。

可选地，所述第一HARP层间介质层的沉积在300℃-500℃进行。

可选地，所述第一HARP层间介质层的沉积在430℃进行。

可选地，利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层的时间为80s-100s。

可选地，所述等离子增强型层间介质层由TEOS和O₂通过PECVD工艺形成。

本发明的形成HARP层间介质层的方法，通过多次沉积HARP层间介质层，并在每次沉积之后用含氧前驱物的等离子体进行处理，不仅降低了沉积时的深宽比，降低了产生孔洞的可能性，而且使得最终形成的HARP层间介质层更致密、硬度更高，从而使得所述HARP层间介质层在进行后续的CMP平坦化时不会产生凹陷缺陷。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为常规的HARP层间介质层在通过CMP工艺平坦化时产生的凹陷缺陷；

图2为根据本发明一实施方式的形成HARP层间介质层的方法的流程图；

图3示出了在本发明的一实施例中用O₃等离子体处理所述第一HARP层间介质层时所引发的化学反应过程。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

在本发明中，术语“间隙”表示芯片内同层材料图形间的隔离区域，并可与术语“缝隙”或“线缝”互换；术语“孔洞”表示间隙填充后形成的材料内的隔离区域，并可与术语“空洞”或“空隙”互换。

半导体制造过程中，通常在经前端工艺制造的衬底上沉积层间介质层，为了获得可靠的器件性能，该层间介质层需要将衬底上半导体结构的间隙(包括栅极间隔、接触孔或通孔等)填满不留孔洞，也就是说，沉积的层间介质层要具有较高的填隙能力。

为达到较好的间隙填充效果，现有技术中，当工艺节点达到65nm以后，通常会采用HARP工艺沉积具有良好的填隙能力的HARP层间介质层。现有的HARP层间介质层形成方法中，通常是先一次性生长足够厚度的HARP层间介质层，再利用化学机械研磨方法将其平坦化。尽管通过现有的方法形成的HARP层间介质层具非常好的填缝能力，能够很好地填充高深宽比的间隙，以及显示有拉应力，能与先前形成的薄膜层很好地兼容，但通过HARP工艺形成的HARP层间介质层通常比较疏松、柔软，在通过CMP工艺进行平坦化时容易产生凹陷缺陷，如图1所示。这种凹陷将给后段制程的金属互连提供不平坦的界面，同时，将会严重影响后续的接触孔工艺的形成，影响后续的接触互联。

为此，本发明提出一种新的形成HARP层间介质层的方法，该方法在保证形成的HARP层间介质层具有上述优点的同时，还能具有较高的密度和硬度，以避免在平坦化HARP层间介质层时产生凹陷缺陷。

图2为根据本发明一实施方式的形成HARP层间介质层的方法的流程图，共包括S1-S4四个步骤，下面结合图2以及本发明的具体实施例对所述方法进行详细说明。

步骤S1：提供半导体衬底，所述半导体衬底上具有待填充的间隙。

本发明中所述半导体衬底可以是以下所提到的材料中的至少一种：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。在此仅是描述了可以形成半导体衬底的几个示例，本领域的技术人员可以根据半导体衬底上形成的半导体器件选择所述半导体衬底的类型，所述半导体衬底的类型不构成对本发明的保护范围的限制。

本发明中所述待填充的间隙可以为栅极间隔、接触孔或通孔等，但并不限于这些。

具体地，在本实施例中，所述半导体衬底为Si材料，所述待填充的间隙为栅极结构之间的间隙。

步骤S2：利用含硅前驱物和含氧前驱物通过HARP工艺在所述间隙中沉积第一HARP层间介质层。

在本实施例中，可以采用常规的HARP工艺进行沉积，但不同的是，在本发明中利用HARP工艺分多次进行沉积，在该步骤中仅沉积未填充满所述间隙的第一层间介质层，而不是一次沉积填充满所述间隙。这样通过HARP工艺分多次进行沉积，可以不断降低后续制程的间隙的深宽比，使得最终形成的HARP层间介质层填充效果更好，确保了无孔洞填充。

示例性地，在通过HARP工艺沉积所述第一层间介质层时，可以利用含硅前驱物和含氧前驱物在例如300℃-500℃的温度范围内，在约30-760torr的压力下进行沉积。本发明中，所述含硅前驱物包括但不限于硅烷或正硅酸乙酯(TEOS)中的一种，所述含氧前驱物包括但不限于O₂或O₃中的一种。具体地，在本实施例中，所述含硅前驱物为TEOS，所述含氧前驱物为O₃，在约430℃的温度下，约500torr的压力下进行第一HARP层间介质层的沉积。

此外，在所述间隙中沉积所述第一HARP层间介质层之前优选地还包括：在所述间隙间隙中预先沉积接触刻蚀停止层(CESL,Contact Etch Stop Layer)。所述接触刻蚀停止层为后续工艺刻蚀接触孔时的停止层，该层一般为高应力的氮化硅层，利用化学气相淀积法形成。该层具有的应力可以有效提高器件沟道内的载流子特性，进而提高器件的电性能；另一方面，该层的材料与随后在其上生长的HARP层间介质层不同(后者通常为氧化硅材料)，因此可以在刻蚀形成接触孔时作为停止层使用。考虑到该层的上述作用后，本发明中将其的厚度设置在400至600A之间，如为450A或500A。

沉积好所述第一HARP层间介质层后，还需进一步执行步骤S3：利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层。

示例性地，在本实施例中，采用O₃等离子体处理所述第一HARP层间介质层，所述O₃等离子体可以将所述第一HARP层间介质层中的在HARP工艺中未反应的TEOS的O－C₂H₅和H－C键打断，并形成O－H键，如图3所示，图3示出了用O₃等离子体处理所述第一HARP层间介质层时所引发的化学反应过程。这样经过O₃等离子体处理的第一HARP层间介质层的组成更均一，分子排列更整齐，从而使得所述第一HARP层间介质层更加致密、稳定、硬度更大。

作为示例，所述O₃等离子体由射频源生成，所述射频源的功率例如可以为2000W至6000W，用O₃等离子体轰击HARP层间介质层表面的时间可以为例如80s-100s。

步骤S4：多次重复所述步骤S2和S3，直至HARP层间介质层将所述间隙填满。

接下来重复执行所述步骤S2和S3，也就是继续执行沉积第二HARP层间介质层→等离子体处理所述第二HARP层间介质层…→沉积第n HARP层间介质层→等离子体处理所述第n HARP层间介质层，这样通过循环交替地进行沉积、处理、再沉积、再处理的步骤，直至所述HARP层间介质层填满所述间隙。

通过多次沉积HARP层间介质层，并在每次沉积之后用含氧前驱物的等离子体进行处理，不仅降低了沉积时的深宽比，降低了产生孔洞的可能性，而且使得最终形成的HARP层间介质层更致密、硬度更高，从而使得所述HARP层间介质层在进行后续的CMP平坦化时不会产生凹陷缺陷。

这里需要说明的是，循环进行HARP工艺沉积和等离子体处理所述沉积好的HARP层间介质层的次数可以视间隙深度而定，本领域技术人员可以灵活掌握。当间隙深度较高时，可适当增加循环沉积和等离子处理的次数；当深度较小时，可适当减少循环沉积的次数。此外，每次通过HARP工艺沉积的HARP层间介质层的厚度也可以根据实际情况而定，只要能确保填充满所述间隙后最终形成的HARP层间介质层的致密性和硬度满足进行CMP平坦化时不产生凹陷即可。

为了获得平坦化的HARP层间介质层，可选地，在执行完步骤4之后进一步执行步骤5和步骤6。

步骤S5：以PECVD工艺在所述HARP层间介质层上覆盖等离子增强型层间介质层。

为了确保最终形成的层间介质层平整度较高，使层间介质层的后续的平坦化更容易进行，且由于此时衬底表面已不再有空隙需要填充，因此可以采用填缝能力较差但可沉积出平整度较高的层间介质层的等离子体增强化学气相沉积(PECVD)工艺，进一步在所述HARP层间介质层上覆盖等离子体增强型层间介质层，具体可为PETEOS，所述等离子体增强型层间介质层与先前形成的HARP层间介质层共同组成总的层间介质层。

PECVD工艺不仅可以在晶圆范围内实现沉积厚度较为均匀、平整的等离子体增强型层间介质层，而且形成薄膜时的生产量要远高于利用HARP工艺形成薄膜的产量。示例性地，所述等离子增强型层间介质层可以由TEOS和O₂通过PECVD工艺形成等离子体增强型氧化硅层，由于该PECVD工艺己经为本领域所熟知，因此本发明中不再对等离子体增强型氧化硅层形成工艺进行详细描述。

通过化学机械研磨工艺研磨除去所述等离子增强型层间介质层，并终止于所述HARP层间介质层表面，由于所述HARP层间介质层是经多次进行HARP工艺沉积和含氧前驱物的等离子处理形成的，比常规方法形成的HARP层间介质层更致密，硬度更高，因此不会在进行化学机械研磨时产生凹陷缺陷，从而不会对器件的后续制作造成影响，特别是不会影响随后进行的接触孔的形成工艺。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种形成HARP层间介质层的方法，其特征在于，所述方法包括：

步骤S3：利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层，其中所述等离子体处理使所述第一HARP层间介质层的组成更均一，分子排列更整齐，从而使得所述第一HARP层间介质层更加致密、稳定、硬度更大；

步骤S4：多次重复所述步骤S2和S3，直至将所述间隙填满。

2.如权利要求1所述的方法，其特征在于，在所述步骤S4之后还包括：

3.如权利要求1所述的方法，其特征在于，在所述间隙中沉积所述第一HARP层间介质层之前还包括：在所述间隙中预先沉积接触刻蚀停止层。

4.如权利要求3所述的方法，其特征在于，所述接触刻蚀停止层为氮化硅。

5.如权利要求1所述的方法，其特征在于，所述含硅前驱物为TEOS，且所述含氧前驱物为O₃。

6.如权利要求1所述的方法，其特征在于，所述第一HARP层间介质层的沉积在300℃-500℃进行。

7.如权利要求6所述的方法，其特征在于，所述第一HARP层间介质层的沉积在430℃进行。

8.如权利要求1所述的方法，其特征在于，利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层的时间为80s-100s。

9.如权利要求2所述的方法，其特征在于，所述等离子增强型层间介质层由TEOS和O₂通过PECVD工艺形成。