CN102376641B - 铜填充硅通孔的制作方法 - Google Patents

铜填充硅通孔的制作方法 Download PDF

Info

Publication number
CN102376641B
CN102376641B CN 201110379852 CN201110379852A CN102376641B CN 102376641 B CN102376641 B CN 102376641B CN 201110379852 CN201110379852 CN 201110379852 CN 201110379852 A CN201110379852 A CN 201110379852A CN 102376641 B CN102376641 B CN 102376641B
Authority
CN
China
Prior art keywords
silicon
copper
hole
manufacture method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110379852
Other languages
English (en)
Other versions
CN102376641A (zh
Inventor
周军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN 201110379852 priority Critical patent/CN102376641B/zh
Publication of CN102376641A publication Critical patent/CN102376641A/zh
Application granted granted Critical
Publication of CN102376641B publication Critical patent/CN102376641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种铜填充硅通孔的制作方法，包括以下步骤：在硅晶片表面形成硅通孔；在上述结构表面沉积绝缘层；接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层和绝缘层；将硅晶片浸入含铜离子的稀释氢氟酸溶液中5-600秒，在硅通孔的底部形成铜种子层；采用化学镀铜工艺，在铜种子层上填充铜；去除晶片上表面的铜、阻挡层和绝缘层；研磨晶片的下表面减薄至硅通孔的底部并去除铜的种子层。本发明采用硅通孔底部的种子层，通过化学镀铜完成铜的填充，消除了硅通孔中的孔隙，提高可靠性，同时节约成本。

Description

铜填充硅通孔的制作方法
技术领域
本发明涉及半导体领域，特别涉及一种铜填充硅通孔的制作方法。
背景技术
随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。现有的集成度提高主要是采取减小最小特征尺寸，例如：最小特征尺寸为90纳米、最小特征尺寸为45纳米、最小特征尺寸为32纳米、最小特征尺寸为22纳米，使得在给定的区域能够集成更多的元件。但上述的减小最小特征尺寸在实质上基本都是二维(2D)集成，具体地说就是被集成的元件都位于半导体晶圆(wafer)的表面，但是随着集成电路技术进入32纳米甚至22纳米技术平台之后，系统复杂性、设备投资成本等方面急剧上升。为此，利用现代电子封装技术实现高密度的三维(3D)集成，成为了微电子电路(包括MEMS)系统级集成的重要技术途径。
在众多的3D封装技术中，硅通孔(Through-Silicon-Via，TSV)技术成为现在研究的热点，硅通孔技术具有如下优势：互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块；显著的减小RC延迟和电感效应，提高数字信号传输速度和微波的传输；实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍；同时更加节能，预期硅通孔能够降低芯片功耗大约40％。
硅通孔技术的难点在于硅通孔的刻蚀和填充，这主要是由于硅通孔的高深宽比所造成的。目前硅通孔的填充(Via Fill)包括：如图1a所示，在硅晶片200上形成硅通孔201，如图1b、1c所示，在上述结构表面依次淀积绝缘层202(Insulation Layer)、阻挡层203(Barrier Layer)和晶种层204(SeedLayer)，如图1d所示接着进行铜的电镀填充(Copper Electroplating)，形成铜层205，如图1e所示，化学机械研磨去除硅晶片下表面的多余电镀铜，后续做重新分布引线(Redistribution Layer)电镀、金属层蚀刻与凸块制作。其中，填充材料可分为多晶硅、铜、钨和高分子导体等材料；而填充技术可使用电镀、化学气相沉积、高分子涂布等方法。其中铜的电镀由于是在晶片的表面、硅通孔的侧壁和底部同时进行的，经常会在其中形成孔隙，从而影响器件的可靠性。寻找一种纯粹的底部向上的铜的生长方式成为一种迫切的需求。
发明内容
本发明的目的是提供一种铜填充硅通孔的制作方法，以消除硅通孔中的孔隙，提高器件可靠性。
本发明的技术解决方案是一种铜填充硅通孔的制作方法，包括以下步骤：
在硅晶片表面形成硅通孔；
在上述结构表面沉积一层绝缘层；
接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层和绝缘层；
将硅晶片浸入含铜离子的稀释氢氟酸溶液中5-600秒，在硅通孔的底部形成铜种子层；
采用化学镀铜工艺，在铜种子层上填充铜；
去除晶片上表面的铜、阻挡层和绝缘层；
研磨晶片的下表面减薄至硅通孔的底部并去除铜的种子层。
作为优选：所述硅通孔的直径为1-50微米，所述硅通孔的深度为10-500微米。
作为优选：所述绝缘层的厚度为5-500埃。
作为优选：所述阻挡层的厚度为5-500埃。
作为优选：所述在硅通孔的底部形成铜种子层，化学反应方程式为：2Cu2++Si+6HF→2Cu+SiF62-+6H+。
作为优选：所述在上述结构表面沉积一层绝缘层采用化学气相沉积工艺。
作为优选：所述接着在上述结构表面沉积一层或多层阻挡层采用物理气相沉积工艺。
作为优选：所述阻挡层的材料为Ta和/或TaN。
与现有技术相比，本发明在沉积阻挡层时采用穿通刻蚀工艺去除硅通孔底部的阻挡层，暴露底层硅，接着采用选择性镀铜方法在硅通孔底部的硅上形成铜的种子层，其它区域没有铜沉积，再通过化学镀铜完成铜的填充，本发明的制作方法为纯粹的底部向上的铜的生长方式，可消除硅通孔中的孔隙，提高可靠性，同时节约成本。
附图说明
图1a-1e是现有技术铜填充硅通孔的制作流程中各个工艺步骤的剖面图。
图2是本发明铜填充硅通孔的制作方法的流程图。
图3a-3h是本发明制作流程中各个工艺步骤的剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2示出了本发明的铜填充硅通孔的制作方法的流程图。
请参阅图2所示，在本实施例中，一种铜填充硅通孔的制作方法，包括以下步骤：
在步骤101中，如图3a所示，在硅晶片300表面形成硅通孔301，所述硅通孔301的直径为1-50微米，所述硅通孔301的深度为10-500微米；
在步骤102中，如图3b所示，采用化学气相沉积在上述结构表面沉积一层绝缘层302，所述绝缘层302的厚度为5-500埃；
在步骤103中，如图3c所示，接着采用物理气相沉积在上述结构表面沉积一层或多层阻挡层303，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层303和绝缘层302，原理如下，在沉积一层或多层阻挡层303之后，通过对一层或多层阻挡层303进行刻蚀，由于硅通孔底部的阻挡层的厚度比硅晶片300表面的阻挡层薄，因此在将硅通孔底部的阻挡层303和绝缘层302全部去除并溅射到硅通孔侧壁上时，硅晶片300表面和硅通孔侧壁仍有阻挡层303，得到如图3d所示的结构，所述阻挡层303的厚度为5-500埃，所述阻挡层303的材料为Ta和/或TaN；
在步骤104中，如图3e所示，将硅晶片300浸入含铜离子的稀释氢氟酸溶液中5-600秒，在硅通孔301的底部形成铜种子层304，所述在硅通孔301的底部形成铜种子层304的化学反应方程式为：2Cu2++Si+6HF→2Cu+SiF62-+6H+；
在步骤105中，如图3f所示，采用化学镀铜工艺，在铜种子层304上填充铜305；
在步骤106中，如图3g所示，去除硅晶片300上表面的铜305、阻挡层303和绝缘层302；
在步骤107中，如图3h所示，研磨硅晶片300的下表面减薄至硅通孔301的底部并去除铜的种子层304。
本发明在沉积阻挡层时采用穿通刻蚀工艺去除硅通孔底部的阻挡层，暴露底层硅，接着采用选择性镀铜方法在硅通孔底部的硅上形成铜的种子层，其它区域没有铜沉积，再通过化学镀铜完成铜的填充，本发明的制作方法为纯粹的底部向上的铜的生长方式，可消除硅通孔中的孔隙，提高可靠性，同时节约成本。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (8)

1.一种铜填充硅通孔的制作方法，其特征在于，包括以下步骤：
在硅晶片表面形成硅通孔；
在上述结构表面沉积一层绝缘层；
接着在上述结构表面沉积一层或多层阻挡层，同时采用穿通刻蚀工艺，去除硅通孔底部的阻挡层和绝缘层；
将硅晶片浸入含铜离子的稀释氢氟酸溶液中5-600秒，在硅通孔的底部形成铜种子层；
采用化学镀铜工艺，在铜种子层上填充铜；
去除晶片上表面的铜、阻挡层和绝缘层；
研磨晶片的下表面减薄至硅通孔的底部并去除铜种子层。
2.根据权利要求1所述的铜填充硅通孔的制作方法，其特征在于：所述硅通孔的直径为1-50微米，所述硅通孔的深度为10-500微米。
3.根据权利要求1所述的铜填充硅通孔的制作方法，其特征在于：所述绝缘层的厚度为5-500埃。
4.根据权利要求1所述的铜填充硅通孔的制作方法，其特征在于：所述阻挡层的厚度为5-500埃。
5.根据权利要求1所述的铜填充硅通孔的制作方法，其特征在于：所述在硅通孔的底部形成铜种子层，化学反应方程式为：2Cu2++Si+6HF→2Cu+SiF62-+6H+。
6.根据权利要求1所述的铜填充硅通孔的制作方法，其特征在于：所述在上述结构表面沉积一层绝缘层采用化学气相沉积工艺。
7.根据权利要求1所述的铜填充硅通孔的制作方法，其特征在于：所述接着在上述结构表面沉积一层或多层阻挡层采用物理气相沉积工艺。
8.根据权利要求1或7所述的铜填充硅通孔的制作方法，其特征在于：所述阻挡层的材料为Ta和/或TaN。
CN 201110379852 2011-11-24 2011-11-24 铜填充硅通孔的制作方法 Active CN102376641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110379852 CN102376641B (zh) 2011-11-24 2011-11-24 铜填充硅通孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110379852 CN102376641B (zh) 2011-11-24 2011-11-24 铜填充硅通孔的制作方法

Publications (2)

Publication Number Publication Date
CN102376641A CN102376641A (zh) 2012-03-14
CN102376641B true CN102376641B (zh) 2013-07-10

Family

ID=45795025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110379852 Active CN102376641B (zh) 2011-11-24 2011-11-24 铜填充硅通孔的制作方法

Country Status (1)

Country Link
CN (1) CN102376641B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258810B (zh) * 2013-05-10 2015-07-08 华进半导体封装先导技术研发中心有限公司 一种减少硅通孔电镀铜后晶圆表面过电镀的方法
CN104465495B (zh) * 2013-09-24 2017-11-03 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN103681390B (zh) * 2013-12-20 2016-09-14 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
CN111769097B (zh) * 2020-06-18 2022-11-18 复旦大学 一种用于三维互连的硅通孔结构及其制造方法
US11810857B2 (en) 2020-08-25 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Via for semiconductor device and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)

Also Published As

Publication number Publication date
CN102376641A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
CN103367285B (zh) 一种通孔结构及其制作方法
US8003517B2 (en) Method for forming interconnects for 3-D applications
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN102376641B (zh) 铜填充硅通孔的制作方法
US20140370703A1 (en) TSV Front-top Interconnection Process
KR101300587B1 (ko) 반도체 소자의 제조 방법
EP2528089B1 (en) Method for forming a vertical electrical connection in a layered semiconductor structure
CN102842499B (zh) 含硅和钽的阻挡件的原位形成
US9613864B2 (en) Low capacitance interconnect structures and associated systems and methods
US20170062343A1 (en) Through via structure for step coverage improvement
CN103426864B (zh) 适用于转接板的tsv结构及其制备方法
CN102130045A (zh) 通孔加工方法
CN102386129A (zh) 同时制备垂直导通孔和第一层再布线层的方法
CN102412193A (zh) 硅通孔填充方法
EP2819162B1 (en) Method for producing contact areas on a semiconductor substrate
US11114338B2 (en) Fully aligned via in ground rule region
Dixit et al. Via technologies for MEMS
CN102376642A (zh) 一种硅通孔工艺
US20170141184A1 (en) Capacitors
Bui et al. Twice-etched silicon approach for via-last through-silicon-via with a Parylene-HT liner
US9490197B2 (en) Three dimensional organic or glass interposer
CN103094187B (zh) 硅通孔的形成方法
CN106558533B (zh) 导电插塞结构的形成方法
CN103956333A (zh) 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant