KR101300587B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101300587B1
KR101300587B1 KR1020090121573A KR20090121573A KR101300587B1 KR 101300587 B1 KR101300587 B1 KR 101300587B1 KR 1020090121573 A KR1020090121573 A KR 1020090121573A KR 20090121573 A KR20090121573 A KR 20090121573A KR 101300587 B1 KR101300587 B1 KR 101300587B1
Authority
KR
South Korea
Prior art keywords
metal particles
semiconductor substrate
via hole
forming
diffusion barrier
Prior art date
Application number
KR1020090121573A
Other languages
English (en)
Other versions
KR20110064828A (ko
Inventor
박건식
백규하
도이미
김동표
박지만
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090121573A priority Critical patent/KR101300587B1/ko
Priority to US12/689,344 priority patent/US7998862B2/en
Priority to JP2010026959A priority patent/JP2011124524A/ja
Publication of KR20110064828A publication Critical patent/KR20110064828A/ko
Application granted granted Critical
Publication of KR101300587B1 publication Critical patent/KR101300587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 하전된 금속 입자를 전기력 또는 자기력을 이용해 이동시켜서 비아 홀을 충진하므로 비아 홀의 하부에서부터 위로 충진이 이루어져서 비아 홀의 내부에 공극이 발생하지 않거나 최소화되고, 종래 기술에 따른 구리 전기도금 방식과 비교하면 본 발명은 매우 빠른 시간 내에 크고 깊은 비아 홀을 금속 입자로 채울 수 있어서 실리콘 관통 비아(TSV)의 공정 가격 및 공정 시간을 단축시키며, 수지성분이 많이 포함되어 있는 메탈 페이스트를 사용하는 건식 충진 방식과 비교하면 본 발명은 하전된 금속 입자를 사용함으로서 더 밀한 TSV 금속 배선을 형성할 수 있는 이점이 있다.
TSV(through silicon via), 비아 충진(via filling), 3차원 패키징(3D packaging), 금속 입자(metal particle)

Description

반도체 소자의 제조 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 기판에 형성한 비아 홀을 금속으로 충진(filling)하는 방법에 관한 것이다.
근래에는 제품의 경박단소화 경향에 의해 제품에 들어가는 반도체 디바이스 역시 그 기능은 증가하고 크기는 작아질 것이 요구되고 있다. 이러한 요구를 만족시키기 위해 여러 반도체 디바이스의 패키징 기술이 개발되어 왔다. 그 중 대표적인 하나가 반도체 다이의 본드 패드와 대응되는 영역에 반도체 다이를 관통하는 실리콘 관통 비아(Through Silicon Via, TSV)를 형성하고, 금속을 채워 넣어 관통 전극을 형성하는 TSV 패키지이다. 이러한 패키지는 반도체 다이나 반도체 패키지 사이의 연결 길이를 짧게 할 수 있어서 고성능, 초소형의 반도체 패키지의 기술로 주목받고 있다.
이러한 TSV 패키지 공정을 세부적으로는 살펴보면 실리콘 웨이퍼 상태에서 비아 홀을 형성하는 공정, 비아 홀의 측벽에 절연막(isolation layer)과 확산 방지 막(diffusion barrier layer)을 형성하는 공정, 비아 홀을 금속으로 충진(filling)하는 공정, 웨이퍼를 얇게 하는 공정(thinning step), 그리고 범프(bump)를 형성하고 본딩(bonding)하는 공정 등으로 세분화 할 수 있다. 이러한 세부 공정 중에서 비아 홀을 금속으로 채우는 공정은 전체 비용 중에서 약 40% 이상을 차지한다. 따라서 TSV 패키지 기술의 상용화를 위해서는 저가격의 비아 충진 공정을 확보하는 것이 시급하다.
종래 기술에 따른 반도체 소자의 제조 방법 중에서 비아 충진을 위해 가장 많이 사용되는 공정은 구리 전기도금(Cu electroplating) 공정이다. 구리 전기도금 기술은 반도체 공정에서 사용되는 구리 다마신(Cu damascene)의 개발과 함께 널리 사용되고 있지만, 이를 TSV의 비아 충진에 접목하기 위해서는 해결되어야 할 많은 문제점이 있다.
TSV 패키지에서 사용되는 비아 홀(via hole)의 직경(1 ㎛ 내지 200 ㎛)은 다마신 공정에 의한 비아 홀의 직경에 비하여 훨씬 크고, 비아 홀의 깊이(10 ㎛ 내지 300 ㎛) 또한 훨씬 깊기 때문에 구리 전기도금 기술로는 공정시간이 매우 길다는 단점이 있고, 또한 비아 홀 내부의 공극(void) 형성, 비아 상부의 오버버든(overburden) 등을 해결하기 위해서는 첨가제 및 공정조건을 매우 섬세하게 조절하여야만 한다.
최근 구리 전기도금의 긴 공정시간을 대체할 방법으로 금속 페이스트(paste)를 이용한 건식 충진(dry filling) 방법이 제안되었다. 이러한 건식 충진 방법은 VPES(vacuum printing encapsulation system)를 이용하여 비아 홀이 형성된 기판 상에 금속 페이스트를 프린팅하고 감압 및 가압하는 공정을 반복함으로서 비아 홀을 금속 페이스트로 채우고 이를 큐어링(curing)하여 금속 전극을 형성하는 것이다. 그러나, 이러한 건식 충진 방법은 진공상태에서 금속 페이스트를 프린팅하고 연이어 감압 및 가압할 수 있는 설비가 요구되고, 금속 페이스트를 이루고 있는 유기물들이 큐어링 시 공극을 제공하여 밀한 금속 전극을 형성하기 어려우며, 또한 웨이퍼 상부의 금속 페이스트 잔류물을 제거하기 어렵다는 문제점이 있다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안한 것으로서, 간단한 공정 설비를 이용하여 짧은 공정시간 내에 반도체 소자의 비아를 형성할 수 있는 반도체 소자의 제조 방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판에 비아 홀을 형성하는 단계와, 상기 비아 홀의 내측벽에 절연막을 형성하는 단계와, 상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와, 상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자(charged metal particle)들이 분산되어 있는 용매(solvent)를 배치하는 단계와, 전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상 기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함할 수 있다.
여기서, 상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 전류의 흐름을 형성할 수 있다.
상기 충진하는 단계는, 하전된 상기 금속 입자들과 같은 극성의 전압을 상기 확산 방지막과 상기 용매에 인가하며, 상기 반도체 기판의 하부에는 상기 금속 입자들과 반대 극성의 전압을 인가할 수 있다.
상기 충진하는 단계는, 상기 확산 방지막에 인가하는 전압의 크기와 상기 용매에 인가하는 전압의 크기를 다르게 하여 상기 충진을 용이하게 할 수 있다.
상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 전기장을 형성할 수 있다.
상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 자기장을 형성할 수 있다.
상기 충진하는 단계는, 상기 확산 방지막에 상기 금속 입자들과 같은 극성의 전압을 인가할 수 있다.,
상기 비아 홀을 형성하는 단계는, 심도 반응성 이온 식각(deep reactive ion etch) 공정을 이용할 수 있다.
상기 절연막을 형성하는 단계는, 상기 비아 홀이 형성된 상기 반도체 기판 상에 절연물질을 증착하는 단계와, 상기 절연물질이 증착된 상기 반도체 기판을 전면 식각(etch back)하여 상기 비아 홀의 저면에 상기 반도체 기판이 드러나게 하는 단계를 포함할 수 있다.
상기 절연물질을 증착하는 단계는, PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 이용할 수 있다.
상기 확산 방지막을 형성하는 단계는, 상기 절연막의 상부에는 상기 비아 홀의 하부보다 상대적으로 더 두껍게 상기 확산 방지막을 형성하고, 상기 비아 홀의 내부는 들어갈수록 상기 확산 방지막의 두께를 얇게 형성할 수 있다.
상기 확산 방지막을 형성하는 단계는, 상기 절연막이 형성된 상기 반도체 기판 상에 상기 확산 방지막을 증착하는 단계와, 상기 확산 방지막을 이방성 식각하여 상기 비아 홀의 저면에 상기 반도체 기판이 드러나게 하는 단계를 포함할 수 있다.
상기 확산 방지막을 형성하는 단계는, PVD(physical vapor deposition) 공정을 이용할 수 있다.
상기 확산 방지막을 형성하는 단계는, 스퍼터링(sputtering) 공정을 이용할 수 있다.
상기 용매를 배치하는 단계는, 상기 금속 입자들이 같은 극성으로 하전된 상기 용매를 배치할 수 있다.
상기 용매를 배치하는 단계는, 마찰이나 플라즈마 차징(plasma charging) 또는 계면 첨가물을 이용하여 상기 금속 입자들을 하전시킬 수 있다.
상기 용매를 배치하는 단계는, 상기 용매에 계면활성제(surfactant)를 첨가하여 상기 분산을 용이하게 할 수 있다.
상기 용매를 배치하는 단계는, 상기 금속 입자들을 그 크기가 작은 입자와 큰 입자를 섞어서 사용할 수 있다.
상기 반도체 소자의 제조 방법은, 상기 비아 홀의 상부까지 상기 금속 입자들이 채워지면 상기 용매를 제거하는 단계와, 상기 용매를 제거한 상기 반도체 기판을 큐어링하는 단계를 더 포함할 수 있다.
상기 큐어링하는 단계는, 100℃ 내지 400℃의 온도에서 수행할 수 있다.
본 발명의 실시예에 의하면, 하전된 금속 입자를 전기력 또는 자기력을 이용해 이동시켜서 비아 홀을 충진하므로 비아 홀의 하부에서부터 위로 충진(bottom-up filling)이 이루어져서 비아 홀의 내부에 공극이 발생하지 않거나 최소화된다.
종래 기술에 따른 구리 전기도금 방식과 비교하면 본 발명은 매우 빠른 시간 내에 크고 깊은 비아 홀을 금속 입자로 채울 수 있어서 TSV의 공정 가격 및 공정 시간을 단축시킬 수 있다. 또한 수지성분이 많이 포함되어 있는 메탈 페이스트를 사용하는 건식 충진 방식과 비교하면 본 발명은 하전된 금속 입자를 사용함으로서 더 밀한 TSV 금속 배선을 형성할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하에서 설명할 실시예에서는 3차원 집적소자(3D IC) 패키지 등의 반도체 기판에 형성된 TSV의 비아 홀을 금속으로 채우는 공정에 대하여 설명하였으나, 다층 인쇄회로 기판의 비아 홀을 금속으로 채우는 공정 등과 같이 다양한 반도체 공정에 적용할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 의해 비아 홀을 금속 입자로 채우는 과정을 나타낸 도면이다. 도 1을 참조하여 비아 홀의 충진 과정을 간략하게 살펴보면 다음과 같다.
절연막(103)이 형성된 반도체 기판(101)에 비아 홀(105)을 형성하고, 비아 홀(105)의 내측벽에 절연막(107)을 형성하며, 절연막(103)의 상부와 비아 홀(105)의 내측벽에 확산 방지막(109)을 형성한다. 이로써, 비아 홀(105)의 내측벽에서 확 산 방지막(109)과 반도체 기판(101)이 절연막(107)에 의해 서로 절연된다. 이처럼 비아 홀(105), 절연막(107), 확산 방지막(109) 등을 형성한 반도체 기판(101) 상에 전기적으로 하전된 금속 입자(113)들이 분산되어 있는 용매(111)를 배치하며, 반도체 기판(101)의 상부와 하부의 사이에 전기력 또는 자기력을 인가한다. 그러면, 전기력 또는 자기력에 의해 금속 입자(113)가 이동하여 비아 홀(105)의 바닥에서부터 위로 쌓여서 비아 홀(105)이 금속 입자(113)에 의해 충진된다.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 흐름에 따른 소자 단면도들이다.
이하에서 도 2a 내지 도 2j를 참조하여 설명할 본 발명의 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판(101)에 비아 홀(105)을 형성하는 단계와, 비아 홀(105)의 내측벽에 절연막(107)을 형성하는 단계와, 절연막(107)이 형성된 비아 홀(105)의 내측벽과 반도체 기판(101)의 상부에 확산 방지막(109)을 형성하는 단계와, 확산 방지막(109)이 형성된 반도체 기판(101) 상에 전기적으로 하전된 금속 입자(113)들이 분산되어 있는 용매(111)를 배치하는 단계와, 전기력 또는 자기력을 이용해 금속 입자(113)들을 이동시켜서 비아 홀(105)을 금속 입자(113)들로 충진하는 단계와, 비아 홀(105)의 상부까지 금속 입자(113)들이 채워지면 용매(111)를 제거하는 단계와, 용매(111)를 제거한 반도체 기판(101)을 큐어링하는 단계 등을 포함한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 공정 순서에 따라 자세히 설명하기로 한다.
먼저 도 2a를 참조하면, 상부에 절연막(103)이 형성된 반도체 기판(101)에 예컨대, 심도 반응성 이온 식각 등의 공정을 통해 비아 홀(105)을 형성한다.
도 2b를 참조하면, 절연막(103) 및 비아 홀(105)이 형성된 반도체 기판(101) 상에 예컨대, PECVD 공정 등을 통해 실리콘 산화물, 실리콘 질화물 또는 산화실리콘 질화물 등의 절연물질을 증착하여 절연막(107)을 형성한다.
도 2c를 참조하면, 절연막(107)을 전면 식각하여 비아 홀(105)의 저면에 반도체 기판(101)이 드러나게 한다. 이때, 절연막(103)의 상부에 형성되어 있던 절연막(107)을 제거하여 절연막(103)이 드러나게 한다.
도 2d를 참조하면, 비아 홀(105)의 내측벽에 절연막(107)이 형성된 반도체 기판(101) 상에 예컨대, PVD 등의 공정을 통해 확산 방지막(109)을 형성한다. 여기서, 확산 방지막(109)의 형성을 위해 스텝 커버리지(step coverage) 특성이 우수한 공정을 이용하면 비아 홀(105)의 하부까지 균일한 두께로 형성되지만, 본 발명에서는 스텝 커버리지 특성이 나쁜 공정을 사용하여 절연막(103)의 상부에는 확산 방지막(109)을 두껍게 형성하고 비아 홀(105)의 내부로 들어갈수록 확산 방지막(109)의 두께를 얇게 형성한다. 따라서, 비아 홀(105)의 저면에는 확산 방지막(109)이 얇은 두께로 형성되어 이후 공정에서 비아 홀(105) 저면의 확산 방지막(109)을 쉽게 제거할 수 있다. PVD에는 스퍼터링, 전자빔 증착법(E-beam evaporation), 열 증착법(thermal evaporation), 레이저 분자빔 증착법(laser molecular beam epitaxy), 펄스 레이저 증착법(pulsed laser deposition) 등이 있으나 본 발명에서는 예컨대, 스퍼터링 공정을 통해 확산 방지막(109)을 형성한다.
도 2e를 참조하면, 확산 방지막(109)을 예컨대, 반응성 이온 식각 등의 공정을 통해 이방성 식각하여 절연막(103) 상부와 비아 홀(105)의 내측벽에는 확산 방지막(109)이 남게 하고, 비아 홀(105)의 저면에서는 확산 방지막(109)을 제거하여 반도체 기판(101)이 드러나게 한다. 이로써, 비아 홀(105)의 내측벽에서 확산 방지막(109)과 반도체 기판(101)이 절연막(107)에 의해 서로 절연된다.
도 2f를 참조하면, 확산 방지막(109)이 형성된 반도체 기판(101)을 (+) 또는 (-)로 하전된 수 nm에서 수십 um 크기의 금속 입자(113)가 분산된 용매(111)에 담근 후, 확산 방지막(109)과 용매(111)에 하전된 금속 입자(113)와 같은 극성의 전압을 인가하며, 반도체 기판(101)의 하부에는 하전된 금속 입자와 반대 극성의 전압을 인가하여 전류의 흐름을 형성한다. 금속 입자(113)의 하전은 마찰, 플라즈마 차징, 계면 첨가물을 이용하는 등 다양한 방법으로 이루어 질 수 있으며, 하전된 금속 입자(113)들은 같은 극성을 가지므로 용매(111)의 속에서 서로 잘 분산되며, 추가적으로 분산을 용이하게 하기 위하여 계면활성제 등을 첨가할 수도 있다. 도 2f에서는 (+)로 하전된 금속 입자(113)를 이용하는 실시예에 대해 나타내었다. 한편, 다른 실시예로서 반도체 기판(101)의 하부와 용매(111)와의 사이에 전기장이나 자기장을 형성하며, 확산 방지막(109)에 하전된 금속 입자(113)와 같은 극성의 전압을 인가할 수도 있다.
도 2g를 참조하면, 전류의 흐름, 전기장 또는 자기장에 의하여 하전된 금속 입자(113)는 용매(111)로부터 이동하여 비아 홀(105)의 바닥에서부터 위로 쌓이게 되며, 비아 홀(105)의 바닥에 충진된 금속 입자(113)는 반도체 기판(101)으로부터 공급되는 반대 전하에 의하여 방전되어, 즉 하전 특성을 잃어서 중성의 금속 입자(discharged metal particle)(115)로 남게 된다. 이때 확산 방지막(109)의 전압을 용매(111)의 전압보다 낮게 조정하는 방법 등으로 하전된 금속 입자(113)가 비아 홀(105)의 내부로 용이하게 이동하도록 조절할 수 있다. 또한 하전된 금속 입자(113)를 그 크기가 작은 입자와 큰 입자를 섞어서 사용하면 더 조밀하게 비아 홀(105)을 금속 입자(113)로 채울 수 있다. 이와 같이 본 발명에서는 전기력 또는 자기력을 이용해 금속 입자(113)를 이동시켜서 비아 홀(105)을 충진하므로 비아 홀(105)의 하부에서부터 위로 충진(bottom-up filling)이 이루어져서 비아 홀(105)의 내부에 공극이 발생하지 않거나 최소화된다.
도 2h를 참조하면, 비아 홀(105)의 상부까지 금속 입자(115)가 채워지면 반도체 기판(101)과 확산 방지막(109) 및 용매(111)에 가해진 전원을 차단하거나 전기장 또는 자기장을 제거한 후에 용매(111)를 제거하면 도 2i에서와 같이 비아 홀(105)이 금속 입자(115)로 채워진 실리콘 관통 비아가 형성된다.
도 2i를 참조하면, 금속 입자(115)로 채워진 실리콘 관통 비아를 예컨대, 100℃ 내지 400℃의 온도에서 큐어링(curing)하여 도 2j와 같은 실리콘 관통 비아의 금속 배선(TSV metal interconnection)(117)이 최종적으로 완성된다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 의해 비아 홀을 금속 입자로 채우는 과정을 나타낸 도면,
도 2a 내지 도 2j는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 흐름에 따른 소자 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 105 : 비아 홀
109 : 확산 방지막 111 : 용매
113, 115 : 금속 입자

Claims (20)

  1. 삭제
  2. 반도체 기판에 비아 홀을 형성하는 단계와,
    상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,
    상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,
    상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,
    전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,
    상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 전류의 흐름을 형성하는
    반도체 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 충진하는 단계는, 하전된 상기 금속 입자들과 같은 극성의 전압을 상기 확산 방지막과 상기 용매에 인가하며, 상기 반도체 기판의 하부에는 상기 금속 입 자들과 반대 극성의 전압을 인가하는
    반도체 소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 충진하는 단계는, 상기 확산 방지막에 인가하는 전압의 크기와 상기 용매에 인가하는 전압의 크기를 다르게 하여 상기 충진을 용이하게 하는
    반도체 소자의 제조 방법.
  5. 반도체 기판에 비아 홀을 형성하는 단계와,
    상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,
    상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,
    상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,
    전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,
    상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 전기장을 형성하는
    반도체 소자의 제조 방법.
  6. 반도체 기판에 비아 홀을 형성하는 단계와,
    상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,
    상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,
    상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,
    전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,
    상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 자기장을 형성하는
    반도체 소자의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 충진하는 단계는, 상기 확산 방지막에 상기 금속 입자들과 같은 극성의 전압을 인가하는
    반도체 소자의 제조 방법.
  8. 반도체 기판에 비아 홀을 형성하는 단계와,
    상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,
    상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,
    상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,
    전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,
    상기 비아 홀을 형성하는 단계는, 심도 반응성 이온 식각(deep reactive ion etch) 공정을 이용하는
    반도체 소자의 제조 방법.
  9. 반도체 기판에 비아 홀을 형성하는 단계와,
    상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,
    상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,
    상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,
    전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,
    상기 절연막을 형성하는 단계는,
    상기 비아 홀이 형성된 상기 반도체 기판 상에 절연물질을 증착하는 단계와,
    상기 절연물질이 증착된 상기 반도체 기판을 전면 식각하여 상기 비아 홀의 저면에 상기 반도체 기판이 드러나게 하는 단계를 포함하는
    반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 절연물질을 증착하는 단계는, PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 이용하는
    반도체 소자의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 반도체 기판에 비아 홀을 형성하는 단계와,
    상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,
    상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,
    상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,
    전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,
    상기 용매를 배치하는 단계는, 마찰이나 플라즈마 차징(plasma charging) 또는 계면 첨가물을 이용하여 상기 금속 입자들을 하전시키는
    반도체 소자의 제조 방법.
  17. 반도체 기판에 비아 홀을 형성하는 단계와,
    상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,
    상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,
    상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,
    전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,
    상기 용매를 배치하는 단계는, 상기 용매에 계면활성제를 첨가하여 상기 분산을 용이하게 하는
    반도체 소자의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020090121573A 2009-12-09 2009-12-09 반도체 소자의 제조 방법 KR101300587B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090121573A KR101300587B1 (ko) 2009-12-09 2009-12-09 반도체 소자의 제조 방법
US12/689,344 US7998862B2 (en) 2009-12-09 2010-01-19 Method for fabricating semiconductor device
JP2010026959A JP2011124524A (ja) 2009-12-09 2010-02-09 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121573A KR101300587B1 (ko) 2009-12-09 2009-12-09 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110064828A KR20110064828A (ko) 2011-06-15
KR101300587B1 true KR101300587B1 (ko) 2013-08-28

Family

ID=44082455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121573A KR101300587B1 (ko) 2009-12-09 2009-12-09 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US7998862B2 (ko)
JP (1) JP2011124524A (ko)
KR (1) KR101300587B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797591A (zh) * 2011-08-17 2014-05-14 三星电子株式会社 制造氮化物半导体发光器件的方法以及由此制造出的氮化物半导体发光器件
DE102011115121A1 (de) * 2011-09-29 2013-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Beschichtung eines Substrats
US9082764B2 (en) 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
US20130249096A1 (en) * 2012-03-23 2013-09-26 Texas Instruments Incorporated Through silicon via filling
KR20140011137A (ko) 2012-07-17 2014-01-28 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
JP6317878B2 (ja) * 2012-11-30 2018-04-25 国立大学法人九州大学 電極付基板の製造方法および電極付基板
US20140253137A1 (en) * 2013-03-08 2014-09-11 Macronix International Co., Ltd. Test pattern design for semiconductor devices and method of utilizing thereof
CN105308723B (zh) * 2013-06-17 2019-01-01 应用材料公司 利用湿式晶片背面接触进行铜镀硅穿孔的方法
CN104600027B (zh) * 2015-01-30 2017-10-27 华进半导体封装先导技术研发中心有限公司 一种tsv通孔的制备工艺
JP6903061B2 (ja) 2016-01-21 2021-07-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｓｉ貫通電極のメッキのプロセス及び化学作用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052619A (ko) * 2001-12-21 2003-06-27 아남반도체 주식회사 반도체 소자 제조 방법
JP2005259845A (ja) * 2004-03-10 2005-09-22 Sharp Corp 導電性ペーストによるビア充填方法
KR20090000361A (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20090074512A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP3397689B2 (ja) * 1998-06-01 2003-04-21 株式会社東芝 マルチチップ半導体装置およびその製造方法
JP2002223059A (ja) * 2001-01-24 2002-08-09 Sharp Corp 微細パターン形成方法
JP4270792B2 (ja) 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
KR100555513B1 (ko) * 2003-08-04 2006-03-03 삼성전자주식회사 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
JP2006165112A (ja) * 2004-12-03 2006-06-22 Sharp Corp 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置
JP4483562B2 (ja) * 2004-12-13 2010-06-16 パナソニック株式会社 導体配線の形成方法
US7566657B2 (en) * 2007-01-17 2009-07-28 Hewlett-Packard Development Company, L.P. Methods of forming through-substrate interconnects
JP2008277771A (ja) * 2007-03-30 2008-11-13 Jsr Corp 被膜形成方法、絶縁膜を有する構造体及びその製造方法並びに電子部品
DE102007025233A1 (de) * 2007-05-31 2008-12-04 Robert Bosch Gmbh Steuergerät eines Kraftfahrzeugs
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US8486823B2 (en) * 2008-03-07 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming through via
US7915080B2 (en) * 2008-12-19 2011-03-29 Texas Instruments Incorporated Bonding IC die to TSV wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052619A (ko) * 2001-12-21 2003-06-27 아남반도체 주식회사 반도체 소자 제조 방법
JP2005259845A (ja) * 2004-03-10 2005-09-22 Sharp Corp 導電性ペーストによるビア充填方法
KR20090000361A (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20090074512A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법

Also Published As

Publication number Publication date
KR20110064828A (ko) 2011-06-15
US20110136338A1 (en) 2011-06-09
JP2011124524A (ja) 2011-06-23
US7998862B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
KR101300587B1 (ko) 반도체 소자의 제조 방법
US7453150B1 (en) Three-dimensional face-to-face integration assembly
US8525343B2 (en) Device with through-silicon via (TSV) and method of forming the same
US8623762B2 (en) Semiconductor device and a method for making the semiconductor device
Tamura et al. Novel adhesive development for CMOS-compatible thin wafer handling
CN103367285B (zh) 一种通孔结构及其制作方法
US20130119543A1 (en) Through silicon via for stacked wafer connections
US20100207227A1 (en) Electronic Device and Method of Manufacturing Same
EP2826066A1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN110875198A (zh) 晶圆级封装方法及封装结构
Nagarajan et al. Development of dual-etch via tapering process for through-silicon interconnection
CN102376641B (zh) 铜填充硅通孔的制作方法
Zhang et al. Silicon interposer process development for advanced system integration
US8890299B2 (en) Bonded semiconductor structures and methods of forming same
US7579258B2 (en) Semiconductor interconnect having adjacent reservoir for bonding and method for formation
EP2819162A1 (en) Method for producing contact areas on a semiconductor substrate
CN112151440B (zh) 半导体结构的形成方法、晶体管
Dixit et al. Via technologies for MEMS
Cheramy et al. 3D integration process flow for set-top box application: description of technology and electrical results
US9224708B2 (en) Method for manufacturing a conducting contact on a conducting element
Chung et al. 3D Stacking DRAM using TSV technology and microbump interconnect
Huang et al. Thermal and electrical reliability tests of air-gap through-silicon vias
Yong et al. Fabrication of dielectric insulation layers in TSV by different processes
CN102376642A (zh) 一种硅通孔工艺
KR20110075390A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee