CN110875198A - 晶圆级封装方法及封装结构 - Google Patents

晶圆级封装方法及封装结构 Download PDF

Info

Publication number
CN110875198A
CN110875198A CN201811026643.8A CN201811026643A CN110875198A CN 110875198 A CN110875198 A CN 110875198A CN 201811026643 A CN201811026643 A CN 201811026643A CN 110875198 A CN110875198 A CN 110875198A
Authority
CN
China
Prior art keywords
chip
oxide layer
bonding
device wafer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811026643.8A
Other languages
English (en)
Inventor
罗海龙
克里夫·德劳利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201811026643.8A priority Critical patent/CN110875198A/zh
Publication of CN110875198A publication Critical patent/CN110875198A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种晶圆级封装方法及封装结构，封装方法包括：提供形有多个第一芯片的器件晶圆，第一芯片表面有第一焊盘；提供承载基板，在所述承载基板上临时键合多个第二芯片，所述第二芯片的表面具有第二焊盘，具有第二焊盘的面为待键合面；采用熔融键合工艺实现第二芯片和器件晶圆的键合，第二芯片与第一芯片的位置相对应，在第一焊盘和第二焊盘之间形成空腔；利用电镀工艺在空腔中形成电连接第一焊盘和第二焊盘的芯片互连结构。本发明简化了封装方法，且通过熔融键合工艺提高了封装成品率。

Description

晶圆级封装方法及封装结构
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶圆级封装方法及封装结构。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
晶圆级系统封装主要包括物理连接和电性连接这两个重要工艺，通常采用有机键合层(例如粘片膜)实现所述器件晶圆和待集成芯片之间的物理连接，并通过通孔刻蚀工艺(例如硅通孔刻蚀工艺)和电镀技术实现半导体器件之间的电性连接。
但是，目前晶圆级系统封装的方法有待进一步简化，且封装成品率有待提高。
发明内容
本发明解决的问题是提供一种晶圆级封装方法及封装结构，简化封装工艺、提高封装成品率。
为解决上述问题，本发明提供一种晶圆级封装方法，包括：
提供器件晶圆，所述器件晶圆中形成有多个第一芯片，所述第一芯片的表面具有第一焊盘；提供承载基板，在所述承载基板上临时键合多个第二芯片，所述第二芯片的表面具有第二焊盘，具有第二焊盘的面为待键合面；采用熔融键合工艺实现所述第二芯片和器件晶圆的键合，且所述第二芯片与所述第一芯片的位置相对应，在所述第一焊盘和第二焊盘之间形成空腔；利用电镀工艺在所述空腔中形成使所述第一焊盘和第二焊盘电连接的芯片互连结构。
相应地，本发明还提供一种晶圆级封装结构，包括：器件晶圆，所述器件晶圆中具有多个第一芯片，所述第一芯片的表面具有第一焊盘；与所述器件晶圆相键合的多个第二芯片，所述多个第二芯片与所述多个第一芯片位置相对应，所述第二芯片朝向所述器件晶圆的表面具有第二焊盘，所述第二焊盘与所述第一焊盘相对设置，所述第二芯片和器件晶圆通过熔融键合工艺连接；芯片互连结构，位于所述第一焊盘和第二焊盘之间。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在实现第二芯片和器件晶圆的键合的过程中，所述第二芯片与所述器件晶圆中第一芯片的位置相对应，并在所述第一焊盘和第二焊盘之间形成空腔，从而在所述空腔中形成使所述第一焊盘和第二焊盘电连接的芯片互连结构，本发明无需另外形成与所述第二芯片电连接的连接结构，简化了封装方法；而且，本发明采用熔融键合工艺实现所述第二芯片和器件晶圆的键合，从而使所述第二芯片和器件晶圆之间具有较高的键合强度，提高了键合工艺的可靠性，相应提高了封装成品率。
附图说明
图1至图10是本发明晶圆级封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，晶圆级系统封装的工艺较为复杂，且封装成品率较低。分析其原因在于：
目前在将待集成的裸芯片键合于器件晶圆之后，需形成与所述裸芯片电连接的第一连接结构、与所述器件晶圆中的芯片电连接的第二连接结构、以及电连接所述第一连接结构和第二连接结构的互连结构，工艺较为复杂。
此外，在将所述裸芯片键合于所述器件晶圆之前，先采用注塑工艺形成固定所述裸芯片的注塑层，并在所述裸芯片与所述器件晶圆键合之后去除或部分去除所述注塑层，以进行后续制程，步骤较为繁冗。
而且，所述器件晶圆和裸芯片通常通过粘合层(例如粘片膜或干膜等)实现物理连接，但所述粘合层的耐温性较差，当后续制程工艺中的工艺温度过高时，所述粘合层容易失效，从而降低所述粘合层的粘附性，甚至出现所述器件晶圆和裸芯片发生脱落的问题，从而严重影响晶圆级系统封装的封装成品率。
为了解决所述技术问题，本发明在实现第二芯片和器件晶圆的键合的过程中，所述第二芯片与所述器件晶圆中第一芯片的位置相对应，并在所述第一焊盘和第二焊盘之间形成空腔，从而在所述空腔中形成使所述第一焊盘和第二焊盘电连接的芯片互连结构，本发明无需另外形成与所述第二芯片电连接的连接结构，简化了封装方法；而且，本发明采用熔融键合工艺实现所述第二芯片和器件晶圆的键合，从而使所述第二芯片和器件晶圆之间具有较高的键合强度，提高了键合工艺的可靠性，相应提高了封装成品率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明晶圆级封装方法一实施例中各步骤对应的结构示意图。
参考图1，提供器件晶圆(CMOS Wafer)300，所述器件晶圆300中形成有多个第一芯片400，所述第一芯片400的表面具有第一焊盘410。
所述器件晶圆300为完成器件制作的待封装晶圆。本实施例中，所述器件晶圆300的半导体衬底为硅衬底。在其他实施例中，所述器件晶圆的半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述半导体衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述半导体衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，所述器件晶圆300的厚度为10微米至100微米。
需要说明的是，所述器件晶圆300可以采用集成电路制作技术所制成，例如在半导体衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，在所述器件上形成介质层、金属互连结构以及与所述金属互连结电连接的焊盘等结构，从而使所述器件晶圆300中形成有多个第一芯片400，且所述多个第一芯片400可以为同一类型或不同类型的芯片。
需要说明的是，为了便于图示，本实施例中，以所述器件晶圆300中集成有三个第一芯片400为例进行说明。但所述第一芯片400的数量不仅限于三个。
所述第一芯片400的表面具有第一焊盘(Pad)410，所述第一焊盘410用于实现所述第一芯片400与其他电路的电连接。本实施例中，所述第一焊盘410为引线焊盘(Bond Pad)。
参考图2，提供承载基板100，在所述承载基板100上临时键合多个第二芯片200，所述第二芯片200的表面具有第二焊盘210，具有第二焊盘的面为待键合面。
所述承载基板100用于对所述多个第二芯片200起到支撑作用，从而便于后续工艺的进行，提高后续工艺的可操作性；而且通过临时键合(Temporary Bonding)的方式，还便于后续将所述第二芯片200和承载基板100进行分离。
本实施例中，所述承载基板100为载体晶圆(Carrier Wafer)。具体地，所述承载基板100可以半导体衬底(例如硅衬底)、有机玻璃晶圆、无机玻璃晶圆、树脂晶圆、半导体材料晶圆、氧化物晶体晶圆、陶瓷晶圆、金属晶圆、有机塑料晶圆、无机氧化物晶圆或陶瓷材料晶圆。
本实施例中，通过胶粘层150将所述第二芯片200背向所述待键合面(未标示)的表面临时键合于所述承载基板100上。
所述胶粘层150用于实现所述第二芯片200和所述承载基板100的临时键合，便于后续将所述第二芯片200和承载基板100进行分离。
本实施例中，所述胶粘层150为粘片膜(Die Attach Film，DAF)。粘片膜是在半导体封装工序中用于连接半导体芯片与封装基板、芯片与芯片的超薄型薄膜黏合剂，具有较高的可靠性及方便的工序性，有利于实现半导体封装的积层化和薄型化。
在其他实施例中，所述胶粘层还可以为干膜(Dry Film)、UV胶或热固胶。
其中，干膜是一种用于半导体芯片封装或印刷电路板制造时所采用的具有粘性的光致抗蚀膜，干膜光刻胶的制造是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在所述干膜光刻胶内形成图形。
UV胶又称紫外光固化胶，UV胶是一种必须通过紫外线光照射才能固化的一类胶粘剂，固化速度较快，在固化后具有较高的粘接强度，且环保性较高。
热固胶是以热固性树脂为主要成分的胶黏剂，热固胶的耐溶剂性、耐候性等性能较好，固化速度快且具有较高的粘接强度高，根据粘度、固化时间以及添加剂的不同，可适用于不同表面的粘接。
所述第二芯片200用于作为晶圆级系统封装中的待集成芯片，需要说明的是，本实施例晶圆级封装方法用于实现异质集成，因此所述多个第二芯片200为硅晶圆制成的芯片。在其他实施例中，所述第二芯片也可以是其他材质形成的芯片。
所述多个第二芯片200的功能不同，且所述第二芯片200的数量与所述第一芯片400的数量相同。
所述第二芯片200可以为有源元件、无源元件、微机电系统、光学元件等元件中的一种或多种。具体地，所述第二芯片200可以为存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。在其他实施例中，所述第二芯片还可以是其他功能芯片。
本实施例中，所述晶圆级系统封装用于将多个不同功能的多个第二芯片200组合到一个封装结构中，因此所述多个第二芯片200通过对不同功能类型的多个晶圆进行切割所获得。在其他实施例中，根据实际工艺需求，所述多个第二芯片的功能类型还可以相同。
通过将多个第二芯片200集成于所述器件晶圆300(如图1所示)中，并在所述器件晶圆300上完成封装集成制程，从而能够大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显降低工作量与设备需求。
还需要说明的是，为了便于图示，本实施例中，以所述第二芯片200的数量为三个为例进行说明。但所述第二芯片200的数量不仅限于三个。
所述第二芯片200的表面具有第二焊盘210，所述第二焊盘210用于实现所述第二芯片200与其他电路的电连接。本实施例中，所述第二焊盘210为引线焊盘，所述第二焊盘210用于实现所述第二芯片200与其他电路之间的电性连接。
本实施例中，所述第二芯片200包括形成有第二焊盘210的第二正面201以及与所述第二正面201相背的第二背面202，所述第二正面201露出所述第二焊盘210。其中，所述第二背面202指的是所述第二芯片200中远离所述第二焊盘210一侧的半导体衬底的底部表面。
本实施例中，所述第二芯片200的待键合面为所述第二正面201，相应的，通过所述胶粘层150将所述第二芯片200的第二背面202临时键合于所述承载基板100上。在其他实施例中，当所述第二芯片的待键合面为第二背面时，相应通过所述胶粘层将所述第二芯片的第二正面临时键合于所述承载基板上。
需要说明的是，在其他实施例中，还可以通过静电键合的方式，静电键合技术是不用任何粘结剂实现键合的一种方法。在键合过程中，将要键合的芯片和晶圆分别连接不同的电极，在电压作用下使芯片和晶圆表面形成电荷，且所述芯片与晶圆表面电荷电性不同，从而在芯片与晶圆键合过程中产生较大的静电引力，实现两者的物理连接。
继续参考图1和图2，并结合参考图3至图6，采用熔融键合工艺实现所述第二芯片200和器件晶圆300的键合，且所述第二芯片200与所述第一芯片400的位置相对应，在所述第一焊盘410和第二焊盘210之间形成空腔220(如图5所示)。
熔融键合是一种主要利用界面化学力完成键合的工艺，从而提高了键合工艺的可靠性，进而提高了所述第二芯片200和器件晶圆300的键合强度，且后续工艺对所述键合强度的影响较小，相应提高了封装成品率。
相应的，为了所述熔融键合工艺的进行，所述封装方法还包括：
结合参考图1和图2，在所述器件晶圆300(如图1所示)的表面形成露出所述第一焊盘410(如图1所示)的第一氧化层420(如图1所示)；在所述第二芯片200(如图2所示)的表面形成露出所述第二焊盘210(如图2所示)的第二氧化层250(如图2所示)。
所述第一氧化层420和第二氧化层250用于作为后续熔融键合(Fusion Bonding)工艺的键合层，用于实现所述器件晶圆300和第二芯片200之间的物理连接，且能够提高键合强度。
此外，所述第一氧化层420和第二氧化层250具有一定的厚度，在后续键合工艺过程中，所述第一氧化层420和第二氧化层250为在所述第一焊盘410和第二焊盘210之间形成空腔提供空间；而且，所述第一氧化层420和第二氧化层250具有绝缘特性，还用于在所述空腔中形成芯片互连结构后，实现芯片互连结构与其他部件的绝缘。
本实施例中，所述第一氧化层420的材料为氧化硅。通过选取氧化硅材料，在后续熔融键合工艺的过程中，能够使所述器件晶圆300与待集成芯片的接触面以Si-O-Si的共价键进行键合，由于硅氧键的键能较大，从而有利于提高键合强度；而且，氧化硅材料具有较高的工艺兼容性，氧化硅还为工艺常用、成本较低的材料，因此通过选取氧化硅材料的方式，有利于降低工艺难度和工艺成本，且有利于降低对所形成封装结构的性能影响。
在其他实施例中，所述第一氧化层还可以为氧化铪、氧化铝或氧化镧。
本实施例中，采用原子层沉积(Atomic Layer Deposition，ALD)工艺形成所述第一氧化层420。原子层沉积工艺是指通过将气相前驱体脉冲交替地通入反应腔室内，在待沉积基体上化学吸附并发生表面反应的沉积工艺。通过原子层沉积工艺，所述第一氧化层420以原子层的形式形成于所述器件晶300的表面，因此有利于提高沉积速率的均匀性、所述第一氧化层420的厚度均一性以及所述第一氧化层420中的结构均匀性，且所述第一氧化层420具有良好的覆盖能力；此外，原子层沉积工艺的工艺温度通常较低，因此还有利于减小了热预算(Thermal Budget)，降低晶圆变形(Wafer Distortion)、器件性能偏移的概率。
在其他实施例中，根据所述第一氧化层的材料，形成所述第一氧化层的工艺还可以为低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)工艺、金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)工艺、物理气相沉积(Physical Vapor Deposition，PVD)工艺或激光脉冲沉积(Pulsed Laser Deposition，PLD)工艺。
本实施例中，所述器件晶圆300中与所述第一氧化层420相背的面为晶圆背面302，与所述晶圆背面302相背的面为晶圆正面301，所述第一氧化层420形成于所述晶圆正面301并露出所述第一焊盘410。
具体地，形成所述第一氧化层420的步骤包括：在所述晶圆正面301形成第一氧化膜，所述第一氧化膜覆盖所述第一焊盘410；图形化所述第一氧化膜，露出所述第一焊盘410，且图形化后的剩余第一氧化膜作为第一氧化层420。
需要说明的是，为了降低形成第一氧化层420的工艺难度，所述第一氧化层420覆盖所述晶圆正面301并仅露出所述第一焊盘410。在其他实施例中，还可以根据后续待键合芯片在所述器件晶圆上的位置，在所述待键合芯片所对应位置处的晶圆正面形成所述第一氧化层，并露出所述第一焊盘。
本实施例中，所述第二氧化层250的材料与所述第一氧化层420(如图1所示)的材料相同，从而在后续熔融键合工艺中实现共价键结合。具体地，采用原子层沉积工艺形成所述第二氧化层250，所述第二氧化层250的材料为氧化硅。
在其他实施例中，所述第二氧化层还可以为氧化铪、氧化铝或氧化镧，且根据所述第二氧化层的材料，形成所述第二氧化层的工艺还可以为低压化学气相沉积工艺、金属有机化学气相沉积工艺、物理气相沉积工艺或激光脉冲沉积工艺。
对所述第二氧化层250的具体描述，可参考前述对所述第一氧化层420的相关描述，本实施例在此不再赘述。
需要说明的是，所述多个第二芯片200可以通过对不同功能的多个晶圆进行切割所获得，因此为了提高所述第二氧化层250的形成效率和形成质量，形成所述第二芯片200和第二氧化层250的步骤包括：在集成有所述第二芯片200的多个晶圆上形成第二氧化膜，所述第二氧化膜覆盖所述第二焊盘210；图形化所述第二氧化膜，露出所述第二焊盘210，且图形化后的剩余第二氧化膜作为第二氧化层250；对形成有所述第二氧化层250的多个晶圆进行切割，从而获得形成有所述第二氧化层250的多个第二芯片200。
本实施例中，在所述第二芯片200的待键合面上形成所述第二氧化层250之后，将所述第二芯片200背向所述待键合面的表面临时键合于所述承载基板100上，从而有利于简化形成所述第二氧化层250的工艺难度。
在其他实施例中，根据实际工艺情况，还可以将所述第二芯片背向所述待键合面的表面临时键合于所述承载基板之后，在所述待键合面上形成所述第二氧化层。
因此，结合参考图3至图6，通过所述第二氧化层250和所述第一氧化层420，采用熔融键合工艺实现所述第二芯片200和器件晶圆300的键合，且所述第二芯片200与所述第一芯片400的位置相对应，在所述第一焊盘410和第二焊盘210之间形成空腔220(如图5所示)。
此处，所述第二芯片200与所述第一芯片400的位置相对应的含义指的是，所述第二芯片200与所述第一芯片400键合时相互对准，所述第二芯片200上的第二焊盘210和所述第一芯片400的第一焊盘410也相互对准且相对设置。
由于所述第二氧化层250和所述第一氧化层420均具有一定的厚度，在实现所述第二芯片200和器件晶圆300的键合后，因为所述第二氧化层250和所述第一氧化层420的支撑作用，在第一氧化层420露出的所述第一焊盘410和所述第二氧化层250露出的第二焊盘210之间形成空腔220，从而为后续填充导电材料提供空间位置，进而形成使所述第一焊盘410和所述第二焊盘210电连接的芯片互连结构。
需要说明的是，本实施例中，所述第一焊盘410位于所述第一芯片400的端部；所述第二焊盘210位于所述第二芯片200的端部；将所述第二氧化层250与所述第一氧化层420相对设置时，所述第二芯片200与所述第一芯片400相对设置，在所述第一焊盘410、第一氧化层420、第二氧化层250和第二芯片200围成空腔，此外，所述第二氧化层250在第二焊盘210的位置处并没有与第一氧化层420相接触，从而使所述空腔在第二焊盘210和第一氧化层420之间形成开口。
具体地，结合参考图3和图4，所述熔融键合工艺的步骤包括：对所述第一氧化层420表面(如图3所示)和第二氧化层250(如图4所示)表面进行等离子体活化处理110。
一方面，通过所述等离子体活化处理110，使所述第一氧化层420和第二氧化层250表面的污染物和杂质等成为气态，并通过等离子系统的真空泵排出，从而起到去除污染物和杂质的作用，例如可以较好地去除金属污染和有机污染物。
另一方面，所述等离子体活化处理110的等离子体对所述第一氧化层420表面和第二氧化层250表面进行撞击，对不稳定的非桥接氧原子赋能，使所述氧原子离开原先成键的原子，从而为后续在所述第一氧化层420和第二氧化层250的接触面形成共价键提供良好基础。
本实施例中，所述第一氧化层420和第二氧化层250的材料为氧化硅，因此在所述等离子体活化处理110后，在所述第一氧化层420和第二氧化层250的表面形成未饱和成键的Si原子。
所述等离子体活化处理110所采用的反应气体可以包括Ar、N2、O2和SF6中的一种或多种。
本实施例中，所述等离子体活化处理110所采用的反应气体为O2，即所述等离子体活化处理110为氧等离子体活化处理。
其中，所述等离子体活化处理110的射频功率不宜过小，也不宜过大。在所述等离子体活化处理110的过程中，利用射频功率源产生的射频电场使电子加速，并使各个电子与反应气体分子发生碰撞而转移动能，从而使各个反应气体分子发生电离产生等离子体。
如果射频功率过小，则所述反应气体难以被等离子体化，相应容易引起等离子体不足、等离子体稳定性变差的问题，从而降低所述等离子体活化处理110的效果，进而导致后续所述第一氧化层420和第二氧化层250之间的键合强度降低；如果所述射频功率过大，则容易导致所述反应气体被等离子体化后获得的动能过大，对所述第一氧化层420和第二氧化层250的轰击作用相应过强，从而容易对所述第一氧化层420和第二氧化层250表面造成损伤，从而在所述第一氧化层420和第二氧化层250表面形成微缺陷(Micro-defect)，在后续退火处理后容易产生退火空洞，反而容易降低后续所述第一氧化层420和第二氧化层250之间的键合强度，而且，射频功率过大还会消耗过多能量，从而导致工艺成本的增加。
为此，本实施例中，所述等离子体活化处理110的射频功率为20W至200W。
所述等离子体活化处理110的工艺压强不宜过小，也不宜过大。所述工艺压强影响所述射频功率，所述工艺压强越大，则等离子体的平均自由程越短，所述等离子体之间发生碰撞的几率越大，从而导致所述等离子体活化处理110的效果变差，相应的，为了保证所述等离子体活化处理110的效果，所需射频功率则越高；此外，当所述工艺压强过小时，则容易降低所述等离子体的稳定性，相应的，抑制等离子体不稳定所需的射频功率越高。
为此，本实施例中，根据所述等离子体活化处理110射频功率，将所述工艺压强调整至相匹配的数值范围内。具体地，所述工艺压强为0.1mBar至10mBar。
所述等离子体活化处理110的处理时间不宜过短，也不宜过长。如果所述处理时间过短，在射频功率和反应气体的流量一定的情况下，则所述等离子体活化处理110的效果相应变差，从而导致后续所述第一氧化层420和第二氧化层250之间的键合强度降低；如果所述处理时间过长，则容易对所述第一氧化层420和第二氧化层250表面造成损伤，从而在所述第一氧化层420和第二氧化层250表面形成微缺陷，而且，处理时间过长还会产生过量的羟基，在后续退火处理后，容易产生过量副产物(H2O和H2等)，从而导致退火空洞的产生，反而容易降低后续所述第一氧化层420和第二氧化层250之间的键合强度，此外，工艺时间过长相应还会导致工艺成本的增加。为此，本实施例中，所述等离子体活化处理110的处理时间为0.1分钟至10分钟。
本实施例中，通过将所述等离子体活化处理110的射频功率、工艺压强、反应气体的流量以及处理时间设定在合理范围内，并相互配合，从而在提高处理效率和稳定性、降低工艺成本的同时，提高对所述第一氧化层420和第二氧化层250的活化效果。
本实施例中，所述熔融键合工艺的步骤还包括：在所述等离子体活化处理110(如图3和图4所示)后，对所述第一氧化层420表面和第二氧化层250表面进行去离子水清洗处理；在所述去离子水预清洗处理后，对所第一氧化层420表面和第二氧化层250表面进行干燥处理。
通过所述去离子水清洗处理和干燥处理，以提高所述第一氧化层420和第二氧化层250的表面质量，从而提高所述第一氧化层420和第二氧化层250的键合强度。
具体地，采用去离子水冲洗所述第一氧化层420和第二氧化层250的表面，从而完成所述去离子水清洗处理；在所述去离子水清洗处理后，采用N2吹干所述第一氧化层420和第二氧化层250，从而完成所述干燥处理。
参考图5，本实施例中，所述熔融键合工艺的步骤还包括：在所述干燥处理后，根据所述第二芯片200和第一芯片400的预设相对位置关系，将所述第二氧化层250和第一氧化层420相对设置并贴合，对所述器件晶圆300和第二芯片200施加键合压力，进行预键合处理120。
在所述等离子体活化处理110后，在所述第一氧化层420和第二氧化层250的表面形成未饱和成键的Si原子，因此通过所述预键合处理120，使所述第一氧化层420和第二氧化层250实现界面化学键连接。
本实施例中，根据实际工艺需求，将所述第二氧化层250和第一氧化层420相对设置并贴合后，所述第二芯片200与相对应的第一芯片400上下一一对应，且所述第二芯片200和第一芯片400在所述第一氧化层420上的投影相互错开，并对所述器件晶圆300的第一背面302(如图3所示)、以及所述承载基板100背向所述第二芯片200的表面施加键合压力，以进行预键合处理120。
其中，通过将所述第二芯片200的第二背面202临时键合于所述承载基板100上后再进行所述预键合处理120的方式，有利于提高所述多个第二芯片200的受力均匀性，而且，与直接对所述第二芯片200施加键合压力的方案相比，有利于降低所述预键合处理120对所述第二芯片200造成的损伤。
需要说明的是，增加所述预键合处理120的键合压力，有利于提高所述第一氧化层420和第二氧化层250界面的化学键连接效果和强度，但是，如果所述键合压力过大，则反而容易对所述器件晶圆300、第一氧化层420、第二氧化层250和第二芯片200造成不良影响，例如产生变形的问题等。为此，本实施例中，为了使所述第一氧化层420和第二氧化层250有效实现界面化学键连接的同时，降低工艺风险，所述预键合处理120的键合压力为1牛顿至20牛顿。
还需要说明的是，增加所述预键合处理120的处理时间，也有利于提高所述第一氧化层420和第二氧化层250接触面的化学键连接效果和强度，但是，如果所述处理时间过多，反而会造成工艺时间的浪费、效率的下降。为此，本实施例中，为了使所述第一氧化层420和第二氧化层250有效实现界面化学键连接的同时，提高工艺效率，所述预键合处理120的处理时间为1秒至60秒。
结合参考图6，本实施例中，所述熔融键合工艺的步骤还包括：在所述预键合处理120后，对所述器件晶圆300和第二芯片200进行退火处理。
通过所述退火处理，使所述第一氧化层420和第二氧化层250接触面发生脱水缩合反应，从而使所述第一氧化层420和第二氧化层250形成Si-O-Si的共价键结合；由于硅氧键的键能较大，进而提高了所述第一氧化层420和第二氧化层250的键合强度。
其中，所述退火处理的工艺温度不宜过低，也不宜过高。如果所述工艺温度过低，则容易降低脱水缩合反应的效果，不利于提高所述第一氧化层420和第二氧化层250的键合强度；如果所述工艺温度过高，则容易对形成于所述器件晶圆300和第二芯片200内的器件性能产生不良影响。为此，本实施例中，所述退火处理的工艺温度为200℃至500℃。
本实施例中，所述退火处理的工艺温度较低，因此还有利于减小对形成于器件晶圆300和第二芯片200内的器件性能的影响。
所述退火处理的工艺时间不宜过低，也不宜过高。如果所述工艺时间过短，则难以充分完成所述脱水缩合反应，从而不利于提高所述第一氧化层420和第二氧化层250的键合强度；如果所述工艺时间过长，反而会造成工艺时间浪费、效率降低的问题，而且，将所述器件晶圆300和第二芯片200长期置于退火环境中，工艺风险相应增加。为此，本实施例中，所述退火处理的工艺时间为20分钟至200分钟。
本实施例中，通过将所述退火处理的工艺温度和工艺时间设定在合理范围内，并相互配合，从而在提高键合强度的同时，降低产生副作用的概率。
需要说明的是，由于所述第二芯片200的数量为多个且相互分立，因此，在所述熔融键合工艺的过程中，所述承载基板100用于对所述多个第二芯片200起到支撑作用，降低所述第二芯片200发生脱落的概率，且还便于所述熔融键合工艺的进行。
需要说明的是，在其他实施例中，还可以通过其他方式实现键合，比如：黏着键合或玻璃介质键合。
具体地，黏着键合的键合温度低，且与CMOS兼容；使得晶圆黏着键合在异质集成工艺中。具体地黏着键合工艺包括：在芯片和所述晶圆的键合面上形成黏合剂，所述黏合剂通常为聚合物；通过软烘或者预固化聚合物，使所述黏合剂处于未聚合或部分聚合状态；将芯片和晶圆对置于腔室并抽真空，使芯片和晶圆的键合面接触。再通过施压使需要键合的表面紧密键合。
玻璃介质键合指的是，将玻璃焊料印刷在晶圆上形成闭合环，然后将此盖板放入回流炉中进行预烧结。将预烧结完成后的晶圆与芯片对准放置，使芯片位于所述闭合环中，之后放入键合机中进行烧结，形成密封腔。玻璃介质键合工艺简单、键合强度高且密封效果好，尤其适合大批量生产。
继续参考图6，在所述熔融键合工艺之后，还包括：对所述第二芯片200和承载基板100(如图5所示)进行解键合(De-bonding)处理。
通过所述解键合处理，从而对所述第二芯片200和承载基板100进行分离，以去除所述承载基板100和胶粘层150(如图5所示)，进而便于后续电镀工艺的进行。
具体地，所述解键合处理的工艺可以为化学腐蚀、机械剥离、机械研磨、热烘烤、紫外光照射、激光烧蚀、化学机械抛光以及湿法剥离中的一种或多种，并根据所述胶粘层150的材料选取相适宜的工艺。
参考图7，利用电镀工艺在所述空腔220(如图6所示)中形成使所述第一焊盘410和第二焊盘210电连接的芯片互连结构230。
所述芯片互连结构230与所述第一焊盘410和所述第二焊盘210均相接触，因此可以实现第一焊盘410和所述第二焊盘210的电性连接，进而实现了所述第一芯片400和第二芯片200之间的电性连接。
可以通过电镀工艺形成所述芯片互连结构230。通过电镀方法形成的芯片互连结构230，可在所述空腔220中实现良好的填充效果，从而提高所述第一焊盘410和第二焊盘210之间电性连接的可靠性。
本实施例中，所述电镀为无极电镀。具体地，将键合后的第二芯片200与所述器件晶圆300放置到含有金属离子的溶液(例如：化学镀银、镀镍、镀铜等溶液)中，根据氧化还原反应原理，利用强还原剂使所述金属离子还原成金属而沉积在第一焊盘410或第二焊盘210的表面，形成金属镀层，经过一段反应时间之后，金属镀层将所述空腔220填满，从而形成所述芯片互连结构230。
所述芯片互连结构230的材料包括铜、镍、锌、锡、银、金、钨和镁中的一种或多种。具体地，所述芯片互连结构230为焊接连接块。
参考图8，形成所述芯片互连结构230之后，在所述器件晶圆300上形成覆盖所述第二芯片200的封装层500。
所述封装层500覆盖所述第二芯片200和第一氧化层420，也就是说，所述封装层500填充所述第二芯片200之间的间隙且覆盖在所述晶圆正面301(如图1所示)的第一氧化层420上，可以与所述第一氧化层420相接触实现密封，可以更好地隔绝空气和水分，从而提高了封装效果，进而有利于优化所获得封装结构的性能。
而且，在所述第一氧化层420上形成覆盖所述第二芯片200的封装层500后，所述封装层500与所述第一氧化层420相接触，由于封装层500的吸水率和化学稳定性较好，因此有利于进一步提高封装结构的良率和可靠性。
此外，所述封装层500在所述熔融键合工艺之后形成，因此能够避免所述熔融键合工艺中退火处理的工艺温度对所述封装层500造成不良影响，使得所述封装层500的质量和性能得到保障。
本实施例中，所述封装层500的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。
本实施例中，可以通过注塑工艺，使用液体的塑封料或者固体的塑封料，以形成所述封装层500。注塑工艺的填充性能较好，可以使所述塑封料较好地填充于多个第二芯片200之间，从而对所述第二芯片200实现良好的封装效果。
具体地，所述注塑成型工艺可以为热压注塑成型工艺。在其他实施例中，还可以采用其他工艺形成所述封装层。
本实施例中，所述封装层500的形状可以为晶圆状，且所述晶圆状封装层500的直径与所述器件晶圆300的直径相同。在其他实施例中，所述封装层也可以为其它合适的形状。
结合参考图9和图10，形成所述封装层500后，在所述器件晶圆300中形成与所述第一芯片400电连接的通孔互连结构350(如图10所示)。
具体地，如图9所示，所述晶圆级封装方法还包括：形成所述封装层500后，通过所述晶圆背面302(如图3所示)对所述器件晶圆300进行减薄处理。
通过所述减薄处理，以减小所述器件晶圆300的厚度，从而改善所述器件晶圆300的散热效果，且有利于减小形成所述通孔互连结构350的难度以及减小封装后封装结构的整体厚度，进而提高所述封装结构的性能。
本实施例中，所述减薄处理所采用的工艺可以为背部研磨工艺、化学机械抛光(Chemical Mechanical Polishing，CMP)工艺和湿法刻蚀工艺中的一种或多种。
为了有效控制所述减薄处理的停止位置，在所述器件晶圆300的制造工艺中，通常在所述器件晶圆300的半导体衬底内形成用于限定所述停止位置的深沟槽隔离结构，从而使所述减薄处理停止于所述深沟槽隔离结构的底部。
在另一实施例中，还可以在所述器件晶圆的制造工艺中，采用中性掺杂离子(例如氧离子和氮离子中的一种或两种)在所述器件晶圆300的半导体衬底内形成停止区，从而使所述减薄处理停止于所述停止区的底部。
在其他实施例中，当所述器件晶圆的半导体衬底为绝缘体上的硅衬底或者绝缘体上的锗衬底时，还可以对所述半导体衬底的底部衬底层进行减薄处理，从而能够较好地停止于所述绝缘体层的底部。
需要说明的是，在所述减薄处理后，所述器件晶圆300的厚度不宜过小，也不宜过大。如果所述器件晶圆300的厚度过小，则所述器件晶圆300的机械性能相应较差，且容易对形成于所述器件晶圆300内的器件等结构产生不良影响；如果所述器件晶圆300的厚度过大，则不利于提高所形成封装结构的性能。为此，本实施例中，在所述减薄处理后，所述器件晶圆300的厚度为5μm至10μm。
相应的，形成所述通孔互连结构350的步骤包括：在所述减薄处理后的器件晶圆300中形成所述通孔互连结构350。通过所述通孔互连结构350实现所述第一芯片400与其他电路的电性连接。而且，由于所述第一芯片400与所述第二芯片200通过所述芯片互连结构230电连接，因此所述第二芯片200通过所述芯片互连结构230、第一芯片400中形成的互连结构以及通孔互连结构350与其他电路电性连接。
需要说明的是，本实施例所述通孔互连结构350与所述第一芯片400背向所述第一焊盘410的表面相接触，从而实现所述通孔互连结构350与所述第一芯片400的电性连接。
本实施例中，所述器件晶圆300的半导体衬底为硅衬底，相应的，通过硅通孔(Through-Silicon Via，TSV)技术形成所述通孔互连结构350。在其他实施例中，还可以通过其他工艺形成所述通孔互连结构。
本实施例中，所述通孔互连结构350的材料为铜。在其他实施例中，所述通孔互连结构的材料还可以为铝、钨和钛等导电材料。
需要说明的是，在上述封装方法的实施例中，在所述熔融键合工艺之后，在所述空腔中形成使所述第一焊盘和第二焊盘电连接的芯片互连结构之前，对所述第二芯片和承载基板进行解键合处理。在其他实施例中，还可以在所述空腔中形成使所述第一焊盘和第二焊盘电连接的芯片互连结构之后，在所述器件晶圆上形成覆盖所述第二芯片的封装层之前，对所述第二芯片和承载基板进行解键合处理。这是为了使多个相互分离的第二芯片之间留有一定的空隙(如图6所示)，从而在将键合后的第二芯片和器件晶圆放置在电镀溶液中时，电镀溶液可以通过所述空隙进入至所述空腔中，便于形成所述芯片互连结构。
相应的，本发明还提供一种晶圆级封装结构。
继续参考图10，示出了本发明晶圆级封装结构一实施例的结构示意图。
所述晶圆级封装结构包括：器件晶圆300，所述器件晶圆300中具有多个第一芯片400，所述第一芯片400的表面具有第一焊盘410；与所述器件晶圆300相键合的多个第二芯片200，所述多个第二芯片200与所述多个第一芯片400位置相对应，所述第二芯片200朝向所述器件晶圆300的表面具有第二焊盘210，所述第二焊盘210与所述第一焊盘410相对设置，所述第二芯片200和所述器件晶圆300通过熔融键合工艺连接；芯片互连结构230，位于所述第一焊盘410和第二焊盘210之间。
本实施例中，所述封装结构为晶圆级系统封装结构，从而能够大幅减小所述封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
所述器件晶圆300为完成器件制作的待封装晶圆。本实施例中，所述器件晶圆300的半导体衬底为硅衬底。
需要说明的是，所述器件晶圆300可以采用集成电路制作技术所制成，例如在半导体衬底上通过沉积、刻蚀等工艺形成NMOS器件和PMOS器件等器件，在所述器件上形成介质层、金属互连结构以及与所述金属互连结电连接的焊盘等结构，从而使所述器件晶圆300中形成有多个第一芯片400，且所述多个第一芯片400可以为同一类型或不同类型的芯片。
还需要说明的是，为了便于图示，本实施例中，以所述器件晶圆300中集成有三个第一芯片400为例进行说明。但所述第一芯片400的数量不仅限于三个。
位于所述第一芯片400表面的第一焊盘410用于实现所述第一芯片400与其他电路的电连接。本实施例中，所述第一焊盘410为引线焊盘。
所述第二芯片200用于作为所述晶圆级系统封装结构中的待集成芯片，本实施例封装结构为异质集成，相应地，所述多个第二芯片200可以是硅晶圆制成的芯片，也可以是其他材质形成的芯片。
所述多个第二芯片200的功能不同，且所述第二芯片200的数量与所述第一芯片410的数量相同。所述第二芯片200可以采用集成电路制作技术所制成，所述第二芯片200可以为存储芯片、通讯芯片、处理器或逻辑芯片。在其他实施例中，还可以根据实际工艺需求，选取其他功能的芯片，且所述多个第二芯片的功能还可以不同。
需要说明的是，为了便于图示，本实施例中，以所述第二芯片200的数量为三个为例进行说明。但所述第二芯片200的数量不仅限于三个。
位于所述第二芯片200的表面的第二焊盘210用于实现所述第二芯片200与其他电路的电连接。本实施例中，所述第二焊盘210为引线焊盘。
本实施例中，所述器件晶圆300中具有所述第一焊盘410的面为晶圆正面301(如图3所示)，与所述晶圆正面301(如图3所示)相背的面为晶圆背面302(如图3所示)，所述晶圆正面301形成有露出所述第一焊盘410的第一氧化层420；所述第二芯片200具有所述第二焊盘210的表面为芯片正面201(如图4所示)，与所述芯片正面201相背的面为芯片背面202(如图4所示)，所述芯片正面201形成有露出所述第二焊盘210的第二氧化层250。
所述第一氧化层420和第二氧化层250用于实现所述芯片互连结构230与其他部件的绝缘，所述第一氧化层420和第二氧化层250还用作键合层，用于实现所述器件晶圆300和所述第二芯片200之间的物理连接。
本实施例中，所述第一氧化层420和第二氧化层250通过熔融键合工艺连接，即所述第二芯片200通过所述第一氧化层420和第二氧化层250熔融键合于所述器件晶圆300，因此所述第一氧化层420和第二氧化层250之间具有较高的键合强度，从而有利于提高所述封装结构的可靠性。
在其他实施例中，第二芯片还可以黏着键合或玻璃介质键合于所述第一晶圆。
具体地，黏着键合的键合温度低，且与CMOS兼容；使得晶圆黏着键合在异质集成工艺中。具体地黏着键合工艺包括：在芯片和所述晶圆的键合面上形成黏合剂，所述黏合剂通常为聚合物；通过软烘或者预固化聚合物，使所述黏合剂处于未聚合或部分聚合状态；将芯片和晶圆对置于腔室并抽真空，使芯片和晶圆的键合面接触。再通过施压使需要键合的表面紧密键合。
玻璃介质键合指的是，将玻璃焊料印刷在晶圆上形成闭合环，然后将此盖板放入回流炉中进行预烧结。将预烧结完成后的晶圆与芯片对准放置，使芯片位于所述闭合环中，之后放入键合机中进行烧结，形成密封腔。玻璃介质键合工艺简单、键合强度高且密封效果好，尤其适合大批量生产。
所述第一氧化层420和第二氧化层250的材料相同，从而实现共价键结合。本实施例中，所述第一氧化层420和第二氧化层250的材料为氧化硅。氧化硅材料具有较高的工艺兼容性，且氧化硅为工艺常用、成本较低的材料，因此通过选取氧化硅材料的方式，有利于降低工艺难度和工艺成本，且有利于降低对所形成封装结构的性能影响。相应的，所述第一氧化层420和第二氧化层250的接触面通过Si-O-Si的共价键实现结合，由于硅氧键的键能较大，因此能有效提高所述第二芯片200和器件晶圆300的键合强度。
在其他实施例中，所述第一氧化层还可以为氧化铪、氧化铝或氧化镧，所述第二氧化层还可以为氧化铪、氧化铝或氧化镧。
本实施例中，为了降低工艺难度，所述第一氧化层420和第二氧化层250的厚度相等。但是，所述第一氧化层420和第二氧化层250的厚度不宜过小，也不宜过大。如果所述厚度过小，则容易降低所述第一氧化层420和第二氧化层250的厚度均一性和质量；如果所述厚度过大，相应导致所述封装结构的整体厚度过大，不利于工艺集成度的提高。为此，本实施例中，所述第一氧化层420和第二氧化层250的厚度均为
Figure BDA0001788687680000201
至
Figure BDA0001788687680000202
所述芯片互连结构230与所述第一焊盘410和所述第二焊盘210均相接触，因此可以实现第一焊盘410和所述第二焊盘210的电性连接，进而实现了所述第一芯片400和第二芯片200之间的电性连接。
本实施例中，所述芯片互连结构230为电镀芯片互连结构，即所述芯片互连结构230通过电镀方法形成，通过电镀方法形成的芯片互连结构230，在所述第一焊盘410和第二焊盘210之间的填充效果较好，从而提高所述第一焊盘410和第二焊盘210之间电性连接的可靠性。
本实施例中，所述芯片互连结构230的材料包括铜、镍、锌、锡、银、金、钨和镁中的一种或多种。具体地，所述芯片互连结构230为焊接连接块。
本实施例中，所述封装结构还包括：封装层500，位于所述器件晶圆300上且覆盖所述第二芯片200；通孔互连结构350，位于所述器件晶圆300中且与所述第一芯片400电连接。
所述封装层500覆盖所述第二芯片200，所述封装层500填充所述第二芯片200之间的间隙且覆盖于所述晶圆正面301的第一氧化层420上，可以与所述第一氧化层420相接触实现密封，因此可以更好地隔绝空气和水分，从而提高了封装效果，进而有利于优化所述封装结构的性能。
所述通孔互连结构350位于所述器件晶圆300中且与所述第一芯片400相连。通过所述通孔互连结构350实现所述第一芯片400与其他电路的电性连接；且由于所述第一芯片400与所述第二芯片200通过所述芯片互连结构230电连接，因此所述第二芯片200通过所述芯片互连结构230、第一芯片400中的互连结构以及通孔互连结构350与其他电路电性连接，即无需另外形成与所述第二芯片电连接的连接结构，从而简化了封装结构。
所述通孔互连结构350与所述第一芯片400背向所述第一焊盘410的表面相接触，从而实现所述通孔互连结构350与所述第一芯片400的电性连接。
本实施例中，所述器件晶圆300的半导体衬底为硅衬底，相应的，所述通孔互连结构350为硅通孔互连结构。
本实施例中，所述通孔互连结构350的材料为铜。在其他实施例中，所述通孔互连结构的材料还可以为铝、钨和钛等导电材料。
本实施例所述封装结构可以采用前述实施例所述的封装方法所形成，也可以采用其他封装方法所形成。本实施例中，对所述封装结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种晶圆级封装方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆中形成有多个第一芯片，所述第一芯片的表面具有第一焊盘；
提供承载基板，在所述承载基板上临时键合多个第二芯片，所述第二芯片的表面具有第二焊盘，具有第二焊盘的面为待键合面；
采用熔融键合工艺实现所述第二芯片和器件晶圆的键合，且所述第二芯片与所述第一芯片的位置相对应，在所述第一焊盘和第二焊盘之间形成空腔；
利用电镀工艺在所述空腔中形成使所述第一焊盘和第二焊盘电连接的芯片互连结构。
2.如权利要求1所述的封装方法，其特征在于，所述封装方法还包括：在所述器件晶圆的表面形成露出所述第一焊盘的第一氧化层；在所述第二芯片的待键合面形成露出所述第二焊盘的第二氧化层；
通过所述第一氧化层和第二氧化层进行所述熔融键合工艺。
3.如权利要求2所述的封装方法，其特征在于，所述熔融键合工艺的步骤包括：对所述第一氧化层表面和第二氧化层表面依次进行等离子体活化处理、去离子水清洗处理和干燥处理；
在所述干燥处理后，根据所述第二芯片和第一芯片的预设位置关系，将所述第二氧化层和第一氧化层相对设置并贴合，对所述器件晶圆和第二芯片施加键合压力，进行预键合处理；
在所述预键合处理后，对所述器件晶圆和第二芯片进行退火处理。
4.如权利要求2所述的封装方法，其特征在于，在所述待键合面上形成所述第二氧化层之后，将所述第二芯片背向所述待键合面的表面临时键合于所述承载基板上；或者，将所述第二芯片背向所述待键合面的表面临时键合于所述承载基板之后，在所述待键合面上形成所述第二氧化层。
5.如权利要求1所述的封装方法，其特征在于，所述封装方法还包括：在所述熔融键合工艺后，对所述第二芯片和承载基板进行解键合处理；
形成所述芯片互连结构后，在所述器件晶圆上形成覆盖所述第二芯片的封装层；
形成所述封装层后，在所述器件晶圆中形成与所述第一芯片电连接的通孔互连结构。
6.如权利要求5所述的封装方法，其特征在于，在所述熔融键合工艺之后，形成所述芯片互连结构之前，对所述第二芯片和承载基板进行解键合处理；或者，形成所述芯片互连结构之后，形成所述封装层之前，对所述第二芯片和承载基板进行解键合处理。
7.如权利要求5所述的封装方法，其特征在于，所述器件晶圆中与所述第一氧化层相背的面为晶圆背面；
形成所述封装层后，在所述器件晶圆中形成与所述第一芯片电连接的通孔互连结构之前，还包括：通过所述晶圆背面对所述器件晶圆进行减薄处理；
在所述器件晶圆中形成与所述第一芯片电连接的通孔互连结构的步骤包括：在所述减薄处理后的所述器件晶圆中形成所述通孔互连结构。
8.如权利要求7所述的封装方法，其特征在于，通过硅通孔技术形成所述通孔互连结构。
9.如权利要求2所述的封装方法，其特征在于，所述第一焊盘位于所述第一芯片的端部；所述第二焊盘位于所述第二芯片的端部；
通过所述第二氧化层和所述第一氧化层，采用熔融键合工艺实现所述第二芯片和器件晶圆的键合的步骤包括：将所述第二氧化层与所述第一氧化层相对设置时，所述第二芯片与所述第一芯片相对设置，在所述第一焊盘、第一氧化层、第二氧化层和第二芯片间围成空腔，且所述空腔在所述第二焊盘与所述第一氧化层之间形成有开口。
10.如权利要求1所述的封装方法，其特征在于，所述芯片互连结构的材料包括铜、镍、锌、锡、银、金、钨和镁中的一种或多种。
11.如权利要求2所述的晶圆级封装方法，其特征在于，所述第一氧化层的材料为氧化硅、氧化铪、氧化铝或氧化镧，所述第二氧化层的材料为氧化硅、氧化铪、氧化铝或氧化镧，且所述第一氧化层和第二氧化层的材料相同。
12.如权利要求3所述的封装方法，其特征在于，所述等离子体活化处理所采用的反应气体包括Ar、N2、O2和SF6中的一种或多种。
13.一种晶圆级封装结构，其特征在于，包括：
器件晶圆，所述器件晶圆中具有多个第一芯片，所述第一芯片的表面具有第一焊盘；
与所述器件晶圆相键合的多个第二芯片，所述多个第二芯片与所述多个第一芯片位置相对应，所述第二芯片朝向所述器件晶圆的表面具有第二焊盘，所述第二焊盘与所述第一焊盘相对设置，所述第二芯片和器件晶圆通过熔融键合工艺连接；
芯片互连结构，位于所述第一焊盘和第二焊盘之间。
14.如权利要求13所述的封装结构，其特征在于，所述器件晶圆的表面具有露出所述第一焊盘的第一氧化层；所述第二芯片朝向所述器件晶圆的表面上还具有露出所述第二焊盘的第二氧化层；
所述第二氧化层与所述第一氧化层相对设置并通过熔融键合工艺连接。
15.如权利要求14所述的封装结构，其特征在于，所述第一氧化层的材料为氧化硅、氧化铪、氧化铝或氧化镧，所述第二氧化层的材料为氧化硅、氧化铪、氧化铝或氧化镧，且所述第一氧化层和第二氧化层的材料相同。
16.如权利要求13所述的封装结构，其特征在于，所述芯片互连结构的材料包括铜、镍、锌、锡、银、金、钨和镁中的一种或多种。
17.如权利要求13所述的封装结构，其特征在于，所述封装结构还包括：封装层，位于所述器件晶圆上且覆盖所述第二芯片；
通孔互连结构，位于所述器件晶圆中且与所述第一芯片电连接。
CN201811026643.8A 2018-09-04 2018-09-04 晶圆级封装方法及封装结构 Withdrawn CN110875198A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811026643.8A CN110875198A (zh) 2018-09-04 2018-09-04 晶圆级封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811026643.8A CN110875198A (zh) 2018-09-04 2018-09-04 晶圆级封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN110875198A true CN110875198A (zh) 2020-03-10

Family

ID=69716074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811026643.8A Withdrawn CN110875198A (zh) 2018-09-04 2018-09-04 晶圆级封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN110875198A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380639A (zh) * 2021-05-26 2021-09-10 西安交通大学 一种原子级离子清洁活化低温键合装置及方法
CN113539850A (zh) * 2021-07-16 2021-10-22 芯知微(上海)电子科技有限公司 一种系统级封装方法及封装结构
CN113555291A (zh) * 2021-07-16 2021-10-26 芯知微(上海)电子科技有限公司 一种系统级封装方法及封装结构
WO2022012475A1 (zh) * 2020-07-14 2022-01-20 中芯集成电路（宁波）有限公司上海分公司 晶圆级封装方法以及封装结构
CN114698259A (zh) * 2020-12-30 2022-07-01 中芯集成电路（宁波）有限公司 射频前端模组板级系统封装结构及其封装方法
WO2022161464A1 (zh) * 2021-01-29 2022-08-04 中芯集成电路（宁波）有限公司上海分公司 晶圆级系统封装方法及晶圆级系统封装结构
CN115172192A (zh) * 2022-09-09 2022-10-11 之江实验室 一种多芯粒晶圆级集成的混合键合方法
CN114698259B (zh) * 2020-12-30 2024-05-28 中芯集成电路（宁波）有限公司 射频前端模组板级系统封装结构及其封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012475A1 (zh) * 2020-07-14 2022-01-20 中芯集成电路（宁波）有限公司上海分公司 晶圆级封装方法以及封装结构
CN114698259A (zh) * 2020-12-30 2022-07-01 中芯集成电路（宁波）有限公司 射频前端模组板级系统封装结构及其封装方法
CN114698259B (zh) * 2020-12-30 2024-05-28 中芯集成电路（宁波）有限公司 射频前端模组板级系统封装结构及其封装方法
WO2022161464A1 (zh) * 2021-01-29 2022-08-04 中芯集成电路（宁波）有限公司上海分公司 晶圆级系统封装方法及晶圆级系统封装结构
CN113380639A (zh) * 2021-05-26 2021-09-10 西安交通大学 一种原子级离子清洁活化低温键合装置及方法
CN113539850A (zh) * 2021-07-16 2021-10-22 芯知微(上海)电子科技有限公司 一种系统级封装方法及封装结构
CN113555291A (zh) * 2021-07-16 2021-10-26 芯知微(上海)电子科技有限公司 一种系统级封装方法及封装结构
CN115172192A (zh) * 2022-09-09 2022-10-11 之江实验室 一种多芯粒晶圆级集成的混合键合方法

Similar Documents

Publication Publication Date Title
CN110875203B (zh) 晶圆级封装方法以及封装结构
CN110875198A (zh) 晶圆级封装方法及封装结构
CN110875202B (zh) 晶圆级封装方法以及封装结构
US11450582B2 (en) Wafer-level package structure
CN110098147B (zh) 半导体器件和制作半导体器件的方法
CN110875192A (zh) 晶圆级封装方法及封装结构
US10784229B2 (en) Wafer level package structure and wafer level packaging method
US10804177B2 (en) Wafer-level packaging method and package structure thereof
US10978421B2 (en) Wafer-level packaging method and package structure
CN110875207B (zh) 晶圆级封装方法及封装结构
CN110875232A (zh) 晶圆级封装方法及封装结构
CN110875204B (zh) 晶圆级封装方法以及封装结构
CN110875199B (zh) 晶圆级封装方法及封装结构
CN110875231A (zh) 晶圆级封装方法及封装结构
CN110875205B (zh) 晶圆级封装方法及封装结构
CN110875201A (zh) 晶圆级封装方法以及封装结构
CN110875193B (zh) 晶圆级封装方法及封装结构
US10756051B2 (en) Wafer-level system packaging method and package structure
CN113540064A (zh) 一种晶圆级封装结构及封装方法
CN113539853B (zh) 一种晶圆级封装方法及其封装结构
CN111370328A (zh) 晶圆级封装方法
CN111370330B (zh) 晶圆级封装方法
CN114975398B (zh) 一种封装结构及其芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200310

WW01 Invention patent application withdrawn after publication