CN113539853B - 一种晶圆级封装方法及其封装结构 - Google Patents

一种晶圆级封装方法及其封装结构 Download PDF

Info

Publication number
CN113539853B
CN113539853B CN202110808945.6A CN202110808945A CN113539853B CN 113539853 B CN113539853 B CN 113539853B CN 202110808945 A CN202110808945 A CN 202110808945A CN 113539853 B CN113539853 B CN 113539853B
Authority
CN
China
Prior art keywords
annular
chip
connection structure
electrical connection
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110808945.6A
Other languages
English (en)
Other versions
CN113539853A (zh
Inventor
蔺光磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhiwei Shanghai Electronic Technology Co ltd
Original Assignee
Xinzhiwei Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhiwei Shanghai Electronic Technology Co ltd filed Critical Xinzhiwei Shanghai Electronic Technology Co ltd
Priority to CN202110808945.6A priority Critical patent/CN113539853B/zh
Publication of CN113539853A publication Critical patent/CN113539853A/zh
Application granted granted Critical
Publication of CN113539853B publication Critical patent/CN113539853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶圆级封装方法及其封装结构包括：提供器件晶圆，器件晶圆中形成有多个第一芯片；提供多个第二芯片，将多个第二芯片键合于临时衬底上；在第一芯片上形成第一环形电连接结构，并在第二芯片上形成第二环形电连接结构；将第一芯片和第二芯片相对设置并将第一环形电连接结构和第二环形电连接结构键合在一起，以将第一芯片和第二芯片电连接；其中，第一芯片、第一环形电连接结构、第二环形电连接结构和第二芯片围成空腔；去除临时衬底；在多个第二芯片以及第二芯片露出的第一环形电连接结构、第二环形电连接结构和器件晶圆上形成覆盖封装层简化了封装工艺。在原适应的封装场合中增加了可用于具有空腔结构的封装场合，提高了其利用率。

Description

一种晶圆级封装方法及其封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆级封装方法及其封装结构。
背景技术
随着大规模集成电路的不断发展，集成电路(IC)的特征尺寸一直在不断减小。因此，对IC的封装技术的需求增加。当前的封装技术包括球栅阵列(BGA)封装，芯片级封装(CSP)，晶圆级封装(WLP)，三维(3D)封装和系统级封装(SiP)等。
对于具有较低制造成本和较高可靠性，速度和密度的IC封装，先进的封装方法主要采用晶片级系统级封装(WLSiP)。与传统的系统级封装(SiP)相比，WLSiP封装方法完成了晶圆上的封装集成过程，从而显著减小了封装结构的面积，降低了制造成本，优化了电子性能，并进行了批处理等。因此，设备需求大大降低了。
WLSiP封装方法主要包括两个重要过程:物理连接和电气连接。这些方法包括，例如，使用键合工艺将要集成到晶片上的芯片物理键合；使用电镀工艺电连接半导体；并使用硅穿孔(TSV)工艺将芯片与外部电路电连接。当前的WLSiP封装方法需要进一步简化和改进。
发明内容
本发明的目的在于提供一种晶圆级封装方法及其封装结构，将带有第二环形电连接结构的第二芯片倒装在带有第一环形电连接结构的第一芯片上，简化了封装结构，降低了工艺复杂度，且第一环形电连接结构、第二环形电连接结构通过采用环形的特殊结构并与第一芯片和第二芯片形成空腔，提高了此晶圆级封装方法及其封装结构的应用场合，提高了利用率，同时满足了需要空腔的晶圆封装结构。
为了实现上述目的，本发明提供一种晶圆级封装方法，包括：提供器件晶圆，所述器件晶圆中形成有多个第一芯片；
提供多个第二芯片，将多个所述第二芯片键合于临时衬底上；
在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构；
将所述第一芯片和所述第二芯片相对设置并将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，以将所述第一芯片和所述第二芯片电连接；其中，所述第一芯片、所述第一环形电连接结构、所述第二环形电连接结构和所述第二芯片围成空腔；
去除所述临时衬底；
在多个所述第二芯片以及所述第二芯片露出的所述第一环形电连接结构、所述第二环形电连接结构和所述器件晶圆上形成覆盖封装层。
本发明还提供一种晶圆级封装结构，包括：器件晶圆，所述器件晶圆上形成有多个第一芯片，在所述第一芯片上形成有第一环形电连接结构；
多个第二芯片，所述第二芯片位于所述第一芯片的上方，在所述第二芯片靠近所述第一芯片的一侧形成有第二环形电连接结构；
所述第一环形电连接结构远离所述第一芯片的一侧表面与所述第二环形电连接结构远离所述第二芯片的一侧表面键合，所述第一环形电连接结构和所述第二环形电连接结构用于所述第一芯片和所述第二芯片电连接，所述第一芯片、所述第一环形电连接结构、所述第二环形电连接结构和所述第二芯片围成空腔；
封装层，包覆多个所述第二芯片、多个所述第一环形电连接结构、多个所述第二环形电连接结构和器件晶圆。
本发明的有益效果在于：
通过在第一芯片上形成第一环形电连接结构，在第二芯片上形成第二电连接结构，再将第二芯片倒置与第一芯片键合，通过第一环形电连接机构和第二环形电连接结构实现了第一芯片和第二芯片的电连接，有利于增加第一芯片和第二芯片的导电性能，且简化了晶圆级封装结构，降低了工艺的复杂程度。
进一步地第一环形电连接结构和第二环形电连接结构采用特定的环形结构，使得第一环形电连接结构、第二环形电连接结构、第一芯片和第二芯片共同围成了一个空腔，这种晶圆封装结构提高了其利用率，且能在更多的封装场合使用，增加了需要空腔的芯片类型的适用场合，使其更具有灵活性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的封装结构示意图；
图2-图9是本发明晶圆封装方法实施例中各步骤对应的结构示意图。
附图标记：
100、晶圆；200、第一芯片；201、第一环形导电层；300、第二芯片；301、第二环形导电层；400、环形金属层；500、封装层；600、临时衬底；700、粘合层；800、通孔互连结构；900、空腔。
具体实施方式
以下结合附图和具体实施例对本发明的晶圆级封装方法及其封装结构作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
目前对于具有较低制造成本和较高可靠性，速度和密度的IC封装，先进的封装方法主要采用晶片级系统级封装(WLSiP)。与传统的系统级封装(SiP)相比，WLSiP封装方法完成了晶圆上的封装集成过程，但其封装的方法和结构都较为复杂，且不适用于多种封装场景。
为了解决上述问题，提供以下技术方案：
实施例1
本发明提供一种晶圆100级封装方法，如图2-图9所示，包括以下步骤：
S01：提供器件晶圆，器件晶圆中形成有多个第一芯片；
S02：提供多个第二芯片，将多个第二芯片键合于临时衬底上；
S03：在第一芯片上形成第一环形电连接结构；
S04：在第二芯片上形成第二环形电连接结构；
S05：将第一芯片和第二芯片相对设置并将第一环形电连接结构和第二环形电连接结构键合在一起，以将第一芯片和第二芯片电连接；其中，第一芯片、第一环形电连接结构、第二环形电连接结构和第二芯片围成空腔；
S06：去除临时衬底；
S07：在多个第二芯片以及第二芯片露出的第一环形电连接结构、第二环形电连接结构和器件晶圆上形成覆盖封装层。
图2-图9是本实施例晶圆级封装方法各步骤对应的结构示意图。下面请参考图2-图9对晶圆级封装方法进行阐述。
请参考图2，执行步骤S01，提供器件晶圆100，器件晶圆100中形成有多个第一芯片200。
提供器件晶圆100，在器件晶圆100中形成多个第一芯片200。器件晶圆100为完成器件制作的待封装晶圆100。本实施例中，器件晶圆100的衬底为硅衬底。在其他实施例中，器件晶圆100的衬底材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，器件晶圆100的厚度为10微米至100微米。
本实施例中，形成在器件晶圆100中的多个第一芯片200可以为同一类型或不同类型的芯片。需要说明的是，器件晶圆100可以采用集成电路制作技术所制成，例如在衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，在器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘(Pad)等结构，从而使器件晶圆100中形成有多个第一芯片200。
还需要说明的是，为了便于图示，本实施例以器件晶圆100中形成有三个第一芯片200为例进行说明。但第一芯片200的数量不仅限于三个。
在本实施例中，器件晶圆100包括形成有第一芯片200的一面为器件晶圆100的正面，以及与正面相对的为背面，背面是指远离第一芯片200的衬底的底部表面。
请参考图3，执行步骤S02，提供多个第二芯片，将多个第二芯片键合于临时衬底上。
第二芯片300用于作为晶圆100级系统封装中的待集成芯片。本实施例晶圆100级封装方法用于实现异质集成。相应地，多个第二芯片300可以是硅晶圆100制成的芯片，也可以是其他材质形成的芯片。
第二芯片300可以采用集成电路制作技术所制成，第二芯片300可以为具有不同功能的有源元件、无源元件、微机电系统、光学元件等元件中的一种或多种。具体地，第二芯片300可以为存储芯片、通讯芯片、处理器或逻辑芯片。第二芯片300可以包括半导体衬底上的NMOS器件或半导体衬底上的PMOS器件等。在其他实施例中，还可以根据实际工艺需求，选取其他功能的芯片。
还需要说明的是，为了便于图示，本实施例以三个第二芯片300为例进行说明。但第二芯片300的数量不仅限于三个。
将第二芯片300的底部表面键合在临时衬底600上，临时衬底600用于临时固定多个第二芯片300，还用于在第二芯片300与器件晶圆100的键合过程中，为第二芯片300起到支撑的作用，从而提高键合工艺的可操作性以及键合可靠性。而且通过临时键合(Temporary Bonding)的方式，临时衬底600还可以在第二芯片300与器件晶圆100键合之后，通过解键合的方式与第二芯片300分离。
本实施例中，临时衬底600为载体晶圆100(Carrier Wafer)。具体地，临时衬底600可以为半导体衬底(例如硅衬底)，还可以为氧化铝等的陶瓷基底、石英或玻璃基底等。
如图3所示，在本实施例中，临时衬底600上形成有粘合层700，多个第二芯片300通过粘合层700临时键合于临时衬底600上。
具体地，粘合层700为粘片膜(Die Attach Film，DAF)和干膜(Dry Film)中的一种或两种。其中，干膜是一种用于半导体芯片封装或印刷电路板制造时所采用的具有粘性的光致抗蚀膜，干膜的制造是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在干膜内形成图形。
需要说明的是，在另一些实施例中，多个第二芯片300还可以通过静电键合临时键合于临时衬底600上。静电键合技术是不用任何粘结剂实现键合的一种方法。在键合过程中，将要键合的第二芯片300和临时衬底600分别连接不同的电极，在电压作用下使第二芯片300和临时衬底600表面形成电荷，且第二芯片300与临时衬底600表面电荷电性不同，从而在第二芯片300与临时衬底600键合过程中产生较大的静电引力，实现两者的物理连接。
还需要说明的是，本实施例中，临时衬底600为第二芯片300提供支撑力。在其他实施例中，也可以不设置载体晶圆100。
请参考图4A-图4B，执行步骤S03，在第一芯片200上形成第一环形电连接结构。
在第一芯片200的表面形成第一环形电连接结构，第一环形电连接结构铺设在第一芯片200的表面。采用刻蚀工艺在第一环形电连接结构上刻蚀形成环形的空腔，空腔暴露出第一芯片。
在第一芯片200上形成第一环形电连接结构，用于实现第一芯片200与其他半导体器件的电性连接。
如图4A所示，在一种实施例中，在第一芯片200上形成第一环形导电层201，并在第一环形导电层201上形成环形金属层400，第一环形导电层201和环形金属层400作为第一环形电连接结构。
如图4B所示，在另一种实施例中，在第一芯片200上形成第一环形导电层201作为第一环形电连接结构。
第一环形导电层201的材料可以使用本领域技术人员熟知的任意合适的导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，例如，由钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铂(Pt)、钌(Ru)、铑(Rh)、铱(Ir)、铬(Cr)、钛(Ti)、金(Au)、锇(Os)、铼(Re)、钯(Pd)等金属中一种制成或由上述金属形成的叠层制成，半导体材料例如是Si、Ge、SiGe、SiC、SiGeC等。可以通过磁控溅射、蒸镀等物理气相沉积或者化学气相沉积方法形成第一环形导电层201。可选的，本实施例中，第一环形导电层201由金属钼(Mo)制成。
在其他实施例中，第一环形导电层201也可以通过刻蚀工艺形成。该刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀。
环形金属层400采用电镀工艺形成，通过环形金属层400提高第一芯片200与其他半导体器件的结合强度和导电性能。
请参考图5A-图5B，执行步骤S04，在第二芯片上形成第二环形电连接结构。
在第二芯片300的表面形成第二环形电连接结构，第二环形电连接结构铺设在第二芯片300的表面。采用刻蚀工艺在第二环形电连接结构上刻蚀形成环形的空腔，空腔暴露出第二芯片。
在第二芯片300上形成第二环形电连接结构，用于实现第二芯片300与其他半导体器件的电性连接。
如图5A所示，在一种实施例中，在第二芯片300上形成第二环形导电层301作为第二环形电连接结构。
如图5B所示，在另一种实施例中，在第二芯片300上形成第二环形导电层301，并在第二环形导电层301上形成环形金属层400，第二环形导电层301和环形金属层400作为第二环形电连接结构。
第二环形导电层301的材料可以使用本领域技术人员熟知的任意合适的导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，例如，由钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铂(Pt)、钌(Ru)、铑(Rh)、铱(Ir)、铬(Cr)、钛(Ti)、金(Au)、锇(Os)、铼(Re)、钯(Pd)等金属中一种制成或由上述金属形成的叠层制成，半导体材料例如是Si、Ge、SiGe、SiC、SiGeC等。可以通过磁控溅射、蒸镀等物理气相沉积或者化学气相沉积方法形成第二环形导电层301。可选的，本实施例中，第二环形导电层301由金属钼(Mo)制成。
在其他实施例中，第二环形导电层301也可以通过刻蚀工艺形成。该刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀。
环形金属层400采用电镀工艺形成，通过环形金属层400提高第一芯片200与其他半导体器件的结合强度和导电性能。
请参考图6A-图6B，执行步骤S05，将第一芯片和第二芯片相对设置并将第一环形电连接结构和第二环形电连接结构键合在一起，以将第一芯片和第二芯片电连接；其中，第一芯片、第一环形电连接结构、第二环形电连接结构和第二芯片围成空腔。
在本实施例中，第二芯片300包括形成有第二环形电连接结构的一面为第二芯片300的正面，以及与正面相对的背面，背面是指远离第一环形电连接结构的底部表面。
将第一芯片200和第二芯片300相对设置，再通过第一环形电连接结构和第二环形电连接结构的键合以实现第一芯片200和第二芯片300之间的电连接。第一芯片200和第二芯片300的位置对应，同时第一环形电连接结构和第二环形电连接结构的位置对准且相对应设置。由于在第一芯片200上刻蚀形成第一环形电连接结构且同时裸露出第一芯片200，在第二芯片300上刻蚀形成第二环形电连接结构且同时裸露出第二芯片200，所以由第一芯片200、第一环形电连接结构、第二环形电连接结构和第二芯片300围成环形的封闭性的空腔900。第二芯片300键合于器件晶圆100的步骤包括：将临时衬底600与器件晶圆100相对设置，使临时衬底600上第二芯片300的芯片正面键合于器件晶圆100。这样在将第二芯片300与器件晶圆100键合的过程中，临时衬底600可以为第二芯片300提供较大的支撑强度，从而提高第一芯片200与第二芯片300之间的键合可靠性。
通过第一环形电连接结构和第二环形电连接结构实现了第一芯片200和第二芯片300的电连接，使其不需要额外的连接结构，从而简化了封装工艺。同时将第一环形电连接结构和第二环形电连接结构设计成特定的环形结构，带有空腔900的晶圆100级封装在适用普通的封装时，还可以适用于类似体声波滤波器等要求具有特定空腔900的晶圆100封装，提高了其利用率。
第一环形电连接结构和第二环形电连接结构采用熔融键合的方式键合在一起。熔融键合是一种主要利用界面化学力完成键合的工艺，在第一环形电连接结构和第二环形电连接结构的接触面以共价键结合的方式实现键合，因此第一环形电连接结构和第二环形电连接结构之间能够具有较高的键合强度，从而提高了器件晶圆100和第二芯片300的键合强度，且后续制程对键合强度的影响较小，相应提高了晶圆100级系统封装的封装成品率。
结合图4A、图5A和图6A所示，在一种实施例中，将第二芯片300键合在第一芯片200上时，即将图5A的第二环形导电层301与图4A的环形金属层400进行键合，得到如图6A所示键合结构，从而实现第一芯片200和第二芯片300的电连接。
结合图4B、图5B和图6A所示，在另一种实施例中，将第二芯片300键合在第一芯片200上时，通过图5B的环形金属层400和图4B的第一环形导电层201进行键合得到如图6A所示的键合结构，实现第一芯片200和第二芯片300的电连接。
结合图4B、图5A和图6B所示，在其他实施例中，第一环形电连接结构包括第一环形导电层201，第一环形导电层201键合在第一芯片200上，第二环形电连接结构包括第二环形导电层301，第二环形导电层301键合在第二芯片300上。通过图4B的第一环形导电层201和图5A的第二环形导电层301得到如图6B所示的键合结构，从而实现第一芯片200和第二芯片300的电连接。
请参照图6A和图7，执行步骤S06，去除临时衬底600。
以图6A的键合结构为例，如图7所示，需要说明的是，在使第二芯片300键合于器件晶圆100之后，对第二芯片300和临时衬底600进行解键合(De-bonding)处理，使临时衬底600与第二芯片300相分离。
通过使临时衬底600和第二芯片300相分离，使得第二芯片300的芯片背面露出，从而为后续制程提供工艺基础。
本实施例中，临时衬底600通过粘合层700与第二芯片300相贴合，相应地，在解键合处理的过程中，可以通过化学方法或机械剥离的方式使临时衬底600与第二芯片300相分离，以去除临时衬底600和粘合层700。
在其他实施例中，也可以采用其他方式使第二芯片300与临时衬底600分离。
请参照图8-图9，执行步骤S07，在多个第二芯片以及第二芯片露出的第一环形电连接结构、第二环形电连接结构和器件晶圆上形成覆盖封装层。
如图8所示，将其上覆盖封装层，封装层500能够起到绝缘、密封以及防潮的作用，可以减小第二芯片300受损、被污染或被氧化的概率，进而有利于优化所获得封装结构的性能。
本实施例中，通过注塑工艺形成封装层500。注塑工艺的填充性能较好，能够使封装层500较好地填充于多个第二芯片300之间的间隙，可以较好地隔绝空气和水分，从而实现良好的绝缘和密封效果。
具体地，封装层500的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。在其他实施例中，封装层500的材料还可以为聚酰亚胺或硅胶等热固性材料。
如图9所示，形成封装层500后，封装方法还包括：对器件晶圆100的晶圆100背面进行减薄处理；在减薄后的器件晶圆100中形成通孔互连结构800。
通过对器件晶圆100背面进行减薄处理，以减小器件晶圆100的厚度，从而改善器件晶圆100的散热效果，且有利于减小形成通孔互连结构800的难度以及减小封装后封装结构的整体厚度，进而提高封装结构的性能。
本实施例中，减薄处理所采用的工艺可以为背部研磨工艺、化学机械抛光(Chemical Mechanical Polishing，CMP)工艺和湿法刻蚀工艺中的一种或多种。
为了有效控制减薄处理的停止位置，在器件晶圆100的制造工艺中，通常在器件晶圆100的衬底内形成用于限定停止位置的深沟槽隔离结构，从而使减薄处理停止于深沟槽隔离结构的底部。
在另一实施例中，还可以在器件晶圆100的制造工艺中，采用中性掺杂离子(例如氧离子和氮离子中的一种或两种)在器件晶圆100的衬底内形成停止区，从而使减薄处理停止于停止区的底部。
在其他实施例中，当器件晶圆100的衬底为绝缘体上的硅衬底或者绝缘体上的锗衬底时，还可以对衬底的底部衬底层进行减薄处理，从而能够较好地停止于绝缘体层的底部。
需要说明的是，在减薄处理后，器件晶圆100的衬底厚度不宜过小，也不宜过大。如果厚度过小，则器件晶圆100的机械性能相应较差，且容易对形成于器件晶圆100内的器件等产生不良影响；如果厚度过大，则不利于提高封装结构的性能。为此，本实施例中，在减薄处理后，器件晶圆100300的厚度为5μm至10μm。
实施例2
如图1所示，本发明还提供一种晶圆100级封装结构，包括：器件晶圆100，器件晶圆100上形成有多个第一芯片200，在第一芯片200上形成有第一环形电连接结构；多个第二芯片300，第二芯片300位于第一芯片200的上方，在第二芯片300靠近第一芯片200的一侧形成有第二环形电连接结构；第一环形电连接结构远离第一芯片200的一侧表面与第二环形电连接结构远离第二芯片300的一侧表面键合，第一环形电连接结构和第二环形电连接结构用于第一芯片200和第二芯片300电连接，第一芯片200、第一环形电连接结构、第二环形电连接结构和第二芯片300围成空腔900；封装层500，包覆多个第二芯片300、多个第一环形电连接结构、多个第二环形电连接结构和器件晶圆100。
在本实施例中，封装结构为晶圆100级系统封装结构。
器件晶圆100为完成器件制程的待封装晶圆100。本实施例中，器件晶圆100的衬底为硅衬底。在其他实施例中，器件晶圆100的衬底材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。
本实施例中，形成于器件晶圆100中的多个第一芯片200可以为同一类型或不同类型的芯片。需要说明的是，器件晶圆100可以采用集成电路制作技术所制成，例如在衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体NMOS器件和PMOS器件等器件，在器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘等结构，从而使器件晶圆100中形成有多个第一芯片200。
还需要说明的是，为了便于图示，本实施例以器件晶圆100中形成有三个第一芯片200为例进行说明。但第一芯片200的数量不仅限于三个。
在本实施例中，器件晶圆100包括形成有第一芯片200的一面为器件晶圆100的正面，以及与正面相对的为背面，背面是指远离第一芯片200的衬底的底部表面。
第二芯片300用作晶圆100级封装中的待集成芯片，多个第二芯片300可以为相同功能或不同功能的芯片，且第二芯片300的数量与第一芯片200的数量相同。
第二芯片300可以采用集成电路制作技术所制成，第二芯片300可以为具有不同功能的有源元件、无源元件、微机电系统、光学元件等元件中的一种或多种。具体地，第二芯片300可以为存储芯片、通讯芯片、处理器或逻辑芯片。第二芯片300可以包括半导体衬底上的NMOS器件或半导体衬底上的PMOS器件等。在其他实施例中，还可以根据实际工艺需求，选取其他功能的芯片。
本实施例晶圆100级封装方法用于实现异质集成。相应地，多个第二芯片300可以是硅晶圆100制成的芯片，也可以是其他材质形成的芯片。
还需要说明的是，为了便于图示，本实施例以三个第二芯片300为例进行说明。但第二芯片300的数量不仅限于三个。
在本实施例中，第二芯片300包括形成有第二环形电连接结构的一面为第二芯片300的正面，以及与正面相对的背面，背面是指远离第一环形电连接结构的底部表面。
在第二芯片300的表面设有第二环形电连接结构，用于实现第二芯片300与其他半导体器件的电性连接。具体地，第二环形电连接结构也位于第二芯片300的端部，与第一环形电连接结构相对设置。第一环形电连接结构和第二环形电连接结构接触用于实现第一芯片200和第二芯片300的电性连接。
在多个第二芯片300以及第二芯片300露出的第一环形电连接结构、第二环形电连接结构和器件晶圆100上形成覆盖封装层500。封装层500能够起到绝缘、密封以及防潮的作用，可以减小第二芯片300受损、被污染或被氧化的概率，进而有利于优化所获得封装结构的性能。
本实施例中，封装层包括注射成型层，通过注塑工艺形成封装层500。注塑工艺的填充性能较好，能够使封装层500较好地填充于多个第二芯片300之间的间隙，可以较好地隔绝空气和水分，从而实现良好的绝缘和密封效果。
具体地，封装层500的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。在其他实施例中，封装层500的材料还可以为聚酰亚胺或硅胶等热固性材料。
第一环形电连接结构包括形成于第一芯片上200的第一环形导电层201和形成于第一环形导电层201上的环形金属层400，第一环形导电层201形成在第一芯片200和环形金属层400之间，第二环形电连接结构包括位于形成于第二芯片300上的第二环形导电层301，将第二芯片300键合在第一芯片200上时，即将第二环形导电层301与环形金属层400进行键合，从而实现第一芯片200和第二芯片300的电连接。
在另一种实施例中，第一环形电连接结构包括形成于第一芯片200连接的第一环形导电层201，第二环形电连接结构包括形成于第二芯片300上的第二环形导电层301和形成于第二环形导电层301上的环形金属层400，第二环形导电层301位于第二芯片300与环形金属层400之间。通过环形金属层400和第一环形导电层201的键合从而实现第一芯片200和第二芯片300的电连接。
在其他实施例中，第一环形电连接结构包括形成于第一芯片200上的第一环形导电层201，第二环形电连接结构包括形成于第二芯片300上的第二环形导电层301。通过第一环形导电层201和第二环形导电层301的键合实现第一芯片200和第二芯片300的电连接。
第一环形导电层201和第二环形导电层301的材料可以使用本领域技术人员熟知的任意合适的导电材料或半导体材料，其中，导电材料可以为具有导电性能的金属材料，例如，由钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铂(Pt)、钌(Ru)、铑(Rh)、铱(Ir)、铬(Cr)、钛(Ti)、金(Au)、锇(Os)、铼(Re)、钯(Pd)等金属中一种制成或由上述金属形成的叠层制成，半导体材料例如是Si、Ge、SiGe、SiC、SiGeC等。可以通过磁控溅射、蒸镀等物理气相沉积或者化学气相沉积方法形成第一环形导电层201和第二环形导电层301。可选的，本实施例中，第一环形导电层201和第二环形导电层301由金属钼(Mo)制成。
在其他实施例中，第一环形导电层201和第二环形导电层301也可以通过刻蚀工艺形成。该刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀。
环形金属层400位于第一环形导电层201和第二环形导电层301之间，采用电镀工艺形成环形金属层400。
第一环形电连接结构和第二环形电连接结构采用熔融键合的方式键合在一起。熔融键合是一种主要利用界面化学力完成键合的工艺，在第一环形电连接结构和第二环形电连接结构的接触面以共价键结合的方式实现键合，因此第一环形电连接结构和第二环形电连接结构之间能够具有较高的键合强度，从而提高了器件晶圆100和第二芯片300的键合强度，且后续制程对键合强度的影响较小，相应提高了晶圆100级系统封装的封装成品率。
本实施例封装结构中，器件晶圆100为经过晶圆100减薄处理后的晶圆100；减薄处理后的晶圆100中还形成有与第一芯片200电连接的通孔互连结构800。
第一芯片200与第二芯片300通过第一环形电连接结构和第二环形电连接结构电连接，因此第二芯片300能够通过第一环形电连接结构和第二环形电连接结构以及通孔互连结构800与其他电路实现电性连接，也就是说，封装结构无需另外形成与第二芯片300电连接的连接结构，不仅简化了封装结构的封装方法，且有利于减小封装结构的体积。
需要说明的是，本实施例通孔互连结构800与第一芯片200背向第一环形电连接结构的表面相接触，从而实现通孔互连结构800与第一芯片200的电性连接。
本实施例中，通孔互连结构800的材料为铜。在其他实施例中，通孔互连结构800的材料还可以为铝、钨和钛等导电材料。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种晶圆级封装方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆中形成有多个第一芯片；
提供多个第二芯片，将多个所述第二芯片键合于临时衬底上；
在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构；
将所述第一芯片和所述第二芯片相对设置并将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，以将所述第一芯片和所述第二芯片电连接；其中，所述第一芯片、所述第一环形电连接结构、所述第二环形电连接结构和所述第二芯片围成空腔；
去除所述临时衬底；
在多个所述第二芯片以及所述第二芯片露出的所述第一环形电连接结构、所述第二环形电连接结构和所述器件晶圆上形成覆盖封装层；
在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构，包括：
在所述第一芯片上形成第一环形导电层，并在所述第一环形导电层上形成环形金属层，所述第一环形导电层和所述环形金属层作为所述第一环形电连接结构，并在所述第二芯片上形成第二环形导电层作为所述第二环形电连接结构；
将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，包括：将所述环形第二导电层键合在所述环形金属层上；
或者，
在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构，包括：
在所述第一芯片上形成第一环形导电层作为第一环形电连接结构，在所述第二芯片上形成第二环形导电层，并在所述第二环形导电层上形成环形金属层，所述第二环形导电层和所述环形金属层作为第二环形电连接结构；
将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，包括：将所述环形金属层键合在所述第一环形导电层上；
或者，
在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构，包括：
在所述第一芯片上形成第一环形导电层作为第一环形电连接结构，在所述第二芯片上形成第二环形导电层作为所述第二环形电连接结构；
将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，包括：将所述第二环形导电层键合于所述第一环形导电层上。
2.如权利要求1任意一项所述晶圆级封装方法，其特征在于，所述第一环形导电层和所述第二环形导电层采用沉积和刻蚀工艺形成。
3.如权利要求1所述的晶圆级封装方法，其特征在于，所述环形金属层通过电镀工艺形成。
4.如权利要求1所述的晶圆级封装方法，其特征在于，所述第一环形电连接结构和所述第二环形电连接结构采用熔融键合的方式键合在一起。
5.如权利要求1所述的晶圆级封装方法，其特征在于，所述第二芯片通过粘合剂接合层或使用静电结合工艺与所述临时衬底临时键合。
6.如权利要求1所述的晶圆级封装方法，其特征在于，在形成所述封装层之后，还包括：
减薄所述器件晶圆的背面，在减薄后的所述器件晶圆的背面中形成通孔互连结构。
7.一种晶圆级封装结构，其特征在于，包括：
器件晶圆，所述器件晶圆上形成有多个第一芯片，在所述第一芯片上形成有第一环形电连接结构；
多个第二芯片，所述第二芯片位于所述第一芯片的上方，在所述第二芯片靠近所述第一芯片的一侧形成有第二环形电连接结构；
所述第一环形电连接结构远离所述第一芯片的一侧表面与所述第二环形电连接结构远离所述第二芯片的一侧表面键合，所述第一环形电连接结构和所述第二环形电连接结构用于所述第一芯片和所述第二芯片电连接，所述第一芯片、所述第一环形电连接结构、所述第二环形电连接结构和所述第二芯片围成空腔；
封装层，包覆多个所述第二芯片、多个所述第一环形电连接结构、多个所述第二环形电连接结构和器件晶圆；
所述第一环形电连接结构包括形成于所述第一芯片上的第一环形导电层和形成于所述第一环形导电层上的环形金属层；
所述第二环形电连接结构包括位于形成于所述第二芯片上的第二环形导电层；
所述环形金属层与所述第二环形导电层键合；
或者，
所述第一环形电连接结构包括形成于所述第一芯片连接的第一环形导电层；
所述第二环形电连接结构包括形成于所述第二芯片上的第二环形导电层和形成于所述第二环形导电层上的环形金属层；
所述第一环形导电层和所述金属层键合；
或者，
所述第一环形电连接结构包括形成于所述第一芯片上的第一环形导电层；
所述第二环形电连接结构包括形成于所述第二芯片上的第二环形导电层；
所述第一环形导电层和所述第二环形导电层键合。
8.如权利要求7任意一项所述的晶圆级封装结构，其特征在于，所述第一环形导电层和所述第二环形导电层采用沉积和刻蚀方法形成。
9.如权利要求7所述的晶圆级封装结构，其特征在于，所述环形金属层通过电镀方法形成。
10.如权利要求7所述的晶圆级封装结构，其特征在于，所述封装层包括注射成型层。
CN202110808945.6A 2021-07-16 2021-07-16 一种晶圆级封装方法及其封装结构 Active CN113539853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110808945.6A CN113539853B (zh) 2021-07-16 2021-07-16 一种晶圆级封装方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110808945.6A CN113539853B (zh) 2021-07-16 2021-07-16 一种晶圆级封装方法及其封装结构

Publications (2)

Publication Number Publication Date
CN113539853A CN113539853A (zh) 2021-10-22
CN113539853B true CN113539853B (zh) 2023-01-13

Family

ID=78099951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110808945.6A Active CN113539853B (zh) 2021-07-16 2021-07-16 一种晶圆级封装方法及其封装结构

Country Status (1)

Country Link
CN (1) CN113539853B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9926190B2 (en) * 2016-01-21 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
CN108335986B (zh) * 2017-09-30 2021-04-06 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法
CN110875203B (zh) * 2018-09-04 2021-11-09 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN109835870B (zh) * 2019-02-19 2020-12-11 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构
CN112117203A (zh) * 2019-10-23 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 封装方法及封装结构
CN112701104B (zh) * 2020-12-28 2022-07-12 华进半导体封装先导技术研发中心有限公司 一种带空气桥结构的多芯片射频前端集成封装结构及制作方法

Also Published As

Publication number Publication date
CN113539853A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN110875203B (zh) 晶圆级封装方法以及封装结构
CN108666264B (zh) 晶圆级系统封装方法及封装结构
CN110875202B (zh) 晶圆级封装方法以及封装结构
US8922026B2 (en) Chip package and fabrication method thereof
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
CN108538781A (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装（ewlb）
US20220112077A1 (en) Mems encapsulation structure and manufacturing method thereof
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
CN110875198A (zh) 晶圆级封装方法及封装结构
CN110875192A (zh) 晶圆级封装方法及封装结构
US20210327866A1 (en) Integrated circuit package and method
US10804177B2 (en) Wafer-level packaging method and package structure thereof
US20220063987A1 (en) Mems packaging structure and fabrication method therefor
CN114823357A (zh) 晶圆级封装方法以及封装结构
CN113539853B (zh) 一种晶圆级封装方法及其封装结构
CN110875204B (zh) 晶圆级封装方法以及封装结构
CN110875201B (zh) 晶圆级封装方法以及封装结构
US11183483B2 (en) Multichip module and electronic device
CN108807197B (zh) 具有侧壁金属化部的芯片封装
CN113539861B (zh) 一种异构裸片系统集成芯片结构及其制作方法
CN113539860B (zh) 一种微器件集成结构的制造方法及其集成结构
CN114975398B (zh) 一种封装结构及其芯片封装方法
CN113539854A (zh) 一种晶圆封装方法以及封装结构
CN114823395A (zh) 一种晶圆级系统封装方法
CN114823392A (zh) 一种晶圆级系统封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant